KR20150027414A

KR20150027414A - 온도에 따른 교정 기능을 가지는 온도 센서, 이의 동작 방법 및 상기 온도 센서를 포함하는 장치

Info

Publication number: KR20150027414A
Application number: KR1020130105071A
Authority: KR
Inventors: 조상현; 기명오; 이주성; 고형종; 김상호; 박호진; 유승재
Original assignee: 삼성전자주식회사
Priority date: 2013-09-02
Filing date: 2013-09-02
Publication date: 2015-03-12
Also published as: KR102111494B1; US10001416B2; US20150063403A1

Abstract

온도에 따른 교정 기능을 가지는 온도 센서, 이의 동작 방법 및 상기 온도 센서를 포함하는 장치가 개시된다. 본 발명의 온도 센서는 온도에 따라 가변하는 제1 및 제2 온도 정보 신호와 온도에 무관하게 일정한 제1 및 제2 기준 신호를 발생하는 기준 회로; 및 상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 이용하여 디지털 온도 신호를 생성하는 디지털 온도 생성부를 포함하며, 상기 기준 회로는 교정 신호에 응답하여 상기 제1 기준 신호 및 상기 제2 기준 신호 중 적어도 하나를 변경한다.

Description

온도에 따른 교정 기능을 가지는 온도 센서, 이의 동작 방법 및 상기 온도 센서를 포함하는 장치{TEMPARATURE SENSOR HAVING CALIBRATION FUNCTION ACCODING TO TEMPARATURE, METHOD THEREOF, AND DEVICES HAVING THE SAME}

본 발명의 개념에 따른 실시 예는 온도 센서에 관한 것으로, 특히 온도에 따라 센싱 온도를 교정할 수 있는 온도 센서, 상기 온도 센서를 포함하는 장치들, 및 이의 동작 방법에 관한 것이다.

계속된 미세공정의 발달로 인해 단위면적당 전류와 열이 증가함에 따라, 모바일 기기가 열 폭주(thermal runaway)로 빠지지 않고, 안정적으로 동작하도록 하게 하는 온도관리 시스템은 필수이다. 이에 따라 온도 관리 시스템의 핵심 회로인 온도 센서에 대한 관심 및 연구도 커져가고 있다.

온도 센서는 반도체 소자(트랜지스터 등)를 이용하여 구현되므로, 공정의 영향을 받는다. 또한, 온도에 따라 센싱 온도의 정확도가 달라질 수 있다. 예컨대, 고온으로 갈수록 온도 센서의 정확도가 떨어질 수 있다. 따라서, 온도 센서의 정확성을 향상시키기 위해서는 공정의 영향을 줄이고, 온도에 따라 보정을 할 필요가 있다.

본 발명이 이루고자 하는 기술적 과제는 온도에 따라 센싱 온도를 교정함으로써 센싱 온도의 정확도를 높일 수 있는 온도 센서 및 이를 포함하는 장치를 제공하는 것이다.

본 발명의 실시 예에 따르면, 온도에 따라 가변하는 제1 및 제2 온도 정보 신호와 온도에 무관하게 일정한 제1 및 제2 기준 신호를 발생하는 기준 회로; 및 상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 이용하여 디지털 온도 신호를 생성하는 디지털 온도 생성부를 포함하며, 상기 기준 회로는 교정 신호에 응답하여 상기 제1 기준 신호 및 상기 제2 기준 신호 중 적어도 하나를 변경하는 온도 센서가 제공된다.

상기 디지털 온도 생성부는 상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 각각 디지털 신호로 변환하여 제1 및 제2 온도 정보 코드와 제1 및 제2 기준 코드를 출력하는 변환기; 및 상기 제1 온도 정보 코드와 제2 온도 정보 코드 간의 제1 차(difference) 신호와 상기 제1 기준 코드와 상기 제2 기준 코드 간의 제2 차 신호를 산출하고, 상기 제1 차 신호와 상기 제2 차 신호의 비(ratio)를 산출하여 상기 디지털 온도 신호로 출력하는 연산부를 포함할 수 있다.

본 발명의 실시 예에 따르면, 전력 관리 유닛으로부터 제1 공급 전압을 제공받고, 상기 제1 프로세싱 유닛 내부에 위치하여, 상기 제1 공급 전압을 이용하여 상기 제1 프로세싱 유닛의 내부 온도를 센싱하는 제1 온도 센서를 포함하는 제1 프로세싱 유닛(PU); 및 교정 신호를 저장하는 메모리를 포함하며, 상기 제1 온도 센서는, 온도에 따라 가변하는 제1 및 제2 온도 정보 신호와 온도에 무관하게 일정한 제1 및 제2 기준 신호를 발생하는 기준 회로; 및 상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 이용하여 디지털 온도 신호를 생성하는 디지털 온도 생성부를 포함하며, 상기 기준 회로는 상기 교정 신호에 응답하여 상기 제1 기준 신호 및 상기 제2 기준 신호 중 적어도 하나를 변경하는 시스템온칩(SoC)이 제공된다.

상기 제1 프로세싱 유닛은 CPU, 그래픽 프로세싱 유닛(GPU), 또는 DSP 중 어느 하나일 수 있다.

상기 제1 프로세싱 유닛은 상기 제1 온도 센서에 의해 센싱된 내부 온도 정보를 이용하여 상기 제1 공급 전압의 레벨 및/또는 동작주파수를 변경할 수 있다.

본 발명의 실시 예에 따르면, 기준 회로를 이용하여 온도에 따라 가변하는 제1 및 제2 온도 정보 신호를 발생하는 단계; 상기 기준 회로를 이용하여, 온도에 무관하게 일정한 제1 및 제2 기준 신호를 발생하는 단계; 및 상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 이용하여 디지털 온도 신호를 생성하는 단계를 포함하며, 상기 기준 회로는 교정 신호에 응답하여 상기 제1 기준 신호 및 상기 제2 기준 신호 중 적어도 하나를 변경하는 온도 센서의 동작 방법이 제공된다.

상기 디지털 온도 신호를 생성하는 단계는 상기 제1 및 제2 온도 정보 신호간의 차이인 제1 차(difference) 신호와 상기 제1 기준 신호 및 상기 제2 기준 신호간의 차이인 제2 차 신호를 산출하는 단계; 및 상기 제1 차 신호를 상기 제2 차 신호로 나누는 단계를 포함하며, 상기 교정 신호에 따라, 상기 제2 차 신호가 달라질 수 있다.

상기 온도 센서의 테스트 또는 시뮬레이션에서 결정된 상기 교정 신호를 메모리에 저장하는 단계를 더 포함할 수 있다.

본 발명의 실시 예에 따르면, (a) 기준 회로로 교정 신호를 인가하는 단계; (b) 제1 온도에서 상기 기준 회로를 이용하여 제1 및 제2 온도 정보 신호와 상기 교정 신호에 따른 제1 및 제2 기준 신호를 생성하는 단계; (c) 상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 이용하여, 제1 온도에서의 디지털 온도 신호를 생성하는 단계; (d) 상기 제1 온도에서 생성된 디지털 온도 신호를 미리 설정된 값과 비교하는 단계; 및 (e) 상기 비교 결과에 따라, 상기 교정 신호를 변경하여 상기 (a) 내지 상기 (d) 단계를 반복하는 단계를 포함하며, 상기 제1 및 제2 온도 정보 신호는 각각 온도에 따라 변하고, 상기 제1 및 제2 기준 신호는 온도와 무관하게 일정한 온도 센서의 동작 방법이 제공된다.

상기 (e) 단계는 상기 (d) 단계에서의 비교결과, 상기 제1 온도에서 생성된 디지털 온도 신호가 상기 미리 설정된 값과 동일하면, 상기 교정 신호를 메모리에 저장하는 단계를 포함할 수 있다.

본 발명의 실시 예에 따르면, 온도에 따라 센싱 온도를 교정함으로써 센싱 온도의 정확도를 높일 수 있다. 또한, 하나의 온도에서의 센싱 온도를 이용하여 온도에 따른 기울기 오차도 보정함으로써, 고온에서의 센싱 온도의 정확도를 높일 수 있을 뿐만 아니라, 보정을 위하여 테스트 등에 소요되는 시간 및 비용을 줄일 수 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 SoC를 포함한 반도체 시스템의 블럭도이다.
도 2는 본 발명의 다른 실시예에 따른 SoC를 포함한 반도체 시스템의 블럭도이다.
도 3은 본 발명의 실시예에 따른 온도 센서의 구성 블록도이다.
도 4는 본 발명의 다른 실시예에 따른 온도 센서의 구성 블록도이다.
도 5는 도 3 및 도 4에 도시된 기준 회로의 실시예를 나타내는 회로도이다.
도 6은 도 5에 도시된 가변 출력 부하의 일 실시예를 나타낸다.
도 7은 도 5의 기준 회로의 전압 및 전류의 온도에 따른 변화를 개략적으로 나타내는 그래프이다.
도 8은 도 3 및 도 4에 도시된 디지털 온도 생성부의 실시예를 나타내는 구성 블록도이다.
도 9는 도 8에 도시된 변환 회로의 일 실시예를 나타내는 구성 블록도이다.
도 10은 도 9에 도시된 선택기 및 전압 제어 발진기의 일 실시예를 나타내는 회로도이다.
도 11은 도 10에 도시된 전압 제어 발진기의 일부 신호의 개략적인 파형도이다.
도 12는 본 발명의 비교예에 따른 온도 교정 방법을 설명하기 위한 그래프이다.
도 13은 본 발명의 실시예에 따른 온도 교정 방법을 설명하기 위한 그래프이다.
도 14는 도 3 및 도 4에 도시된 기준 회로의 실시예를 나타내는 회로도이다.
도 15는 본 발명의 실시예에 따른 온도 센서의 동작 방법을 나타내는 플로우차트이다.
도 16은 본 발명의 다른 실시예에 따른 온도 센서의 동작 방법을 나타내는 플로우차트이다.
도 17은 본 발명의 실시예에 따른 SoC를 포함하는 전자 시스템의 실시예를 나타낸 블록도이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 SoC를 포함한 반도체 시스템의 블럭도이다. 도 1을 참조하면, 반도체 시스템(1A)은 이동 전화기, 스마트폰, 태블릿 컴퓨터(tablet computer), PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PDN(personal navigation device 또는 portable navigation device), 손으로 들고 다닐 수 있는 게임 콘솔(handheld game console), 또는 e-북(e-book)과 같이 손으로 들고 다닐 수 있는 장치(handheld device)로 구현될 수 있다.

반도체 시스템(1A)은 SoC(100A), 디스플레이 장치(111), 외부 메모리 장치(131), 오실레이터(171) 및 전원 관리 모듈(PMIC:power management IC)(195A)를 포함한다. SoC(100A)는 애플리케이션 프로세서(Application Processor)일 수 있다. 애플리케이션 프로세서는 반도체 시스템(1A)의 동작을 전반적으로 제어할 수 있다.

SoC(100A)는 디스플레이 컨트롤러(110), DSP(digital signal processor, 120), 메모리 컨트롤러(130), 내부 메모리(130), CPU(central processing unit, 150A), GPU(graphic processing unit, 160A), 클락 컨트롤러(170), 모뎀(180) 및 버스(190)를 포함할 수 있다. SoC(100A)는 도시된 구성요소 외에도 다른 구성요소, 가속기(accelator), TV 프로세서, 인터페이스 회로 등을 더 포함할 수 있다.

CPU(150A)는 메모리(131 또는 140)에 저장된 프로그램들 및/또는 데이터를 처리 또는 실행할 수 있다. 예컨대, CPU(150A)는 클락 컨트롤러(170)로부터 출력된 동작 클락에 응답하여 상기 프로그램들 및/또는 상기 데이터를 처리 또는 실행할 수 있다.

CPU(150A)는 멀티-코어 프로세서(multi-core processor)로 구현될 수 있다. 상기 멀티-코어 프로세서는 두 개 또는 그 이상의 독립적인 실질적인 프로세서들('코어들(cores)'이라고 불림)을 갖는 하나의 컴퓨팅 컴포넌트(computing component)이고, 상기 프로세서들 각각은 프로그램 명령들(program instructions)을 읽고 실행할 수 있다. 상기 멀티-코어 프로세서는 다수의 가속기를 동시에 구동할 수 있으므로, 상기 멀티-코어 프로세서를 포함하는 데이터 처리 시스템은 멀티-가속(multi-acceleration)을 수행할 수 있다.

CPU(150A)는 CPU(150A)의 내부에 위치하여 CPU(150A) 내부의 온도를 측정하는 온도 센서(10-1)를 포함한다. 온도 센서(10-1)는 PMIC(195A)로부터 CPU(150A)로 공급되는 제1 공급 전압을 이용하여 CPU 내부 온도를 센싱한다. CPU(150A)가 하나 이상의 코어를 포함할 때, 온도 센서(10-1)는 각 코어 내에 내장될 수 있다.

예컨대, CPU(150A)는 4개의 코어들을 포함하는 쿼드코어 프로세서, 8개의 코어들을 포함하는 옥타코어 프로세서일 수 있으나, 이에 한정되는 것은 아니며, 코어의 수는 달라질 수 있다. 또한, 복수의 코어들은 동종(homogeneous) 코어일 수도 있고, 이종(heterogeneous) 코어일 수도 있다. 이와 같이, CPU(150A)가 복수의 코어를 포함할 때, 온도 센서(10-1)는 각 코어 내에 내장될 수 있다.

CPU(150A)는 온도 센서(10-1)에 의해 센싱된 내부 온도 정보를 이용하여 자신의 전원전압 및/또는 동작주파수를 변화시킴으로써 CPU(150A) 내부의 온도를 관리할 수 있다.

GPU(160A)는 CPU(150A)의 부하를 감소시킬 수 있고, 그래픽 처리와 관련된 프로그램 명령들을 읽고 수행할 수 있다. GPU(160A)는 메모리(131 또는 140)로부터 출력된 데이터를 수신하거나 GPU(160A)에 의해 처리된 데이터를 메모리(131 또는 140)로 전송한다. 예를 들어 GPU(160A)는 클락 컨트롤러(170)로부터 출력된 동작 클락에 응답하여 프프로그램 및/또는 데이터를 처리 또는 실행할 수 있다.

GPU(160A) 역시 CPU(150A)와 마찬가지로, GPU(160A) 내부의 온도를 측정하는 온도 센서(10-2)를 포함할 수 있다. 온도 센서(10-2)는 PMIC(195A)로부터 GPU(160A)로 공급되는 제2 공급 전압을 이용하여 GPU 내부 온도를 센싱한다.

메모리(131 또는 140)에 저장된 프로그램들 및/또는 데이터는 필요에 따라 CPU(150) 또는 GPU(160) 내 메모리에 로드(load)될 수 있다.

내부 메모리(140)는 ROM(read only memory), 및 RAM(random access memory)을 포함할 수 있다.

ROM(미도시)은 영구적인 프로그램들 및/또는 데이터를 저장할 수 있다. ROM(미도시)은 EPROM(erasable programmable read-only memory) 또는 EEPROM(electrically erasable programmable read-only memory)으로 구현될 수 있다.

RAM(미도시)은 프로그램들, 데이터, 또는 명령들(instructions)을 일시적으로 저장할 수 있다. 예컨대, 메모리(131)에 저장된 프로그램들 및/또는 데이터는 CPU(150)의 제어 또는 ROM에 저장된 부팅 코드(booting code)에 따라 RAM에 일시적으로 저장될 수 있다. RAM은 DRAM(dynamic RAM) 또는 SRAM(static RAM)으로 구현될 수 있다.

메모리 컨트롤러(130)는 외부 메모리 장치(131)와 인터페이스하기 위한 블록이다. 메모리 컨트롤러(130)는 메모리 장치(131)의 동작을 전반적으로 제어하며, 또한 호스트와 메모리 장치(131)간의 제반 데이터 교환을 제어한다. 예컨대, 메모리 컨트롤러(130)는 호스트의 요청에 따라 메모리(131)를 제어하여 데이터를 쓰거나 데이터를 독출한다. 여기서, 호스트란 CPU(150A), GPU(160A), 디스플레이 컨트롤러(110)와 같은 마스터 장치일 수 있다.

외부 메모리 장치(131)는 데이터를 저장하기 위한 저장 장소로서, OS(Operating System), 각종 프로그램들, 및 각종 데이터를 저장할 수 있다. 메모리 장치(131)는 DRAM 일수 있으나, 이에 한정되는 것은 아니다. 예컨대, 메모리 장치(131)는 비휘발성 메모리 장치(플래시 메모리, PRAM, MRAM, ReRAM, 또는 FeRAM 장치)일 수도 있다.

각 구성 요소는 버스(190)를 통하여 서로 통신할 수 있다.

디스플레이 장치(111)는 디스플레이 컨트롤러(110)의 제어에 따라 데이터를 디스플레이할 수 있다. 본 실시예에서 디스플레이 장치(111)는 LCD 장치이지만, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예컨대, 디스플레이 장치(111)는 LED, OLED, 혹은 다른 종류의 디스플레이 장치일 수 있다.

디스플레이 컨트롤러(110)는 디스플레이 장치(111)의 동작을 제어한다. 도 2는 본 발명의 다른 실시예에 따른 SoC를 포함한 반도체 시스템의 블럭도이다. 도 2의 반도체 시스템(1B)는 도 1의 반도체 시스템(1A)와 유사하므로, 설명의 중복을 피하기 위하여 차이점을 위주로 기술한다.

도 1의 반도체 시스템(1A)에서는 온도 센서(10-1, 10-2)가 프로세서 내부에 위치하여 프로세서 내부의 온도를 센싱하지만, 도 2의 반도체 시스템(1B)에서는 온도 센서(10-3)가 프로세서 외부에 위치한다.

따라서, 온도 센서(10-3)는 프로세서로 공급되는 전원이 아니라, PMIC(195B)로부터 별도의 전원, 즉, 온도 센서 전용 전원을 공급받을 수 있다. 예를 들어, 온도 센서 전용 전원은 아날로그 전압일 수도 있고, 디지털 전압일 수도 있다.

본 발명의 실시예에 따르면, 온도 센서(10)는 디지털 기능 모듈(예컨대, 프로세서, 모뎀, 컨트롤러 등) 내부, 및/또는 외부에 위치할 수 있다.

도 3은 본 발명의 실시예에 따른 온도 센서의 구성 블록도이다.

이를 참조하면, 온도 센서(10A)는, 기준 회로(220) 및 디지털 온도 생성부(230)를 포함한다.

기준 회로(220)는, 온도에 따라 변하는 온도 정보 신호(STEMP)와 온도에 무관하게 일정한 기준 신호(SREF)를 발생한다. 예를 들어, 기준 회로(220)는 온도에 따라 변하는 제1 및 제2 온도 정보 신호(STEMP1, STEMP2)와 온도에 무관하게 일정한 제1 및 제2 기준 신호(SREF1, SREF2)를 발생한다. 제1 및 제2 기준 신호(SREF1, SREF2) 중 적어도 하나는 교정 신호(CAL)에 의해 조절된다.

교정 신호(CAL)는 제1 기준 전압(VREFH)과 제2 기준 전압(VREFL)의 레벨을 조절하기 위한 제어 신호로서 복수(2이상)의 비트들로 구성된 디지털 제어 신호일 수 있다. 교정 신호(CAL)는 온도 센서(10A)의 테스트 또는 시뮬레이션에서 결정되어, 메모리(131, 또는 140)에 미리 저장될 수 있다.

CPU(도 1의 150A 또는 도 2의 150B)는 온도 센서(10A)가 인에이블될 때, 메모리(131, 또는 140)로부터 교정 신호(CAL)를 독출하여 온도 센서(10A)로 인가할 수 있다.

디지털 온도 생성부(230)는 온도 정보 신호(STEMP)와 기준 신호(SREF)를 이용하여 디지털 온도 정보(DTEMP)를 생성한다. 온도 정보 신호(STEMP)와 기준 신호(SREF)는 각각 아날로그 신호, 예컨대, 아날로그 전압 신호 또는 아날로그 전류 신호일 수 있다. 디지털 온도 생성부(230)는 온도 정보 신호(STEMP)와 기준 신호(SREF)를 각각 디지털 신호로 변환하고, 디지털 신호를 연산하여 디지털 온도 정보(DTEMP)를 생성할 수 있다. 디지털 온도 생성부(230)의 구성 및 동작에 대해서는 후술한다.

도 4는 본 발명의 다른 실시예에 따른 온도 센서의 구성 블록도이다.

이를 참조하면, 도 4의 온도 센서(10B)는, 도 3의 온도 센서(10A)에 비하여 레귤레이터(210) 및 고정 전압 발생회로(240)를 포함한다. 기준 회로(220) 및 디지털 온도 생성부(230)는 도 3을 참조하여 상술한 바와 동일하므로, 설명의 중복을 피하기 위하여 생략한다.

고정 전압 발생회로(240)는, 온도 센서(10A 또는 10B)로 입력되는 전압(DVDD)(예컨대, 프로세서로 공급되는 전압)의 레벨이 변하더라도, 일정한 레벨의 전압(VDDC)을 출력한다.

레귤레이터(210)는 고정 전압 발생회로(240)의 출력 전압(VDDC)을 수신하여 일정한 레벨을 갖는 레귤레이팅된 전압(VDDR)을 발생한다.

실시예에 따라, 고정 전압 발생회로(240)와 레귤레이터(210)가 생략될 수도 있다.

또한 실시예에 따라, 부가적인 전원 회로-예컨대, 차지 펌프(charge pump)회로, DC-DC 변환기, LDO(Low Drop Out Regulator) 등-가 더 구비될 수도 있다. 부가적인 전원 회로는 공급 전압(DVDD)으로부터 온도 센서(230)에 입력될 전압을 생성한다.

도 5는 도 3 및 도 4에 도시된 기준 회로의 실시예를 나타내는 회로도이다. 도 6은 도 5에 도시된 가변 출력 부하의 일 실시예를 나타낸다. 도 7은 도 5의 기준 회로(200A)의 전압들의 온도에 따른 변화를 개략적으로 나타내는 그래프이다.

도 5 내지 도 7을 참조하면, 기준회로(200A)는, 제1 내지 제3 피모스 트랜지스터(MP1, MP2, MP3), 제1 및 제2 바이폴라 정션 트랜지스터(BJT: Bipolar Junction transistor)(BJT1, BJT2), 연산 증폭기(221), 제1 내지 제3 부하(R1, R2, R3) 및 가변 출력 부하(250)를 포함할 수 있다.

제1 피모스 트랜지스터(MP1)는 제1 전원 전압(VDDR)과 제1 노드(N1) 사이에 연결되고, 제2 피모스 트랜지스터(MP2)는 제1 전원 전압(VDDR)과 제2 노드(N2) 사이에 연결된다.

제1 BJT(BJT1)와 제1 부하(R1)는 제1 노드(N1)와 제2 전원 전압(DVSS) 사이에 병렬로 연결된다.

제2 부하(R2)와 제2 BJT(BJT2)는 제2 노드(N2)와 제2 전원 전압(DVSS) 사이에 직렬로 연결되고, 제3 부하(R3)는 제2 노드(N2)와 제2 전원 전압(DVSS) 사이에 연결된다. 제1 및 제2 BJT(BJT2)의 베이스는 제2 전원 전압(DVSS)에 공통으로 연결된다.

제2 BJT(BJT2)의 사이즈는 제1 BJT(BJT1)의 사이즈의 N(1보다 큰 실수)배 일 수 있다. N이 2 이상의 정수인 경우, 제2 BJT(BJT2)는 제1 BJT(BJT1)와 동일한 사이즈를 갖는 N개의 BJT를 병렬 연결하여 구성될 수 있다.

연산 증폭기(221)는 제1 노드(N1)와 제2 노드(N2)의 신호를 입력 신호로 수신하고, 연산 증폭기(221)의 출력 노드는 제1 및 제2 피모스 트랜지스터(MP2)의 게이트에 공통 연결된다.

제3 피모스 트랜지스터(MP3)의 게이트는 제1 및 제2 피모스 트랜지스터(MP1, MP2)의 게이트에 공통 연결된다. 가변 출력 부하(250)는 제3 피모스 트랜지스터(MP3)의 드레인과 제2 전원 전압(DVSS) 사이에 연결된다.

바이폴라 정션 트랜지스터의 베이스-에미터 전압(VBE)은 온도에 반비례하는 특성을 가진다. 제1 노드(N1)의 전압은 제1 BJT(BJT1)의 베이스-에미터 전압(VBE1)이다. 따라서, 제1 노드 전압(VBE1)은 온도가 상승함에 따라 레벨이 낮아진다. 이에 따라, 제1 부하(R1)에 걸리는 전압이 낮아지고, 제1 부하(R1)에 흐르는 전류는 절대 온도에 반비례하는 CTAT(complementary to absolute temperature) 특성을 가진다.

제2 BJT(BJT2)의 베이스-에미터 전압(VBEN) 역시 온도가 상승함에 따라 레벨이 낮아진다. 제2 BJT(BJT2)의 사이즈는 제1 BJT(BJT1) 대비 N배 이므로, 제2 BJT(BJT2)의 베이스-에미터 전압(VBEN)의 온도에 따른 변화량은 제1 BJT(BJT1)의 베이스-에미터 전압(VBE1)의 온도에 따른 변화량보다 더 크다.

한편, 연산 증폭기(221)의 양 입력 신호는 실질적으로 동일하므로, 제2 노드의 전압(VBE1_a)은 제1 노드의 전압(VBE1)과 실질적으로 동일하다. 따라서, 제2 노드 전압(VBE1_a) 역시 온도가 상승함에 따라 레벨이 낮아지고, 제3 부하(R3)에 걸리는 전압 역시 낮아지므로, 제3 부하(R3)에 흐르는 전류(ICTAT)는 절대 온도에 반비례하는 CTAT(complementary to absolute temperature) 특성을 가진다.

그러나, 제2 노드 전압의 온도에 따른 변화량은 제2 BJT(BJT2)의 베이스-에미터 전압(VBEN)의 온도에 따른 변화량보다 작으므로, 온도가 상승함에 따라 제2 부하(R2)의 양단에 걸리는 전압차는 증가한다. 따라서, 도 7에 도시된 바와 같이, 제2 부하(R2)에 흐르는 전류(IPTAT)는 절대 온도에 비례하는 PTAT(proportional to absolute temperature) 특성을 가진다.

제2 부하(R2)에 흐르는 전류(IPTAT)와 제3 부하(R3)에 흐르는 전류(ICTAT)의 합이 제2 기준 전류(IREF2)이다. 제2 부하(R2)에 흐르는 전류의 PTAT 특성이 제3 부하(R3)에 흐르는 전류의 CTAT 특성에 의하여 보상 또는 상쇄될 수 있다.

제3 피모스 트랜지스터(MP3)를 통해 가변 출력 부하(250)에 흐르는 출력 전류(IREF)는 제2 기준 전류(IREF2)와 실질적으로 동일하다. 그리고, 가변 출력 부하(250)의 값이 일정하다는 조건 하에서는 가변 출력 부하(250)와 출력 전류(IREF)의 곱, 즉, 가변 출력 부하(250)에 걸리는 전압은 일정하게 유지될 수 있다. 따라서, 가변 출력 부하(250)로부터 온도에 무관하게 일정한 기준 전압들(VREFH, VREFL)을 얻을 수 있다.

본 실시예에서는, 서로 다른 레벨을 가지는 제1 및 제2 기준 전압(VREFH, VREFL)을 출력한다. 제1 기준 전압(VREFH)은 제2 기준 전압(VREFL) 보다 높은 레벨을 가진다.

도 6에 도시된 바와 같이, 가변 출력 부하(250)는 저항 스트링 회로(251) 및 스위칭 회로(252)를 포함할 수 있다. 저항 스트링 회로(251)는, 제3 노드(N3)와 제2 전원 전압(DVSS) 사이에 연결된 복수의 저항들을 포함하며, 제3 노드(N3)의 전압을 복수(n, 2이상의 정수)의 분배 전압들(Vdv1~Vdvn)로 디바이딩하여 출력한다. 제2 전원 전압(DVSS)은 그라운드 전압일 수 있으나, 이에 한정되는 것은 아니다.

스위칭 회로(252)는 교정 신호(CAL)에 응답하여 분배 전압들(Vdv1~Vdvn) 중 서로 다른 레벨의 전압들을 선택하여 제1 기준 전압(VREFH)과 제2 기준 전압(VREFL)으로서 제공한다. 교정 신호(CAL)에 따라, 제1 기준 전압(VREFH)과 제2 기준 전압(VREFL) 중 어느 하나만 조절되고, 나머지 하나는 고정될 수 있다.

예컨대, 도 7에 도시된 바와 같이, 교정 신호(CAL)에 따라, 제1 기준 전압(VREFH)의 레벨이 'VREFH-1'에서 'VREFH-2'로 조절되고, 제2 기준 전압(VREFL)의 레벨은 일정하게 제어될 수 있다.

상술한 바와 같이, 기준 회로(220A)는 온도에 따라 변하는 제1 및 제2 온도 정보 전압(VBE1, VBEN)과 온도에 무관하게 일정한 제1 및 제2 기준 전압(VREFH, VREFL)을 발생한다. 즉, 온도에 따라 변하는 온도 정보 전압(VBE1, VBEN)을 발생하는 회로와 온도에 무관하게 일정한 기준 전압(VREFH, VREFL)을 발생하는 회로가 별도로 구비될 필요가 없다.

도 8은 도 3 및 도 4에 도시된 디지털 온도 생성부의 실시예를 나타내는 구성 블록도이다. 이를 참조하면, 디지털 온도 생성부(230A)는 변환 회로(320) 및 연산회로(360)를 포함한다.

변환 회로(320)는, 기준 회로(220)로부터 출력되는 제1 및 제2 온도 정보 신호(STEMP1, STEMP2)와 제1 및 제2 기준 신호(SREF1, SREF2)를 각각 제1 및 제2 디지털 온도 코드(DBE1, DBEN)와 제1 및 제2 디지털 기준 코드(DREFH, DREFL)로 변환한다. 예컨대, 변환 회로는, 아날로그 전압 신호들인 제1 및 제2 온도 정보 전압(VBE1, VBEN), 제1 및 제2 기준 전압(VREFH, VREFL)을 디지털 신호인 제1 및 제2 디지털 온도 코드(DBE1, DBEN)와 제1 및 제2 디지털 기준 코드(DREFH, DREFL)로 변환할 수 있다. 변환회로(320)는 제1 및 제2 온도 정보 전압(VBE1, VBEN), 제1 및 제2 기준 전압(VREFH, VREFL)을 병렬로 수신하여 제1 및 제2 디지털 온도 코드(DBE1, DBEN)와 제1 및 제2 디지털 기준 코드(DREFH, DREFL)로 변환할 수 있다.

그러나, 도 8에 도시된 실시예서는, 변환회로(320)는 제1 및 제2 온도 정보 전압(VBE1, VBEN), 제1 및 제2 기준 전압(VREFH, VREFL)을 순차적으로 수신하여 제1 및 제2 디지털 온도 코드(DBE1, DBEN)와 제1 및 제2 디지털 기준 코드(DREFH, DREFL)로 순차적으로 변환한다.

순차적으로 변환하기 위하여, 변환회로(320) 앞에 제1 및 제2 온도 정보 전압(VBE1, VBEN), 제1 및 제2 기준 전압(VREFH, VREFL)을 순차적으로 선택하는 선택기(310)가 더 구비될 수 있다. 선택기(310)는 선택 제어 신호(CSEL)에 따라, 제1 온도 정보 전압(VBE1), 제2 온도 정보 전압(VBEN), 제1 기준 전압(VREFH) 및 제2 기준 전압(VREFL)을 순차적으로 선택하여 선택전압(VSEL)로 출력한다. 도 9는 도 8에 도시된 변환 회로(320)의 일 실시예를 나타내는 구성 블록도이다. 이를 참조하면, 변환 회로(320)는 전압 제어 발진기(330), 카운터 회로(240), 및 레지스터(350)를 포함할 수 있다.

전압 제어 발진기(330)는 입력 신호의 전압 레벨에 따라 주파수가 달라지는 발진 신호(Q)를 출력한다. 카운터 회로(340)는 발진 신호(Q)를 기준 클럭 신호(CLK)를 이용하여 카운팅하여 카운트값을 출력한다.

레지스터(350)는, 카운터 회로(340)로부터 출력되는 카운트값을 저장한다.

도 10은 도 9에 도시된 선택기(310) 및 전압 제어 발진기(330)의 일 실시예를 나타내는 회로도이다. 이를 참조하면, 선택기(310)는, 선택 제어 신호(CSEL)에 따라, 제1 온도 정보 전압(VBE1), 제2 온도 정보 전압(VBEN), 제1 기준 전압(VREFH) 및 제2 기준 전압(VREFL) 중 하나를 선택하여 선택전압(VSEL)로 출력한다.

전압 제어 발진기(330)는 제1 및 제2 발진 트랜지스터(MP5, MP6), 제1 및 제2 커패시터(C1, C2), 제1 및 제2 스위치(S1, S2), 제1 및 제2 비교기(331, 332) 및 래치(335)를 포함한다.

제1 발진 트랜지스터(MP5)는 제1 전원 전압(VDDR)과 제1 출력 노드(NO1) 사이에 연결되고, 그 게이트는 기준 회로(220)의 제1 내지 제3 피모스 트랜지스터(MP3)의 게이트들에 공통 연결된다. 제2 발진 트랜지스터(MP6)는 제1 전원 전압(VDDR)과 제2 출력 노드(NO2) 사이에 연결되며, 그 게이트는 제1 발진 트랜지스터(MP5)의 게이트에 연결된다.

제1 및 제2 커패시터(C1, C2)는 각각 제1 출력 노드(NO1)와 제2 전원 전압(DVSS) 사이, 및 제2 출력 노드(NO2)와 제2 전원 전압(DVSS) 사이에 연결되며, 실질적으로 동일한 커패시턴스(C)를 가진다.

제1 스위치(S1)는 제1 커패시터(C1)에 병렬로 연결되며, 래치 출력 신호(Q)에 응답하여 개폐(open/close)된다. 제2 스위치(S2)는 제2 커패시터(C2)에 병렬로 연결되며, 반전 래치 출력 신호(QB)에 응답하여 개폐된다.

제1 비교기(331)는, 선택기(310)의 출력 신호(VSEL)와 제1 출력 노드의 신호(VRAMP)를 비교하고, 제2 비교기(332)는, 선택기(310)의 출력 신호(VSEL)와 제2 출력 노드의 신호(VRAMN)를 비교한다.

래치(335)는, 제1 및 제2 비교기(331, 332)의 출력 신호를 래치한다.

도 11은 도 10에 도시된 전압 제어 발진기의 일부 신호의 개략적인 파형도이다. 도 10 및 도 11을 참조하면, 래치 출력 신호(Q)가 제1 로직 레벨(예컨대, '0'이고, 반전 래치 출력 신호(QB)가 제2 로직 레벨(예컨대, '1')인 동안에는, 제1 스위치(S1)는 오픈되고, 제2 스위치(S2)는 클로즈된다. 이에 따라, 제1 출력 노드의 전압(VRAMP)은 시간이 지남에 따라 증가한다. 제1 출력 노드의 전압(VRAMP)이 선택기의 출력 전압(VSEL) 보다 낮은 동안에는 제1 비교기(321)의 출력 신호(RST)가 '1'이고, 제1 출력 노드의 전압(VRAMP)이 선택기의 출력 전압(VSEL) 과 같아지면, 제1 비교기의 출력 신호(RST)는 '0'이 된다. 제1 비교기의 출력 신호(RST)가 '0'이 되면, 래치 출력 신호(Q)가 '1'로 천이된다. 그러면, 제1 스위치(S1)는 클로즈되고, 제2 스위치(S2)가 오픈된다. 이에 따라, 제2 출력 노드의 전압(VRAMN)은 시간이 지남에 따라 증가한다. 제2 출력 노드의 전압(VRAMN)이 선택기의 출력 전압(VSEL) 보다 낮은 동안에는 제2 비교기의 출력 신호(SET)가 '1'이고, 제2 출력 노드의 전압(VRAMN)이 선택기의 출력 전압(VSEL) 과 같아지면, 제2 비교기의 출력 신호(SET)는 '0'이 된다. 제2 비교기의 출력 신호(SET)가 '0'이 되면, 반전 래치 출력 신호(QB)가 '1'로 천이된다.

이와 같이, 제1 출력 노드의 전압(VRAMP)이 선택기의 출력 전압(VSEL)까지 증가하는 구간, 즉 래치 출력 신호(Q)는 '0'이고 반전 래치 출력 신호(QB)는 '1'인 구간과, 제2 출력 노드의 전압(VRAMN)이 선택기의 출력 전압(VSEL)까지 증가하는 구간, 즉 래치 출력 신호(Q)는 '1'이고 반전 래치 출력 신호(QB)는 '0'인 구간이 반복된다. 이에 따라, 일정한 주기를 가지는 발진 신호(Q)가 출력된다.

발진 신호(Q)의 1/2 주기(tSEL), 또는 한 주기는 선택기의 출력 전압(VSEL)의 레벨, 제1 및 제2 커패시터(C1, C2)의 커패시턴스(C), 기준 전류(IREF)의 세기에 따라 달라진다. 예컨대, 선택기의 출력 전압(VSEL)이 높을수록 발진 신호(Q)의 1/2 주기(tSEL)는 길어지고, 제1 및 제2 커패시터(C1, C2)의 커패시턴스(C)가 작을수록 발진 신호(Q)의 1/2 주기(tSEL)는 짧아진다.

제1 및 제2 커패시터의 커패시턴스(c) 및 기준 전류(IREF)의 세기가 일정하다면, 발진 신호(Q)의 주기(또는 주파수)는 선택기의 출력 전압(VSEL)에 의해 달라진다.

다시 도 9를 참조하면, 전압 제어 발진기(330)로부터 출력되는 발진 신호(Q)가 카운터 회로(340)로 입력된다.

카운터 회로(340)는, 제1 카운터(341) 및 제2 카운터(342)를 포함한다. 제1 카운터(341)는 발진 신호(Q)의 에지(라이징 에지 및 폴링 에지 중 적어도 하나)를 카운트하는 L(2이상의 정수) 비트 카운터일 수 있다. 예를 들어, 제1 카운터(341)는 발진 신호(Q)의 첫 번째 에지(라이징 에지 및 폴링 에지 중 적어도 하나)에 응답하여 인에이블 신호(GEN)를 '1'로 인에이블하고, K(K는 2이상 2^L이하의 정수일 수 있음)번째 에지에 응답하여 인에이블 신호(GEN)를 '0'으로 디스에이블할 수 있다. 논리곱 소자(343)는 인에이블 신호(GEN)와 발진 신호(Q)를 논리곱하여 게이팅된 발진 신호(GQ)를 제2 카운터(342)로 출력할 수 있다. 따라서, 게이팅된 발진 신호(GQ)는 발진 신호(Q) 중 K 싸이클에 해당하는 신호일 수 있다.

제2 카운터(342)는 게이팅된 발진 신호(GQ)와 기준 클럭 신호(CLK)를 수신하고, 게이팅된 발진 신호(GQ)를 기준 클럭 신호(CLK)로 카운트한다. 즉, 제2 카운터(342)는 게이팅된 발진 신호(GQ)가 입력되는 구간 동안 기준 클럭 신호(CLK)의 싸이클 횟수를 카운트하는 M(2이상의 정수)비트 카운터일 수 있다. 제2 카운터의 출력은 선택 전압(VSEL)을 디지털 신호로 변환한 디지털 코드(DC)이다.

레지스터(350)는 제2 카운터(342)로부터 출력되는 디지털 코드(DC)를 저장한다,

선택기(310)는 제1 온도 정보 전압(VBE1), 제2 온도 정보 전압(VBEN), 제1 기준 전압(VREFH), 제2 기준 전압(VREFL)을 순차적으로 선택하므로, 제1 온도 정보 전압(VBE1), 제2 온도 정보 전압(VBEN), 제1 기준 전압(VREFH), 제2 기준 전압(VREFL)에 해당하는 디지털 코드(DC), 즉 제1 온도 정보 코드(DBE1), 제2 온도 정보 코드(DBEN), 제1 기준 코드(DREFH) 및 제2 기준 코드(DREFL)가 순차적으로 레지스터(350)에 저장된다.

연산 회로(360)는, 레지스터(350)로부터 제1 온도 정보 코드(DBE1), 제2 온도 정보 코드(DBEN), 제1 기준 코드(DREFH) 및 제2 기준 코드(DREFL)를 수신하고, 수신된 디지털 신호들을 연산하여 디지털 온도 정보 신호(DTEMP)를 출력한다.

연산 회로(360)는, 제1 온도 정보 코드(DBE1), 제2 온도 정보 코드(DBEN) 간의 제1 차(difference) 신호(예컨대, DBE1-DBEN)와 제1 기준 코드(DREFH) 및 제2 기준 코드(DREFL) 간의 제2 차(difference) 신호(예컨대, DREFH-DREFL)를 산출하고, 제1 차 신호와 상기 제2 차 신호의 비(ratio)를 산출하여 디지털 온도 정보 신호(DTEMP)를 얻을 수 있다.

또한, 연산 회로(360)는 다음의 수학식 1에 의하여 디지털 온도 정보 신호(DTEMP)를 산출할 수 있다.

여기서, C는 제1 및 제2 커패시터(C1, C2)의 각 커패시턴스, G는 KㆍC/IREF이다.

상기 수학식 1에서 알 수 있듯이, 커패시턴스(C)가 변한다 하더라도, 나눔셈을 통해 각각 디지털 온도 정보 신호(DTEMP)에 기여하는 커패시턴스(C)의 영향력이 상쇄된다. 또한, 제1 온도 정보 코드(DBE1), 제2 온도 정보 코드(DBEN), 제1 기준 코드(DREFH) 및 제2 기준 코드(DREFL)를 발생하는 동안 온도가 변하지 않는다면, 기준 전류(IREF) 또한 디지털 온도 정보 신호(DTEMP)에 영향을 미치지 않는다.

또한 각 스위치들의 동작시 발생할 수 있는 전하-주입(charge-injection), 비교기 오프셋 등의 에러는 수학식 1의 분모 및 분자 각각의 뺄셈연산을 통해 상쇄된다. 따라서, VCO에서 발생할 수 있는 에러의 대부분은 위의 수학식1을 통해 모두 해결될 수 있다. 이에 따라, 공정에 따른 에러 또는 오프셋이 보상되어 센싱 온도의 정확도가 높아진다.

한편, 제1 및 제2 온도 정보 전압, 즉 제1 및 제2 BJT의 전압(VBE1, VBEN), 및 서로 다른 레벨의 제1 및 제2 기준 전압(VREFH, VREFL)이 공정의 미스매치(mismatch)와 프로세스(process) 변화에 따라 기울기나 높낮이가 각각 달라질 수 있다. 이로 인해 발생하는 에러는 교정 신호(CAL)에 따라 제1 기준 전압(VREFH) 및/또는 제2 기준 전압(VREFL)을 조절함으로써 보정할 수 있다.

예를 들어, 특정 온도(이미 알고 있는 온도)에서 원하는 값(즉, 디지털 온도 신호)가 나오지 않을 때, 교정 신호(CAL)의 값을 변경하여 제1 기준 전압(VREFH) 및/또는 제2 기준 전압(VREFL)을 조정하면, 제2 차 신호가 변경되고, 상기 수학식 1에서 분모가 바뀌게 된다. 이에 따라, 제1 차 신호와 제2 차 신호의 비가 달라져, 디지털 온도 정보 신호(DTEMP)의 온도에 따른 변화 그래프의 기울기가 바뀐다.

따라서, 특정 온도에서 원하는 디지털 온도 정보 신호(DTEMP)가 얻어지는 제1 기준 전압(VREFH) 및/또는 제2 기준 전압(VREFL)를 구하고, 이에 해당하는 교정 신호(CAL)을 찾아 인가함으로써, 디지털 온도 정보 신호(DTEMP)에 대한 교정(즉, 보정)이 이루어진다.

도 12는 본 발명의 비교예에 따른 온도 교정 방법을 설명하기 위한 그래프이다. 도 12에서, m-1 및 m-2는 각각 교정 전 측정된 온도이고, c-1 및 c-2는 각각 교정 후의 온도(DTEMP)이며, d-1은 원하는 온도, 즉 타겟 온도이다.

이를 참조하면, m-1의 경우, 원하는 온도(d-1)에 비하여 교정 전 측정된 온도가 더 높은 경우이고, m-2의 경우, 원하는 온도(d-3)에 비하여 교정 전 측정된 온도가 더 낮은 경우이다. 예를 들어, m-1의 경우, 특정 온도(예컨대, 25℃)에서 측정된 값이 원하는 온도(d-1)에 비하여 제1 오프셋(Offset1)만큼 높고, m-2의 경우, 특정 온도(예컨대, 25℃)에서 측정된 값이 원하는 온도(d-1)에 비하여 제2 오프셋(Offset2)만큼 낮다. 이러한 경우, 모든 온도에서 측정된 온도를 제1 오프셋(Offset1) 또는 제2 오프셋(Offset2) 만큼 일률적으로 더하거나 빼서 교정된 온도를 얻을 수 있다. 이와 같이 어느 한 온도(예컨대, 25℃)에서의 측정 온도와 타겟 온도 간의 오차(즉, 오프셋)을 일률적으로 더하거나 뺌으로써 얻어지는 온도가 c-1 및 c-2이다.

좀 더 구체적으로는, c-1은 m-1에서 제1 오프셋(Offset1)을 일률적으로 뺌으로써 얻어지는 교정된 온도이며, c-2는 m-2에서 제2 오프셋(Offset2)을 일률적으로 더함으로써 얻어지는 교정된 온도이다. 도 12에 도시된 바와 같이, 온도가 증가할수록 측정된 온도와 원하는 온도간의 차이가 커지는 경우, 도 12의 일률적으로 오프셋을 가감하는 교정 방법으로는, 고온에서의 정확도가 떨어진다.

도 13은 본 발명의 실시예에 따른 온도 교정 방법을 설명하기 위한 그래프이다. 도 13에서, 도 12와 마찬가지로 m-1 및 m-2는 교정 전 측정된 온도 이고, 예컨대, 교정 신호(CAL)의 값을 변경하기 전의 디지털 온도 정보 신호(DTEMP)이고, c-3는 타겟 온도 및 교정 후의 온도, 예컨대, 교정 신호(CAL)의 값을 변경한 후의 디지털 온도 정보 신호(DTEMP)를 나타낸다.

본 발명의 실시예에 따른 온도 교정 방법에 따르면, 상술한 바와 같이, 특정 온도(예컨대, 25℃)에서 원하는 온도가 나오지 않을 때, 교정 신호(CAL)의 값을 변경하여 제1 기준 전압(VREFH) 및/또는 제2 기준 전압(VREFL)을 조정한다. 즉, 특정 온도(예컨대, 25℃)에서 측정된 온도가 원하는 온도와 일치하도록 교정 신호(CAL)의 값을 변경하여 제1 기준 전압(VREFH) 및/또는 제2 기준 전압(VREFL)을 조정한다. 제1 기준 전압(VREFH) 및/또는 제2 기준 전압(VREFL)을 조정하면, 제2 차 신호가 변경되고, 상기 수학식 1에서 분모가 바뀌게 된다. 이에 따라, 제1 차 신호와 제2 차 신호의 비가 달라져, 디지털 온도 정보 신호(DTEMP)의 온도에 따른 변화 그래프의 기울기가 바뀐다. 따라서, 도 13에 도시된 바와 같이, 교정 후의 온도(c-3)는 원하는 온도(즉, 타겟 온도)와 일치할 수 있다. 도 13의 실시에에서는 타겟 온도와 교정 후의 온도(c-3)가 일치하나, 다른 실시예에서는 타겟 온도와 교정 후의 온도는 다를 수 있다. 그러나, 본 발명의 실시예에 따르면, 교정 후의 온도(c-3)는 타겟 온도에 가까워진다.그러므로, 도 12에 도시된 온도 교정 방법과 달리, 본 발명의 실시예에 따른 온도 교정 방법에 따르면, 특정 온도(예컨대, 25℃)에서의 정확도 뿐만 아니라, 고온에서의 정확도도 향상된다.도 14는 도 3 및 도 4에 도시된 기준 회로의 실시예를 나타내는 회로도이다. 이를 참조하면, 도 12에 도시된 기준 회로(220B)는 도 5에 도시된 기준 회로와 유사하므로, 설명의 중복을 피하기 위하여 차이점 위주로 기술한다.

도 14의 기준 회로(220B)는 도 5의 기준회로(220A)에 비하여, 제2 연산 증폭기(222) 및 피모스 트랜지스터(MP6)를 더 포함한다.

피모스 트랜지스터(MP6)는 제3 피모스 트랜지스터(MP3)와 가변 출력 부하(250) 사이에 삽입된다. 제2 연산 증폭기(222)는 제1 노드의 신호(VBE1)와 제3 노드(VBE1_b)의 신호를 입력신호로 수신하고, 제2 연산 증폭기(222)의 출력 신호(VBP2)는 제4 피모스 트랜지스터(MP6)의 게이트로 입력된다. 연산 증폭기(222)의 양 입력 신호(VBE1, VBE1_b)는 실질적으로 동일하므로, 제4 노드의 전압(VBE1_b)은 제1 노드의 전압(VBE1)과 실질적으로 동일하다.

제2 노드의 전압(VBE1_a) 및 제4 노드의 전압(VBE1_b)이 모두 제1 노드의 전압(VBE1)과 실질적으로 동일하므로, 기준 전류(IREF)는 제2 기준 전류(IREF2)와 마찬가지로 일정하게 유지될 수 있다.

도 15는 본 발명의 실시예에 따른 온도 센서의 동작 방법을 나타내는 플로우차트이다. 도 15의 온도 센서의 동작 방법은 상술한 본 발명의 실시예에 따른 온도 센서(10A 또는 10B)에 의해 수행될 수 있다.

도 15를 참조하면, 먼저 교정 신호(CAL)가 설정된다(S100). 상술한 바와 같이, 교정 신호(CAL)는 온도 센서(10A 또는 10B)의 테스트 또는 시뮬레이션에서 결정되어, 메모리(131, 또는 140)에 미리 저장될 수 있다.

기준 회로(220A 도는 220B)에 교정 신호(CAL)를 인가하여, 온도에 따라 가변하는 제1 및 제2 온도 정보 신호와, 온도에 무관하게 일정하나 교정 신호(CAL)에 의해 조절되는 제1 및 제2 기준 신호를 발생한다(S110).

다음으로, 제1 및 제2 온도 정보 신호와 제1 및 제2 기준 신호를 각각 디지털 신호로 변환하여 제1 및 제2 온도 정보 코드와 제1 및 제2 기준 코드를 발생한다(S120).

그리고, 변환된 제1 및 제2 온도 정보 코드와 상기 제1 및 제2 기준 코드를 이용하여 디지털 온도 신호를 생성한다(S130). S130 단계에서는, 구체적으로, 제1 온도 정보 코드와 제2 온도 정보 코드 간의 제1 차(difference) 신호와 상기 제1 기준 코드와 상기 제2 기준 코드 간의 제2 차 신호를 산출하고, 상기 제1 차 신호를 상기 제2 차 신호로 나누어 디지털 온도 신호를 산출할 수 있다.

도 16은 본 발명의 다른 실시예에 따른 온도 센서의 동작 방법을 나타내는 플로우차트이다. 도 16의 방법은 온도 센서의 테스트 단계에서 최적의 교정 신호를 찾기 위하여 사용될 수 있다.

먼저, 교정 신호(CAL)를 디폴트 값으로 설정한다(S210). 다음으로, 특정 온도(이미 알고 있는 제1 온도)에서 기준 회로로 교정 신호(CAL)를 인가하여 온도 센서를 실행시킨다(S220). S220 단계에서, 온도 센서는, 제1 온도에서 기준 회로를 이용하여 제1 및 제2 온도 정보 신호와 교정 신호(CAL)에 따른 제1 및 제2 기준 신호를 생성하고, 제1 및 제2 온도 정보 신호와 제1 및 제2 기준 신호를 이용하여, 제1 온도에서의 디지털 온도 신호(DTEMP)를 생성할 수 있다.

다음으로, 제1 온도에서 생성된 디지털 온도 신호(DTEMP)를 미리 설정된 값(PT)과 비교한다(S230). S230 단계에서의 비교 결과에 따라, 제1 온도에서 생성된 디지털 온도 신호(DTEMP)를 미리 설정된 값(PT)과 같아질 때까지 교정 신호(CAL)를 변경하여 상기 S220 내지 상기 S230 단계를 반복할 수 있다.

예컨대, S230 단계에서의 비교결과, 제1 온도에서 생성된 디지털 온도 신호(DTEMP)가 미리 설정된 값(PT) 보다 작으면, 교정 신호(CAL)를 감소시키고(S250), 감소된 교정 신호(CAL)를 이용하여 S220 내지 S230 단계를 수행할 수 있다.

S230 단계에서의 비교결과, 제1 온도에서 생성된 디지털 온도 신호(DTEMP)가 미리 설정된 값(PT) 보다 크면, 교정 신호(CAL)를 증가시키고((S250), 증가된 교정 신호(CAL)를 이용하여 S220 내지 S230 단계를 수행할 수 있다.

이와 같은 반복 과정을 통해, S230 단계에서의 비교결과, 제1 온도에서 생성된 디지털 온도 신호(DTEMP)가 미리 설정된 값(PT)과 동일하면, 그 때의 교정 신호(CAL)를 메모리에 저장한다(S240).

도 17은 본 발명의 실시예에 따른 SoC를 포함하는 전자 시스템의 실시예를 나타낸 블록도이다.

도 17을 참조하면, 전자 시스템(900)은 PC(personal computer), 데이터 서버, 또는 휴대용 전자 장치로 구현될 수 있다.

상기 휴대용 전자 장치는 랩탑(laptop) 컴퓨터, 이동 전화기, 스마트 폰 (smart phone), 태블릿 (tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라 (digital still camera), 디지털 비디오 카메라 (digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book)으로 구현될 수 있다.

전자 시스템은 SoC(100), 파워 소스(910), 스토리지(920), 메모리 (930), 입출력 포트(940), 확장 카드(950), 네트워크 디바이스(960), 및 디스플레이(970)를 포함한다. 실시 예에 따라. 전자 시스템은 카메라 모듈(980)을 더 포함할 수 있다.

SoC(100)는 도 1에 도시된 SoC(100A) 또는 도 2에 도시된 SoC(100B)일 수 있다. SoC(100)는 구성 요소들(elements; 910~980) 중에서 적어도 하나의 동작을 제어할 수 있다.

파워 소스(910)는 구성 요소들(100, 및 910~980) 중에서 적어도 하나로 동작 전압을 공급할 수 있다.파워 소스(910)는 도 1의 PMIC(40)에 의해 제어될 수 있다.

스토리지(920)는 하드디스크 드라이브(hard disk drive) 또는 SSD(solid state drive)로 구현될 수 있다.

메모리(930)는 휘발성 메모리 또는 불휘발성 메모리로 구현될 수 있다. 실시 예에 따라, 메모리(930)에 대한 데이터 액세스 동작, 예컨대, 리드 동작, 라이트 동작(또는 프로그램 동작), 또는 이레이즈 동작을 제어할 수 있는 메모리 컨트롤러는 SoC(100)에 집적 또는 내장될 수 있다. 다른 실시 예에 따라, 상기 메모리 컨트롤러는 SoC(100)와 메모리(930) 사이에 구현될 수 있다.

입출력 포트(940)는 전자 시스템으로 데이터를 전송하거나 또는 전자 시스템(10)으로부터 출력된 데이터를 외부 장치로 전송할 수 있는 포트들을 의미한다. 예컨대, 입출력 포트(940)는 컴퓨터 마우스와 같은 포인팅 장치(pointing device)를 접속하기 위한 포트, 프린터를 접속하기 위한 포트, 또는 USB 드라이브를 접속하기 위한 포트일 수 있다.

확장 카드(950)는 SD(secure digital) 카드 또는 MMC(multimedia card)로 구현될 수 있다. 실시 예에 따라, 확장 카드(950)는 SIM(subscriber identification module) 카드 또는 USIM(universal subscriber identity module) 카드일 수 있다.

네트워크 디바이스(960)는 전자 시스템을 유선 네트워크 또는 무선 네트워크에 접속시킬 수 있는 장치를 의미한다.

디스플레이(970)는 스토리지(920), 메모리(930), 입출력 포트(940), 확장 카드(950), 또는 네트워크 디바이스(960)로부터 출력된 데이터를 디스플레이할 수 있다. 디스플레이(970)는 도 1의 디스플레이 디바이스(111)일 수 있다.

카메라 모듈(980)은 광학 이미지를 전기적인 이미지로 변환할 수 있는 모듈을 의미한다. 따라서, 카메라 모듈(980)로부터 출력된 전기적인 이미지는 스토리지(920), 메모리(930), 또는 확장 카드(950)에 저장될 수 있다. 또한, 카메라 모듈(980)로부터 출력된 전기적인 이미지는 디스플레이(970)를 통하여 디스플레이될 수 있다.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

반도체 시스템: 1A, 1B, SoC : 100A , 100B
디스플레이 장치 : 111, 외부 메모리 장치: 131
오실레이터 : 171, 전원 관리 모듈(PMIC): 195A
디스플레이 컨트롤러: 110, DSP : 120
메모리 컨트롤러(130), 내부 메모리 : 1340
CPU : 150A, 150B, GPU : 160A, 160B
클락 컨트롤러 : 170, 모뎀 : 180
버스 : 190

Claims

온도에 따라 가변하는 제1 및 제2 온도 정보 신호와 온도에 무관하게 일정한 제1 및 제2 기준 신호를 발생하는 기준 회로; 및
상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 이용하여 디지털 온도 신호를 생성하는 디지털 온도 생성부를 포함하며,
상기 기준 회로는 교정 신호에 응답하여 상기 제1 기준 신호 및 상기 제2 기준 신호 중 적어도 하나를 변경하는 온도 센서.
제1항에 있어서, 상기 디지털 온도 생성부는
상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 각각 디지털 신호로 변환하여 제1 및 제2 온도 정보 코드와 제1 및 제2 기준 코드를 출력하는 변환기; 및
상기 제1 온도 정보 코드와 제2 온도 정보 코드 간의 제1 차(difference) 신호와 상기 제1 기준 코드와 상기 제2 기준 코드 간의 제2 차 신호를 산출하고, 상기 제1 차 신호와 상기 제2 차 신호의 비(ratio)를 산출하여 상기 디지털 온도 신호로 출력하는 연산부를 포함하는 온도 센서.
제2항에 있어서, 상기 기준 회로는
상기 교정 신호에 따라, 상기 제1 기준 신호 및 상기 제2 기준 신호 중 적어도 하나를 변경함으로써, 상기 제2 차 신호를 조절하여 상기 디지털 온도 신호를 보정하는 온도 센서.
제2항에 있어서, 상기 기준 회로는
제1 전원 전압과 제1 노드 사이에 연결되는 제1 피모스 트랜지스터;
상기 제1 전원과 제2 노드 사이에 연결되는 제2 피모스 트랜지스터;
상기 제1 노드와 제2 전원 전압 사이에 연결되는 제1 바이폴라 정션 트랜지스터;
상기 제1 노드와 상기 제2 전원 전압 사이에 연결되는 제1 부하;
상기 제2 노드와 상기 제2 전원 전압 사이에 직렬로 연결되는 제2 부하와 제2 바이폴라 정션 트랜지스터;
상기 제2 노드와 상기 제2 전원 전압 사이에 연결되는 제3 부하;
상기 제1 노드와 상기 제2 노드의 신호를 차동 입력 신호로 수신하고, 그 출력 노드는 상기 제1 및 제2 피모스 트랜지스터의 게이트에 공통 연결되는 연산 증폭기;
그 게이트가 상기 제1 및 제2 피모스 트랜지스터의 게이트에 공통 연결되는 제3 피모스 트랜지스터;
상기 제3 피모스 트랜지스터와 상기 제2 전원 전압 사이에 연결되며, 상기 교정 신호에 응답하여 가변되는 가변 출력 부하를 포함하고,
상기 제1 및 제2 바이폴라 정션 트랜지스터의 베이스는 상기 제2 전원 전압에 공통으로 연결되는 온도 센서.
제4항에 있어서,
상기 제1 노드 또는 상기 제2 노드의 전압이 제1 온도 정보 신호로서 출력되고,
상기 제2 BJT의 에미터-베이스 전압이 제2 온도 정보 신호로서 출력되며,
상기 가변 출력 부하로부터 제1 및 제2 기준 신호가 출력되는 온도 센서.
제5항에 있어서, 상기 가변 출력 부하는
복수(2이상)의 분배 전압들을 발생하기 위한 저항 스트링; 및
상기 교정 신호에 응답하여 상기 복수(2이상)의 분배 전압들 중 서로 다른 레벨의 전압들을 선택하여 상기 제1 및 제2 기준 신호로서 출력하는 스위칭 회로를 포함하는 온도 센서.
제4항에 있어서, 상기 기준 회로는
상기 제3 피모스 트랜지스터와 상기 가변 출력 부하 사이에 삽입되는 제4 피모스 트랜지스터; 및
상기 제1 노드의 신호와 상기 제3 피모스 트랜지스터의 드레인 노드의 신호를 입력신호로 수신하고, 그 출력 신호는 상기 제4 피모스 트랜지스터의 게이트로 입력되는 제2 연산 증폭기를 더 포함하는 온도 센서.
제2항에 있어서, 상기 온도 센서는
공급 전압을 수신하여 일정한 레벨의 전압을 발생하여 상기 기준 회로 및 상기 디지털 온도 생성부로 제공하는 부가적인 전원 회로를 더 포함하며,
상기 부가적인 전원 회로는
레귤레이터, 차지 펌프(charge pump)회로, DC-DC 변환기, 및 LDO(Low Drop Out Regulator) 중 적어도 하나를 포함하는 온도 센서
제8항에 있어서, 상기 온도 센서는
프로세서의 내부에 위치하며,
상기 공급 전압은 전원 관리 모듈로부터 상기 프로세서에 공급되는 전압인 온도 센서.
제8항에 있어서, 상기 공급 전압은
전원 관리 모듈로부터 상기 온도 센서로 공급되는 온도 센서 전용 전압인 온도 센서.
제2항에 있어서,
상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호는 각각 전압 신호이고,
상기 변환기는
상기 변환기는 선택 신호의 전압 레벨에 따라 주파수가 달라지는 발진 신호를 출력하는 전압 제어 발진기;
상기 발진 신호의 K(1이상의 정수) 싸이클에 해당하는 시간과 연관된 디지털 코드를 발생하는 카운터; 및
상기 디지털 코드를 저장하는 레지스터를 포함하며,
상기 입력 신호는, 상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호 중 어느 하나인 온도 센서.
제2항에 있어서, 상기 변환기는
상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 병렬로 수신하여 각각 디지털 신호로 변환하여 제1 및 제2 온도 정보 코드와 제1 및 제2 기준 코드를 병렬로 출력하는 아날로그-디지털 변환기(ADC)를 포함하는 온도 센서.
전력 관리 유닛으로부터 제1 공급 전압을 제공받고, 상기 제1 프로세싱 유닛 내부에 위치하여, 상기 제1 공급 전압을 이용하여 상기 제1 프로세싱 유닛의 내부 온도를 센싱하는 제1 온도 센서를 포함하는 제1 프로세싱 유닛; 및
교정 신호를 저장하는 메모리를 포함하며,
상기 제1 온도 센서는,
온도에 따라 가변하는 제1 및 제2 온도 정보 신호와 온도에 무관하게 일정한 제1 및 제2 기준 신호를 발생하는 기준 회로; 및
상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 이용하여 디지털 온도 신호를 생성하는 디지털 온도 생성부를 포함하며,
상기 기준 회로는 상기 교정 신호에 응답하여 상기 제1 기준 신호 및 상기 제2 기준 신호 중 적어도 하나를 변경하는 시스템온칩(SoC).
제13항에 있어서, 상기 제1 프로세싱 유닛은
CPU, 그래픽 프로세싱 유닛(GPU), 또는 DSP 중 어느 하나인 시스템온칩(SoC).
제13항에 있어서,
상기 제1 프로세싱 유닛은 상기 제1 온도 센서에 의해 센싱된 내부 온도 정보를 이용하여 상기 제1 공급 전압의 레벨 및 상기 제1 프로세싱 유닛의 동작 주파수 중 적어도 하나를 변경하는 시스템온칩(SoC).
제13항에 있어서, 상기 디지털 온도 생성부는
상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 각각 디지털 신호로 변환하여 제1 및 제2 온도 정보 코드와 제1 및 제2 기준 코드를 출력하는 변환기; 및
상기 제1 온도 정보 코드와 제2 온도 정보 코드 간의 제1 차(difference) 신호와 상기 제1 기준 코드와 상기 제2 기준 코드 간의 제2 차 신호를 산출하고, 상기 제1 차 신호와 상기 제2 차 신호의 비(ratio)를 산출하여 상기 디지털 온도 신호로 출력하는 연산부를 포함하며,
상기 교정 신호에 의해 상기 제2 차 신호가 조절되는 시스템온칩(SoC).
온도 센서의 동작 방법에 있어서,
기준 회로를 이용하여 온도에 따라 가변하는 제1 및 제2 온도 정보 신호를 발생하는 단계;
상기 기준 회로를 이용하여, 온도에 무관하게 일정한 제1 및 제2 기준 신호를 발생하는 단계; 및
상기 제1 및 제2 온도 정보 신호와 상기 제1 및 제2 기준 신호를 이용하여 디지털 온도 신호를 생성하는 단계를 포함하며,
상기 기준 회로는 교정 신호에 응답하여 상기 제1 기준 신호 및 상기 제2 기준 신호 중 적어도 하나를 변경하는 온도 센서의 동작 방법.
제17항에 있어서, 상기 디지털 온도 신호를 생성하는 단계는
상기 제1 및 제2 온도 정보 신호간의 차이인 제1 차(difference) 신호와 상기 제1 기준 신호 및 상기 제2 기준 신호간의 차이인 제2 차 신호를 산출하는 단계; 및
상기 제1 차 신호를 상기 제2 차 신호로 나누는 단계를 포함하며,
상기 교정 신호에 따라, 상기 제2 차 신호가 달라지는 온도 센서의 동작 방법.
제18항에 있어서, 상기 온도 센서의 테스트 또는 시뮬레이션에서 결정된 상기 교정 신호를 메모리에 저장하는 단계를 더 포함하는 온도 센서의 동작 방법.
제18항에 있어서, 상기 방법은
상기 메모리로부터 상기 교정 신호를 독출하여 상기 기준 회로로 인가하는 단계를 더 포함하는 온도 센서의 동작 방법.