KR20150008590A - 표시 기판 및 표시 기판의 제조 방법 - Google Patents

표시 기판 및 표시 기판의 제조 방법 Download PDF

Info

Publication number
KR20150008590A
KR20150008590A KR1020130082714A KR20130082714A KR20150008590A KR 20150008590 A KR20150008590 A KR 20150008590A KR 1020130082714 A KR1020130082714 A KR 1020130082714A KR 20130082714 A KR20130082714 A KR 20130082714A KR 20150008590 A KR20150008590 A KR 20150008590A
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate
gate electrode
pattern
Prior art date
Application number
KR1020130082714A
Other languages
English (en)
Inventor
이유진
송준호
오화열
이수미
전연문
조영제
황태형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130082714A priority Critical patent/KR20150008590A/ko
Priority to US14/231,040 priority patent/US20150014693A1/en
Publication of KR20150008590A publication Critical patent/KR20150008590A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G02F1/133548—Wire-grid polarisers

Abstract

표시 기판은 베이스 기판 상에 배치되고 게이트 전극, 액티브 패턴, 소스 전극 및 드레인 전극을 포함하는 스위칭 소자, 상기 게이트 전극과 동일한 층에 배치되고 와이어 그리드 현상을 갖는 제1 전극 및 상기 제1 전극과 중첩되는 제2 전극을 포함한다. 이에 따라, 화소 전극 또는 공통 전극을 와이어 그리드 패턴을 갖는 형태로 제작하여 화소 전극 또는 공통 전극이 편광판의 기능을 수행하므로 공정 수가 감소될 수 있다.

Description

표시 기판 및 표시 기판의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 표시 기판의 제조 방법에 관한 것으로, 더욱 상세하게는 편광 패턴을 포함하는 표시 기판 및 표시 기판의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display; LCD)는 화소 전극이 형성된 박막 트랜지스터 기판과 공통 전극이 형성된 컬러 필터 기판, 그리고 이들 사이에 삽입된 액정층으로 구성되며, 화소 전극 및 공통 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층에 투과되는 빛의 양을 조절하는 방식으로 화상을 표시한다.
이러한 액정 표시 장치는 그 자체가 발광하여 화상을 형성하지 못하고, 외부로부터 광이 입사되어 화상을 형성한다. 이를 위하여 액정 표시 장치의 배면에는 백라이트 유닛이 설치되어 광을 조사한다. 백라이트 유닛으로부터 출사된 광은 액정 표시 패널에 그대로 입사되는 것이 아니라 편광판을 통해 편광 특성이 부여되어 입사된다. 따라서, 액정 표시 장치는 액정 분자의 광학적 이방성과 편광판의 편광 특성을 이용하여 화상을 표시하게 된다.
액정 표시 패널에 편광판을 설치하는 기존의 방법으로는 폴리머 타입 편광판(Polymer-type Polarizer)을 액정표시 패널 외부에 부착하는 방식이 있다. 이러한 방식의 대표적인 것으로는 폴리비닐알콜(PolyVinylAlcohol:PVA) 베이스 필름 상에 습식 연산법에 의해 요오드(Iodine) 분자들을 일정한 방향으로 화학적 결합시켜 편광 특성을 부여하는 것이 있다. 그러나, 이러한 편광판은 우수한 편광 특성을 나타내지만, 근본적으로 액정 표시 장치 제조 공정과는 다른 별도의 공정으로 제조되기 때문에 가격이 비싸고, 부착 공정 등의 공정 수가 증가하여 액정 표시 패널의 원가를 상승시키게 된다. 또한, 부착형 편광판은 접착제를 이용하여 액정 표시 패널에 부착해야 하기 때문에 접착제의 두께와 편광판의 두께에 의해 액정 표시 패널의 두께 증가는 필연적이다.
상기한 폴리머 타입 편광판과는 다르게 소형 와이어 그리드 편광판(wire grid polarizer)이 개발되어 프로젝터(Projector)등의 제품에 적용되기 시작하고 있다. 와이어 그리드 편광판은 인간이 인지하는 가시 광선 영역인 적색, 녹색 및 청색 파장의 크기보다 작은 선폭 및 간격을 가진 스트라이프 패턴(Stripe Pattern)을 베이스 기판 상에 형성하는 것으로, 알루미늄(Al) 등의 금속을 박막 가공 방법을 이용하여 형성한다.
액정 표시 장치의 경우 이렇게 형성된 와이어 그리드 패턴에 백라이트 유닛으로부터 광이 입사되면, 광은 일반적인 특성상 진행 방향에 대하여 수평 및 수직 방향으로 진동하면서 진행하기 때문에 와이어 그리드 편광 패턴 사이의 공간과 평행하게 입사되는 광만 와이어 그리드 편광 패턴을 통과하게 된다. 따라서, 이와 같은 방식으로 금속계 와이어 그리드 편광 패턴이 형성되어 있는 구조가 바로 와이어 그리드 편광판(Wire Grid Polarizer)이다.
그러나, 이러한 와이어 그리드 편광판도 기존의 폴리머 타입 편광판과 마찬가지로 별도의 제조 공정으로 제조한 후 액정 표시 패널의 외측에 부착해야 한다. 따라서, 이러한 와이어 그리드 편광판은 원가면이나 공정 수면에서 오히려 필름 부착형에 비하여 고가일 수 밖에 없다.
또한 액정표시장치는 액정층에 전압을 인가하기 위하여 화소 전극(Pixel Electrode)과 공통 전극(Common Electrode)이 필요하며, 이 전극들은 빛의 투과율이 높아야 하므로 투명전극으로 고가의 ITO, IZO 등을 이용하여야 한다.
이에, 본 발명의기술적 과제는 이러한 점에서착안된 것으로 본 발명의목적은 와이어 그리드 편광판이 화소 전극 또는 공통 전극으로 사용되어 원가 및 공정 수를 줄일 수 있는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 베이스 기판 상에 배치되고 게이트 전극, 액티브 패턴, 소스 전극 및 드레인 전극을 포함하는 스위칭 소자, 상기 게이트 전극과 동일한 층에 배치되고 와이어 그리드 형상을 갖는 제1 전극 및 상기 제1 전극과 중첩되는 제2 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극 상에 배치된 버퍼 패턴을더 포함하고, 상기 게이트 전극은 두 개 이상의 층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극은 제1 금속을 포함하는 제1층 및 상기 제1층의 상부에 형성되며 상기 제1 금속과 다른 제2 금속을 포함하는 제2층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 상기 게이트 전극 보다 작은 두께를 가지며, 상기 제1 금속을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 상기 드레인 전극과 전기적으로 연결되며, 상기 제2 전극은 공통 전압을 인가받는 공통 전극일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 공통 전압을 인가받는 공통 전극이며, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전극과 중첩하게 배치되는 제3 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극 상에 배치된 버퍼 패턴을더 포함하고, 상기 게이트 전극은 두 개 이상의 층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극은 제1 금속을 포함하는 제1층 및 제1층의 상부에 형성되며 상기 제1 금속과 다른 제2 금속을 포함하는 제2층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 상기 게이트 전극 보다 작은 두께를 가지며, 상기 제1 금속을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결되며, 상기 제3 전극은 공통 전압을 인가받는 공통 전극일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 기판의 제조 방법은 베이스 기판상에 게이트 금속층을 형성하는 단계, 상기 게이트 금속층 상에 절연층을 형성하는 단계, 상기 게이트 금속층 및 상기 절연층을 식각하여 게이트 전극, 상기 게이트 전극 상에 배치되는 버퍼 패턴 및 제1 전극층을 형성하는 단계, 상기 제1 전극층을 식각하여 와이어 그리드 형상을 갖는 제1 전극을 형성하는 단계 및 상기 제1 전극과 중첩하는 제2 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 전극을 형성하는 단계는 상기 게이트 전극 및 상기 제1 전극층 상에 블록 공중합체층을 형성하는 단계, 상기 블록 공중합체층을 자발 정렬되도록 열처리하는 단계, 상기 자발 정렬된 블록 공중합체층을 식각하여 블록 공중합체 패턴을 형성하는 단계, 상기 블록 공중합체 패턴이 형성된 제1 전극층을 식각하여 와이어 그리드 패턴을 형성하는 단계 및 상기 블록 공중합체 패턴을 제거하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 기 게이트 전극은 두 개 이상의 층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극은 제1 금속을 포함하는 제1층 및 상기 제1층의 상부에 형성되며 상기 제1 금속과 다른 제2 금속을 포함하는 제2층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 상기 게이트 전극 보다 작은 두께를 가지며, 상기 제1 금속을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 상기 드레인 전극과 전기적으로 연결되며, 상기 제2 전극은 공통 전압을 인가받는 공통 전극일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 공통 전압을 인가받는 공통 전극이며, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전극과 중첩하는 제3 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결되며, 상기 제3 전극은 공통 전압을 인가받는 공통 전극일 수 있다.
본 발명의 실시예들에 따르면, 화소 전극 또는 공통 전극을 와이어 그리드 패턴을 갖는 형태로 제작하여 화소 전극 또는 공통 전극이 편광판의 기능을 수행하므로 편광판이 생략될 수 있다. 따라서, 공정 수가 감소될 수 있다.
또한, 상기 화소 전극 또는 공통 전극을 투명 전극으로 형성하지 않고 금속물질로 형성하게 되므로 제조 비용을 절감할 수 있다.
또한, 게이트 금속층 형성후 게이트 금속층 상에 버퍼층을 형성하므로, 후속 식각 공정에서 발생되는 게이트 금속층의 손상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 표시 기판의 단면도이다.
도 3a 내지 도3q는 도 1 및 도 2의 표시 기판의 제조방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 5은 도 4의 II-II'선을 따라 절단한 표시 기판의 단면도이다.
도 6a 내지 도6e는 도 4 및 도 5의 표시 기판의 제조방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 8은 도 7의 III-III'선을 따라 절단한 표시 기판의 단면도이다.
도 9a 내지 도9g는 도 7 및 도 8의 표시 기판의 제조방법을 설명하기 위한 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 표시 기판의 단면도이다.
도 1을 참조하면, 상기 표시 기판(1000)은 게이트 라인(GL), 데이터 라인(DL), 공통 라인(CL), 화소 전극(120), 공통 전극(150), 연결전극(CE) 및 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 액티브 패턴(ACT)을 포함하는 스위칭 소자 및 제1 콘택홀(CNT1), 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되며, 상기 게이트 라인(GL)과 교차한다.
상기 게이트 라인(GL)과 상기 데이터 라인(DL)은 화소 영역을 정의한다. 설명의 편의상 하나의 화소 영역만을 표시하였으나, 실제로는 본 발명의 실시예들에 따른 표시 장치는 복수의 화소 영역에 형성된 복수의 화소를 갖는다. 상기 화소 영역은 복수의 열과 복수의 행을 가진 매트릭스 형태로 배열된다. 상기 화소 영역들은 서로 동일한 구조를 가지므로 이하에서는, 설명의 편의상 하나의 화소 영역만을 일 예로서 설명한다. 여기서, 상기 화소 영역은 일 방향으로 길게 연장된 직사각형 모양으로 도시하였으나, 이에 한정되는 것은 아니다. 상기 화소 영역의 형상은 V 자 형상, Z 자 형상 등 다양하게 변형될 수 있다.
상기 스위칭 소자는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 액티브 패턴(ACT)을 포함한다. 상기 스위칭 소자의 게이트 전극(GE)은 상기 게이트 라인(GL)에서 상기 제2 방향(D2)로 돌출되어 형성된다. 상기 게이트 전극(GE)은 상기 액티브 패턴(ACT)과 중첩한다.
상기 게이트 전극(GE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 전극(GE)은 하부층(121), 상부층(122) 및 버퍼 패턴(123)을 포함한다. 예를 들어, 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층(121) 및 상기 하부층(121)의 상부에 형성되며, 구리(Cu)를 포함하는 상부층(122)을 포함할 수 있다. 상기 게이트 전극(GE)은 상기 상부층(122) 상에 형성되는 버퍼 패턴(123)을 포함할 수 있다.
상기 화소 전극(120)는 상기 화소 영역에 형성된다. 상기 화소 전극(120)은 연결 전극(CE)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.
상기 공통 전극(150)은 상기 화소 전극(120)과 중첩한다. 상기 공통 전극(150)은 슬릿 패턴을 갖는다. 본 실시예에서는 상기 슬릿 패턴은 평면에서 볼 때 상기 화소 영역의 세로 방향을 따라 연장되는 것으로 도시되어 있으나, 상기 슬릿 패턴은 필요에 따라 다양한 형상을 가질 수 있다. 즉, 상기 슬릿 패턴은 상기 화소 영역의 상기 세로 방향에 대해 소정의 경사각을 갖거나, 직사각형 형상, V 자 형상 및Z 자 형상 등 다양한 형상을 가질 수 있다.
상기 공통 전극(150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 공통 전극(150)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 공통 전극(150)은 상기 공통 라인(CL)과 전기적으로 연결된다. 상기 공통 전극(150)은 상기 공통 라인으로부터 공통 전압을 인가 받을 수 있다. 상기 공통 전극(150)은 상기 제3 콘택홀(CNT3)을 통하여 상기 공통 라인(CL)과 전기적으로 연결된다.
도 2를 참조하면, 상기 표시 기판(1000)은 베이스 기판(110), 화소 전극(120), 제1 절연층(130), 제2 절연층(140), 공통 전극(150), 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE), 액티브 패턴(ACT), 연결 전극(CE), 공통 라인(CL) 및 제1 콘택홀(CNT1), 제2 콘택홀(CNT2) 및제3 콘택홀(CNT3)을 포함한다.
상기 베이스 기판(110)은 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 전극(GE)은 상기 베이스 기판(110) 상에 배치된다. 상기 게이트전극(GE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층(121) 및 상기 하부층(121)의 상부에 형성되며, 구리(Cu)를 포함하는 상부층(122)을 포함할 수 있다.
상기 게이트 전극(GE)은 상기 상부층(122) 상에 형성되는 버퍼 패턴(123)을 포함할 수 있다. 상기 버퍼 패턴(123)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 버퍼 패턴(123)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 상기 버퍼 패턴(123)은 상기 게이트 전극(GE) 상에 형성되어 이후 식각 공정에서 상기 게이트 전극(GE)이 손상되지 않도록 한다. 본 발명의 일 실시예에 따른 편광 패턴을 형성하는 과정에서 플라즈마를 이용하는 건식 식각이 이용된다. 따라서, 상기 식각 공정에서 상기 게이트 전극(GE)이 손상될 수 있다. 그러나, 상기 버퍼 패턴(123)이 상기 게이트 전극(GE) 상에 형성되어 식각 공정으로 인해 발생되는 상기 게이트 전극(GE)의 손상을 방지할 수 있다.
상기 화소 전극(120)는 상기 화소 영역에 형성된다. 상기 화소 전극(120)은 상기 게이트 전극(GE)과 동일한 층으로 형성된다. 상기 화소 전극(120)은 연결 전극(CE)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(120)은 편광 패턴이 형성된 와이어 그리드 편광판(Wire grid polarizer, WGP)으로 형성될 수 있다. 상기 와이어 그리드 편광판은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 또는 몰리브덴(Mo)과 같은 금속물질로 형성될 수 있다. 본 발명의 일실시예에 따른 와이어 그리드 편광판은 상기 게이트 전극(GE)의 하부층(121)과 동일한 물질로 형성될 수 있다. 상기 게이트 전극(GE)의 하부층(121)은 티타늄(Ti)을 포함하는 물질로 형성될 수 있다. 따라서, 본 발명의 일실시예에 따른 와이어 그리드 편광판은 상기 게이트 전극(GE)과 동일하게 티타늄(Ti)을 포함하는 물질로 형성될 수 있다. 따라서, 상기 와이어 그리드 편광판이 상기 화소 전극(120)의 역할을 수행하게 되므로 상기 화소 전극(120)의 재료로 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)와 같은 고가의 투명전극 재료를 사용하지 않아도 된다.
본 발명의 일실시예에 따른 화소 전극(120)은 상기 게이트 전극(GE)을 형성하는 물질과 동일한 금속을 사용하여 형성되므로 원가를 절감할 수 있다.
또한, 상기 화소 전극(120)은 상기 와이어 그리드 편광판 역할을 수행하므로, 별도의 편광판을 필요로 하지 않는다. 따라서, 표시 기판의 두께를 줄이고 공정수를 줄일 수 있다.
상기 제1 절연층(130)은 상기 베이스 기판(110), 상기 게이트 전극(GE) 및 상기 화소 전극(120)을 커버한다. 상기 제1 절연층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면 상기 제1 절연층(130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(130) 상에는 액티브패턴(ACT)이 형성된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)이 형성된 영역의 상기 제1 절연층(130) 상에 형성된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 중첩되고, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 각각과 부분적으로 중첩된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 사이에 개재되고, 상기 게이트 전극(GE)과 상기 드레인 전극(DE) 사이에 개재될 수 있다.
상기 액티브 패턴(ACT)은 반도체층(161) 및 상기 반도체층(161) 상에 형성된 오믹 콘택층(162)을 포함할 수 있다. 상기 반도체층(161)은 실리콘 반도체 물질을 포함할 수 있고, 예를 들어, 비정질 실리콘을 들 수 있다. 상기 오믹 콘택층(162)은 상기 반도체층(161)과 상기 소스 전극(SE) 사이에 개재되고, 상기 반도체층(161)과 상기 드레인 전극(DE) 사이에 개재된다. 상기 오믹 콘택층(162)은 n형 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 액티브 패턴(ACT) 상에는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 액티브 패턴(ACT) 위에 서로 이격되어 배치된다.
상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다.
상기 제2 절연층(140)은 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 공통 라인(CL)을 커버하도록 형성되며, 상기 드레인 전극(DE)을 부분적으로 노출시키는 제1 콘택홀(CNT1), 상기 화소 전극(120)을 부분적으로 노출시키는 제2 콘택홀(CNT2) 및 상기 공통 라인(CL)을 부분적으로 노출시키는 제3 콘택홀(CNT3)을 포함한다. 상기 제2 절연층(140)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 포함하는 물질로 형성될 수 있다.
상기 제2 절연층(140) 상에는 연결 전극(CE) 및 공통 전극(150)이 형성된다.
상기 연결 전극(CE)은 상기 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)을 통하여 상기 드레인 전극(DE)과 상기 화소 전극(120)을 전기적으로 연결한다.
상기 공통 전극(150)은 상기 화소 전극(120)과 중첩한다. 상기 공통 전극(150)은 슬릿 패턴을 갖는다. 본 실시예에서는 상기 슬릿 패턴은 평면에서 볼 때 상기 화소 영역의 세로 방향을 따라 연장되는 것으로 도시되어 있으나, 상기 슬릿 패턴은 필요에 따라 다양한 형상을 가질 수 있다. 즉, 상기 슬릿 패턴은 상기 화소 영역의 상기 세로 방향에 대해 소정의 경사각을 갖거나, 직사각형 형상, V 자 형상 및Z 자 형상 등 다양한 형상을 가질 수 있다.
상기 공통 전극(150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 공통 전극(150)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 공통 전극(150)은 상기 공통 라인(CL)과 전기적으로 연결된다. 상기 공통 전극(150)은 상기 공통 라인으로부터 공통 전압을 인가 받을 수 있다. 상기 공통 전극(150)은 상기 제3 콘택홀(CNT3)을 통하여 상기 공통 라인(CL)과 전기적으로 연결된다.
도 3a 내지 도3q는 도 1 및 도 2의 표시 기판의 제조방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 베이스 기판 (110) 상에 게이트 금속층을 형성한다. 베이스 기판(110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다. 상기 게이트 금속층은 스푸터링법 등에 의해 형성될 수 있다. 상기 게이트 금속층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 본 실시예에서 상기 게이트 금속층은 하부층(121a) 및 상부층(122a)을 포함한다. 예를 들어, 상기 게이트 금속층은 티타늄(Ti)을 포함하는 하부층(121a) 및 상기 하부층(121a)의 상부에 형성되며, 구리(Cu)를 포함하는 상부층(122a)을 포함할 수 있다.
도 3b를 참조하면, 상기 게이트 금속층이 형성된 베이스 기판 상에 절연층(123a)이 형성된다. 상기 절연층(123a)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 포함하는 물질로 형성될 수 있다. 상기 절연층(123a)은 패터닝되어 게이트 전극의 상부에 남게 되며, 이후 식각 공정시 게이트 전극이 손상되는 것을 방지한다.
도 3c를 참조하면, 상기 게이트 금속층(121a, 122a) 및 상기 절연층(132a)이 형성된 베이스 기판(110) 상에 게이트 전극(GE) 및 화소 전극(120)에 대응되는 제1 포토레지스트 패턴(PR1)을 형성한다. 상기 제1 포토레지스트 패턴(PR1)을 형성하는 방법으로서는, 포토리소그래피 공정, 소프트 리소그래피 공정, 나노 임프린트 공정 또는 스캐닝 프로브 리소그래피(scanning probe lithogrACThy) 공정 등을 이용할 수 있다. 상기 제1 포토레지스트 패턴(PR1)은 상기 게이트 전극(GE)에 대응되는 부분과 상기 화소 전극(120)에 대응되는 부분의 높이를 다르게 형성한다. 상기 제1 포토레지스트 패턴(PR1)은 상기 화소 전극(120)에 대응되며 제1 높이를 갖는 제1 두께부(h1) 및 상기 제1 포토레지스트 패턴(PR1)의 상기 게이트 전극(GE)에 대응되며 상기 제1 높이보다 높은 제2 높이를 갖는 제2 두께부(h2)를 포함한다.
도 3d를 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 식각 방지막으로 이용하여, 상기 게이트 금속층(121a, 122a) 및 상기 절연층(123a)의 노출된 부분을 식각한다. 이후, 상기 제1 포토레지스트 패턴(PR1)을 에치백하여 상기 제1 두께부(h1)가 제거된 잔류 패턴(PR11)을 형성한다. 상기 제1 포토레지스트 패턴(PR1)을 상하, 좌우 방향으로 일정두께 제거하는 공정을 에치 백(Etch Back) 공정이라 한다. 상기 에치 백 공정에 의해서 상기 제1 포토레지스트 패턴(PR1)의 상기 제1 두께부(h1)가 제거되어 상기 게이트 금속층 및 절연층의 일부가 노출된다. 상기 제2 두께부(h2)는 상기 제1 두께부(h1)의 두께만큼 제거되어 상기 잔류 패턴(PR11)이 된다.
도 3e를 참조하면, 상기 잔류 패턴(PR11)을 식각 방지막으로 이용하여 노출된 상기 게이트 금속층 및 절연층을 식각한다. 따라서, 상기 게이트 전극(GE) 및 상기 화소 전극(120)을 형성하기 위한 금속패턴이 형성된다. 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층(121) 및 상기 하부층(121)의 상부에 형성되며, 구리(Cu)를 포함하는 상부층(122) 및 상기 상부층(122) 상에 형성되는 버퍼 패턴(123)을 포함할 수 있다.
상기 화소 전극(120)을 형성하기 위한 금속 패턴(121a)은 티타늄(Ti)을 포함하는 상기 하부층(121)과 동일한 층으로 형성된다.
도 3f를 참조하면, 상기 게이트 전극(GE) 및 상기 금속 패턴(121a)이 형성된 베이스 기판(110) 상에 제2 포토레지스트 패턴(PR2)을 형성한다. 상기 제2 포토레지스트 패턴(PR2)을 형성하는 방법으로서는, 포토리소그래피 공정, 소프트 리소그래피 공정, 나노 임프린트 공정 또는 스캐닝 프로브 리소그래피(scanning probe lithogrACThy) 공정 등을 이용할 수 있다. 상기 제2 포토레지스트 패턴(PR2)은 상기 베이스 기판(110) 상에 서로 이격되도록 복수 개의 블록 형태로 형성될 수 있다.
도 3g를 참조하면, 상기 제2 포토레지스트 패턴(PR2)이 형성된 베이스 기판(110)상에 가이드 층(127)을 형성한다. 상기 가이드 층(127)은 상기 제2 포토레지스트 패턴(PR2)을 완전히 덮을 수 있도록 형성된다. 상기 가이드 층(127)은 제2 포토레지스트 패턴(PR2)과 대응되는 형상으로 형성된다. 상기 가이드 층(127)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 포함하는 물질로 형성될 수 있다.
도 3h를 참조하면, 상기 가이드 층(127)을 식각하여 상기 가이드 층(127)의 일부를 제거한다. 상기 가이드 층(127)은 식각되어 단면도 상에서 세로 방향으로 연장되는 격벽 형태로 남게 된다. 따라서, 상기 가이드 층(127)이 격벽을 이루고 그 내부 공간에 제2 포토레지스트 패턴(PR2)이 채워진 형태를 갖는다.
도 3i를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 스트리핑 공정에 의해 제거한다. 따라서, 격벽 형태로 남겨진 상기 가이드 층(127)의 내부는 상기 제2 포토레지스트 패턴(PR2)이 제거되어, 상기 게이트 전극(GE) 및 상기 금속 패턴(120a)이 노출된다. 이후 상기 베이스 기판 상에 중성층을 형성한다.
상기 중성층은 친수성 또는 소수성도 갖지 않는 화학적으로 중성을 나타낸다. 상기 중성층은 자기조립 단분자층(Self-assembled Monolayer: SAM), 폴리머 브러쉬(Polymer Brush) 및MAT(cross-linked random copolymer mat) 또는 MAT(cross-linked random copolymer mat) 등을 포함하는 유기 단분자층을 포함한다.
상기 자기조립 단분자층을 형성하는 물질의 구체적인 예로서는, 펜틸트리클로로실란(Phenethyltrichlorosilane: PETCS), 페닐트리클로로실란(Phenyltrichlorosilane: PTCS), 벤질트리클로로실란(Benzyltrichlorosilane: BZTCS), 토일트리클로로실란(Tolyltrichlorosilane: TTCS), 2-[(트리메톡시실일)에틸]-2-피리딘(2-[(trimethoxysilyl)ethl]-2-pyridine: PYRTMS)), 4-바이페닐일트리메톡시실란(4-biphenylyltrimethowysilane: BPTMS), 옥타데실트리클로로실란(Octadecyltrichlorosilane: OTS), 1-나프틸트리메톡시실란(1-NACThthyltrimehtoxysilane: NACTTMS), 1-[(트리메톡시실일)메틸]나프탈렌(1-[(trimethoxysilyl)methyl]nACThthalene: MNATMS), (9-메틸안트라세닐)트리메톡시실란{(9-methylanthracenyl)trimethoxysilane: MANTMS} 등을 들 수 있다.
상기 폴리머 브러쉬의 구체적인 예로서는, 폴리스티렌-랜덤-폴리(메틸메타크릴레이트) [polystyrene-random-poly(methylmethacrylate), PS-random-PMMA]를 들 수 있다.
상기 MAT의 구체적인 예로서는, 벤조사이클로부텐-기능화 폴리스티렌-랜덤-폴리(메타크릴레이트) 코폴리머 [Benzocyclobutene-functionalized polystyrene-r-poly(methacrylate) copolymer, P(s-r-BCB-r-MMA)]를 들 수 있다.
본 발명의 실시예에서, 상기 중성층은 PS-랜덤-PMMA를 포함한다.
도면으로 도시하지 않았으나, 상기 중성층을 형성하기 이전에 상기 베이스 기판(110)에 산성 용액을 이용하여 상기 베이스 기판(110)의 표면을 전처리할 수 있다. 상기 전처리에 의해서, 상기 베이스 기판(110)과 상기 중성층의 친화력을 향상시킬 수 있다. 상기 산성 용액의 예로서는, 불산(Hydrofluoric acid, HF)을 들 수 있다.
도 3j를 참조하면, 상기 베이스 기판(110) 상에 블록 공중합체를 도포한다. 상기 블록 공중합체는 판상형을 가지는 PS-b-PMMA를 포함할 수 있다.
이후, 상기 블록 공중합체를 열처리 하여 제1 블록(NB1) 및 제2 블록(NB2)이 라멜라 구조를 형성하도록 한다.
상기 블록 공중합체의 자기 조립은, 상기 블록 공중합체의 상기 제1 블록(NB1)과 상기 제2 블록(NB2) 중 어느 한 블록의 라멜라 도메인과 다른 한 블록의 라멜라 도메인이 서로 다른 위치에서 성장하는 과정을 포함한다.
상기 블록 공중합체는PS-b-PMMA(poly(styrene-b-methylmethacrylate)), PS-b-PB(poly(styrene-b-butadiene)), PS-b-PI(poly(styrene-b-isoprene)), PS-b-PE(poly(styrene-b-ethylene)), PS-b-PEO(poly(styrene-b-ethyleneoxide)), PS-b-PFS(poly(styrene-b-ferrocenyldimethylsilane)), PS-b-P2VP(poly(styrene-b-(2-vinylpyridine))) 및 PS-b-PDMS(poly(styrene-b-dimethylsiloxane)) 중 어느 하나를 포함할 수 있으며, 10,000 내지 300,000의 분자량을 가질 수 있다.
예를 들어 PS-b-PMMA는 PS 블록과 PMMA 블록이 공유 결합된 것으로서, PS 블록과 PMMA 블록 모두 52,000kg/mol의 분자량과 48nm의 주기를 가진다. 상기 블록 공중합체의 종류와 분자량은 전술한 예에 한정되지 않으며, 라멜라 구조를 형성할 수 있는 것이면 모두 사용 가능하다.
자기 조립을 위한 상기 블록 공중합체의 열처리 조건은, 상기 블록 공중합체가 유동성을 가지게 되는 유리전이온도 이상이면서 상기 블록 공중합체가 열분해되지 않는 온도 이하 범위로 설정된다. 예를 들어 PS-b-PMMA의 경우, 약 100℃ 이상에서 자기 조립이 가능하나, 저온에서는 자기 조립이 완성되는데 오랜 시간이 걸리게 된다. 따라서 산소를 배제한 약 250℃의 고진공 분위기에서 열처리를 할 수 있으며, 이 경우 분자의 유동 흐름이 원활해 짧은 시간에 규칙적인 자기 조립을 완성할 수 있다.
열처리 이전의 상기 블록 공중합체의 상기 제1 블록(NB1)과 상기 제2 블록(NB2)은 특정 패턴을 형성하지 않고 무질서하게 분포하고 있다가, 열처리를 진행하면 분자의 유동이 생기면서 일정한 패턴을 형성하게 된다. 즉, 상기 제1 블록(NB1)들이 모여 일정한 패턴을 형성하고, 상기 제2 블록(NB2)들이 모여 일정한 패턴을 형성한다. 상기 블록 공중합체의 상기 제1 블록(NB1)과 상기 제2 블록(NB2)은 라멜라 구조를 한다.
도 3k를 참조하면, 상기 제1 블록(NB1) 및 상기 제2 블록(NB2) 중 어느 하나를 제거하여 패턴을 형성한다. 상기 제1 블록(NB1) 또는 상기 제2 블록(NB2)은 습식 식각(dry etching) 또는 건식 식각(wet etching)으로 제거될 수 있다. 상기 블록 공중합체(129)가 PS-b-PMMA인 경우, 자외선오존 처리(UV-ozone Treatment: UVO) 후 아세틱 에시드 용액을 이용하여 습식 식각할 수 있고, 건식 식각인 산소 플라즈마 식각을 이용하여 PMMA 블록만 선택적으로 제거할 수 있다.
도 3l을 참조하면, 노출된 상기 금속 패턴(121a)을 식각한다. 상기 노출된 상기 금속 패턴(121a) 일부가 제거되어 와이어 그리드(wire grid) 패턴을 형성한다. 상기 와이어 그리드 패턴의 크기는 상기 금속패턴(121a)의 두께 및 상기 블록 공중합체의 상기 제1 블록(NB1) 및 상기 제2 블록(NB2)을 적절히 조절하여 조절될 수 있다. 상기 금속층(121a)의 상기 일부는 건식 식각으로 제거될 수 있다.
도 3m을 참조하면, 상기 가이드 층(127), 상기 블록 공중합체를 제거한다. 상기 가이드 층(127), 상기 블록 공중합체는 습식 식각(dry etching) 또는 건식 식각(wet etching)으로 제거될 수 있다. 따라서 베이스 기판(110)상에는 게이트 전극(GE) 및 화소 전극(120)이 형성된다.
도 3n을 참조하면, 상기 게이트 전극(GE) 및 상기 화소 전극(120)이 형성된 베이스 기판(110) 상에 제1 절연층(130)을 형성한다. 상기 제1 절연층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(130)은 실리콘 산화물(SiOx)을 포함하고, 1000Å 이하의 두께를 가질 수 있다. 바람직하게는, 상기 제1 절연층(130)은 500 내지 1000Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 3o를 참조하면, 상기 제1 절연층(130)이 형성된 베이스 기판(110) 상에 액티브 패턴(ACT), 소스 전극(SE), 드레인 전극(DE) 및 공통 라인(CL)을 형성한다.
상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)이 형성된 영역의 상기 제1 절연층(130) 상에 형성된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 중첩되고, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 각각과 부분적으로 중첩된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 사이에 개재되고, 상기 게이트 전극(GE)과 상기 드레인 전극(DE) 사이에 개재될 수 있다.
상기 액티브 패턴(ACT)은 반도체층(161) 및 상기 반도체층(161) 상에 형성된 오믹 콘택층(162)을 포함할 수 있다. 상기 반도체층(161)은 실리콘 반도체 물질을 포함할 수 있고, 예를 들어, 비정질 실리콘을 들 수 있다. 상기 오믹 콘택층(162)은 상기 반도체층(161)과 상기 소스 전극(SE) 사이에 개재되고, 상기 반도체층(161)과 상기 드레인 전극(DE) 사이에 개재된다. 상기 오믹 콘택층(162)은 n형 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 액티브 패턴(ACT) 상에는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 액티브 패턴(ACT) 위에 서로 이격되어 배치된다.
상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다.
도 3p를 참조하면, 상기 액티브 패턴(ACT), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 공통 라인(CL)이 형성된 베이스 기판(110) 상에 제2 절연층(140)을 형성한다. 상기 제2 절연층(140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(140)은 실리콘 산화물(SiOx)을 포함하고, 1000Å 이하의 두께를 가질 수 있다. 바람직하게는, 상기 제2 절연층(140)은 500 내지 1000Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 3q를 참조하면, 상기 제2 절연층(140)을 패터닝하여 제1 콘택홀(CNT1), 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3)을 형성한다.
상기 제1 콘택홀(CNT1)은 상기 제2 절연층(140)을 통해 형성되며, 상기 드레인 전극(DE)의 일부를 노출시킨다. 상기 제2 콘택홀(CNT2)은 상기2 절연층(140)을 통해 형성되며, 상기 화소 전극(120)의 일부를 노출시킨다. 상기 제3 콘택홀(CNT3)은 상기 제2 절연층(140)을 통해 형성되며, 상기 공통 라인(CL)의 일부를 노출시킨다.
도 2를 참조하면, 공통 전극(150) 및 연결 전극(CE)이 상기 제2 절연층(140) 상에 배치된다.
상기 제2 절연층(140) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 공통 전극(150) 및 상기 연결 전극(CE)을 형성한다. 상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다.
상기 공통 전극(150)은 상기 화소 전극(120)과 중첩한다. 상기 공통 전극(150)은 슬릿 패턴을 갖는다. 본 실시예에서는 상기 슬릿 패턴은 평면에서 볼 때 상기 화소 영역의 세로 방향을 따라 연장되는 것으로 도시되어 있으나, 상기 슬릿 패턴은 필요에 따라 다양한 형상을 가질 수 있다. 즉, 상기 슬릿 패턴은 상기 화소 영역의 상기 세로 방향에 대해 소정의 경사각을 갖거나, 직사각형 형상, V 자 형상 및Z 자 형상 등 다양한 형상을 가질 수 있다. 상기 공통 전극(150)은 상기 공통 라인(CL)과 전기적으로 연결된다. 상기 공통 전극(150)은 상기 공통 라인으로부터 공통 전압을 인가 받을 수 있다. 상기 공통 전극(150)은 상기 제3 콘택홀(CNT3)을 통해 상기 공통 라인(CL)과 전기적으로 연결된다.
상기 연결 전극(CE)은 상기 드레인 전극(DE)과 상기 화소 전극(120)을 전기적으로 연결한다. 상기 드레인 전극(DE)은 상기 제1 콘택홀(CNT1)을 통해 상기 연결 전극(CE)과 전기적으로 연결된다. 상기 화소 전극(120)은 상기 제2 콘택홀(CNT2)을 통해 상기 연결 전극(CE)과 전기적으로 연결된다. 따라서, 상기 드레인 전극(DE) 및 상기 화소 전극(120)은 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)을 통해 상기 연결 전극(CE)에 의해 전기적으로 연결된다.
본 실시예에 따르면, 화소 전극을 와이어 그리드 패턴을 갖는 형태로 제작하여 화소 전극이 편광판의 기능을 수행하므로 편광판이 생략될 수 있다. 따라서, 공정 수가 감소될 수 있다.
또한, 상기 화소 전극은 투명 전극으로 형성하지 않고 금속물질로 형성하게 되므로 제조 비용을 절감할 수 있다.
또한, 게이트 금속층 형성후 게이트 금속층 상에 버퍼층을 형성하므로, 후속 식각 공정에서 발생되는 게이트 금속층의 손상을 방지할 수 있다.
도 4는 본 발명의일 실시예에 따른 표시 기판의 평면도이다. 도 5은 도 4의 II-II'선을 따라 절단한 표시 기판의 단면도이다.
도 4를 참조하면, 상기 표시 기판(2000)은 게이트 라인(GL), 데이터 라인(DL), 공통 라인(CL), 연결 전극(CE), 공통 전극(220), 화소 전극(250) 및 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 액티브 패턴(ACT)을 포함하는 스위칭 소자 및 제1 콘택홀(CNT1), 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되며, 상기 게이트 라인(GL)과 교차한다.
상기 게이트 라인(GL)과 상기 데이터 라인(DL)은 화소 영역을 정의한다. 설명의 편의상 하나의 화소 영역만을 표시하였으나, 실제로는 본 발명의 실시예들에 따른 표시 장치는 복수의 화소 영역에 형성된 복수의 화소를 갖는다. 상기 화소 영역은 복수의 열과 복수의 행을 가진 매트릭스 형태로 배열된다. 상기 화소 영역들은 서로 동일한 구조를 가지므로 이하에서는, 설명의 편의상 하나의 화소 영역만을 일 예로서 설명한다. 여기서, 상기 화소 영역은 일 방향으로 길게 연장된 직사각형 모양으로 도시하였으나, 이에 한정되는 것은 아니다. 상기 화소 영역의 형상은 V 자 형상, Z 자 형상 등 다양하게 변형될 수 있다.
상기 스위칭 소자는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 액티브 패턴(ACT)을 포함한다. 상기 스위칭 소자의 게이트 전극(GE)은 상기 게이트 라인(GL)에서 상기 제2 방향(D2)로 돌출되어 형성된다. 상기 게이트 전극(GE)은 상기 액티브 패턴(ACT)과 중첩한다.
상기 게이트 전극(GE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 전극(GE)은 하부층(221), 상부층(222) 및 버퍼 패턴(223)을 포함한다. 예를 들어, 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층(221) 및 상기 하부층(221)의 상부에 형성되며, 구리(Cu)를 포함하는 상부층(222)을 포함할 수 있다. 상기 게이트 전극(GE)은상기 상부층(222) 상에 형성되는 버퍼 패턴(223)을 포함할 수 있다.
상기 공통 전극(220)은 상기 화소 영역에 형성된다. 상기 공통 전극(220)은 상기 화소 전극(250)의 하부에 형성된다. 상기 공통 전극(220)은 상기 공통 라인(CL)과 전기적으로 연결된다. 상기 공통 전극(220)은 상기 공통 라인으로부터 공통 전압을 인가 받을 수 있다. 상기 공통 전극(220)은 상기 제3 콘택홀(CNT3)을 통하여 상기 공통 라인(CL)과 전기적으로 연결된다.
상기 화소 전극(250)은 상기 공통 전극(220)과 중첩한다. 상기 화소 전극(250)은 슬릿 패턴을 갖는다. 본 실시예에서는 상기 슬릿 패턴은 평면에서 볼 때 상기 화소 영역의 세로 방향을 따라 연장되는 것으로 도시되어 있으나, 상기 슬릿 패턴은 필요에 따라 다양한 형상을 가질 수 있다. 즉, 상기 슬릿 패턴은 상기 화소 영역의 상기 세로 방향에 대해 소정의 경사각을 갖거나, 직사각형 형상, V 자 형상 및 Z 자 형상 등 다양한 형상을 가질 수 있다.
상기 화소 전극(250)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 화소 전극(250)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 5를 참조하면, 상기 표시 기판(2000)은 베이스 기판(210), 공통 전극(220), 제1 절연층(230), 제2 절연층(240), 화소 전극(250), 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE), 액티브 패턴(ACT), 공통 라인(CL), 연결 전극(CE) 및 제1 콘택홀(CNT1), 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3)을 포함한다.
상기 베이스 기판(210)은 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 전극(GE)은 상기 베이스 기판(210) 상에 배치된다. 상기 게이트 전극(GE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층(221) 및 상기 하부층(221)의 상부에 형성되며, 구리(Cu)를 포함하는 상부층(222)을 포함할 수 있다.
상기 게이트 전극(GE)은 상기 상부층(222) 상에 형성되는 버퍼 패턴(223)을 포함할 수 있다. 상기 버퍼 패턴(223)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 버퍼 패턴(223)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 상기 버퍼 패턴(223)은 상기 게이트 전극(GE) 상에 형성되어 이후 식각 공정에서 상기 게이트 전극(GE)이 손상되지 않도록 한다. 본 발명의 일 실시예에 따른 편광 패턴을 형성하는 과정에서 플라즈마를 이용하는 건식 식각이 이용된다. 따라서, 상기 식각 공정에서 상기 게이트 전극(GE)이 손상될 수 있다. 그러나, 상기 버퍼 패턴(223)이 상기 게이트 전극(GE) 상에 형성되어 식각 공정으로 인 발생되는 상기 게이트 전극(GE)의 손상을 방지할 수 있다.
상기 공통 전극(220)은 상기 화소 영역에 형성된다. 상기 공통 전극(220)은 상기 게이트 전극(GE)과 동일한 층으로 형성된다. 상기 공통 전극(220)은 상기 화소 전극(250)의 하부에 형성된다.
상기 공통 전극(220)은 상기 공통 라인(CL)과 전기적으로 연결된다. 상기 공통 전극(220)은 상기 공통 라인으로부터 공통 전압을 인가 받을 수 있다. 상기 공통 전극(220)은 상기 제2 콘택홀(CNT2) 및 상기 제3 콘택홀(CNT3)을 통하여 상기 연결 전극(CE)에 의해 상기 공통 라인(CL)과 전기적으로 연결된다. 상기 공통 전극(220)은 상기 화소 전극(250)과 중첩된다. 상기 공통 전극(220)은 편광 패턴이 형성된 와이어 그리드 편광판(Wire grid polarizer, WGP)으로 형성될 수 있다. 상기 와이어 그리드 편광판은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 또는 몰리브덴(Mo)과 같은 금속물질로 형성될 수 있다. 본 발명의 일실시예에 따른 와이어 그리드 편광판은 상기 게이트 전극(GE)의 하부층(221)과 동일한 물질로 형성될 수 있다. 상기 게이트 전극(GE)의 하부층(221)은 티타늄(Ti)을 포함하는 물질로 형성될 수 있다. 따라서, 본 발명의 일실시예에 따른 와이어 그리드 편광판은 상기 게이트 전극(GE)과 동일하게 티타늄(Ti)을 포함하는 물질로 형성될 수 있다. 따라서, 상기 와이어 그리드 편광판이 상기 공통 전극(220)의 역할을 수행하게 되므로 상기 공통 전극(20)의 재료로 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)와 같은 고가의 투명전극 재료를 사용하지 않아도 된다.
본 발명의 일실시예에 따른 공통 전극(220)은 상기 게이트 전극(GE)을 형성하는 물질과 동일한 금속을 사용하여 형성되므로 원가를 절감할 수 있다.
또한, 상기 공통 전극(220)은 상기 와이어 그리드 편광판 역할을 수행하므로, 별도의 편광판을 필요로 하지 않는다. 따라서, 표시 기판의 두께를 줄이고 공정수를 줄일 수 있다.
상기 제1 절연층(230)은 상기 베이스 기판(210), 상기 게이트 전극(GE) 및 상기 공통 전극(220)을 커버한다. 상기 제1 절연층(230)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(230)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면 상기 제1 절연층(230)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(230)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(230) 상에는 액티브 패턴(ACT)이 형성된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)이 형성된 영역의 상기 제1 절연층(230) 상에 형성된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 중첩되고, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 각각과 부분적으로 중첩된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 사이에 개재되고, 상기 게이트 전극(GE)과 상기 드레인 전극(DE) 사이에 개재될 수 있다.
상기 액티브 패턴(ACT)은 반도체층(261) 및 상기 반도체층(261) 상에 형성된 오믹 콘택층(262)을 포함할 수 있다. 상기 반도체층(261)은 실리콘 반도체 물질을 포함할 수 있고, 예를 들어, 비정질 실리콘을 들 수 있다. 상기 오믹 콘택층(262)은 상기 반도체층(261)과 상기 소스 전극(SE) 사이에 개재되고, 상기 반도체층(261)과 상기 드레인 전극(DE) 사이에 개재된다. 상기 오믹 콘택층(262)은 n형 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 액티브 패턴(ACT) 상에는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 액티브 패턴(ACT) 위에 서로 이격되어 배치된다.
상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다.
상기 제2 절연층(240)은 상기 소스 전극(SE), 상기 드레인 전극(DE) 상기 공통 라인(CL)을 커버하도록 형성되며, 상기 드레인 전극(DE)을 부분적으로 노출시키는 제1 콘택홀(CNT1). 상기 공통 전극(220)을 부분적으로 노출시키는 제2 콘택홀(CNT2) 및 상기 공통 라인(CL)을 부분적으로 노출시키는 제3 콘택홀(CNT3)을 포함한다. 상기 제2 절연층(240)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 포함하는 물질로 형성될 수 있다.
상기 제2 절연층(240) 상에는 연결 전극(CE) 및 화소 전극(250)이 형성된다. 상기 화소 전극(250)은 상기 제1 콘택홀(CNT1)을 통하여 상기 드레인 전극(DE)과 전기적으로 연결된다.
상기 화소 전극(250)은 상기 공통 전극(220)과 중첩한다. 상기 화소 전극(250)은 슬릿 패턴을 갖는다. 본 실시예에서는 상기 슬릿 패턴은 평면에서 볼 때 상기 화소 영역의 세로 방향을 따라 연장되는 것으로 도시되어 있으나, 상기 슬릿 패턴은 필요에 따라 다양한 형상을 가질 수 있다. 즉, 상기 슬릿 패턴은 상기 화소 영역의 상기 세로 방향에 대해 소정의 경사각을 갖거나, 직사각형 형상, V 자 형상 및Z 자 형상 등 다양한 형상을 가질 수 있다.
상기 화소 전극(250)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 공통 전극(150)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 6a 내지 도6e는 도 4 및 도 5의 표시 기판의 제조방법을 설명하기 위한 단면도들이다.
도 6a를 참조하면, 도 3a 내지 도 3l에 도시된 방법과 동일한 방법으로 게이트 전극(GE) 및 공통 전극(220)을 형성한다. 따라서, 베이스 기판(210) 상에는 게이트 전극(GE) 및 와이어 그리드 패턴이 형성된 공통 전극(220)이 형성된다. 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층(221) 및 상기 하부층(221)의 상부에 형성되며, 구리(Cu)를 포함하는 상부층(222) 및 상기 상부층(222) 상에 형성되는 버퍼 패턴(223)을 포함할 수 있다.
상기 공통 전극(220)은 티타늄(Ti)을 포함하는 상기 상부층(222)과 동일한 층으로 형성된다.
도 6b를 참조하면, 상기 게이트 전극(GE) 및 상기 공통 전극(220)이 형성된 베이스 기판(210) 상에 제1 절연층(230)을 형성한다. 상기 제1 절연층(230)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(230)은 실리콘 산화물(SiOx)을 포함하고, 1000Å 이하의 두께를 가질 수 있다. 바람직하게는, 상기 제1 절연층(230)은 500 내지 1000Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(230)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 6c를 참조하면, 상기 제1 절연층(130)이 형성된 베이스 기판(110) 상에 액티브 패턴(ACT), 소스 전극(SE), 드레인 전극(DE) 및 공통 라인(CL)을 형성한다.
상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)이 형성된 영역의 상기 제1 절연층(130) 상에 형성된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 중첩되고, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 각각과 부분적으로 중첩된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 사이에 개재되고, 상기 게이트 전극(GE)과 상기 드레인 전극(DE) 사이에 개재될 수 있다.
상기 액티브 패턴(ACT)은 반도체층(261) 및 상기 반도체층(261) 상에 형성된 오믹 콘택층(262)을 포함할 수 있다. 상기 반도체층(261)은 실리콘 반도체 물질을 포함할 수 있고, 예를 들어, 비정질 실리콘을 들 수 있다. 상기 오믹 콘택층(262)은 상기 반도체층(261)과 상기 소스 전극(SE) 사이에 개재되고, 상기 반도체층(261)과 상기 드레인 전극(DE) 사이에 개재된다. 상기 오믹 콘택층(162)은 n형 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 액티브 패턴(ACT) 상에는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 액티브 패턴(ACT) 위에 서로 이격되어 배치된다.
상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다.
도 6d를 참조하면, 상기 액티브 패턴(ACT), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 공통 라인(CL)이 형성된 베이스 기판(210) 상에 제2 절연층(240)을 형성한다. 상기 제2 절연층(240)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(240)은 실리콘 산화물(SiOx)을 포함하고, 1000Å 이하의 두께를 가질 수 있다. 바람직하게는, 상기 제2 절연층(240)은 500 내지 1000Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(240)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 6e를 참조하면, 상기 제2 절연층(240)을 패터닝하여 제1 콘택홀(CNT1), 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3)을 형성한다.
상기 제1 콘택홀(CNT1)은 상기 2 절연층(240)을 통해 형성되며, 상기 드레인 전극(DE)의 일부를 노출시킨다. 상기 제2 콘택홀(CNT2)은 상기 2 절연층(240)을 통해 형성되며, 상기 공통 전극(220)의 일부를 노출시킨다. 상기 제3 콘택홀(CNT3)은 상기 2 절연층(240)을 통해 형성되며, 상기 공통 라인(CL)의 일부를 노출시킨다.
도 5를 참조하면, 화소 전극(250)이 상기 제2 절연층(240) 상에 배치된다.
상기 제2 절연층(240) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 화소 전극(150)을 형성한다. 상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다.
상기 화소 전극(250)은 상기 공통 전극(220)과 중첩한다. 상기 화소 전극(250)은 슬릿 패턴을 갖는다. 본 실시예에서는 상기 슬릿 패턴은 평면에서 볼 때 상기 화소 영역의 세로 방향을 따라 연장되는 것으로 도시되어 있으나, 상기 슬릿 패턴은 필요에 따라 다양한 형상을 가질 수 있다. 즉, 상기 슬릿 패턴은 상기 화소 영역의 상기 세로 방향에 대해 소정의 경사각을 갖거나, 직사각형 형상, V 자 형상 및Z 자 형상 등 다양한 형상을 가질 수 있다. 상기 화소 전극(250)은 상기 제1 콘택홀(CNT1)을 통해 상기 드레인(DE)과 전기적으로 연결된다.
상기 공통 전극(220)은 상기 공통 라인(CL)과 전기적으로 연결된다. 상기 공통 전극(220)은 상기 공통 라인으로부터 공통 전압을 인가 받을 수 있다. 상기 공통 전극(220)은 상기 제2 콘택홀(CNT2) 및 상기 제3 콘택홀(CNT3)을 통하여 상기 연결 전극(CE)에 의해 상기 공통 라인(CL)과 전기적으로 연결된다.
본 실시예에 따르면, 공통 전극을 와이어 그리드 패턴을 갖는 형태로 제작하여 공통 전극이 편광판의 기능을 수행하므로 편광판이 생략될 수 있다. 따라서, 공정 수가 감소될 수 있다.
또한, 상기 공통 전극은 투명 전극으로 형성하지 않고 금속물질로 형성하게 되므로 제조 비용을 절감할 수 있다.
또한, 게이트 금속층 형성후 게이트 금속층 상에 버퍼층을 형성하므로, 후속 식각 공정에서 발생되는 게이트 금속층의 손상을 방지할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다. 도 8은 도 7의 III-III'선을 따라 절단한 표시 기판의 단면도이다.
도 7을 참조하면, 상기 표시 기판(3000)은 게이트 라인(GL), 데이터 라인(DL), 공통 라인(CL), 편광 패턴(320), 화소 전극(340), 공통 전극(370), 연결전극(CE) 및 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 액티브 패턴(ACT)을 포함하는 스위칭 소자 및 제1 콘택홀(CNT1), 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되며, 상기 게이트 라인(GL)과 교차한다.
상기 게이트 라인(GL)과 상기 데이터 라인(DL)은 화소 영역을 정의한다. 설명의 편의상 하나의 화소 영역만을 표시하였으나, 실제로는 본 발명의 실시예들에 따른 표시 장치는 복수의 화소 영역에 형성된 복수의 화소를 갖는다. 상기 화소 영역은 복수의 열과 복수의 행을 가진 매트릭스 형태로 배열된다. 상기 화소 영역들은 서로 동일한 구조를 가지므로 이하에서는, 설명의 편의상 하나의 화소 영역만을 일 예로서 설명한다. 여기서, 상기 화소 영역은 일 방향으로 길게 연장된 직사각형 모양으로 도시하였으나, 이에 한정되는 것은 아니다. 상기 화소 영역의 형상은 V 자 형상, Z 자 형상 등 다양하게 변형될 수 있다.
상기 스위칭 소자는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 액티브 패턴(ACT)을 포함한다. 상기 스위칭 소자의 게이트 전극(GE)은 상기 게이트 라인(GL)에서 상기 제2 방향(D2)로 돌출되어 형성된다. 상기 게이트 전극(GE)은 상기 액티브 패턴(ACT)과 중첩한다.
상기 게이트 전극(GE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 전극(GE)은 하부층(321), 상부층(322) 및 버퍼 패턴(323)을 포함한다. 예를 들어, 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층(321) 및 상기 하부층(321)의 상부에 형성되며, 구리(Cu)를 포함하는 상부층(322)을 포함할 수 있다. 상기 게이트 전극(GE)은 상기 상부층(322) 상에 형성되는 버퍼 패턴(323)을 포함할 수 있다.
상기 편광 패턴(320)은 상기 게이트 전극(GE)과 동일한 층으로 형성된다. 상기 편광 패턴(320)은 상기 게이트 전극(GE)의 하부층(321)과 동일한 물질로 형성될 수 있다. 예를 들어, 상기 편광 패턴(320)은 티타늄(Ti)을 포함하는 물질로 형성될 수 있다. 상기 편광 패턴(320)은 와이어 그리드 형상을 가질 수 있다.
상기 화소 전극(340)는 상기 화소 영역에 형성된다. 상기 화소 전극(340)은 상기 편광 패턴과 중첩된다. 상기 화소 전극(340)은 연결 전극(CE)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(340)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 공통 전극(150)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 공통 전극(370)은 상기 화소 전극(340)과 중첩한다. 상기 공통 전극(370)은 슬릿 패턴을 갖는다. 본 실시예에서는 상기 슬릿 패턴은 평면에서 볼 때 상기 화소 영역의 세로 방향을 따라 연장되는 것으로 도시되어 있으나, 상기 슬릿 패턴은 필요에 따라 다양한 형상을 가질 수 있다. 즉, 상기 슬릿 패턴은 상기 화소 영역의 상기 세로 방향에 대해 소정의 경사각을 갖거나, 직사각형 형상, V 자 형상 및Z 자 형상 등 다양한 형상을 가질 수 있다.
상기 공통 전극(370)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 공통 전극(150)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 공통 전극(370)은 상기 공통 라인(CL)과 전기적으로 연결된다. 상기 공통 전극(370)은 상기 공통 라인으로부터 공통 전압을 인가 받을 수 있다. 상기 공통 전극(370)은 상기 제3 콘택홀(CNT3)을 통하여 상기 공통 라인(CL)과 전기적으로 연결된다.
도 8을 참조하면, 상기 표시 기판(3000)은 베이스 기판(310), 편광 패턴(320), 제1 절연층(330), 화소 전극(340), 제2 절연층(350), 제3 절연층(360), 공통 전극(370), 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE), 액티브 패턴(ACT), 연결 전극(CE), 공통 라인(CL) 및 제1 콘택홀(CNT1), 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3)을 포함한다.
상기 베이스 기판(310)은 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 전극(GE)은 상기 베이스 기판(310) 상에 배치된다. 상기 게이트전극(GE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층(121) 및 상기 하부층(321)의 상부에 형성되며, 구리(Cu)를 포함하는 상부층(322)을 포함할 수 있다.
상기 게이트 전극(GE)은 상기 상부층(322) 상에 형성되는 버퍼 패턴(323)을 포함할 수 있다. 상기 버퍼 패턴(323)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 버퍼 패턴(323)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 상기 버퍼 패턴(323)은 상기 게이트 전극(GE) 상에 형성되어 이후 식각 공정에서 상기 게이트 전극(GE)이 손상되지 않도록 한다. 본 발명의 일 실시예에 따른 편광 패턴을 형성하는 과정에서 플라즈마를 이용하는 건식 식각이 이용된다. 따라서, 상기 식각 공정에서 상기 게이트 전극(GE)이 손상될 수 있다. 그러나, 상기 버퍼 패턴(323)이 상기 게이트 전극(GE) 상에 형성되어 식각 공정으로 인해 발생되는 상기 게이트 전극(GE)의 손상을 방지할 수 있다.
상기 편광 패턴(320)은 상기 게이트 전극(GE)과 동일한 층으로 형성된다. 상기 편광 패턴(320)은 편광 패턴이 형성된 와이어 그리드 편광판(Wire grid polarizer, WGP)으로 형성될 수 있다. 상기 와이어 그리드 편광판은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 또는 몰리브덴(Mo)과 같은 금속물질로 형성될 수 있다. 본 발명의 일실시예에 따른 와이어 그리드 편광판은 상기 게이트 전극(GE)의 하부층(321)과 동일한 물질로 형성될 수 있다. 상기 게이트 전극(GE)의 하부층(321)은 티타늄(Ti)을 포함하는 물질로 형성될 수 있다. 따라서, 본 발명의 일실시예에 따른 와이어 그리드 편광판은 상기 게이트 전극(GE)과 동일하게 티타늄(Ti)을 포함하는 물질로 형성될 수 있다.
상기 제1 절연층(330)은 상기 베이스 기판(310), 상기 게이트 전극(GE) 및 상기 편광 패턴(320)을 커버한다. 상기 제1 절연층(330)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 상기 제1 절연층(330)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들어, 상기 제1 절연층(330)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(330)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 화소 전극(340)는 상기 화소 영역에 형성된다. 상기 화소 전극(340)은 상기 편광 패턴(320)과 중첩한다. 상기 화소 전극(340)은 연결 전극(CE)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(340)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 화소 전극(340)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 제2 절연층(350)은 상기 화소 전극(340)을 커버한다. 상기 제2 절연층(350)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(350)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면 상기 제2 절연층(350)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(350)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(350) 상에는 액티브 패턴(ACT)이 형성된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)이 형성된 영역의 상기 제2 절연층(350) 상에 형성된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 중첩되고, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 각각과 부분적으로 중첩된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 사이에 개재되고, 상기 게이트 전극(GE)과 상기 드레인 전극(DE) 사이에 개재될 수 있다.
상기 액티브 패턴(ACT)은 반도체층(361) 및 상기 반도체층(361) 상에 형성된 오믹 콘택층(362)을 포함할 수 있다. 상기 반도체층(361)은 실리콘 반도체 물질을 포함할 수 있고, 예를 들어, 비정질 실리콘을 들 수 있다. 상기 오믹 콘택층(362)은 상기 반도체층(361)과 상기 소스 전극(SE) 사이에 개재되고, 상기 반도체층(361)과 상기 드레인 전극(DE) 사이에 개재된다. 상기 오믹 콘택층(362)은 n형 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 액티브 패턴(ACT) 상에는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 액티브 패턴(ACT) 위에 서로 이격되어 배치된다.
상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다.
상기 제3 절연층(360)은 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 공통 라인(CL)을 커버하도록 형성되며, 상기 드레인 전극(DE)을 부분적으로 노출시키는 제1 콘택홀(CNT1) 및 상기 화소 전극(340)을 부분적으로 노출시키는 제2 콘택홀(CNT2) 및 상기 공통 라인(CL)을 부분적으로 노출시키는 제3 콘택홀(CNT3)을 포함한다. 상기 제3 절연층(360)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 포함하는 물질로 형성될 수 있다.
상기 제3 절연층(360) 상에는 연결 전극(CE) 및 공통 전극(370)이 형성된다.
상기 연결 전극(CE)은 상기 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)을 통하여 상기 드레인 전극(DE)과 상기 화소 전극(340)을 전기적으로 연결한다. 상기 드레인 전극(DE)은 상기 제1 콘택홀(CNT1)을 통해 상기 연결 전극(CE)과 전기적으로 연결된다. 상기 화소 전극(340)은 상기 제2 콘택홀(CNT2)을 통해 상기 연결 전극(CE)과 전기적으로 연결된다. 따라서, 상기 드레인 전극(DE) 및 상기 화소 전극(340)은 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)을 통해 상기 연결 전극(CE)에 의해 전기적으로 연결된다.
상기 공통 전극(370)은 상기 화소 전극(340)과 중첩한다. 상기 공통 전극(370)은 슬릿 패턴을 갖는다. 본 실시예에서는 상기 슬릿 패턴은 평면에서 볼 때 상기 화소 영역의 세로 방향을 따라 연장되는 것으로 도시되어 있으나, 상기 슬릿 패턴은 필요에 따라 다양한 형상을 가질 수 있다. 즉, 상기 슬릿 패턴은 상기 화소 영역의 상기 세로 방향에 대해 소정의 경사각을 갖거나, 직사각형 형상, V 자 형상 및Z 자 형상 등 다양한 형상을 가질 수 있다.
상기 공통 전극(370)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 공통 전극(370)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 공통 전극(370)은 상기 공통 라인(CL)과 전기적으로 연결된다. 상기 공통 전극(370)은 상기 공통 라인으로부터 공통 전압을 인가 받을 수 있다. 상기 공통 전극(370)은 상기 제3 콘택홀(CNT3)을 통하여 상기 공통 라인(CL)과 전기적으로 연결된다.
도 9a 내지 도9g는 도 7 및 도 8의 표시 기판의 제조방법을 설명하기 위한 단면도들이다.
도 9a를 참조하면, 도 3a 내지 도 3l에 도시된 방법과 동일한 방법으로 게이트 전극(GE) 및 편광 패턴(320)을 형성한다. 따라서, 베이스 기판(310) 상에는 게이트 전극(GE) 및 편광 패턴(320)이 형성된다. 상기 게이트 전극(GE)은 티타늄(Ti)을 포함하는 하부층(321) 및 상기 하부층(321)의 상부에 형성되며, 구리(Cu)를 포함하는 상부층(322) 및 상기 상부층(322) 상에 형성되는 버퍼 패턴(323)을 포함할 수 있다.
상기 편광 패턴(320)은 편광 패턴이 형성된 와이어 그리드 편광판(Wire grid polarizer, WGP)으로 형성될 수 있다. 상기 와이어 그리드 편광판은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 또는 몰리브덴(Mo)과 같은 금속물질로 형성될 수 있다. 본 발명의 일실시예에 따른 와이어 그리드 편광판은 상기 게이트 전극(GE)의 하부층(321)과 동일한 물질로 형성될 수 있다. 상기 게이트 전극(GE)의 하부층(321)은 티타늄(Ti)을 포함하는 물질로 형성될 수 있다. 따라서, 본 발명의 일실시예에 따른 와이어 그리드 편광판은 상기 게이트 전극(GE)과 동일하게 티타늄(Ti)을 포함하는 물질로 형성될 수 있다.
도 9b를 참조하면, 상기 게이트 전극(GE) 및 상기 편광 패턴(320)이 형성된 베이스 기판(310) 상에 제1 절연층(330)을 형성한다. 상기 제1 절연층(330)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(330)은 실리콘 산화물(SiOx)을 포함하고, 1000Å 이하의 두께를 가질 수 있다. 바람직하게는, 상기 제1 절연층(330)은 500 내지 1000Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(330)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 9c를 참조하면, 상기 제1 절연층(330)이 형성된 베이스 기판(310) 상에 화소 전극(340)을 형성한다. 상기 화소 전극(340)은 상기 편광 패턴(320)과 중첩한다. 상기 화소 전극(340)은 연결 전극(CE)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(340)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 화소 전극(340)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 9d를 참조하면, 상기 화소 전극(340)이 형성된 베이스 기판(310) 상에 제2 절연층(350)을 형성한다. 상기 제2 절연층(350)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(350)은 실리콘 산화물(SiOx)을 포함하고, 1000Å 이하의 두께를 가질 수 있다. 바람직하게는, 상기 제2 절연층(350)은 500 내지 1000Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(350)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 9e를 참조하면, 상기 제2 절연층(350)이 형성된 베이스 기판(310) 상에 액티브 패턴(ACT), 소스 전극(SE), 드레인 전극(DE) 및 공통 라인(CL)을 형성한다.
상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)이 형성된 영역의 상기 제2 절연층(350) 상에 형성된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 중첩되고, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 각각과 부분적으로 중첩된다. 상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 상기 소스 전극(SE) 사이에 개재되고, 상기 게이트 전극(GE)과 상기 드레인 전극(DE) 사이에 개재될 수 있다.
상기 액티브 패턴(ACT)은 반도체층(361) 및 상기 반도체층(361) 상에 형성된 오믹 콘택층(362)을 포함할 수 있다. 상기 반도체층(361)은 실리콘 반도체 물질을 포함할 수 있고, 예를 들어, 비정질 실리콘을 들 수 있다. 상기 오믹 콘택층(362)은 상기 반도체층(361)과 상기 소스 전극(SE) 사이에 개재되고, 상기 반도체층(361)과 상기 드레인 전극(DE) 사이에 개재된다. 상기 오믹 콘택층(362)은 n형 불순물이 고농도로 도핑된 비정질 실리콘을 포함할 수 있다.
상기 액티브 패턴(ACT) 상에는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 액티브 패턴(ACT) 위에 서로 이격되어 배치된다.
상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 구리(Cu)층 및 상기 구리(Cu)층의 상부 및/또는 하부에 형성된 티타늄(Ti)층을 포함할 수 있다.
도 6f를 참조하면, 상기 액티브 패턴(ACT), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 공통 라인(CL)이 형성된 베이스 기판(310) 상에 제3 절연층(360)을 형성한다. 상기 제3 절연층(360)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(360)은 실리콘 산화물(SiOx)을 포함하고, 1000Å 이하의 두께를 가질 수 있다. 바람직하게는, 상기 제3 절연층(360)은 500 내지 1000Å의 두께를 가질 수 있다. 또한, 상기 제3 절연층(360)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 9g를 참조하면, 상기 제3 절연층(360)을 패터닝하여 제1 콘택홀(CNT1), 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3)을 형성한다.
상기 제1 콘택홀(CNT1)은 상기 제3 절연층(360)을 통해 형성되며, 상기 드레인 전극(DE)의 일부를 노출시킨다. 상기 제2 콘택홀(CNT2)은 상기 제2 절연층(350) 및 상기3 절연층(360)을 통해 형성되며, 상기 화소 전극(340)의 일부를 노출시킨다. 상기 제3 콘택홀(CNT3)은 상기 제3 절연층(360)을 통해 형성되며, 상기 공통 라인(CL)의 일부를 노출시킨다.
도 8을 참조하면, 공통 전극(370) 및 연결 전극(CE)이 상기 제3 절연층(360) 상에 배치된다.
상기 제3 절연층(360) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 공통 전극(370) 및 상기 연결 전극(CE)을 형성한다. 상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다.
상기 공통 전극(370)은 상기 화소 전극(340)과 중첩한다. 상기 공통 전극(370)은 슬릿 패턴을 갖는다. 본 실시예에서는 상기 슬릿 패턴은 평면에서 볼 때 상기 화소 영역의 세로 방향을 따라 연장되는 것으로 도시되어 있으나, 상기 슬릿 패턴은 필요에 따라 다양한 형상을 가질 수 있다. 즉, 상기 슬릿 패턴은 상기 화소 영역의 상기 세로 방향에 대해 소정의 경사각을 갖거나, 직사각형 형상, V 자 형상 및Z 자 형상 등 다양한 형상을 가질 수 있다. 상기 공통 전극(370)은 상기 공통 라인(CL)과 전기적으로 연결된다. 상기 공통 전극(370)은 상기 공통 라인으로부터 공통 전압을 인가 받을 수 있다. 상기 공통 전극(370)은 상기 제3 콘택홀(CNT3)을 통해 상기 공통 라인(CL)과 전기적으로 연결된다.
상기 연결 전극(CE)은 상기 드레인 전극(DE)과 상기 화소 전극(340)을 전기적으로 연결한다. 상기 드레인 전극(DE)은 상기 제1 콘택홀(CNT1)을 통해 상기 연결 전극(CE)과 전기적으로 연결된다. 상기 화소 전극(340)은 상기 제2 콘택홀(CNT2)을 통해 상기 연결 전극(CE)과 전기적으로 연결된다. 따라서, 상기 드레인 전극(DE) 및 상기 화소 전극(340)은 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)을 통해 상기 연결 전극(CE)에 의해 전기적으로 연결된다.
본 실시예에 따르면, 와이어 그리드 패턴을 갖는 편광판을 게이트 전극과 동일한 층으로 형성하여 공정 수가 감소될 수 있다.
본 발명의 실시예들에 따르면, 화소 전극 또는 공통 전극을 와이어 그리드 패턴을 갖는 형태로 제작하여 화소 전극 또는 공통 전극이 편광판의 기능을 수행하므로 편광판이 생략될 수 있다. 따라서, 공정 수가 감소될 수 있다.
또한, 상기 화소 전극 또는 공통 전극을 투명 전극으로 형성하지 않고 금속물질로 형성하게 되므로 제조 비용을 절감할 수 있다.
또한, 게이트 금속층 형성후 게이트 금속층 상에 버퍼층을 형성하므로, 후속 식각 공정에서 발생되는 게이트 금속층의 손상을 방지할 수 있다.
본 발명의 실시예들에 따른 표시 기판은 다양한 형태의 표시장치에 사용될 수 있는 산업상 이용 가능성을 갖는다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 120: 화소 전극
130: 제1 절연층 140: 제2 절연층
150: 공통 전극 ACT: 액티브 패턴
CE: 연결 전극 GE: 게이트 전극
SE: 소스 전극 DE: 드레인 전극
GL: 게이트 라인 DL: 데이터 라인
CNT1: 제1 콘택홀 CNT2: 제2 콘택홀

Claims (20)

  1. 베이스 기판 상에 배치되고 게이트 전극, 액티브 패턴, 소스 전극 및 드레인 전극을 포함하는 스위칭 소자;
    상기 게이트 전극과 동일한 층에 배치되고 와이어 그리드 형상을 갖는 제1 전극; 및
    상기 제1 전극과 중첩되는 제2 전극을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 게이트 전극 상에 배치된 버퍼 패턴을 더 포함하고,
    상기 게이트 전극은 두 개 이상의 층을 포함하는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서, 상기 게이트 전극은
    제1 금속을 포함하는 제1층; 및
    상기 제1층의 상부에 형성되며 상기 제1 금속과 다른 제2 금속을 포함하는 제2층을 포함하는 것을 특징으로 하는 표시 기판.
  4. 제3항에 있어서, 상기 제1 전극은 상기 게이트 전극 보다 작은 두께를 가지며, 상기 제1 금속을 포함하는 것을 특징으로 하는 표시 기판.
  5. 제1항에 있어서, 상기 제1 전극은 상기 드레인 전극과 전기적으로 연결되며, 상기 제2 전극은 공통 전압을 인가받는 공통 전극인 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서, 상기 제1 전극은 공통 전압을 인가받는 공통 전극이며, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
  7. 제1항에 있어서, 상기 제2 전극과 중첩하는 제3 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
  8. 제7항에 있어서, 상기 게이트 전극 상에 배치된 버퍼 패턴을 더 포함하고, 상기 게이트 전극은 두 개 이상의 층을 포함하는 것을 특징으로 하는 표시 기판.
  9. 제8항에 있어서, 상기 게이트 전극은
    제1 금속을 포함하는 제1층; 및
    상기 제1층의 상부에 형성되며 상기 제1 금속과 다른 제2 금속을 포함하는 제2층을 포함하는 것을 특징으로 하는 표시 기판.
  10. 제7항에 있어서, 상기 제1 전극은 상기 게이트 전극 보다 작은 두께를 가지며, 상기 제1 금속을 포함하는 것을 특징으로 하는 표시 기판.
  11. 제7항에 있어서, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결되며, 상기 제3 전극은 공통 전압을 인가받는 공통 전극인 것을 특징으로 하는 표시 기판.
  12. 베이스 기판상에 게이트 금속층을 형성하는 단계;
    상기 게이트 금속층 상에 절연층을 형성하는 단계;
    상기 게이트 금속층 및 상기 절연층을 식각하여 게이트 전극, 상기 게이트 전극 상에 배치되는 버퍼 패턴 및 제1 전극층을 형성하는 단계;
    상기 제1 전극층을 식각하여 와이어 그리드 형상을 갖는 제1 전극을 형성하는 단계; 및
    상기 제1 전극과 중첩하는 제2 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 제1 전극을 형성하는 단계는
    상기 게이트 전극 및 상기 제1 전극층 상에 블록 공중합체층을 형성하는 단계;
    상기 블록 공중합체층을 자발 정렬되도록 열처리하는 단계;
    상기 자발 정렬된 블록 공중합체층을 식각하여 블록 공중합체 패턴을 형성하는 단계;
    상기 블록 공중합체 패턴을 마스크로 이용하여 상기 제1 전극층을 식각하여 와이어 그리드 패턴을 형성하는 단계; 및
    상기 블록 공중합체 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제12항에 있어서, 상기 게이트 전극은 두 개 이상의 층을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제14항에 있어서, 상기 게이트 전극은
    제1 금속을 포함하는 제1층; 및
    상기 제1층 상부에 형성되며 상기 제1 금속과 다른 제2 금속을 포함하는 제2층을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제15항에 있어서, 상기 제1 전극은 상기 게이트 전극 보다 작은 두께를 가지며, 상기 제1 금속을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제16항에 있어서, 상기 제1 전극은 상기 드레인 전극과 전기적으로 연결되며, 상기 제2 전극은 공통 전압을 인가받는 공통 전극인 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제16항에 있어서, 상기 제1 전극은 공통 전압을 인가받는 공통 전극이며, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결되는 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제12항에 있어서, 상기 제2 전극과 중첩하는 제3 전극을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  20. 제19항에 있어서, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결되며, 상기 제3 전극은 공통 전압을 인가받는 공통 전극인 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020130082714A 2013-07-15 2013-07-15 표시 기판 및 표시 기판의 제조 방법 KR20150008590A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130082714A KR20150008590A (ko) 2013-07-15 2013-07-15 표시 기판 및 표시 기판의 제조 방법
US14/231,040 US20150014693A1 (en) 2013-07-15 2014-03-31 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130082714A KR20150008590A (ko) 2013-07-15 2013-07-15 표시 기판 및 표시 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150008590A true KR20150008590A (ko) 2015-01-23

Family

ID=52276435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130082714A KR20150008590A (ko) 2013-07-15 2013-07-15 표시 기판 및 표시 기판의 제조 방법

Country Status (2)

Country Link
US (1) US20150014693A1 (ko)
KR (1) KR20150008590A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160125598A (ko) * 2015-04-21 2016-11-01 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
US10139673B2 (en) 2016-04-26 2018-11-27 Samsung Display Co., Ltd. Display panel and mother substrate for display panels

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5450516B2 (ja) 2011-06-20 2014-03-26 株式会社ジャパンディスプレイ 液晶表示装置
KR102164961B1 (ko) * 2014-05-20 2020-10-14 삼성디스플레이 주식회사 액정 표시패널 제조방법
CN104377207A (zh) * 2014-08-29 2015-02-25 深超光电（深圳）有限公司 显示面板及制造该显示面板的方法
KR102226116B1 (ko) * 2014-09-12 2021-03-11 삼성디스플레이 주식회사 와이어 그리드 편광자 및 이의 제조방법
CN104330915B (zh) * 2014-11-07 2017-06-06 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN104503165B (zh) * 2014-12-30 2017-05-24 京东方科技集团股份有限公司 一种显示面板及显示装置
CN105957867B (zh) * 2016-04-28 2018-12-18 京东方科技集团股份有限公司 阵列基板母板及其制作方法、显示装置
US10101609B2 (en) 2016-10-21 2018-10-16 A.U. Vista, Inc. Pixel structure utilizing nanowire grid polarizers with multiple domain vertical alignment
TWI605288B (zh) * 2017-01-16 2017-11-11 友達光電股份有限公司 畫素結構與具有此畫素結構的顯示面板
TWI634536B (zh) * 2017-08-16 2018-09-01 友達光電股份有限公司 顯示面板
US11249232B2 (en) * 2018-08-14 2022-02-15 Innolux Corporation Electronic device
CN113031351A (zh) * 2021-03-08 2021-06-25 绵阳惠科光电科技有限公司 液晶面板、显示装置及液晶面板制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847904B2 (en) * 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
KR20080008734A (ko) * 2006-07-21 2008-01-24 삼성전자주식회사 표시판, 표시 장치 및 이의 제조 방법
KR101282323B1 (ko) * 2006-10-26 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치
JP5284106B2 (ja) * 2006-12-14 2013-09-11 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
US20120057106A1 (en) * 2010-09-07 2012-03-08 Electronics And Telecommunications Research Institute Polarizer and liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160125598A (ko) * 2015-04-21 2016-11-01 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
US10139673B2 (en) 2016-04-26 2018-11-27 Samsung Display Co., Ltd. Display panel and mother substrate for display panels
US10663790B2 (en) 2016-04-26 2020-05-26 Samsung Display Co., Ltd. Display panel and mother substrate for display panels

Also Published As

Publication number Publication date
US20150014693A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
KR20150008590A (ko) 표시 기판 및 표시 기판의 제조 방법
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR102008902B1 (ko) 어레이 기판 및 이의 제조 방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
US7791695B2 (en) Liquid crystal display device
CN103293804B (zh) 液晶显示装置及其制造方法
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US8319924B2 (en) Liquid crystal display and method of fabricating the same
KR102032382B1 (ko) 표시장치의 커패시터 제조 방법 및 그에 따라 제조된 커패시터를 구비하는 표시장치
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR102389618B1 (ko) 편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널
KR101249774B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
WO2013023561A1 (zh) 阵列基板及其制作方法、显示装置
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법
KR20120113430A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법
KR101369571B1 (ko) 어레이 기판, 그 제조 방법 및 액정 디스플레이
KR20070072112A (ko) 액정표시소자 및 그 제조방법
KR101888035B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
US7626651B2 (en) Method for manufacturing an LCD device defining a TFD structure using a second mask removing a first metal layer, an insulating layer and a second metal layer to expose a transparent electrode layer
KR101944849B1 (ko) 횡전계형 액정표시장치
KR102140087B1 (ko) 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid