KR20140148273A - Semiconductor package and method for fabricating the same - Google Patents

Semiconductor package and method for fabricating the same Download PDF

Info

Publication number
KR20140148273A
KR20140148273A KR20130130443A KR20130130443A KR20140148273A KR 20140148273 A KR20140148273 A KR 20140148273A KR 20130130443 A KR20130130443 A KR 20130130443A KR 20130130443 A KR20130130443 A KR 20130130443A KR 20140148273 A KR20140148273 A KR 20140148273A
Authority
KR
South Korea
Prior art keywords
substrate
conductive member
semiconductor chip
pad
ground pattern
Prior art date
Application number
KR20130130443A
Other languages
Korean (ko)
Inventor
휴이슈 마
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US14/307,807 priority Critical patent/US20140374901A1/en
Publication of KR20140148273A publication Critical patent/KR20140148273A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

A semiconductor package is provided. The semiconductor package includes: a substrate which includes a ground pattern and a pad which are separated and are electrically insulated; a semiconductor chip which includes an active surface and an inactive surface which is opposite to the active surface, and is mounted on the substrate; a bump which is interposed between the active surface and the pad and electrically connects the active surface to the pad; and a conductive member which is arranged on the inactive surface and includes at least a part which is electrically connected to the ground pattern.

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method for fabricating the same}Semiconductor package and method for fabricating same

본 발명은 반도체 패키지 및 상기 반도체 패키지의 제조 방법에 관한 것으로서, 더욱 상세하게는, 향상된 전기적 특성을 갖는 반도체 패키지 및 상기 반도체 패키지의 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the semiconductor package, and more particularly, to a semiconductor package having improved electrical characteristics and a method of manufacturing the semiconductor package.

반도체 패키지는 기판 상에 일반적으로 실장된 칩을 구비하는 반도체 패키지 및 기판 상에 실장된 플립칩(flip chip)을 구비하는 반도체 패키지를 포함한다. 기판 상에 일반적으로 실장된 칩을 구비하는 반도체 패키지에서는, 상기 칩이 기판의 칩 지지 부분 상에 접착층을 통해 실장된 비활성면 및 본딩 와이어를 통해 기판의 표면 상의 패드에 전기적으로 연결되는 활성면을 구비하며, 패드가 기판 내부에 위치한 리드를 통해 솔더 볼과 같은 외부 연결 터미널에 전기적으로 연결된다. 기판 상에 실장된 플립칩을 구비하는 반도체 패키지에서는, 상기 칩이 범프를 통해 기판의 표면 상의 패드에 전기적으로 연결되는 활성면을 구비하며, 패드가 기판 내부에 위치한 리드를 통해 솔더 볼과 같은 외부 연결 터미널에 전기적으로 연결된다. 패키지의 회로 구성 및 레이아웃이 점점 더 복잡해짐에 따라, 회로 패턴의 폭이 더욱 좁아지고 있으며, 회로 패턴들 사이의 피치(pitch)가 더욱 작아져, 신호 충실도(signal integrity)의 저하를 가져올 수 있다.A semiconductor package includes a semiconductor package having a chip mounted generally on a substrate and a semiconductor package having a flip chip mounted on the substrate. In a semiconductor package having a chip generally mounted on a substrate, the chip has an active surface mounted on the chip supporting portion of the substrate through an adhesive layer and an active surface electrically connected to the pad on the surface of the substrate through a bonding wire And the pad is electrically connected to an external connection terminal such as a solder ball through a lead located inside the substrate. In a semiconductor package having a flip chip mounted on a substrate, the chip has an active surface electrically connected to a pad on a surface of the substrate through a bump, and the pad is electrically connected to an external And is electrically connected to the connection terminal. As the circuit configuration and layout of the package become more and more complicated, the width of the circuit pattern becomes narrower, the pitch between the circuit patterns becomes smaller, and the signal integrity may be lowered .

본 발명이 이루고자 하는 기술적 과제는, 향상된 전기적 특성을 갖는 반도체 패키지를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor package having improved electrical characteristics.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기 반도체 패키지의 제조 방법을 제공하는 것이다.Another aspect of the present invention is to provide a method of manufacturing the semiconductor package.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치는, 서로 분리되고, 전기적으로 절연된 그라운드 패턴 및 패드를 구비하는 기판; 활성면 및 상기 활성면에 대향하는(opposite to) 비활성면을 구비하며, 상기 기판 상에 실장된 반도체 칩; 상기 활성면 및 상기 패드 사이에 개재되며, 상기 활성면을 상기 패드에 전기적으로 연결하는 범프(bump); 및 상기 비활성면 상에 배치되며, 상기 그라운드 패턴에 전기적으로 연결되는 적어도 일부분을 포함하는 도전성 부재(conductive member);를 포함한다.According to an aspect of the present invention, there is provided a semiconductor device comprising: a substrate, which is separated from each other and has an electrically insulated ground pattern and a pad; A semiconductor chip mounted on the substrate, the semiconductor chip having an active surface and an inactive surface opposite to the active surface; A bump interposed between the active surface and the pad, the bump electrically connecting the active surface to the pad; And a conductive member disposed on the non-active surface, the conductive member including at least a part electrically connected to the ground pattern.

예시적인 실시예들에 있어서, 상기 도전성 부재의 상기 적어도 일부분을 상기 그라운드 패턴에 전기적으로 연결시키기 위한 연결 부재를 더 포함할 수 있다.In exemplary embodiments, the conductive member may further include a connection member for electrically connecting the at least a portion of the conductive member to the ground pattern.

예시적인 실시예들에 있어서, 상기 연결 부재는 도전성 페이스트 및 금속 와이어 중 적어도 하나를 포함할 수 있다.In exemplary embodiments, the connecting member may include at least one of a conductive paste and a metal wire.

예시적인 실시예들에 있어서, 상기 도전성 부재는 상기 적어도 일부분으로부터 상기 그라운드 패턴까지 직접 전기적으로 연결되는 적어도 다른 부분을 더 포함할 수 있다.In exemplary embodiments, the conductive member may further include at least another portion that is electrically connected directly from the at least a portion to the ground pattern.

예시적인 실시예들에 있어서, 상기 도전성 부재의 상기 적어도 일부분은 상기 비활성면의 면적의 20% 이상을 커버할 수 있다.In exemplary embodiments, the at least a portion of the conductive member may cover at least 20% of the area of the inactive surface.

예시적인 실시예들에 있어서, 상기 도전성 부재의 상기 적어도 일부분은 상기 활성면의 전체를 커버할 수 있다.In exemplary embodiments, the at least a portion of the conductive member may cover the entire active surface.

예시적인 실시예들에 있어서, 상기 도전성 부재는 도전성 접착 테이프 및 금속 호일 중 적어도 하나를 포함할 수 있다.In exemplary embodiments, the conductive member may include at least one of a conductive adhesive tape and a metal foil.

예시적인 실시예들에 있어서, 상기 기판은 제1 면 및 상기 제1 면에 대향하는 제2 면을 구비하고, 상기 제1 면 상에 상기 그라운드 패턴 및 상기 패드가 위치하며, 상기 기판은 상기 제2 면 상에 배치되는 다른 패드 및 상기 기판 내부에 배치되어 상기 패드를 상기 다른 패드와 전기적으로 연결하는 이너 리드(inner lead)를 더 포함하며, 상기 반도체 패키지는 상기 다른 패드 상에 배치된 외부 연결 터미널을 더 포함할 수 있다.In exemplary embodiments, the substrate has a first surface and a second surface opposite the first surface, wherein the ground pattern and the pad are located on the first surface, Further comprising: another pad disposed on two sides and an inner lead disposed inside the substrate and electrically connecting the pad to the other pad, wherein the semiconductor package includes an external connection Terminal.

예시적인 실시예들에 있어서, 상기 패드, 상기 그라운드 패턴, 상기 반도체 칩, 상기 범프 및 상기 도전성 부재를 밀봉하기 위한 몰딩재(molded body)를 더 포함할 수 있다.In exemplary embodiments, the semiconductor device may further include a molded body for sealing the pad, the ground pattern, the semiconductor chip, the bump, and the conductive member.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 다른 반도체 장치는, 제1 면 및 상기 제1 면에 대향하는 제2 면을 구비하며, 상기 제1 면 상에 형성된 그라운드 패턴을 포함하는 기판; 상기 기판의 상기 제1 면 상에 실장되며, 상기 그라운드 패턴과 전기적으로 연결되지 않은 반도체 칩; 및 상기 반도체 칩 상면 상에 형성된 그라운드 층(ground layer);을 포함할 수 있다.According to another aspect of the present invention, there is provided a semiconductor device comprising: a substrate having a first surface and a second surface opposite to the first surface, the substrate including a ground pattern formed on the first surface; A semiconductor chip mounted on the first surface of the substrate and electrically connected to the ground pattern; And a ground layer formed on the upper surface of the semiconductor chip.

예시적인 실시예들에 있어서, 상기 그라운드 층은 상기 반도체 칩의 상면 전체를 커버할 수 있다.In exemplary embodiments, the ground layer may cover the entire upper surface of the semiconductor chip.

예시적인 실시예들에 있어서, 상기 그라운드 층은 상기 반도체 칩의 측면을 따라 연장하여, 상기 그라운드 패턴까지 연결될 수 있다.In exemplary embodiments, the ground layer may extend along a side surface of the semiconductor chip and may be connected to the ground pattern.

예시적인 실시예들에 있어서, 상기 그라운드 층은 도전성 접착 테이프 또는 금속 호일을 포함하는 도전성 부재로 형성될 수 있다.In exemplary embodiments, the ground layer may be formed of a conductive member comprising a conductive adhesive tape or metal foil.

예시적인 실시예들에 있어서, 상기 그라운드 층과 상기 그라운드 패턴을 전기적으로 연결시키는 연결 부재를 더 포함할 수 있다.In exemplary embodiments, the ground pattern may further include a connection member for electrically connecting the ground layer and the ground pattern.

예시적인 실시예들에 있어서, 상기 연결 부재는 도전성 페이스트 또는 금속 와이어를 포함할 수 있다.In exemplary embodiments, the connecting member may comprise a conductive paste or a metal wire.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 제조 방법에서, 서로 분리되고 전기적으로 절연되는 그라운드 패턴 및 패드를 포함하는 기판, 상기 기판 상에 실장되며, 활성면 및 상기 활성면에 대향하는 비활성면을 구비하는 반도체 칩, 상기 활성면과 상기 패드 사이에 개재되며, 상기 활성면을 상기 패드와 전기적으로 연결하는 범프, 및 상기 비활성면 상에 배치되는 적어도 일부분을 포함하는 도전성 부재,를 포함하는 중간 제품을 제공한다. 이후, 상기 도전성 부재의 상기 적어도 일부분을 상기 그라운드 패턴에 전기적으로 연결한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a substrate including a ground pattern and a pad which are separated from each other and electrically insulated from each other; A semiconductor chip having an inactive surface, a bump interposed between the active surface and the pad, the bump electrically connecting the active surface to the pad, and a conductive member including at least a portion disposed on the inactive surface To provide an intermediate product. Thereafter, the at least a portion of the conductive member is electrically connected to the ground pattern.

본 발명에 따르면, 반도체 칩의 비활성면 상에 배치되어 그라운드 패턴들과 전기적으로 연결된 도전성 부재를 포함하며, 상기 그라운드 패턴들과 함께 그라운드 패스를 형성하여 반도체 패키지의 신호 충실도가 향상될 수 있고, 이에 따라 반도체 패키지의 전기적 특성이 향상될 수 있도록 한다. 또한, 상기 도전성 부재는 반도체 칩의 비활성면 면적의 20% 이상을 커버하거나 차지할 수 있고, 예를 들어 반도체 칩의 비활성면 전체 또는 실질적으로 전체를 커버하여 그라운드 신호가 향상되고 반도체 패키지의 전기적 특성이 향상되도록 할 수 있다.According to the present invention, it is possible to improve the signal fidelity of the semiconductor package by forming a ground path together with the ground patterns, the conductive member being disposed on the inactive surface of the semiconductor chip and electrically connected to the ground patterns. So that the electrical characteristics of the semiconductor package can be improved. The conductive member may cover or occupy 20% or more of the inactive surface area of the semiconductor chip. For example, the conductive member may cover all or substantially all of the inactive surface of the semiconductor chip to improve the ground signal, Can be improved.

도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 개략적인 단면도이다.
도 2는 도 1에 도시된 반도체 패키지가 몰딩되기 전의 개략적인 평면도이다.
도 3은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 개략적인 단면도이다.
도 4는 도 3에 도시된 반도체 패키지가 몰딩되기 전의 개략적인 평면도이다.
도 5 내지 도 8은 도 1에 도시된 예시적인 반도체 패키지의 제조 방법을 순차적으로 나타내는 개략적인 단면도들이다.
도 9는 예시적인 실시예들에 따른 반도체 패키지를 포함하는 메모리 카드를 개략적으로 보여주는 블럭 구성도이다.
도 10은 예시적인 실시예들에 따른 반도체 패키지를 포함하는 전자시스템을 개략적으로 보여주는 블럭 구성도이다.1 is a schematic cross-sectional view illustrating a semiconductor package according to exemplary embodiments.
Fig. 2 is a schematic plan view before the semiconductor package shown in Fig. 1 is molded. Fig.
3 is a schematic cross-sectional view illustrating a semiconductor package according to exemplary embodiments.
4 is a schematic plan view before the semiconductor package shown in Fig. 3 is molded.
FIGS. 5 to 8 are schematic cross-sectional views sequentially illustrating the method of manufacturing the exemplary semiconductor package shown in FIG.
9 is a block diagram schematically illustrating a memory card including a semiconductor package according to exemplary embodiments.
10 is a block diagram schematically illustrating an electronic system including a semiconductor package according to exemplary embodiments.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, The present invention is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more thorough and complete, and will fully convey the concept of the invention to those skilled in the art. In the drawings, the thickness and size of each layer are exaggerated for convenience and clarity of explanation.

도 1은 예시적인 실시예들에 따른 반도체 패키지(100)를 나타내는 개략적인 단면도이다. 도 2는 도 1에 도시된 반도체 패키지(100)가 몰딩되기 전의 평면도이다.1 is a schematic cross-sectional view illustrating a semiconductor package 100 in accordance with exemplary embodiments. Fig. 2 is a plan view of the semiconductor package 100 shown in Fig. 1 before molding.

도 1을 참조하면, 반도체 패키지(100)는 기판(110), 기판(110) 상에 실장된 반도체 칩(120), 기판(110) 및 반도체 칩(120) 사이에 개재되며, 반도체 칩(120)을 기판(110)에 전기적으로 연결시키는 범프들(130)을 포함할 수 있다. 따라서, 반도체 패키지(100)는 기판(110)에 역방향으로 실장된 반도체 칩(120)을 포함할 수 있다.1, a semiconductor package 100 includes a substrate 110, a semiconductor chip 120 mounted on the substrate 110, a substrate 110, and a semiconductor chip 120. The semiconductor chip 120 (Not shown) to the substrate 110. The bumps 130 may be formed of a conductive material. Accordingly, the semiconductor package 100 may include a semiconductor chip 120 mounted on the substrate 110 in a reverse direction.

기판(110)은 인쇄 회로 기판(printed circuit board, PCB)일 수 있다. 기판(110)은 제1 면(예를 들어, 상면)(111) 및 제1 면(111)에 대향하는 제2 면(예를 들어, 하면)(112)을 포함할 수 있다. 기판(110)은 제1 면(111) 상에 배치되는 제1 패드들(113), 제2 면(112) 상에 배치되는 제2 패드들(114) 및 기판(110) 내부에 배치되어 제1 패드들(113)을 제2 패드들(114)에 전기적으로 연결하는 이너 리드들(inner leads)(115)을 포함할 수 있다.The substrate 110 may be a printed circuit board (PCB). The substrate 110 may include a first side (e.g., a top side) 111 and a second side (e.g., a bottom side) 112 that faces the first side 111. The substrate 110 includes first pads 113 disposed on the first side 111, second pads 114 disposed on the second side 112, And inner leads 115 that electrically connect the first pads 113 to the second pads 114. [

기판(110)은 제1 면(111)에 배치되며 제1 패드들(113)과 분리되어 절연되는 그라운드 패턴들(116)을 포함할 수 있다. 예시적인 실시예들에 있어서, 그라운드 패턴들(116) 각각은 반도체 칩(120)에 의해 커버되지 않는 적어도 일부분을 구비할 수 있다.The substrate 110 may include ground patterns 116 disposed on the first surface 111 and separated from the first pads 113 by insulation. In the exemplary embodiments, each of the ground patterns 116 may comprise at least a portion that is not covered by the semiconductor chip 120.

반도체 칩(120)은 활성면(121) 및 활성면(121)에 대향하는 비활성면(122)을 구비할 수 있고, 비활성면(122)은 예를 들어 반도체 칩(120)의 배면(rear surface)일 수 있다. 활성면(121)은 기판(110)을 마주 보며, 특히, 기판(110)의 제1 면(111)을 마주 볼 수 있다. 반도체 칩(120)은 활성면(121) 상에 배치된 복수 개의 패드들(도시되지 않음)을 포함할 수 있다. 반도체 칩(120)은 순차적으로 적층된 복수 개의 서브 반도체 칩들을 포함할 수 있다.The semiconductor chip 120 may have an active surface 122 and an inactive surface 122 opposite the active surface 121 and the inactive surface 122 may be formed on the rear surface of the semiconductor chip 120, ). The active surface 121 faces the substrate 110, and in particular, faces the first side 111 of the substrate 110. The semiconductor chip 120 may include a plurality of pads (not shown) disposed on the active surface 121. The semiconductor chip 120 may include a plurality of sub-semiconductor chips sequentially stacked.

범프들(130)은 반도체 칩(120)의 활성면(121)(예를 들어, 활성면(121) 상의 상기 패드들(도시되지 않음)) 및 기판(110)의 제1 면(111)(예를 들어, 제1 면(111) 상의 제1 패드들(113)) 사이에 개재되어, 기판(110)을 반도체 칩(120)에 전기적으로 연결시킨다.The bumps 130 may be formed on the active surface 121 of the semiconductor chip 120 (e.g., the pads (not shown) on the active surface 121) and the first surface 111 (For example, the first pads 113 on the first surface 111) to electrically connect the substrate 110 to the semiconductor chip 120.

본 발명에 따른 반도체 패키지(100)는 제2 패드들(114) 상에 배치된 외부 연결 터미널들(external connecting terminals, 150)을 더 포함할 수 있고, 외부 연결 터미널들(150)이 외부의 소자에 연결되어, 반도체 칩(120)이 범프들(130), 제1 패드들(113), 이너 리드들(115), 제2 패드들(114) 및 외부 연결 터미널들(150)을 통하여 상기 외부의 소자에 전기적으로 연결될 수 있도록 한다. 외부 연결 터미널들(150)은 솔더 볼들(solder balls)일 수 있다. The semiconductor package 100 according to the present invention may further include external connecting terminals 150 disposed on the second pads 114 and the external connection terminals 150 may be connected to external devices And the semiconductor chip 120 is connected to the semiconductor chip 120 through the bumps 130, the first pads 113, the inner leads 115, the second pads 114, To be electrically connected to the device of FIG. The external connection terminals 150 may be solder balls.

도 1 및 도 2를 참조하면, 반도체 패키지(100)는 도전성 부재(140)를 더 포함할 수 있다. 도전성 부재(140)는 반도체 칩(120)의 비활성면(122)에 배치된 적어도 일부분을 구비하며, 도전성 부재(140)는 기판(110)의 그라운드 패턴들(116) 중 적어도 하나에 전기적으로 연결될 수 있다. 예를 들어, 도전성 부재(140)는 복수 개의 연결 부재들(170)을 통해 기판(110)의 그라운드 패턴들(116)에 전기적으로 연결될 수 있다. 이러한 경우에, 도전성 부재(140), 연결 부재들(170) 및 기판(110)의 그라운드 패턴들(116)은 반도체 칩(120)에 의해 생성되는 정전기를 그라운드로 유도할 수 있는 그라운드 패스(ground path)를 형성할 수 있다. 따라서, 반도체 패키지(100)는 향상된 신호 충실도(signal integrity) 및 이에 따라 향상된 전기적 특성을 가질 수 있다. Referring to FIGS. 1 and 2, the semiconductor package 100 may further include a conductive member 140. The conductive member 140 has at least a portion disposed on the inactive surface 122 of the semiconductor chip 120 and the conductive member 140 is electrically connected to at least one of the ground patterns 116 of the substrate 110 . For example, the conductive member 140 may be electrically connected to the ground patterns 116 of the substrate 110 through a plurality of connecting members 170. In this case, the ground pattern 116 of the conductive member 140, the connecting members 170 and the substrate 110 is grounded through a ground path that can lead to static electricity generated by the semiconductor chip 120 to ground path can be formed. Thus, semiconductor package 100 can have improved signal integrity and thus improved electrical properties.

도 1 및 도 2를 참조하면, 도전성 부재(140)는 반도체 칩(120)의 비활성면(122) 전체를 커버하여 넓은 면적을 갖는 그라운드 면을 형성할 수 있고, 이에 따라 그라운드 신호가 최대화되고, 반도체 패키지(100)의 전기적 특성이 현저히 상승할 수 있다. 그러나, 본 발명의 사상은 이에 한정되는 것은 아니다. 도전성 부재(140)는 반도체 칩(120)의 비활성면(122) 면적의 20% 이상을 커버하거나 차지할 수 있고, 바람직하게는 40% 이상, 더욱 바람직하게는 60% 이상을 커버하거나 차지할 수 있으며, 가장 바람직하게는 80% 이상을 커버하거나 차지할 수 있어, 이에 따라 넓은 면적을 갖는 그라운드 면을 형성할 수 있고, 따라서 그라운드 신호가 최대화되고 반도체 패키지(100)의 성능이 향상될 수 있다. 다른 예시적인 실시예들에서, 도전성 부재(140)는 비활성면(122)으로부터 연장하여 비활성면(122)에 실질적으로 수직한 반도체 칩(120)의 측면을 커버하는 일부분을 더 포함할 수 있다. 1 and 2, the conductive member 140 may cover the entire inactive surface 122 of the semiconductor chip 120 to form a ground plane having a large area, thereby maximizing the ground signal, The electrical characteristics of the semiconductor package 100 can be remarkably increased. However, the spirit of the present invention is not limited thereto. The conductive member 140 may cover or occupy at least 20% of the area of the inactive surface 122 of the semiconductor chip 120, preferably cover at least 40%, more preferably cover at least 60% Most preferably, 80% or more, so that a ground plane having a large area can be formed, thereby maximizing the ground signal and improving the performance of the semiconductor package 100. The conductive member 140 may further include a portion that extends from the passive surface 122 and covers a side of the semiconductor chip 120 that is substantially perpendicular to the passive surface 122. In other exemplary embodiments,

도전성 부재(140)는 도전성 접착 테이프, 금속 호일 또는 다른 형태들의 도전성 부재일 수 있다. 상기 도전성 접착 테이프는 도전성 다이 부착 필름(conducive die attach film, DAF)일 수 있다. 도전성 접착 테이프를 도전성 부재(140)로 사용하는 경우에, 상기 도전성 접착 테이프는 반도체 칩(120)의 비활성면(122) 상에 부착될 수 있다. 금속 호일을 도전성 부재(140)로 사용하는 경우에, 도전성 접착제(conductive adhesive)가 상기 금속 호일 및 반도체 칩(120)의 비활성면(122) 사이에 개재되어, 상기 금속 호일을 반도체 칩(120)의 비활성면(122)에 부착시킬 수 있다.The conductive member 140 may be a conductive adhesive tape, a metal foil or other types of conductive members. The conductive adhesive tape may be a conductive die attach film (DAF). When the conductive adhesive tape is used as the conductive member 140, the conductive adhesive tape may be adhered on the inactive surface 122 of the semiconductor chip 120. When a metal foil is used as the conductive member 140, a conductive adhesive is interposed between the metal foil and the inactive surface 122 of the semiconductor chip 120, To the non-active surface 122 of the substrate.

연결 부재들(170)은 도전성 페이스트, 금속 와이어 또는 다른 형태들의 도전성 연결 부재일 수 있다. 도전성 페이스트를 연결 부재들(170)로 사용하는 경우에, 연결 부재들(170)은 주입법(injecting), 스프레이법 또는 토출법(dispensing)에 의해 용이하게 도포될 수 있다. The connecting members 170 may be conductive pastes, metal wires or other types of conductive connecting members. When the conductive paste is used as the connecting members 170, the connecting members 170 can be easily applied by injecting, spraying or dispensing.

도 2에는 비활성면(122)의 모서리들에 배치되는 네 개의 연결 부재들(170)을 통해 도전성 부재(140)가 기판(110)의 네 개의 그라운드 패턴들(116)에 전기적으로 연결된 것이 도시되었지만, 도전성 부재(140), 연결 부재들(170) 및 그라운드 패턴들(116)이 적절한 그라운드 패스를 형성할 수 있다면, 연결 부재들(170) 및 그라운드 패턴들(116)의 개수는 이에 한정되는 것은 아니다. 2 shows that the conductive member 140 is electrically connected to the four ground patterns 116 of the substrate 110 through the four connecting members 170 disposed at the corners of the inactive surface 122 The number of the connecting members 170 and the ground patterns 116 is limited only to the case where the conductive members 140, the connecting members 170 and the ground patterns 116 can form a proper ground path. no.

반도체 패키지(100)는 몰딩재(180)를 더 포함할 수 있고, 몰딩재(180)는 반도체 칩(120), 범프들(130), 도전성 부재(140) 및 연결 부재들(170)뿐만 아니라 기판(110)의 제1 면(111) 상의 제1 패드들(113) 및 그라운드 패턴들(116)을 밀봉할 수 있다. 몰딩재(180)는 에폭시 몰딩 화합물(epoxy molding compound)로 형성될 수 있다. The semiconductor package 100 may further include a molding material 180 and the molding material 180 may include not only the semiconductor chip 120, the bumps 130, the conductive member 140 and the connecting members 170 The first pads 113 and the ground patterns 116 on the first side 111 of the substrate 110 can be sealed. The molding material 180 may be formed of an epoxy molding compound.

도 3은 예시적인 실시예들에 따른 반도체 패키지(100a)를 나타내는 개략적인 단면도이다. 도 4는 도 3에 도시된 반도체 패키지(100a)가 몰딩되기 전의 평면도이다. 상기 반도체 패키지(100a)는 도전성 부재(140a)의 형상을 제외하면, 도 1 및 도 2를 참조로 설명한 반도체 패키지(100)와 유사하므로, 전술한 차이점을 중심으로 설명한다.3 is a schematic cross-sectional view showing a semiconductor package 100a according to exemplary embodiments. 4 is a plan view before the semiconductor package 100a shown in Fig. 3 is molded. The semiconductor package 100a is similar to the semiconductor package 100 described with reference to FIGS. 1 and 2, except for the shape of the conductive member 140a, and therefore, the differences described above will be mainly described.

도 3을 참조하면, 도전성 부재(140)는 반도체 칩(120)의 비활성면(122)에 배치된 적어도 일부분을 구비하며, 도전성 부재(140)는 기판(110)의 그라운드 패턴들(116) 중 적어도 하나에 전기적으로 연결될 수 있다. 예를 들어, 도전성 부재(140)는 복수 개의 연결 부재들(170)을 통해 기판(110)의 그라운드 패턴들(116)에 전기적으로 연결될 수 있다. 이러한 경우에, 도전성 부재(140), 연결 부재들(170) 및 기판(110)의 그라운드 패턴들(116)은 반도체 칩(120)에 의해 생성되는 정전기를 그라운드로 유도할 수 있는 그라운드 패스(ground path)를 형성할 수 있다. 따라서, 반도체 패키지(100)는 향상된 신호 충실도(signal integrity) 및 이에 따라 향상된 전기적 특성을 가질 수 있다. 3, the conductive member 140 has at least a portion disposed on the inactive surface 122 of the semiconductor chip 120, and the conductive member 140 contacts the ground pattern 116 of the substrate 110 And may be electrically connected to at least one of them. For example, the conductive member 140 may be electrically connected to the ground patterns 116 of the substrate 110 through a plurality of connecting members 170. In this case, the ground pattern 116 of the conductive member 140, the connecting members 170 and the substrate 110 is grounded through a ground path that can lead to static electricity generated by the semiconductor chip 120 to ground path can be formed. Thus, semiconductor package 100 can have improved signal integrity and thus improved electrical properties.

도 1 및 도 2를 참조하면, 도전성 부재(140a)는 반도체 칩(120)의 비활성면(122)으로부터 기판(110)의 그라운드 패턴들(116)까지 직접 연장되어, 기판(110)의 그라운드 패턴들(116)을 전기적으로 연결시킬 수 있다.  1 and 2, the conductive member 140a extends directly from the inactive surface 122 of the semiconductor chip 120 to the ground patterns 116 of the substrate 110, so that the ground pattern of the substrate 110 (116). ≪ / RTI >

예시적인 실시예들에 있어서, 도전성 부재(140a)는 제1 부분(141) 및 제2 부분(142)을 포함할 수 있다. 제1 부분(141)은 반도체 칩(120)의 비활성면(122) 상면 상에 배치될 수 있고, 제2 부분(142)은 반도체 칩(120)의 비활성면(122) 상부에서 실질적으로 수직한 방향으로 연장되어 기판(110)의 그라운드 패턴(116)과 연결될 수 있다.In the exemplary embodiments, the conductive member 140a may include a first portion 141 and a second portion 142. [ The first portion 141 may be disposed on the upper surface of the passive surface 122 of the semiconductor chip 120 and the second portion 142 may be disposed on the passive surface 122 of the semiconductor chip 120 substantially perpendicular And may be connected to the ground pattern 116 of the substrate 110.

도 3에는 도전성 부재(140a)의 제2 부분(142)이 반도체 칩(120)의 비활성면(122)과 실질적으로 수직한 반도체 칩(120)의 측면 부분을 직접 커버하지 않도록 형성된 것이 도시되었으나, 이와는 달리 도전성 부재(140a)의 제2 부분(142)이 반도체 칩(120)의 측면 부분을 직접 커버하면서 수직 방향으로 연장되어 기판(110)의 그라운드 패턴(116)까지 연결될 수도 있다.3 shows that the second portion 142 of the conductive member 140a is formed so as not to directly cover the side portion of the semiconductor chip 120 substantially perpendicular to the inactive surface 122 of the semiconductor chip 120, The second portion 142 of the conductive member 140a may extend vertically while covering the side portion of the semiconductor chip 120 and may be connected to the ground pattern 116 of the substrate 110. [

도 3 및 도 4에는, 도전성 부재(140a)의 제1 부분(141)이 반도체 칩(120)의 비활성면(122) 전체를 커버하는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 도전성 부재(140a)의 제1 부분(141)은 반도체 칩(120)의 비활성면(122) 면적의 20% 이상을 커버하거나 차지할 수 있고, 바람직하게는 40% 이상, 더욱 바람직하게는 60% 이상을 커버하거나 차지할 수 있으며, 가장 바람직하게는 80% 이상을 커버하거나 차지할 수 있어, 이에 따라 넓은 면적을 갖는 그라운드 면을 형성할 수 있고, 따라서 그라운드 신호가 최대화되고 반도체 패키지(100a)의 성능이 향상될 수 있다.3 and 4, the first portion 141 of the conductive member 140a covers the entire inactive surface 122 of the semiconductor chip 120, but the present invention is not limited thereto. The first portion 141 of the conductive member 140a may cover or occupy 20% or more of the area of the inactive surface 122 of the semiconductor chip 120, preferably 40% or more, more preferably 60% or more , And most preferably can cover or occupy more than 80%, thereby forming a ground plane having a large area, thereby maximizing the ground signal and improving the performance of the semiconductor package 100a .

도 4에는 도전성 부재(140a)가 비활성면(122)의 모서리들에 형성되는 네 개의 제2 부분들(142)을 구비하며, 네 개의 제2 부분들(142)을 통해 도전성 부재(140a)가 기판(110)의 네 개의 그라운드 패턴들(116)에 전기적으로 연결된 것이 도시되었지만, 도전성 부재(140a) 및 그라운드 패턴들(116)이 적절한 그라운드 패스를 형성할 수 있다면, 제2 부분들(142) 및 그라운드 패턴들(116)의 개수가 이에 한정되는 것은 아니다. 4 shows that the conductive member 140a has four second portions 142 formed at the edges of the inactive surface 122 and the conductive member 140a is electrically connected through four second portions 142 The conductive portions 140a and the ground patterns 116 are electrically connected to the four ground patterns 116 of the substrate 110 so that the second portions 142 can be grounded, And the number of the ground patterns 116 are not limited thereto.

예시적인 실시예들에 있어서, 도전성 부재(140a)는 도전성 접착 테이프 또는 그라운드 패턴들(116)까지 연장하는데 적합한 부분을 구비하는 금속 호일을 포함할 수 있다. In exemplary embodiments, the conductive member 140a may include a conductive foil or a metal foil having portions suitable for extending to the ground patterns 116. [

이후에는, 도 5 내지 도 8을 참조로 예시적인 실시예들에 따른 반도체 패키지(100)의 제조 방법을 설명하도록 한다.Hereinafter, a manufacturing method of the semiconductor package 100 according to exemplary embodiments will be described with reference to FIGS. 5 to 8. FIG.

도 5 내지 도 8은 도 1에 도시된 예시적인 반도체 패키지(100)의 제조 방법을 순차적으로 나타내는 개략적인 단면도들이다.FIGS. 5 to 8 are schematic cross-sectional views sequentially illustrating the method of manufacturing the exemplary semiconductor package 100 shown in FIG.

도 5를 참조하면, 기판(110), 기판(110) 상에 실장된 반도체 칩(120), 기판(110) 및 반도체 칩(120) 사이에 개재되어 반도체 칩(120)을 기판(110)에 전기적으로 연결하는 범프들(130) 및 반도체 칩(120)의 비활성면(122) 상에 배치된 도전성 부재(140)를 포함하는 중간 제품이 제공된다.5, a substrate 110, a semiconductor chip 120 mounted on a substrate 110, a substrate 110, and a semiconductor chip 120 interposed between the semiconductor chip 120, There is provided an intermediate product comprising electrically connected bumps 130 and a conductive member 140 disposed on the inactive surface 122 of the semiconductor chip 120.

예시적인 실시예들에 있어서, 반도체 칩(120)은 알려진 방법, 예를 들어 리플로우 공정에 의해 범프들(130)을 사용하여 기판(110) 상에 실장될 수 있고, 이후 도전성 부재(140)가 반도체 칩(120)의 비활성면(122) 상에 배치될 수 있다. 다른 실시예들에 있어서, 도전성 부재(140)는 반도체 칩(120)의 비활성면(122) 상에 배치될 수 있고, 그 이후 반도체 칩(120)이 알려진 방법, 예를 들어 리플로우 공정에 의해 범프들(130)을 사용하여 기판(110)의 비활성면(122) 상에 실장될 수 있다. 도전성 부재(140)는 도전성 접착 테이프, 금속 호일 또는 다른 형태들의 도전성 부재일 수 있다. 상기 도전성 접착 테이프는 도전성 다이 부착 필름(conducive die attach film, DAF)일 수 있다. 도전성 접착 테이프를 도전성 부재(140)로 사용하는 경우에, 상기 도전성 접착 테이프는 반도체 칩(120)의 비활성면(122) 상에 부착될 수 있다. 금속 호일을 도전성 부재(140)로 사용하는 경우에, 도전성 접착제(conductive adhesive)가 상기 금속 호일 및 반도체 칩(120)의 비활성면(122) 사이에 개재되어, 상기 금속 호일을 반도체 칩(120)의 비활성면(122)에 부착시킬 수 있다.In exemplary embodiments, the semiconductor chip 120 may be mounted on the substrate 110 using bumps 130 by a known method, such as a reflow process, May be disposed on the inactive surface (122) of the semiconductor chip (120). In other embodiments, the conductive member 140 may be disposed on the inactive surface 122 of the semiconductor chip 120 and thereafter the semiconductor chip 120 may be patterned by a known method, such as a reflow process May be mounted on the inactive surface (122) of the substrate (110) using bumps (130). The conductive member 140 may be a conductive adhesive tape, a metal foil or other types of conductive members. The conductive adhesive tape may be a conductive die attach film (DAF). When the conductive adhesive tape is used as the conductive member 140, the conductive adhesive tape may be adhered on the inactive surface 122 of the semiconductor chip 120. When a metal foil is used as the conductive member 140, a conductive adhesive is interposed between the metal foil and the inactive surface 122 of the semiconductor chip 120, To the non-active surface 122 of the substrate.

도 5에 도시된 것과 같이, 도전성 부재(140)는 반도체 칩(120)의 비활성면(122) 전체를 커버하거나 실질적으로 전체를 커버할 수 있으나, 본 발명의 사상은 이에 한정되지는 않는다. 도전성 부재(140)는 반도체 칩(120)의 비활성면(122) 면적의 20% 이상을 커버하거나 차지할 수 있고, 바람직하게는 40% 이상, 더욱 바람직하게는 60% 이상을 커버하거나 차지할 수 있으며, 가장 바람직하게는 80% 이상을 커버하거나 차지할 수 있다. 5, the conductive member 140 may cover or substantially cover the entire inactive surface 122 of the semiconductor chip 120, but the spirit of the present invention is not limited thereto. The conductive member 140 may cover or occupy at least 20% of the area of the inactive surface 122 of the semiconductor chip 120, preferably cover at least 40%, more preferably cover at least 60% Most preferably at least 80%.

다른 실시예들에 있어서, 도전성 부재(140)는 비활성면(122)으로부터 연장하여 비활성면(122)에 실질적으로 수직한 반도체 칩(120)의 측면을 커버하는 일부분을 더 포함할 수 있다. 예시적인 실시예들에 있어서, 도전성 부재(140)는 반도체 칩(120)의 비활성면(122) 이상으로 연장하기에 적합한 일부분을 더 포함할 수 있고, 이에 따라 기판(110)의 그라운드 패턴들(116)까지 연결될 수 있다. 이러한 경우 도 3 및 도 4를 참조로 설명한 반도체 패키지(100a)가 제조될 수 있다.The conductive member 140 may further include a portion that extends from the inactive surface 122 and covers a side of the semiconductor chip 120 that is substantially perpendicular to the inactive surface 122. In other embodiments, The conductive member 140 may further include a portion adapted to extend beyond the inactive surface 122 of the semiconductor chip 120 so that the ground patterns of the substrate 110 116). In this case, the semiconductor package 100a described with reference to FIGS. 3 and 4 can be manufactured.

도 6을 참조하면, 도전성 부재(140)를 기판(110)의 그라운드 패턴들(116)와 전기적으로 연결시키기 위하여, 도전성 연결 부재들(170)이 도전성 부재(140)와 기판(110)의 그라운드 패턴들(116) 사이에 배치될 수 있다. 도전성 부재(140), 연결 부재(170) 및 기판(110)의 그라운드 패턴들(116)은 그라운드 패스를 형성할 수 있고, 이는 반도체 패키지(100)의 신호 충실도를 향상시키며, 이에 따라 반도체 패키지(100)의 전기적 특성을 향상시킬 수 있다. The conductive connecting members 170 are electrically connected to the conductive member 140 and the ground 110 of the substrate 110 in order to electrically connect the conductive member 140 to the ground patterns 116 of the substrate 110. [ Patterns 116. [0034] The ground pattern 116 of the conductive member 140, the connecting member 170 and the substrate 110 may form a ground path which improves the signal fidelity of the semiconductor package 100, 100 can be improved.

연결 부재들(170)은 도전성 페이스트, 금속 와이어 또는 다른 형태들의 도전성 연결 부재일 수 있다. 도전성 페이스트를 연결 부재들(170)로 사용하는 경우에, 연결 부재들(170)은 주입법, 스프레이법 또는 토출법에 의해 용이하게 도포될 수 있다. The connecting members 170 may be conductive pastes, metal wires or other types of conductive connecting members. When the conductive paste is used as the connecting members 170, the connecting members 170 can be easily applied by an injection method, a spray method, or an ejection method.

도 6에는 도전성 부재(140)가 연결 부재들(170)에 의해 기판(110)의 그라운드 패턴들(116)에 전기적으로 연결된 것이 도시되었지만, 본 발명은 이에 한정되는 것은 아니다. 도전성 부재(140)가 기판(110)의 그라운드 패턴들(116)까지 연결되도록, 반도체 칩(120)의 비활성면(122) 이상으로 연장하기 적합한 일부분을 더 포함하는 경우에, 상기 일부분은 기판(110)의 그라운드 패턴들(116)까지 연결될 수 있다. 특히, 상기 일부분은 기판(110)의 그라운드 패턴들(116)까지 직접 연결될 수 있거나, 상기 일부분은 비활성면(122)에 실질적으로 수직한 반도체 칩(120)의 측면 상에서 연장될 수 있고, 이후 기판(110)의 그라운드 패턴들(116)에 연결될 수 있다. 따라서, 연결 부재들(170)을 배열하기 위한 단계는 생략될 수도 있다.6, the conductive member 140 is electrically connected to the ground patterns 116 of the substrate 110 by the connecting members 170, but the present invention is not limited thereto. In the case where the conductive member 140 further includes a portion suitable for extending beyond the inactive surface 122 of the semiconductor chip 120 such that the conductive member 140 is connected to the ground patterns 116 of the substrate 110, 110 to the ground patterns 116. In particular, the portion may be directly connected to the ground patterns 116 of the substrate 110, or the portion may extend on the side of the semiconductor chip 120 substantially perpendicular to the inactive surface 122, May be coupled to the ground patterns 116 of the substrate 110. Therefore, the steps for arranging the connecting members 170 may be omitted.

도 7을 참조하면, 기판(110)의 제1 면(111) 상의 제1 패드들(113) 및 그라운드 패턴들(116)뿐만 아니라, 반도체 칩(120), 범프들(130), 도전성 부재(140) 및 연결 부재들(170)을 밀봉하기 위한 몰딩재(180)가 형성될 수 있다. 예시적인 실시예들에 있어서, 몰딩재(180)는 알려진 방법에 의해, 예를 들어 몰딩(molding) 공정 및 경화(curing) 공정에 의해 에폭시 몰딩 화합물로 형성될 수 있다.7, not only the first pads 113 and the ground patterns 116 on the first surface 111 of the substrate 110 but also the semiconductor chip 120, the bumps 130, the conductive members 140 and the connecting members 170 may be formed. In the exemplary embodiments, the molding material 180 may be formed by known methods, for example, an epoxy molding compound by a molding process and a curing process.

도 8을 참조하면, 외부 소자와의 연결을 위한 외부 연결 터미널들(150)이 기판(110)의 제2 패드들(114) 상에 배치되어, 반도체 칩(120)이 범프들(130), 제1 패드들(113), 이너 리드들(115), 제2 패드들(114) 및 외부 연결 터미널들(150)을 통해 상기 외부 소자에 전기적으로 상호 연결되도록 할 수 있다. 예시적인 실시예들에 있어서, 솔더 볼들은 알려진 방법, 예를 들어 리플로우 공정에 의해 외부 연결 터미널들(150)로서 배열될 수 있다. 이에 따라, 반도체 패키지(100)의 제조가 완성된다. 8, external connection terminals 150 for connection to an external device are disposed on the second pads 114 of the substrate 110 so that the semiconductor chip 120 is electrically connected to the bumps 130, And may be electrically interconnected to the external device through the first pads 113, the inner leads 115, the second pads 114, and the external connection terminals 150. In the exemplary embodiments, the solder balls may be arranged as external connection terminals 150 by a known method, for example, a reflow process. Thus, the manufacture of the semiconductor package 100 is completed.

도 8을 참조로 설명한 외부 연결 터미널들(150)의 배치 단계는 도 7을 참조로 설명한 몰딩재(180)의 형성 단계 이전에 수행될 수 있다.The arrangement of the external connection terminals 150 described with reference to FIG. 8 may be performed prior to the formation of the molding material 180 described with reference to FIG.

본 발명의 실시예들에 따른 반도체 패키지는 반도체 칩의 비활성면 상에 배치되어, 그라운드 패턴들과 전기적으로 연결된 도전성 부재를 포함하며, 상기 그라운드 패턴들과 함께 그라운드 패스를 형성하여 반도체 패키지의 신호 충실도가 향상될 수 있고, 이에 따라 반도체 패키지의 전기적 특성이 향상될 수 있도록 한다. 또한, 상기 도전성 부재는 반도체 칩의 비활성면 면적의 20% 이상을 커버하거나 차지할 수 있고, 예를 들어 반도체 칩의 비활성면 전체 또는 실질적으로 전체를 커버하여 그라운드 신호가 향상되고 반도체 패키지의 전기적 특성이 향상되도록 할 수 있다. A semiconductor package according to embodiments of the present invention includes a conductive member disposed on an inactive surface of a semiconductor chip and electrically connected to ground patterns. A ground path is formed along with the ground patterns, So that the electrical characteristics of the semiconductor package can be improved. The conductive member may cover or occupy 20% or more of the inactive surface area of the semiconductor chip. For example, the conductive member may cover all or substantially all of the inactive surface of the semiconductor chip to improve the ground signal, Can be improved.

도 9는 예시적인 실시예들에 따른 반도체 패키지를 포함하는 메모리 카드(7000)를 개략적으로 보여주는 블럭 구성도이다.9 is a block diagram schematically showing a memory card 7000 including a semiconductor package according to exemplary embodiments.

도 9를 참조하면, 메모리 카드(7000) 내에서 제어기(7100)와 메모리(7200)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(7100)에서 명령을 내리면, 메모리(7200)는 데이터를 전송할 수 있다. 제어기(7100) 및/또는 메모리(7200)는 본 발명의 실시예들에 따른 반도체 패키지를 포함할 수 있다. 메모리(7200)는 메모리 어레이(미도시) 또는 메모리 어레이 뱅크(미도시)를 포함할 수 있다. 9, in the memory card 7000, the controller 7100 and the memory 7200 can be arranged to exchange electrical signals. For example, when the controller 7100 issues an instruction, the memory 7200 can transmit data. Controller 7100 and / or memory 7200 may comprise a semiconductor package according to embodiments of the present invention. The memory 7200 may include a memory array (not shown) or a memory array bank (not shown).

이러한 카드(7000)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card; SM), 씨큐어 디지털 카드(secure digital; SD), 미니 씨큐어 디지털 카드(mini secure digital card; mini SD), 또는 멀티 미디어 카드(multi-media card; MMC)와 같은 메모리 장치에 이용될 수 있다.Such a card 7000 may include various types of cards such as a memory stick card, a smart media card (SM), a secure digital (SD) card, a mini-secure digital card (mini) a secure digital card (mini SD), or a multi-media card (MMC).

도 10은 예시적인 실시예들에 따른 반도체 패키지를 포함하는 전자시스템(8000)을 개략적으로 보여주는 블럭 구성도이다.10 is a block diagram schematically showing an electronic system 8000 including a semiconductor package according to exemplary embodiments.

도 10을 참조하면, 전자시스템(8000)은 제어기(8100), 입/출력 장치(8200), 메모리(8300) 및 인터페이스(8400)를 포함할 수 있다. 전자시스템(8000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다. 10, an electronic system 8000 may include a controller 8100, an input / output device 8200, a memory 8300, and an interface 8400. The electronic system 8000 may be a mobile system or a system that transmits or receives information. The mobile system may be a PDA, a portable computer, a web tablet, a wireless phone, a mobile phone, a digital music player, or a memory card .

제어기(8100)는 프로그램을 실행하고, 전자시스템(8000)을 제어하는 역할을 할 수 있다. 제어기(8100)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다. 입/출력 장치(8200)는 전자시스템(8000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. The controller 8100 may serve to execute the program and to control the electronic system 8000. [ The controller 8100 may be, for example, a microprocessor, a digital signal processor, a microcontroller, or the like. The input / output device 8200 may be used to input or output data of the electronic system 8000.

전자시스템(8000)은 입/출력 장치(8200)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(8200)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다. 메모리(8300)는 제어기(8100)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(8100)에서 처리된 데이터를 저장할 수 있다. 제어기(8100) 및 메모리(8300)는 본 발명의 실시예들에 따른 반도체 패키지를 포함할 수 있다. 인터페이스(8400)는 상기 시스템(8000)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(8100), 입/출력 장치(8200), 메모리(8300) 및 인터페이스(8400)는 버스(8500)를 통하여 서로 통신할 수 있다. The electronic system 8000 may be connected to an external device, such as a personal computer or network, using the input / output device 8200 to exchange data with the external device. The input / output device 8200 may be, for example, a keypad, a keyboard, or a display. The memory 8300 may store code and / or data for operation of the controller 8100, and / or may store data processed by the controller 8100. [ Controller 8100 and memory 8300 may comprise a semiconductor package according to embodiments of the present invention. The interface 8400 may be a data transmission path between the system 8000 and another external device. Controller 8100, input / output device 8200, memory 8300 and interface 8400 can communicate with each other via bus 8500. [

예를 들어, 이러한 전자시스템(8000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.For example, the electronic system 8000 may be a mobile phone, an MP3 player, a navigation device, a portable multimedia player (PMP), a solid state disk (SSD) household appliances.

이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of.

100: 반도체 패키지 110: 기판
111: 제1 면 112: 제2 면
113: 제1 패드들 114: 제2 패드들
115: 이너 리드들 116: 그라운드 패턴들
120: 반도체 칩 121: 활성면
122: 비활성면 130: 범프들
140: 도전성 부재 150: 외부 연결 터미널들
170: 연결 부재들 180: 몰딩재100: semiconductor package 110: substrate
111: first side 112: second side
113: first pads 114: second pads
115: Inner leads 116: Ground patterns
120: semiconductor chip 121: active surface
122: inert surface 130: bumps
140: conductive member 150: external connection terminals
170: connecting members 180: molding material

Claims (10)

서로 분리되고, 전기적으로 절연된 그라운드 패턴 및 패드를 구비하는 기판;
활성면 및 상기 활성면에 대향하는(opposite to) 비활성면을 구비하며, 상기 기판 상에 실장된 반도체 칩;
상기 활성면 및 상기 패드 사이에 개재되며, 상기 활성면을 상기 패드에 전기적으로 연결하는 범프(bump); 및
상기 비활성면 상에 배치되며, 상기 그라운드 패턴에 전기적으로 연결되는 적어도 일부분을 포함하는 도전성 부재(conductive member);
를 포함하는 반도체 패키지. A substrate separated from each other and having an electrically insulated ground pattern and a pad;
A semiconductor chip mounted on the substrate, the semiconductor chip having an active surface and an inactive surface opposite to the active surface;
A bump interposed between the active surface and the pad, the bump electrically connecting the active surface to the pad; And
A conductive member disposed on the inactive surface and including at least a portion electrically connected to the ground pattern;
≪ / RTI > 제1항에 있어서,
상기 도전성 부재의 상기 적어도 일부분을 상기 그라운드 패턴에 전기적으로 연결시키기 위한 연결 부재를 더 포함하는 반도체 패키지.The method according to claim 1,
And a connecting member for electrically connecting the at least a portion of the conductive member to the ground pattern. 제2항에 있어서,
상기 연결 부재는 도전성 페이스트 및 금속 와이어 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 패키지.3. The method of claim 2,
Wherein the connecting member comprises at least one of a conductive paste and a metal wire. 제1항에 있어서,
상기 도전성 부재는 상기 적어도 일부분으로부터 상기 그라운드 패턴까지 직접 전기적으로 연결되는 적어도 다른 부분을 더 포함하는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
Wherein the conductive member further comprises at least another portion directly electrically connected from the at least a portion to the ground pattern. 제1항에 있어서,
상기 도전성 부재의 상기 적어도 일부분은 상기 비활성면의 면적의 20% 이상을 커버하는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
Wherein the at least a portion of the conductive member covers at least 20% of the area of the inactive surface. 제5항에 있어서,
상기 도전성 부재의 상기 적어도 일부분은 상기 활성면의 전체를 커버하는 것을 특징으로 하는 반도체 패키지.6. The method of claim 5,
And the at least a portion of the conductive member covers the entire active surface. 제1항에 있어서,
상기 도전성 부재는 도전성 접착 테이프 및 금속 호일 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
Wherein the conductive member comprises at least one of a conductive adhesive tape and a metal foil. 제1항에 있어서,
상기 기판은 제1 면 및 상기 제1 면에 대향하는 제2 면을 구비하고,
상기 제1 면 상에 상기 그라운드 패턴 및 상기 패드가 위치하며,
상기 기판은 상기 제2 면 상에 배치되는 다른 패드 및 상기 기판 내부에 배치되어 상기 패드를 상기 다른 패드와 전기적으로 연결하는 이너 리드(inner lead)를 더 포함하며,
상기 반도체 패키지는 상기 다른 패드 상에 배치된 외부 연결 터미널을 더 포함하는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
Wherein the substrate has a first surface and a second surface opposite the first surface,
The ground pattern and the pad are located on the first surface,
The substrate further includes another pad disposed on the second surface and an inner lead disposed inside the substrate and electrically connecting the pad to the other pad,
Wherein the semiconductor package further comprises an external connection terminal disposed on the other pad. 제1항에 있어서,
상기 패드, 상기 그라운드 패턴, 상기 반도체 칩, 상기 범프 및 상기 도전성 부재를 밀봉하기 위한 몰딩재(molded body)를 더 포함하는 반도체 패키지.The method according to claim 1,
Further comprising a molded body for sealing the pad, the ground pattern, the semiconductor chip, the bump, and the conductive member. 제1 면 및 상기 제1 면에 대향하는 제2 면을 구비하며, 상기 제1 면 상에 형성된 그라운드 패턴을 포함하는 기판;
상기 기판의 상기 제1 면 상에 실장되며, 상기 그라운드 패턴과 전기적으로 연결되지 않은 반도체 칩; 및
상기 반도체 칩 상면 상에 형성된 그라운드 층(ground layer);을 포함하는 반도체 패키지.A substrate having a first surface and a second surface opposite the first surface, the substrate comprising a ground pattern formed on the first surface;
A semiconductor chip mounted on the first surface of the substrate and electrically connected to the ground pattern; And
And a ground layer formed on the upper surface of the semiconductor chip.
KR20130130443A 2013-06-21 2013-10-30 Semiconductor package and method for fabricating the same KR20140148273A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/307,807 US20140374901A1 (en) 2013-06-21 2014-06-18 Semiconductor package and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310249959.4A CN103400826B (en) 2013-06-21 2013-06-21 Semiconductor packages and manufacture method thereof
CN201310249959.4 2013-06-21

Publications (1)

Publication Number Publication Date
KR20140148273A true KR20140148273A (en) 2014-12-31

Family

ID=49564423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130130443A KR20140148273A (en) 2013-06-21 2013-10-30 Semiconductor package and method for fabricating the same

Country Status (2)

Country Link
KR (1) KR20140148273A (en)
CN (1) CN103400826B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405771B (en) * 2014-09-11 2018-11-27 旭景科技股份有限公司 Chip is in the method on printed circuit board
CN105609489B (en) * 2015-12-29 2019-06-18 中国工程物理研究院电子工程研究所 The structure of modularized encapsulation is carried out to chip based on improved waveguide probe transition
CN112164659A (en) * 2020-09-23 2021-01-01 湖北三江航天险峰电子信息有限公司 Welding method of radio frequency assembly

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303685C (en) * 2002-06-28 2007-03-07 矽品精密工业股份有限公司 Ball grid array (BGA) semiconductor package
US20090035895A1 (en) * 2007-07-30 2009-02-05 Advanced Semiconductor Engineering, Inc. Chip package and chip packaging process thereof
CN102315135B (en) * 2010-07-09 2014-08-20 联咏科技股份有限公司 Chip package and manufacturing process thereof
TWI434629B (en) * 2011-08-19 2014-04-11 Unimicron Technology Corp Semiconductor package structure and fabrication method thereof
CN106024730B (en) * 2013-03-29 2019-07-12 日月光半导体制造股份有限公司 Semiconductor package assembly and a manufacturing method thereof

Also Published As

Publication number Publication date
CN103400826A (en) 2013-11-20
CN103400826B (en) 2016-08-17

Similar Documents

Publication Publication Date Title
US9853016B2 (en) Systems and methods for high-speed, low-profile memory packages and pinout designs
KR102190382B1 (en) Semiconductor package
US8937370B2 (en) Memory device and fabricating method thereof
US8791554B2 (en) Substrates for semiconductor devices including internal shielding structures and semiconductor devices including the substrates
US20130009308A1 (en) Semiconductor stack package apparatus
US10283486B2 (en) Semiconductor package including package substrate and chip stack in which a lower chip has a respective dummy pad by which each upper chip is connected to the package substrate
KR20130111780A (en) Silicon devices having an emi shield
KR20130117109A (en) Semiconductor package and method of fabricating the same
CN101359659A (en) Semiconductor package, semiconductor module and device comprising the module
KR20130004833A (en) Chip stacked semiconductor package
KR102116979B1 (en) Stacked semiconductor package
US8928129B2 (en) Semiconductor packaging for a memory device and a fabricating method thereof
KR102216195B1 (en) Semiconductor package on which a plurality of chips are stacked
US20140374901A1 (en) Semiconductor package and method of fabricating the same
KR20140144486A (en) Stack package and manufacturing method for the same
KR102211934B1 (en) Semiconductor package
KR20170008588A (en) Semiconductor package which are stacked SoC and memory chips
KR101934917B1 (en) Semiconductor Packages and Methods of Fabricating the Same
KR20140148273A (en) Semiconductor package and method for fabricating the same
KR20160095731A (en) Package on package type stack package and method of manufacturing the same
US8692133B2 (en) Semiconductor package
US9236337B2 (en) Semiconductor package including a substrate having a vent hole
US20130005092A1 (en) Method of fabricating semiconductor package
KR102113335B1 (en) Substrate for semiconductor package and semiconductor package using the same
KR20160059612A (en) Semiconductor package having overhang part and method for fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid