KR20140113224A

KR20140113224A - 이미지 센서, 이의 동작 방법, 및 이를 포함하는 시스템

Info

Publication number: KR20140113224A
Application number: KR1020130035436A
Authority: KR
Inventors: 왕 이빙; 박윤동; 민동기; 김원주
Original assignee: 삼성전자주식회사
Priority date: 2013-03-15
Filing date: 2013-04-01
Publication date: 2014-09-24
Also published as: US20140263953A1; KR102071526B1; US9204143B2

Abstract

이미지 센서의 동작 감지 방법은 하나의 프레임의 제1적분시간(integration time) 동안 적어도 하나의 제1픽셀을 이용하여 제1픽셀 신호를 출력하는 단계, 상기 프레임의 제2적분시간 동안 적어도 하나의 제2픽셀을 이용하여 제2픽셀 신호를 출력하는 단계, 및 상기 제1픽셀 신호와 상기 제2픽셀 신호를 서로 비교하여 비교 신호들을 생성하는 단계를 포함한다.

Description

이미지 센서, 이의 동작 방법, 및 이를 포함하는 시스템{IMAGE SENSOR, OPERATION METHOD THEREOF, AND SYSTEM HAVING THE SAME}

본 발명의 개념에 따른 실시 예는 이미지 센서에 관한 것으로, 특히 하나의 프레임 동안 상기 이미지 센서에 포함된 복수의 픽셀들 각각으로부터 출력된 픽셀 신호를 서로 비교하여 비교 결과에 따라 대상의 동작을 감지하기 위한 방법과 이를 이용하는 장치들에 관한 것이다.

CMOS 이미지 센서는 상보형 금속산화반도체(complementary metal-oxide semiconductor(CMOS))를 이용한 고체 촬상 소자(solid-state image sensing device)이다.

CMOS 이미지 센서는 고전압 아날로그 회로를 포함하는 CCD(charge coupled device) 이미지 센서에 비해 제조 단가가 낮으며, 상기 센서의 크기가 작기 때문에 소비 전력이 적다. 최근에는 CMOS 이미지 센서의 성능이 향상되면서 스마트폰 (smart phone)과 디지털 카메라(digital camera) 등과 같은 휴대용 기기(portable device) 이외의 다양한 가전 제품에도 상기 CMOS 이미지 센서가 널리 사용되고 있다.

전력 소모를 최대한 줄여야 하는 모바일(mobile) 장치 분야에서, CMOS 이미지 센서의 전력 소모를 줄이기 위한 연구가 활발히 진행되고 있다. 전력 소모와 성능은 서로 상반 관계(trade-off)에 있으므로, CMOS 이미지 센서의 성능을 저해하지 않는 범위에서 전력 소모를 최대한 줄일 것이 필요하다.

본 발명이 이루고자 하는 기술적인 과제는, 하나의 프레임 동안 복수의 픽셀들 각각으로부터 출력된 픽셀 신호를 서로 비교하여 비교 결과에 따라 대상의 동작을 감지할 수 있는 이미지 센서, 이의 동작 방법, 및 이를 포함하는 시스템을 제공하는 것이다.

본 발명의 실시 예에 따른 이미지 센서의 동작 감지 방법은 하나의 프레임의 제1적분시간(integration time) 동안 적어도 하나의 제1픽셀을 이용하여 제1픽셀 신호를 출력하는 단계, 상기 프레임의 제2적분시간 동안 적어도 하나의 제2픽셀을 이용하여 제2픽셀 신호를 출력하는 단계, 및 상기 제1픽셀 신호와 상기 제2픽셀 신호를 서로 비교하여 비교 신호들을 생성하는 단계를 포함할 수 있다.

실시 예에 따라, 상기 적어도 하나의 제1픽셀과 상기 적어도 하나의 제2픽셀은 하나의 단위 픽셀에 포함되며, 상기 단위 픽셀은 TOF(time-of-flight) 센서 픽셀일 수 있다.

실시 예에 따라, 상기 적어도 하나의 제1픽셀은 상기 적어도 하나의 제2픽셀과 컬럼 방향 또는 로우 방향으로 인접한 픽셀일 수 있다.

실시 예에 따라, 상기 적어도 하나의 제1픽셀과 상기 적어도 하나의 제2픽셀 각각은 서로 같은 컬러를 가지는 컬러 픽셀이고, 서로 인접한 단위 픽셀들 각각에 포함될 수 있다.

실시 예에 따라, 상기 제1적분시간은, 상기 적어도 하나의 제1픽셀에 포함된 전송 트랜지스터를 제어하기 위한 제1전송 신호가 활성화되는 타이밍에 따라 결정되고, 상기 제2적분시간은, 상기 제1적분시간과 중첩되지 않으며, 상기 적어도 하나의 제2픽셀에 포함된 전송 트랜지스터를 제어하기 위한 제2전송 신호가 활성화되는 타이밍에 따라 결정될 수 있다.

실시 예에 따라, 상기 인접한 단위 픽셀들은 컬럼 방향, 로우 방향, 또는 대각선 방향으로 인접할 수 있다.

실시 예에 따라, 상기 비교 신호들을 생성하는 단계는, 상기 비교 결과에 따라, 상기 제1픽셀 신호의 레벨과 상기 제2픽셀 신호의 레벨이 서로 다른 경우에는 서로 다른 레벨의 상기 비교 신호들을 생성하고, 상기 제1픽셀 신호의 레벨과 상기 제2픽셀 신호의 레벨이 서로 같은 경우에는 서로 같은 레벨의 상기 비교 신호들을 생성할 수 있다.

실시 예에 따라, 상기 제1픽셀 신호와 상기 제2픽셀 신호 각각에 오프셋 신호를 더하는 단계를 더 포함할 수 있다.

실시 예에 따라, 상기 이미지 센서는 롤링 셔터(rolling shutter) 방식 또는 글로벌 셔터(global shutter) 방식으로 동작할 수 있다.

본 발명의 실시 예에 따른 이미지 센서는 하나의 프레임의 제1적분시간 동안 제1픽셀 신호를 생성하는 적어도 하나의 제1픽셀, 상기 프레임의 제2적분시간 동안 제2픽셀 신호를 생성하는 적어도 하나의 제2픽셀, 상기 제1픽셀 신호와 상기 제2픽셀 신호를 비교하여 비교 신호들을 생성하는 리드아웃(read-out) 회로를 포함할 수 있다.

실시 예에 따라, 상기 리드아웃 회로는, 램프 신호를 생성하는 램프 신호 생성기, 제1비교기, 제2비교기, 스위치 신호들에 응답하여, 상기 제2픽셀 신호와 상기 램프 신호 중에서 어느 하나와 상기 제1픽셀 신호를 상기 제1비교기로 전송하고, 상기 제1픽셀 신호와 상기 램프 신호 중에서 어느 하나와 상기 제2픽셀 신호를 상기 제2비교기로 전송하는 스위치 배열을 포함할 수 있다.

실시 예에 따라, 모드 선택 신호에 응답하여 클럭 조절 신호와 상기 스위치 신호들을 생성하는 모드 선택 회로, 상기 클럭 조절 신호에 응답하여 제1클럭 신호 또는 제2클럭 신호를 생성하는 클럭 신호 생성기, 및 각각이 상기 제1클럭 신호 또는 상기 제2클럭 신호에 응답하여 상기 비교 신호들 각각을 카운트하는 카운터들을 더 포함할 수 있다.

실시 예에 따라, 상기 제1클럭 신호는 상기 프레임 동안 1회의 클럭 사이클(clock cycle)을 가지며, 상기 제2클럭 신호는 상기 프레임 동안 복수회의 클럭 사이클을 가질 수 있다.

실시 예에 따라, 상기 리드아웃 회로는, 각각이 상기 제1픽셀 신호와 상기 제2픽셀 신호 각각에 오프셋 신호를 더하기 위한 가산 회로들을 더 포함할 수 있다.

실시 예에 따라, 상기 리드아웃 회로는, 제1비교기, 제2비교기, 및 스위치 신호들에 응답하여, 제3픽셀들 중에서 어느 하나로부터 출력된 제3픽셀 신호와 상기 제1픽셀 신호를 상기 제1비교기로 전송하고, 상기 제3픽셀들 중에서 다른 하나로부터 출력된 제4픽셀 신호와 상기 제2픽셀 신호를 상기 제2비교기로 전송하는 스위치 배열을 포함할 수 있다.

실시 예에 따라, 상기 리드아웃 회로는, 상기 제3픽셀 신호와 상기 제1픽셀 신호를 더하기 위한 제1가산 회로, 및 상기 제4픽셀 신호와 상기 제1픽셀 신호를 더하기 위한 제2가산 회로를 더 포함할 수 있다.

실시 예에 따라, 상기 스위치 신호들을 발생시키는 방향 선택 회로를 더 포함할 수 있다.

본 발명의 실시 예에 따른 SoC(system on chip)는 이미지 센서, 동작 모드를 선택하기 위한 모드 선택 신호를 상기 이미지 센서로 전송하는 CPU(central processing unit), 및 상기 이미지 센서로부터 출력된 이미지 데이터를 처리하는 ISP(image signal processor)를 포함하고, 상기 이미지 센서는, 하나의 프레임의 제1적분시간 동안 제1픽셀 신호를 생성하는 적어도 하나의 제1픽셀, 상기 프레임의 제2적분시간 동안 제2픽셀 신호를 생성하는 적어도 하나의 제2픽셀, 및 상기 모드 선택 신호에 응답하여, 상기 제1픽셀 신호와 상기 제2픽셀 신호를 비교하여 비교 신호들을 생성하는 리드아웃(read-out) 회로를 포함할 수 있다.

실시 예에 따라, 상기 모드 선택 신호에 응답하여 클럭 조절 신호와 스위치 신호들을 생성하는 모드 선택 회로, 상기 클럭 조절 신호에 응답하여 제1클럭 신호 또는 제2클럭 신호를 생성하는 클럭 신호 생성기, 및 각각이 상기 제1클럭 신호 또는 상기 제2클럭 신호에 응답하여 상기 비교 신호들 각각을 카운트하는 카운터들을 더 포함할 수 있다.

실시 예에 따라, 상기 리드아웃 회로는, 램프 신호를 생성하는 램프 신호 생성기, 제1비교기, 제2비교기, 및 상기 스위치 신호들에 응답하여, 상기 제2픽셀 신호와 상기 램프 신호 중에서 어느 하나와 상기 제1픽셀 신호를 상기 제1비교기로 전송하고, 상기 제1픽셀 신호와 상기 램프 신호 중에서 어느 하나와 상기 제2픽셀 신호를 상기 제2비교기로 전송하는 스위치 배열을 포함할 수 있다.

실시 예에 따라, 상기 이미지 센서는, 대상으로 광신호를 출력하기 위한 광원, 및 상기 대상에 반사된 상기 광신호만을 상기 적어도 하나의 제1픽셀 또는 상기 적어도 하나의 제2픽셀로 통과시키기 위한 필터를 더 포함하고, 상기 광신호의 세기 또는 상기 광신호의 변조 여부는 상기 모드 선택 신호에 기초하여 결정될 수 있다.

본 발명의 실시 예에 따른 이미지 처리 시스템은, 이미지 센서, 동작 모드를 선택하기 위한 모드 선택 신호를 상기 이미지 센서로 전송하는 CPU(central processing unit), 상기 이미지 센서로부터 출력된 이미지 데이터를 처리하는 ISP(image signal processor), 및 상기 ISP에서 처리된 이미지 데이터를 디스플레이하기 위한 디스플레이를 포함하고, 상기 이미지 센서는, 하나의 프레임의 제1적분시간 동안 제1픽셀 신호를 생성하는 적어도 하나의 제1픽셀, 상기 프레임의 제2적분시간 동안 제2픽셀 신호를 생성하는 적어도 하나의 제2픽셀, 및 상기 모드 선택 신호에 응답하여, 상기 제1픽셀 신호와 상기 제2픽셀 신호를 비교하여 비교 신호들을 생성하는 리드아웃(read-out) 회로를 포함할 수 있다.

본 발명의 실시 예에 따른 방법과 장치는 기존 이미지 센서의 구조를 활용하여 대상의 동작을 감지할 수 있는 효과가 있다.

본 발명의 실시 예에 따른 방법과 장치는 픽셀 내부에 증폭기와 비교기가 포함되지 않더라도 대상의 동작을 감지할 수 있으며, 이에 따라 픽셀 어레이의 레이아웃(layout)을 효율적으로 구현할 수 있는 효과가 있다.

본 발명의 실시 예에 따른 방법과 장치는 DVS(dynamic vision sensor)에 비해 더 작은 대역폭(bandwidth)으로 데이터를 처리함에 따라, 더 빠른 속도로 상기 데이터를 리드 아웃(read out) 할 수 있는 효과가 있다.

본 발명의 실시 예에 따른 방법과 장치는 동작 모드에 따라 전력 소모를 줄일 수 있는 효과가 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 이미지 처리 시스템의 블록도이다.
도 2는 도 1에 도시된 이미지 센서의 일 실시 예에 따른 블록도이다.
도 3a는 도 2에 도시된 단위 픽셀의 구조의 일 실시 예를 설명하기 위한 도면이다.
도 3b는 도 2에 도시된 단위 픽셀의 구조의 다른 실시 예를 설명하기 위한 도면이다.
도 4는 도 3a 또는 도 3b에 도시된 단위 픽셀로 공급되는 제어 신호들의 타이밍도이다.
도 5a 부터 도 5d는 도 3a 또는 도 3b에 도시된 단위 픽셀의 회로도를 나타낸다.
도 6은 도 2에 도시된 리드아웃(read-out) 회로의 일 실시 예에 따른 회로도이다.
도 7은 도 6에 도시된 비교 신호들의 레벨을 나타내는 도면이다.
도 8은 도 2에 도시된 리드아웃 회로의 다른 실시 예에 따른 회로도이다.
도 9는 도 8에 도시된 클럭 신호들의 일 실시 예를 설명하기 위한 도면이다.
도 10은 도 2에 도시된 단위 픽셀의 구조의 또 다른 실시 예를 설명하기 위한 도면이다.
도 11은 도 10에 도시된 단위 픽셀로 공급되는 제어 신호들의 일 실시 예에 따른 타이밍도이다.
도 12는 도 11에 도시된 제어신호들이 공급되는 경우의 도 2에 도시된 리드아웃 회로의 회로도이다.
도 13은 도 10에 도시된 단위 픽셀로 공급되는 제어 신호들의 다른 실시 예에 따른 타이밍도이다.
도 14는 도 13에 도시된 제어신호들이 공급되는 경우의 도 2에 도시된 리드아웃 회로의 회로도이다.
도 15는 도 11 또는 도 13에 도시된 제어신호들이 공급되는 경우의 도 2에 도시된 리드아웃 회로의 회로도이다.
도 16은 도 1에 도시된 이미지 센서의 다른 실시 예에 따른 블록도이다.
도 17은 도 16에 도시된 픽셀 어레이에서 비교 대상이 되는 픽셀들의 배치의 일 실시 예를 나타낸 도면이다.
도 18은 도 16에 도시된 픽셀 어레이에서 비교 대상이 되는 픽셀들의 배치의 다른 실시 예를 나타낸 도면이다.
도 19는 도 16에 도시된 픽셀 어레이에서 비교 대상이 되는 픽셀들의 배치의 또 다른 실시 예를 나타낸 도면이다.
도 20은 도 16에 도시된 픽셀 어레이에서 비교 대상이 되는 픽셀들의 배치의 또 다른 실시 예를 나타낸 도면이다.
도 21은 도 16에 도시된 픽셀 어레이에서 비교 대상이 되는 픽셀들의 배치의 또 다른 실시 예를 나타낸 도면이다.
도 22는 도 18 내지 도 21에 도시된 비교 대상이 되는 픽셀들 중의 어느 하나의 회로도이다.
도 23은 도 18 내지 도 21에 도시된 비교 대상이 되는 픽셀들 중의 다른 하나의 회로도이다.
도 24는 도 22와 도 23에 도시된 비교 대상이 되는 픽셀들 각각으로 공급되는 제어 신호들의 타이밍도이다.
도 25는 본 발명의 일 실시 예에 따른 이미지 센서의 동작 감지 방법의 흐름도이다.
도 26은 도 1에 도시된 이미지 센서를 포함하는 일 실시 예에 따른 이미지 처리 시스템의 블록도이다.
도 27은 도 1에 도시된 이미지 센서를 포함하는 일 실시 예에 따른 전자 시스템의 블록도이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수개의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.

도 1은 본 발명의 일 실시 예에 따른 이미지 처리 시스템의 블록도이다.

도 1을 참조하면, 이미지 처리 시스템(image processing system; 10)은 이미지 센서(image sensor; 100), 이미지 신호 프로세서(image signal processor(ISP); 200), 디스플레이 유닛(display unit; 205), CPU(central processing unit; 210), 및 주변 회로(peripheral circuit; 220)를 포함할 수 있다.

실시 예에 따라, 이미지 처리 시스템(10)은 시스템 온 칩(system on chip; SoC)으로 구현될 수 있다.

다른 실시 예에 따라, 이미지 센서(100), ISP(200), 및 CPU(210)는 시스템 온 칩으로 구현될 수 있다.

이미지 처리 시스템(10)은 대상(object)의 컬러(color) 정보를 획득할 수 있는 컬러 센서(color sensor)의 기능, 상기 대상의 깊이(depth) 정보를 획득할 수 있는 깊이 센서(depth sensor)의 기능, 및/또는 상기 대상의 동작을 감지하여 모션(motion) 정보를 획득할 수 있는 모션 센서(motion sensor)의 기능을 포함할 수 있다.

실시 예에 따라, 이미지 센서(100)가 깊이 센서 픽셀들을 포함하는 경우, 이미지 센서(100)는 CPU(210)로부터 전송된 모드 선택 신호(MSEL)에 따라, 상기 깊이 센서 픽셀들 각각으로부터 출력되는 픽셀 신호에 기초하여 대상의 깊이 정보(또는 깊이 이미지)에 대응되는 이미지 데이터(IDATA) 또는 대상의 모션 정보(또는 모션 이미지)에 대응되는 이미지 데이터(IDATA)를 ISP(200)로 전송할 수 있다.

예컨대, 이미지 센서(100)는 모드 선택 신호(MSEL)가 제1레벨, 예컨대 로우 레벨(low level)일 때 모션 정보(또는 모션 이미지)에 대응되는 이미지 데이터(IDATA)를 출력하고, 모드 선택 신호(MSEL)가 제2레벨, 예컨대 하이 레벨 (high level)일 때 깊이 정보(또는 깊이 이미지)에 대응되는 이미지 데이터(IDATA)를 출력할 수 있으나 이에 한정되는 것은 아니다.

다른 실시 예에 따라, 이미지 센서(100)가 컬러 센서 픽셀들을 포함하는 경우, 이미지 센서(100)는 CPU(210)로부터 전송된 모드 선택 신호(MSEL)에 따라, 상기 컬러 센서 픽셀들 각각으로부터 출력되는 픽셀 신호에 기초하여 대상의 컬러 정보를 포함하는 이미지 데이터(IDATA) 또는 대상의 모션 정보를 포함하는 이미지 데이터(IDATA)를 ISP(200)로 전송할 수 있다.

예컨대, 이미지 센서(100)는 모드 선택 신호(MSEL)가 제1레벨, 예컨대 로우 레벨일 때 모션 정보에 대응되는 이미지 데이터(IDATA)를 출력하고, 모드 선택 신호(MSEL)가 제2레벨, 예컨대 하이 레벨일 때 컬러 정보에 대응되는 이미지 데이터(IDATA)를 출력할 수 있으나 이에 한정되는 것은 아니다.

실시 예에 따라, 이미지 센서(100)는 별개의 칩으로 구현될 수 있다. 이미지 센서(100)는 CMOS 이미지 센서 칩으로 구현될 수 있다.

ISP(200)는 이미지 데이터(IDATA)를 수신하고, 수신된 이미지 데이터(IDATA)를 처리하여 처리된 이미지 데이터(IDATA')를 생성할 수 있다. 실시 예에 따라, ISP(200)는 이미지 데이터(IDATA)를 프레임 단위로 처리 또는 구성할 수 있다.

실시 예에 따라, ISP(200)는 모드 선택 신호(MSEL)에 따라, 컬러 정보를 포함하는 이미지 데이터(IDATA), 깊이 정보에 대응되는 이미지 데이터(IDATA) 또는 대상의 모션 정보에 대응되는 이미지 데이터(IDATA)를 서로 다른 방식으로 처리할 수 있다.

또한, ISP(200)는 이미지 데이터(IDATA)의 명암(light and shade), 대비 (contrast), 및/또는 채도(chroma) 등을 보정할 수 있다.

ISP(200)는 처리된 이미지 데이터(IDATA')를 디스플레이 유닛(205)으로 전송할 수 있다.

디스플레이 유닛(205)은 처리된 이미지 데이터(IDATA')를 디스플레이할 수 있는 디스플레이를 의미할 수 있다. 실시 예에 따라 디스플레이 유닛(205)은 LCD(Liquid Crystal Display), LED 디스플레이, OLED 디스플레이, AMOLED(Active Matrix Organic Light Emitting Diodes) 디스플레이, 또는 플렉시블 디스플레이(flexible display) 등으로 구현될 수 있다.

CPU(210)는 주변 회로(220)로부터 전송된 데이터를 해석하고 해석의 결과에 기초하여 모드 선택 신호(MSEL)를 생성하여 생성된 모드 선택 신호(MSEL)를 이미지 센서(100)와 ISP(200)로 전송할 수 있다.

주변 회로(220)는 시스템(10)의 상태 또는 다양한 입력들에 따라 발생한 데이터를 CPU(210)로 제공할 수 있다.

실시 예에 따라, 주변 회로(220)는 입력 인터페이스로 구현될 수 있다. 이 경우, 상기 입력 인터페이스의 기능을 수행하는 주변 회로(220)는 유저의 입력에 따라 발생한 데이터를 CPU(210)로 제공할 수 있다. 상기 입력 인터페이스는 버튼, 터치 스크린, 또는 마우스 등과 같은 입력 장치일 수 있다. CPU(210)는 상기 데이터에 기초하여 모드 선택 신호(MSEL)를 생성할 수 있다.

다른 실시 예에 따라, 주변 회로(220)는 전원 감시 모듈(power monitoring module)로 구현될 수 있다. 이 경우, 상기 전원 감시 모듈로 구현된 주변 회로(220)는 시스템(10)의 전원이 부족하다고 판단되면, 판단의 결과에 따라 생성된 데이터를 CPU(210)로 전달할 수 있다. CPU(210)는 상기 데이터에 기초하여 모드 선택 신호(MSEL)를 생성할 수 있다.

또 다른 실시 예에 따라, 주변 회로(220)는 애플리케이션 실행 모듈로 구현될 수 있다. 이 경우, 상기 애플리케이션 실행 모듈로 구현된 주변 회로(220)는 특정 애플리케이션의 실행을 감시하고, 감시의 결과에 따라 생성된 데이터를 CPU(210)로 전달할 수 있다. CPU(210)는 상기 데이터에 기초하여 모드 선택 신호(MSEL)를 생성할 수 있다. 상기 특정 애플리케이션은 카메라 구동 애플리케이션 또는 증강 현실 애플리케이션일 수 있으나 이에 한정되는 것은 아니다.

도 2는 도 1에 도시된 이미지 센서의 일 실시 예에 따른 블록도이다.

설명의 편의를 위해 대상(object;1)이 이미지 센서(100)와 함께 도시된다.

도 2를 참조하면, 이미지 센서(100)는 광원(light source;20), 적외선 통과 필터(IR pass filter;22), 픽셀 어레이(pixel array;24), 리드아웃 회로(readout circuit;28), 타이밍 컨트롤러(timing controller;30), 클럭 생성기(clock generator;32), 로우 디코더(row decoder;34), 및 광원 구동기(light source driver;36)을 포함할 수 있다.

이미지 센서(100)는 모드 선택 신호(MSEL)에 따라, TOF(time of flight) 원리를 이용하여 대상(1)의 깊이 정보(또는 깊이 이미지)에 대응되는 이미지 데이터(IDATA)를 얻거나 대상(1)의 모션 정보(또는 모션 이미지)에 대응되는 이미지 데이터(IDATA)를 얻을 수 있다.

실시 예에 따라, 이미지 센서(100)는 모드 선택 신호(MSEL)와 무관하게 대상(1)의 모션 정보(또는 모션 이미지)에 대응되는 이미지 데이터(IDATA)를 얻을 수 있다.

실시 예에 따라, 이미지 센서(100)는 롤링 셔터(rolling shutter) 방식 또는 글로벌 셔터(global shutter) 방식으로 동작할 수 있다.

광원(20)은 광원 구동기(36)의 제어 신호(MLS)에 따라 대상(1)으로 변조된 광신호, 예컨대 적외선을 방사할 수 있다.

실시 예에 따라, 광원(20)은 상기 변조된 광신호보다 약한 세기의 변조되지 않은 광신호, 예컨대 적외선을 대상(1)으로 방사할 수 있다. 즉, 모드 선택 신호(MSEL)에 따라 동작하는 타이밍 컨트롤러(30)의 제어에 따라, 광원(20)에서 출력되는 광신호의 세기 또는 상기 광신호의 변조 여부가 결정될 수 있다.

적외선 통과 필터(22)는 광원(20)으로부터 방사되어 대상(1)으로부터 반사된 광신호만을 픽셀 어레이(24)로 통과시킬 수 있다.

픽셀 어레이(24)는 복수의 단위 픽셀들(26)을 포함할 수 있다. 복수의 단위 픽셀들(26) 각각은 도 3a 내지 도 5d를 참조하여 상세히 설명된다.

실시 예에 따라, 복수의 단위 픽셀들(26) 각각은 TOF 센서 픽셀로 구현될 수 있다.

리드아웃 회로(28)는 픽셀 어레이(24)로부터 출력된 픽셀 신호들에 기초하여 이미지 데이터(IDATA)를 생성할 수 있다.

타이밍 컨트롤러(30)는 CPU(210)로부터 전송된 모드 선택 신호(MSEL)에 기초하여, 이미지 센서(100)의 구성들(리드아웃 회로(28), 클럭 생성기(32), 로우 디코더(34), 및/또는 광원 구동기(36))을 제어할 수 있다.

클럭 생성기(32)는 타이밍 컨트롤러(30)의 제어에 따라 디모듈레이션 클럭 신호들(demodulation clock signals)을 생성하고, 생성된 디모듈레이션 클럭 신호들을 픽셀 어레이(24)로 전송할 수 있다. 상기 디모듈레이션 클럭 신호들은 도 3a 내지 도 5를 참조하여 상세히 설명된다.

로우 디코더(34)는 타이밍 컨트롤러(30)로부터 출력된 다수의 로우 제어 신호들, 예컨대 로우 어드레스 신호들을 디코딩(decoding)하고 디코딩 결과에 따라 픽셀 어레이(24)에 포함된 특정 로우 라인를 구동시킬 수 있다. 로우 디코더(34)는 로우 라인을 구동시키기 위한 로우 드라이버(row driver)을 포함하는 개념을 의미할 수 있다.

광원 구동기(36)는 타이밍 컨트롤러(30)의 제어에 따라 광원(20)을 구동하기 위한 제어 신호(MLS)를 생성할 수 있다.

도 3a는 도 2에 도시된 단위 픽셀의 구조의 일 실시 예를 설명하기 위한 도면이다.

도 2와 도 3a를 참조하면, 각 단위 픽셀(26)은 2-탭(tap) 구조를 가질 수 있다. 각 단위 픽셀(26)은 제1픽셀(26-1)과 제2픽셀(26-2)을 포함한다. 픽셀들(26-1과 26-2) 각각은 광전 변환 소자(26-3과 26-4)를 포함한다.

제1픽셀(26-1)은 제1픽셀(26-1)에 포함된 회로를 제어하기 위한 리셋 신호(RS)와 제1광전 변환 소자(26-3)를 게이팅하기 위한 제1디모듈레이션 클럭 신호(CLKA)를 수신할 수 있다.

제1픽셀(26-1)은 리셋 신호(RS)와 제1디모듈레이션 클럭 신호(CLKA)에 따라 제1픽셀 신호(PIXA)를 출력할 수 있다.

제2픽셀(26-2)은 제2픽셀(26-2)에 포함된 회로를 제어하기 위한 리셋 신호(RS)와 광전 변환 소자(26-4)를 게이팅하기 위한 제2디모듈레이션 클럭 신호(CLKB)를 수신할 수 있다.

제2픽셀(26-2)은 리셋 신호(RS)와 제2디모듈레이션 클럭 신호(CLKB)에 따라 제2픽셀 신호(PIXB)를 출력할 수 있다.

각 단위 픽셀(26)에 포함된 제1픽셀(26-1)과 제2픽셀(26-2)는 서로 로우 방향(row direction)으로 인접할 수 있다. 이 경우, 각 단위 픽셀(26)은 대상(1)의 수직 방향의 경계(vertical edge)나 수평 방향의 움직임(horizontal movement)을 세밀하게 감지할 수 있다.

도 3b는 도 2에 도시된 단위 픽셀의 구조의 다른 실시 예를 설명하기 위한 도면이다.

도 2와 도 3b를 참조하면, 각 단위 픽셀(26)에 포함된 제1픽셀(26-1)과 제2픽셀(26-2)는 서로 컬럼 방향(column direction)으로 인접할 수 있다. 이 경우, 각 단위 픽셀(26)은 대상(1)의 수평 방향의 경계나 수직 방향의 움직임을 세밀하게 감지할 수 있다.

도 4는 도 3a 또는 도 3b에 도시된 단위 픽셀로 공급되는 제어 신호들의 타이밍도이다. 도 5a 부터 도 5d는 도 3a 또는 도 3b에 도시된 단위 픽셀의 회로도를 나타낸다.

도 4 내지 도 5d를 참조하면, 리셋 신호(RS)는 제1픽셀(26-1A 내지 26-1D)과 제2픽셀(26-2A 내지 26-2D) 각각에 포함된 리셋 트랜지스터(RX)를 제어하기 위한 신호를 의미할 수 있다.

리셋 신호(RS)는 제1시점(T1)에서 활성화되고 제2시점(T2)에서 비활성화되며, 제4시점(T4)에서 다시 활성화된다.

이 경우, 제1시점(T1)부터 제4시점(T4)까지가 한 프레임(frame)에 해당하며, 한 프레임 동안의 시간이 프레임 시간(Tframe)이다. 또한 제2시점(T2)부터 제4시점(T4)까지가 각 단위 픽셀(26)에 포함된 픽셀들(26-1과 26-2)이 광전 변환을 수행하는 적분 시간(Tint)이다.

제1픽셀(26-1)로 공급되는 제1디모듈레이션 클럭 신호(CLKA)는 리셋 신호(RS)가 비활성화되는 제2시점(T2)에 활성화되며, 제2시점(T2)과 제4시점(T4)의 중간 시점인 제3시점(T3)에 비활성화된다. 즉, 제1픽셀(26-1)이 활성화되는 제1적분시간(Tint1)은 적분 시간(Tint)의 전반(first half) 구간에 해당한다.

제2픽셀(26-2)로 공급되는 제2디모듈레이션 클럭 신호(CLKB)는 제1디모듈레이션 클럭 신호(CLKA)가 비활성화되는 제3시점(T3)에 활성화되며 제4시점(T4)에 비활성화된다. 즉, 제2픽셀(26-2)이 활성화되는 제2적분시간(Tint2)은 적분 시간(Tint)의 후반(second half) 구간에 해당한다.

제1적분시간(Tint1)과 제2적분시간(Tint2)는 하나의 프레임 안에 포함된다.

도 5a 내지 도 5d를 참조하면, 리셋 트랜지스터(RX)는 리셋 신호(RS)에 따라 광전 변환 소자들(26-3과 26-4) 각각으로부터 생성된 전하를 리셋할 수 있다.

광전 변환 소자들(26-3과 26-4) 각각은 포토 게이트로 구현될 수 있으며, 상기 포토 게이트는 디모듈레이션 클럭 신호(CLKA 또는 CLKB)에 따라 게이팅 될 수 있다.

실시 예에 따라, 제1픽셀(26-1)과 제2픽셀(26-2) 각각은 도 5a에 도시된 4-트랜지스터 구조의 픽셀(26-1A 또는 26-2A), 도 5b에 도시된 3-트랜지스터 구조의 픽셀(26-1B 또는 26-2B), 도 5c와 도 5d에 도시된 5-트랜지스터 구조의 픽셀(26-1C, 26-2C, 26-1D, 또는 26-2D)로 구현될 수 있다.

제1픽셀(26-1A 내지 26-1D)은 리셋 신호(RS)와 제1디모듈레이션 클럭 신호(CLKA)에 따라 제1픽셀 신호(PIXA)를 출력하여 리드아웃 회로(28)로 전송할 수 있다.

제2픽셀(26-2A 내지 26-2D)은 리셋 신호(RS)와 제2디모듈레이션 클럭 신호(CLKB)에 따라 제2픽셀 신호(PIXB)를 출력하여 리드아웃 회로(28)로 전송할 수 있다.

도 6은 도 2에 도시된 리드아웃(read-out) 회로의 일 실시 예에 따른 회로도이다. 도 7은 도 6에 도시된 비교 신호들의 레벨을 나타내는 도면이다.

도 2, 도 6, 및 도 7을 참조하면, 리드아웃 회로(28)는 가산 회로들(34-1과 34-2), 비교기들(comparators;42와 44), 카운터들(counters;46과 48), 메모리들(memorys;50과 52), 및 감지 증폭기(sense amplifier;56)를 포함할 수 있다.

가산 회로(34-1)는 제1픽셀(26-1)로부터 출력된 제1픽셀 신호(PIXA)와 오프셋 신호(offset signal; Voffset)를 더하여 비교기(42)의 반전 단자로 공급할 수 있다.

비교기(42)는 가산 회로(34-1)의 출력과 제2픽셀 신호(PIXB)를 비교하고 비교 결과에 따라 비교 신호(SCOMP1)를 출력할 수 있다.

가산 회로(34-2)는 제2픽셀(26-2)로부터 출력된 제2픽셀 신호(PIXB)와 오프셋 신호(Voffset)를 더하여 비교기(44)의 반전 단자로 공급할 수 있다.

비교기(44)는 가산 회로(34-2)의 출력과 제2픽셀 신호(PIXB)를 비교하고 비교 결과에 따라 비교 신호(SCOMP2)를 출력할 수 있다.

도 7을 참조하면, 제1픽셀 신호(PIXA)와 제2픽셀 신호(PIXB)의 차이(PIXA-PIXB)가 음의 오프셋 신호(-Voffset) 보다 작은 경우(CASE 1), 비교 신호(SCOMP1)는 제2레벨, 예컨대 하이 레벨(또는 '1')이고 비교 신호(SCOMP2)는 제1레벨, 예컨대 로우 레벨(또는 '0')일 수 있다.

제1픽셀 신호(PIXA)와 제2픽셀 신호(PIXB)의 차이(PIXA-PIXB)가 음의 오프셋 신호(-Voffset)와 같거나 크고 양의 오프셋 신호(+Voffset)보다 작은 경우(CASE 2), 비교 신호(SCOMP1)와 비교 신호(SCOMP2) 각각은 제1레벨일 수 있다.

제1픽셀 신호(PIXA)와 제2픽셀 신호(PIXB)의 차이(PIXA-PIXB)가 양의 오프셋 신호(+Voffset)와 같거나 큰 경우(CASE 3), 비교 신호(SCOMP1)는 제1레벨이고 비교 신호(SCOMP2)는 제2레벨일 수 있다.

즉, 도 4, 도 6, 및 도 7을 참조하면 비교기들(42와 44)은 하나의 프레임의 제1적분시간(Tint1) 동안 제1픽셀(26-1)을 이용하여 출력된 제1픽셀 신호(PIXA)와 상기 프레임의 제2적분시간(Tint2) 동안 제2픽셀(26-2)을 이용하여 출력된 제2픽셀 신호(PIXB)를 서로 비교한다.

비교기들(42와 44) 각각은 비교 결과에 따라 제1픽셀 신호(PIXA)가 제2픽셀 신호(PIXB) 보다 작은 경우(CASE 1)에는 '1' 값을 가지는 비교 신호(SCOMP1)와 '0' 값을 가지는 비교 신호(SCOMP2)를 출력하고, 제1픽셀 신호(PIXA)와 제2픽셀 신호(PIXB)가 오차 범위(예컨대, Voffset) 내에서 동일한 경우(CASE 2)에는 '0' 값을 가지는 비교 신호(SCOMP1)와 '0' 값을 가지는 비교 신호(SCOMP2)를 출력하고, 제1픽셀 신호(PIXA)가 제2픽셀 신호(PIXB) 보다 큰 경우(CASE 3), '0' 값을 가지는 비교 신호(SCOMP1)와 '1' 값을 가지는 비교 신호(SCOMP2)를 출력할 수 있다.

제1케이스(CASE 1)는 단위 픽셀(26)에 감지된 광량이 시간에 따라 증가한 경우이고, 제2케이스(CASE 2)는 단위 픽셀(26)에 감지된 광량이 시간에 따른 변화가 없는 경우이며, 제3케이스(CASE 3)는 단위 픽셀(26)에 감지된 광량이 시간에 따라 감소한 경우이다.

리드아웃 회로(28)는 각 케이스(CASE 1 내지 CASE 3)에서의 비교 신호들(SCOMP1 및 SCOMP2)의 레벨에 따라 단위 픽셀(26)에 감지된 광량이 시간에 따라 변했는지 여부, 즉 대상의 모션 정보(또는 모션 이미지)에 대응되는 이미지 데이터(IDATA)를 출력할 수 있다.

카운터들(46과 48) 각각은 클럭 신호(clock signal; CLK1)에 응답하여 비교 신호들(SCOMP1과 SCOMP2) 각각의 레벨 천이 시간을 카운트할 수 있다. 실시 예에 따라, 클럭 신호(CLK1)는 하나의 프레임 동안 1회의 클럭 사이클(clock cycle)을 가질 수 있다. 이 경우, 카운터들(46과 48) 각각은 입력된 비교 신호들(SCOMP1과 SCOMP2) 각각을 그대로 출력할 수 있다. 클럭 신호(CLK1)는 도 8과 도 9를 참조하여 상세히 설명된다.

실시 예에 따라 카운터들(46과 48) 각각은 업/다운 카운터(up/down counter) 또는 비트-와이즈 카운터(bit-wise inversion counter) 등으로 구현될 수 있으며, 이에 한정되지 않는다.

메모리들(50과 52)은 카운터들(46과 48)로부터 출력된 신호들을 임시 저장하였다가 감지 증폭기(56)로 출력할 수 있다.

감지 증폭기(56)는 메모리들(50과 52)로부터 출력된 신호들을 감지 및 증폭하여 이미지 데이터(IDATA)로서 ISP(200)로 전송할 수 있다.

각 비교기(42 또는 44)로부터 각 카운터(46 또는 48)로 연결되는 데이터 라인, 각 카운터(46 또는 48)로부터 각 메모리(50 또는 52)로 연결되는 데이터 라인, 및 각 메모리(50 또는 52)로부터 감지 증폭기(56)로 연결되는 데이터 라인 각각은 1비트의 데이터만을 전송할 수 있도록 구현될 수 있다. 이에 따라, 리드아웃 회로(28) 내에서 전송되는 데이터의 용량이 줄어들기 때문에 데이터 처리 속도가 향상될 수 있다.

도 8은 도 2에 도시된 리드아웃 회로의 다른 실시 예에 따른 회로도이다. 도 9는 도 8에 도시된 클럭 신호들의 일 실시 예를 설명하기 위한 도면이다.

설명의 편의를 위하여 타이밍 컨트롤러(30)가 리드아웃 회로(28)와 함께 도시된다.

도 2, 도 6, 도 8, 및 도 9를 참조하면, 타이밍 컨트롤러(30)는 모드 선택 회로(mode selection circuit;64)와 클럭 신호 생성기(clock signal generator;66)를 포함할 수 있다. 실시 예에 따라, 모드 선택 회로(64)와 클럭 신호 생성기(66) 중에서 적어도 하나는 타이밍 컨트롤러(30)의 외부에 구현될 수 있으나, 모드 선택 회로(64)와 클럭 신호 생성기(66)의 배치에 의해 본 발명의 범위가 제한 해석되어서는 안 된다.

모드 선택 회로(64)는 CPU(210)로부터 전송된 모드 선택 신호(MSEL)에 기초하여 복수의 스위칭 신호들(SE1, /SE1, SE2, 및 /SE2)을 생성할 수 있다.

모드 선택 회로(64)는 모드 선택 신호(MSEL)에 응답하여 클럭 조절 신호(CS)를 클럭 신호 생성기(66)로 전송할 수 있다.

클럭 신호 생성기(66)는 클럭 조절 신호(CS)에 따라, 제1클럭 신호(CLK1) 또는 제2클럭 신호(CLK2)를 생성할 수 있다. 예컨대, 클럭 신호 생성기(66)는 모드 선택 신호(MSEL)의 레벨이 제1레벨, 예컨대 하이 레벨(또는 '1')인 경우에 제1클럭 신호(CLK1)를 생성하고, 모드 선택 신호(MSEL)의 레벨이 제2레벨, 예컨대 로우 레벨(또는 '0')인 경우에 제2클럭 신호(CLK2)를 생성할 수 있다.

도 9를 참조하면, 제1클럭 신호(CLK1)는 하나의 프레임의 프레임 시간(Tframe) 동안 1회의 클럭 사이클(clock cycle)을 가지며, 제2클럭 신호(CLK2)는 프레임 시간(Tframe) 동안 복수회의 클럭 사이클을 가질 수 있다.

실시 예에 따라, 클럭 신호 생성기(66)는, 이미지 센서(도 2의 100)가 대상의 모션 정보를 획득할 수 있는 모션 센서로써 동작하는 경우에는 모드 선택 회로(64)의 제어에 따라 제1클럭 신호(CLK1)를 생성하고, 이미지 센서(도 2의 100)가 대상의 깊이 정보를 획득할 수 있는 깊이 센서로써 동작하는 경우에는 모드 선택 회로(64)의 제어에 따라 제2클럭 신호(CLK2)를 생성할 수 있다.

도 8의 리드아웃 회로(28)는 도 6의 리드아웃 회로(28)에 비해 램프 신호 생성기(ramp signal generator;60)와 스위치 배열(switch array;62)를 더 포함할 수 있다.

램프 신호 생성기(60)는 램프 신호(SRAMP)를 출력할 수 있다. 실시 예에 따라 램프 신호 생성기(60)는 리드아웃 회로(28)의 외부에 구현될 수 있으며, 본 발명의 범위가 램프 신호 생성기(60)의 배치에 의해 제한 해석 되어서는 안 된다.

스위치 배열(62)은 모드 선택 회로(64)로부터 전송된 스위치 신호들(SE1, /SE1, SE2, 및 /SE2)에 응답하여, 램프 신호(SRAMP)와 제2픽셀 신호(PIXB) 중에서 어느 하나와 제1픽셀 신호(PIXA)를 비교기(42)로 전송하고, 램프 신호(SRAMP)와 제1픽셀 신호(PIXA) 중에서 어느 하나와 제2픽셀 신호(PIXB)를 비교기(44)로 전송할 수 있다.

스위치 신호(SE1)와 스위치 신호(/SE1)는 서로 상반되는 레벨을 갖는 신호이며, 스위치 신호(SE2)와 스위치 신호(/SE2)는 서로 상반되는 레벨을 갖는 신호이다.

실시 예에 따라, 스위치 배열(62)은, 이미지 센서(도 2의 100)가 대상의 깊이 정보를 획득할 수 있는 깊이 센서로써 동작하는 경우에 스위치(SW1)는 스위칭 신호(SE1)에 응답하여 온(on)되고, 스위치(SW2)는 스위칭 신호(/SE1)에 응답하여 오프(off)되고, 스위치(SW3)는 스위칭 신호(SE2)에 응답하여 온되고, 스위치(SW4)는 스위칭 신호(/SE2)에 응답하여 오프된다.

이 경우, 카운터들(46과 48) 각각은 제2클럭 신호(CLK2)에 응답하여 비교기들(42와 44) 각각의 출력을 카운트할 수 있다.

다른 실시 예에 따라, 스위치 배열(62)은, 이미지 센서(도 2의 100)가 대상의 모션 정보를 획득할 수 있는 모션 센서로써 동작하는 경우에 스위치(SW1)는 스위칭 신호(SE1)에 응답하여 오프되고, 스위치(SW2)는 스위칭 신호(/SE1)에 응답하여 온되고, 스위치(SW3)는 스위칭 신호(SE2)에 응답하여 오프되고, 스위치(SW4)는 스위칭 신호(/SE2)에 응답하여 온된다.

이 경우, 카운터들(46과 48) 각각은 제1클럭 신호(CLK1)에 응답하여 비교기들(42와 44) 각각의 출력을 카운트할 수 있다.

도 10은 도 2에 도시된 단위 픽셀의 구조의 또 다른 실시 예를 설명하기 위한 도면이다.

도 2와 도 10을 참조하면, 도 2에 도시된 각 단위 픽셀(26)의 다른 실시 예에 따른 단위 픽셀(26')은 4-탭(tap) 구조를 가질 수 있다. 단위 픽셀(26')은 제1픽셀(26'-1), 제2픽셀(26'-2), 제3픽셀(26'-3), 및 제4픽셀(26'-4)을 포함한다. 픽셀들(26'-1 내지 26'-4) 각각은 광전 변환 소자(26'-5 내지 26'-8) 각각을 포함한다.

리셋 신호(RS')는 각 픽셀(26'-1 내지 26'-4)에 포함된 회로를 제어하기 위한 신호를 의미할 수 있다. 각 광전 변환 소자(26'-5 내지 26'-8)는 각 디모듈레이션 클럭 신호(CLKA' 내지 CLKD')에 의해 게이팅될 수 있다.

각 픽셀(26'-1 내지 26'-4)은 리셋 신호(RS')와 각 디모듈레이션 클럭 신호(CLKA' 내지 CLKD')에 응답하여 각 픽셀 신호(PIXA' 내지 PIXD')를 출력할 수 있다.

각 픽셀(26'-1 내지 26'-4)의 구조 및 동작은 도 3a 또는 도 3b에 도시된 각 픽셀(26-1 또는 26-2)의 구조 및 동작과 실질적으로 동일하다.

도 11은 도 10에 도시된 단위 픽셀로 공급되는 제어 신호들의 일 실시 예에 따른 타이밍도이다.

도 10과 도 11을 참조하면, 리셋 신호(RS')는 각 픽셀(26'-1 내지 26'4)에 포함된 리셋 트랜지스터를 제어하기 위한 신호를 의미할 수 있다.

리셋 신호(RS')는 제1시점(T1)에서 활성화되고 제2시점(T2)에서 비활성화되며, 제4시점(T4)에서 다시 활성화된다.

이 경우, 제1시점(T1)부터 제4시점(T4)까지가 한 프레임(frame)에 해당하며, 한 프레임 동안의 시간이 프레임 시간(Tframe)이다. 또한 제2시점(T2)부터 제4시점(T4)까지가 각 단위 픽셀(26)에 포함된 픽셀들(26'-1 내지 26'-4)이 광전 변환을 수행하는 적분 시간(Tint)이다.

제1픽셀(26'-1)로 공급되는 제1디모듈레이션 클럭 신호(CLKA')와 제2픽셀(26'-2)로 공급되는 제2디모듈레이션 클럭 신호(CLKB')는 리셋 신호(RS)가 비활성화되는 제2시점(T2)에 활성화되며, 제2시점(T2)과 제4시점(T4)의 중간 시점인 제3시점(T3)에 비활성화된다. 즉, 제1픽셀(26'-1)과 제2픽셀(26'-2)이 활성화되는 제1적분시간(Tint1)은 적분 시간(Tint)의 전반(first half) 구간에 해당한다.

제3픽셀(26'-3)로 공급되는 제3디모듈레이션 클럭 신호(CLKC')와 제4픽셀(26'-4)로 공급되는 제4디모듈레이션 클럭 신호(CLKD')는 제3시점(T3)에 활성화되어 제4시점(T4)에 비활성화된다. 즉, 제3픽셀(26'-3)과 제4픽셀(26'-4)이 활성화되는 제2적분시간(Tint2)은 적분 시간(Tint)의 후반(second half) 구간에 해당한다.

도 12는 도 11에 도시된 제어신호들이 공급되는 경우의 도 2에 도시된 리드아웃 회로의 회로도이다.

도 6, 도 10 내지 도 12를 참조하면, 도 2에 도시된 리드아웃 회로(28)의 일 실시 예에 따른 리드아웃 회로(28')는 가산 회로들(34-3 내지 34-6), 비교기들(42와 44), 카운터들(46과 48), 메모리들(50과 52), 및 감지 증폭기(56)를 포함할 수 있다.

가산 회로(34-3)는 제1픽셀(26'-1)로부터 출력된 제1픽셀 신호(PIXA')와 제2픽셀(26'-2)로부터 출력된 제2픽셀 신호(PIXB')를 더하여 제1합산 신호(PIXAB)를 출력한다.

가산 회로(34-4)는 제3픽셀(26'-3)로부터 출력된 제3픽셀 신호(PIXC')와 제4픽셀(26'-4)로부터 출력된 제4픽셀 신호(PIXD')를 더하여 제2합산 신호(PIXCD)를 출력한다.

가산 회로(34-5)는 제1합산 신호(PIXAB)에 오프셋 신호(Voffset)을 더하여 비교기(42)의 비반전 단자로 전송하고, 가산 회로(34-6)은 제2합산 신호(PIXCD)에 오프셋 신호(Voffset)을 더하여 비교기(44)의 비반전 단자로 전송한다.

즉, 리드아웃 회로(28')는 제1픽셀(26'-1)로부터 출력된 제1픽셀 신호(PIXA')와 제2픽셀(26'-2)로부터 출력된 제2픽셀 신호(PIXB')의 합에 상응하는 제1합산 신호(PIXAB)와 제3픽셀(26'-3)로부터 출력된 제3픽셀 신호(PIXC')와 제4픽셀(26'-4)로부터 출력된 제4픽셀 신호(PIXD')의 합에 상응하는 제2합산 신호(PIXCD)의 비교 결과에 따라, 단위 픽셀(26')에 감지된 광량이 시간에 따라 변했는지 여부, 즉 대상의 모션 정보(또는 모션 이미지)에 대응되는 이미지 데이터(IDATA)를 출력할 수 있다.

이 경우, 각 단위 픽셀(26')은 대상(도 2의 1)의 수평 방향의 경계나 수직 방향의 움직임을 세밀하게 감지할 수 있다.

리드아웃 회로(28')가 제1픽셀(26'-1)로부터 출력된 제1픽셀 신호(PIXA')와 제2픽셀(26'-2)로부터 출력된 제2픽셀 신호(PIXB')를 더하여 출력하는 가산 회로(34-3)와 제3픽셀(26'-3)로부터 출력된 제3픽셀 신호(PIXC')와 제4픽셀(26'-4)로부터 출력된 제4픽셀 신호(PIXD')를 더하여 출력하는 가산 회로(34-4)를 더 포함하는 점을 제외하고는 도 6의 리드아웃 회로(28)와 실질적으로 동일하다.

도 13은 도 10에 도시된 단위 픽셀로 공급되는 제어 신호들의 다른 실시 예에 따른 타이밍도이다. 도 14는 도 13에 도시된 제어신호들이 공급되는 경우의 도 2에 도시된 리드아웃 회로의 회로도이다.

도 10 내지 도 14를 참조하면, 제1적분 시간(Tint1) 동안 제1디모듈레이션 클럭 신호(CLKA')과 제3디모듈레이션 클럭 신호(CLKC')가 활성화되고, 제2적분 시간(Tint2) 동안 제2디모듈레이션 클럭 신호(CLKB')과 제4디모듈레이션 클럭 신호(CLKD')가 활성화된다.

이 경우, 도 2에 도시된 리드아웃 회로(28)의 일 실시 예에 따른 리드아웃 회로(28')에 포함된 가산 회로(34-3)는 제1픽셀(26'-1)로부터 출력된 제1픽셀 신호(PIXA')와 제3픽셀(26'-3)로부터 출력된 제3픽셀 신호(PIXC')를 더하여 제1합산 신호(PIXAC)를 출력한다.

가산 회로(34-4)는 제2픽셀(26'-2)로부터 출력된 제2픽셀 신호(PIXB')와 제4픽셀(26'-4)로부터 출력된 제4픽셀 신호(PIXD')를 더하여 제2합산 신호(PIXBD)를 출력한다.

가산 회로(34-5)는 제1합산 신호(PIXAC)에 오프셋 신호(Voffset)을 더하여 비교기(42)의 비반전 단자로 전송하고, 가산 회로(34-6)은 제2합산 신호(PIXBD)에 오프셋 신호(Voffset)을 더하여 비교기(44)의 비반전 단자로 전송한다.

즉, 리드아웃 회로(28')는 제1픽셀(26'-1)로부터 출력된 제1픽셀 신호(PIXA')와 제3픽셀(26'-3)로부터 출력된 제3픽셀 신호(PIXC')의 합에 상응하는 제1합산 신호(PIXAC)와 제2픽셀(26'-2)로부터 출력된 제2픽셀 신호(PIXB')와 제4픽셀(26'-4)로부터 출력된 제4픽셀 신호(PIXD')의 합에 상응하는 제2합산 신호(PIXBD)의 비교 결과에 따라, 단위 픽셀(26')에 감지된 광량이 시간에 따라 변했는지 여부, 즉 대상의 모션 정보(또는 모션 이미지)에 대응되는 이미지 데이터(IDATA)를 출력할 수 있다.

이 경우, 각 단위 픽셀(26')은 대상(도 2의 1)의 수직 방향의 경계나 수평 방향의 움직임을 세밀하게 감지할 수 있다.

도 15는 도 11 또는 도 13에 도시된 제어신호들이 공급되는 경우의 도 2에 도시된 리드아웃 회로의 회로도이다.

설명의 편의를 위하여 타이밍 컨트롤러(30)가 리드아웃 회로(28')와 함께 도시된다.

도 10 내지 도 15를 참조하면, 타이밍 컨트롤러(30)는 클럭 신호 생성기(66)와 방향 선택 회로(direction selecting circuit;68)를 포함할 수 있다.

클럭 신호 생성기(66)는 카운터들(46과 48) 각각으로 공급되는 클럭 신호(CLK1)을 생성할 수 있다.

방향 선택 회로(68)는 스위치 배열(70)에 포함된 복수의 스위치들(SW5 내지 SW8)을 스위칭하기 위한 스위칭 신호들(SE3, /SE3, SE4, 및 /SE4)을 출력할 수 있다. 실시 예에 따라, 방향 선택 회로(68)는 CPU(도 1의 210)에 의해 제어될 수 있다.

스위치 신호(SE3)와 스위치 신호(/SE3)는 서로 상보적인 신호이며, 스위치 신호(SE4)와 스위치 신호(/SE4)는 서로 상보적인 신호이다.

스위치 배열(70)은 복수의 스위치들(SW5 내지 SW8)을 포함할 수 있다.

실시 예에 따라, 스위치(SW5)는 스위칭 신호(SE3)에 응답하여 오프 되고, 스위치(SW6)는 스위칭 신호(/SE3)에 응답하여 온 되고, 스위치(SW7)는 스위칭 신호(SE4)에 응답하여 오프 되고, 스위치(SW8)는 스위칭 신호(/SE4)에 응답하여 온 될 수 있다. 이 경우 도 1의 리드아웃 회로(28')는 도 12의 리드아웃 회로(28')와 실질적으로 동일하게 동작할 수 있다.

다른 실시 예에 따라, 스위치(SW5)는 스위칭 신호(SE3)에 응답하여 온 되고, 스위치(SW6)는 스위칭 신호(/SE3)에 응답하여 오프 되고, 스위치(SW7)는 스위칭 신호(SE4)에 응답하여 온 되고, 스위치(SW8)는 스위칭 신호(/SE4)에 응답하여 오프 될 수 있다. 이 경우 도 15의 리드아웃 회로(28')는 도 14의 리드아웃 회로(28')와 실질적으로 동일하게 동작할 수 있다.

도 16은 도 1에 도시된 이미지 센서의 다른 실시 예에 따른 블록도이다.

설명의 편의를 위해 대상(1)이 이미지 센서(100)와 함께 도시된다.

도 1, 도 2, 및 도 16을 참조하면, 도 1에 도시된 이미지 센서(100)의 다른 실시 예에 따른 이미지 센서(100')는 픽셀 어레이(24), 리드아웃 회로(28), 타이밍 컨트롤러(30), 및 로우 디코더(34)를 포함할 수 있다.

픽셀 어레이(24)는 복수의 단위 픽셀들(26'')을 포함할 수 있으며, 실시 예에 따라, 각 단위 픽셀(26'')은 이미지 센서 픽셀, 예컨대 컬러 픽셀(color pixel)로 구현될 수 있다.

이미지 센서(100)는 모드 선택 신호(MSEL)에 따라 대상(1)의 컬러 정보(또는 컬러 이미지)에 대응되는 이미지 데이터(IDATA) 또는 대상(1)의 모션 정보(또는 모션 이미지)에 대응되는 이미지 데이터(IDATA)를 얻을 수 있다.

도 17은 도 16에 도시된 픽셀 어레이에서 비교 대상이 되는 픽셀들의 배치의 일 실시 예를 나타낸 도면이다. 도 18은 도 16에 도시된 픽셀 어레이에서 비교 대상이 되는 픽셀들의 배치의 다른 실시 예를 나타낸 도면이다. 도 19는 도 16에 도시된 픽셀 어레이에서 비교 대상이 되는 픽셀들의 배치의 또 다른 실시 예를 나타낸 도면이다.

설명의 편의를 위하여 픽셀 어레이(24)의 일부(24-1A 내지 24-1C)를 도시하였다. 도 16 내지 도 19를 참조하면, 비교 대상이 되는 제1픽셀(26''-1)과 제2픽셀(26''-2)은 서로 같은 컬러(예컨대, 레드(red), 그린(green), 또는 블루(blue) 등)를 가지는 컬러 픽셀이고, 서로 인접한 단위 픽셀들 각각에 포함될 수 있다.

도 17에 도시된 제1픽셀(26''-1)과 제2픽셀(26''-2)은 로우 방향으로 인접한 단위 픽셀들 각각에 포함된다.

도 18에 도시된 제1픽셀(26''-1)과 제2픽셀(26''-2)은 컬럼 방향으로 인접한 단위 픽셀들 각각에 포함된다.

도 19에 도시된 제1픽셀(26''-1)과 제2픽셀(26''-2)은 대각선 방향(diagonal direction)으로 인접한 단위 픽셀들 각각에 포함된다.

도 20은 도 16에 도시된 픽셀 어레이에서 비교 대상이 되는 픽셀들의 배치의 또 다른 실시 예를 나타낸 도면이다. 도 21은 도 16에 도시된 픽셀 어레이에서 비교 대상이 되는 픽셀들의 배치의 또 다른 실시 예를 나타낸 도면이다.

설명의 편의를 위하여 픽셀 어레이(24)의 일부(24-1D 내지 24-1E)를 도시하였다.

도 20과 도 21을 참조하면, 단위 픽셀(26'')은 화이트(white) 픽셀을 포함할 수 있다.

실시 예에 따라, 비교 대상이 되는 제1픽셀(26''-1)과 제2픽셀(26''-2)은 화이트 픽셀이고, 서로 인접한 단위 픽셀들 각각에 포함될 수 있다.

도 20에 도시된 제1픽셀(26''-1)과 제2픽셀(26''-2)은 로우 방향으로 인접한 단위 픽셀들 각각에 포함된다.

도 21에 도시된 제1픽셀(26''-1)과 제2픽셀(26''-2)은 대각선 방향으로 인접한 단위 픽셀들 각각에 포함된다.

다른 실시 예에 따라, 제1픽셀(26''-1)과 제2픽셀(26''-2)은 컬럼 방향으로 인접한 단위 픽셀들 각각에 포함될 수 있다.

도 22는 도 18 내지 도 21에 도시된 비교 대상이 되는 픽셀들 중의 어느 하나의 회로도이다. 도 23은 도 18 내지 도 21에 도시된 비교 대상이 되는 픽셀들 중의 다른 하나의 회로도이다. 도 24는 도 22와 도 23에 도시된 비교 대상이 되는 픽셀들 각각으로 공급되는 제어 신호들의 타이밍도이다.

도 22 내지 도 24를 참조하면, 각 리셋 신호(RSA 또는 RSB)는 각 픽셀(26''-1 또는 26''-2)에 포함된 리셋 트랜지스터(RX)를 제어하여 리셋 동작을 수행할 수 있다.

각 전송 신호(TGA 또는 TGB)는 각 픽셀(26''-1 또는 26''-2)에 포함된 전송 트랜지스터(TX)를 제어할 수 있다.

리셋 신호(RSA)는 제1시점(T1)에서 첫 번째로 활성화되고 제2시점(T2)에서 비활성화되며, 제3시점(T3)에서 두 번째로 활성화되고 제4시점(T4)에서 비활성화되며, 제9시점(T9)에서 다시 활성화된다.

리셋 신호(RSB)는 제1시점(T1)에서 첫 번째로 활성화되고 제2시점(T2)에서 비활성화되며, 제5시점(T5)에서 두 번째로 활성화되고 제6시점(T6)에서 비활성화되며, 제9시점(T9)에서 다시 활성화된다.

각 리셋 신호(RSA 또는 RSB)의 첫 번째 활성화는 각 픽셀(26''-1 는 26''-2)의 리셋 값을 리드하기 위한 것이고, 두 번째 활성화는 각 픽셀(26''-1 는 26''-2)의 적분 구간이 시작되기 전에 생성되어 있는 전하를 리셋하기 위한 것이다.

이 경우, 제1시점(T1)부터 제9시점(T9)까지가 한 프레임(frame)에 해당하며, 한 프레임 동안의 시간이 프레임 시간(Tframe)이다.

제1픽셀(26''-1)로 공급되는 전송 신호(TGA)는 제3시점(T3)에 첫 번째로 활성화되어 제4시점(T4)에 비활성화되고. 제5시점(T5)에 두 번째로 활성화되어 제6시점(T6)에 비활성화된다.

즉, 제4시점(T4)부터 제5시점(T5) 까지가 제1픽셀(26''-1)이 적분 동작(integrating operation)을 수행하는 제1적분시간(Tint1)이다.

제2픽셀(26''-2)로 공급되는 전송 신호(TGB)는 제5시점(T5)에 첫 번째로 활성화되어 제6시점(T6)에 비활성화되고. 제7시점(T7)에 두 번째로 활성화되어 제8시점(T8)에 비활성화된다.

즉, 제6시점(T6)부터 제7시점(T7) 까지가 제1픽셀(26''-1)이 적분 동작을 수행하는 제2적분시간(Tint2)이다.

제1적분시간(Tint1)과 제2적분시간(Tint2)는 하나의 프레임 안에 속하며, 서로 중첩되지 않는다.

도 25는 본 발명의 일 실시 예에 따른 이미지 센서의 동작 감지 방법의 흐름도이다.

도 1 내지 도 25를 참조하면, 이미지 센서(100)는 하나의 프레임의 제1적분시간(Tint1) 동안 적어도 하나의 제1픽셀(26-1)을 이용하여 제1픽셀 신호(PIXA)를 출력할 수 있다(S10).

실시 예에 따라, 이미지 센서(100)에 포함된 단위 픽셀(26')이 4-탭 구조를 갖는 경우, 두 개의 픽셀(26'-1과 26'-2 또는 26'-1과 26'-3)을 이용하여 제1픽셀 신호, 예컨대 합산 신호(PIXAB 또는 PIXAC)를 출력할 수 있다.

이미지 센서(100)는 상기 프레임의 제2적분시간(Tint2) 동안 적어도 하나의 제2픽셀(26-2)을 이용하여 제2픽셀 신호(PIXB)를 출력할 수 있다(S12).

실시 예에 따라, 이미지 센서(100)에 포함된 단위 픽셀(26')이 4-탭 구조를 갖는 경우, 두 개의 픽셀(26'-3과 26'-4 또는 26'-2과 26'-4)을 이용하여 제2픽셀 신호, 예컨대 합산 신호(PIXCD 또는 PIXBD)를 출력할 수 있다.

비교기들(42와 44) 각각은 제1픽셀 신호(PIXA)와 제2픽셀 신호(PIXB)를 서로 비교하여 비교 신호들(SCOMP1과 SCOMP2) 각각을 생성할 수 있다(S14).

도 26은 도 1에 도시된 이미지 센서를 포함하는 일 실시 예에 따른 이미지 처리 시스템의 블록도이다.

도 1과 도 26을 참조하면, 이미지 처리 시스템(1100)은 이미지 센서(100), 프로세서(1110), 메모리(1120), 디스플레이 유닛(1130) 및 인터페이스(1140)를 포함할 수 있다.

프로세서(1110)는 이미지 센서(100)의 동작을 제어하거나, 이미지 센서(100)로부터 출력된 이미지 데이터를 처리할 수 있다. 예컨대, 프로세서(1110)는 이미지 센서(100)로부터 출력된 대상의 컬러 정보, 깊이 정보, 및/또는 모션 정보에 기초하여 2차원 또는 3차원 이미지 데이터를 생성할 수 있다.

실시 예에 따라, 프로세서(1110)는 ISP(200)를 의미할 수 있다.

메모리(1120)는 프로세서(1110)의 제어에 따라 버스(1150)를 통하여 이미지 센서(100)의 동작을 제어하기 위한 프로그램과 프로세서(1110)에서 생성된 이미지를 저장할 수 있고, 프로세서(1110)는 저장된 정보를 액세스하여 상기 프로그램을 실행시킬 수 있다. 메모리(1120)는 예컨대, 불휘발성 메모리(non-volatile memory)로 구현될 수 있다.

디스플레이 유닛(1130)은 이미지를 프로세서(1110) 또는 메모리 (1120)로부터 수신하여 디스플레이, 예컨대, LCD(Liquid Crystal Display), LED 디스플레이, OLED 디스플레이, AMOLED(Active Matrix Organic Light Emitting Diodes) 디스플레이, 또는 플렉시블 디스플레이(flexible display)를 통하여 디스플레이할 수 있다.

인터페이스(1140)는 2차원 또는 3차원 이미지를 입출력하기 위한 인터페이스로 구현될 수 있다. 실시 예에 따라, 인터페이스(1140)는 무선 인터페이스로 구현될 수 있다.

도 27은 도 1에 도시된 이미지 센서를 포함하는 일 실시 예에 따른 전자 시스템의 블록도이다.

도 1과 도 27을 참조하면, 전자 시스템(1000)은 MIPI^등록상표(mobile industry processor interface)를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대, PDA (personal digital assistants), PMP(portable multimedia player), IPTV(internet protocol television) 또는 스마트 폰(smart phone)으로 구현될 수 있다.

전자 시스템(1000)은 이미지 센서(100), 애플리케이션 프로세서(application processor; 1010), 및 디스플레이(1050)를 포함한다.

애플리케이션 프로세서(1010)에 구현된 CSI 호스트(camera serial interface(CSI) host; 1012)는 카메라 시리얼 인터페이스를 통하여 이미지 센서 (100)의 CSI 장치(1041)와 시리얼 통신할 수 있다. 이때, 예컨대, CSI 호스트 (1012)는 디시리얼라이저(deserializer(DES))를 포함할 수 있고, CSI 장치(1041)는 시리얼라이저(serializer(SER))를 포함할 수 있다.

애플리케이션 프로세서(1010)에 구현된 DSI 호스트(1011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1050)의 DSI 장치(1051)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(1011)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1051)는 디시리얼라이저(DES)를 포함할 수 있다.

실시 예에 따라, 전자 시스템(1000)은 애플리케이션 프로세서(1010)와 통신할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 애플리케이션 프로세서(1010)에 포함된 PHY(PHYsical layer; 1013)와 RF 칩(1060)에 포함된 PHY(1061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.

실시 예에 따라, 전자 시스템(1000)은 GPS(1020), 스토리지(storage; 1070), 마이크로폰(microphone(MIC); 1080), DRAM(dynamic random access memory; 1085) 및 스피커(speaker; 1090)를 더 포함할 수 있다.

전자 시스템(1000)은 Wimax(world interoperability for microwave access; 1030), WLAN(wireless lan; 1100) 및/또는 UWB(ultra wideband; 1110) 등을 이용하여 통신할 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

1 : 대상 34 : 로우 디코더
10 : 이미지 처리 시스템 42, 44 : 비교기
20 : 광원 46. 48 : 카운터
22 : 적외선 통과 필터 100 : 이미지 센서
24 : 픽셀 어레이 200 : ISP(image signal processor)
26, 26', 26'' : 단위 픽셀들 205 : 디스플레이 유닛
28 : 리드아웃 회로 210 : CPU(central processing unit)
30 : 타이밍 컨트롤러 220 : 주변 회로
32 : 클럭 생성기

Claims

하나의 프레임의 제1적분시간(integration time) 동안 적어도 하나의 제1픽셀을 이용하여 제1픽셀 신호를 출력하는 단계;
상기 프레임의 제2적분시간 동안 적어도 하나의 제2픽셀을 이용하여 제2픽셀 신호를 출력하는 단계; 및
상기 제1픽셀 신호와 상기 제2픽셀 신호를 서로 비교하여 비교 신호들을 생성하는 단계를 포함하는 이미지 센서의 동작 감지 방법.
제1항에 있어서,
상기 적어도 하나의 제1픽셀과 상기 적어도 하나의 제2픽셀은 하나의 단위 픽셀에 포함되며, 상기 단위 픽셀은 TOF(time-of-flight) 센서 픽셀인 이미지 센서의 동작 감지 방법.
제1항에 있어서,
상기 적어도 하나의 제1픽셀은 상기 적어도 하나의 제2픽셀과 컬럼 방향 또는 로우 방향으로 인접한 픽셀인 이미지 센서의 동작 감지 방법.
제1항에 있어서,
상기 적어도 하나의 제1픽셀과 상기 적어도 하나의 제2픽셀 각각은 서로 같은 컬러를 가지는 컬러 픽셀이고, 서로 인접한 단위 픽셀들 각각에 포함되는 이미지 센서의 동작 감지 방법.
제4항에 있어서,
상기 제1적분시간은, 상기 적어도 하나의 제1픽셀에 포함된 전송 트랜지스터를 제어하기 위한 제1전송 신호가 활성화되는 타이밍에 따라 결정되고,
상기 제2적분시간은, 상기 제1적분시간과 중첩되지 않으며, 상기 적어도 하나의 제2픽셀에 포함된 전송 트랜지스터를 제어하기 위한 제2전송 신호가 활성화되는 타이밍에 따라 결정되는 이미지 센서의 동작 감지 방법.
제4항에 있어서,
상기 인접한 단위 픽셀들은 컬럼 방향, 로우 방향, 또는 대각선 방향으로 인접하는 이미지 센서의 동작 감지 방법.
제1항에 있어서, 상기 비교 신호들을 생성하는 단계는,
상기 비교 결과에 따라, 상기 제1픽셀 신호의 레벨과 상기 제2픽셀 신호의 레벨이 서로 다른 경우에는 서로 다른 레벨의 상기 비교 신호들을 생성하고,
상기 제1픽셀 신호의 레벨과 상기 제2픽셀 신호의 레벨이 서로 같은 경우에는 서로 같은 레벨의 상기 비교 신호들을 생성하는 이미지 센서의 동작 감지 방법.
제1항에 있어서, 상기 제1픽셀 신호와 상기 제2픽셀 신호 각각에 오프셋 신호를 더하는 단계를 더 포함하는 이미지 센서의 동작 감지 방법.
제1항에 있어서,
상기 이미지 센서는 롤링 셔터(rolling shutter) 방식 또는 글로벌 셔터(global shutter) 방식으로 동작할 수 있는 이미지 센서의 동작 감지 방법.
하나의 프레임의 제1적분시간 동안 제1픽셀 신호를 생성하는 적어도 하나의 제1픽셀;
상기 프레임의 제2적분시간 동안 제2픽셀 신호를 생성하는 적어도 하나의 제2픽셀; 및
상기 제1픽셀 신호와 상기 제2픽셀 신호를 비교하여 비교 신호들을 생성하는 리드아웃(read-out) 회로를 포함하는 이미지 센서.
제10항에 있어서, 상기 리드아웃 회로는,
램프 신호를 생성하는 램프 신호 생성기;
제1비교기;
제2비교기;
스위치 신호들에 응답하여, 상기 제2픽셀 신호와 상기 램프 신호 중에서 어느 하나와 상기 제1픽셀 신호를 상기 제1비교기로 전송하고, 상기 제1픽셀 신호와 상기 램프 신호 중에서 어느 하나와 상기 제2픽셀 신호를 상기 제2비교기로 전송하는 스위치 배열을 포함하는 이미지 센서.
제11항에 있어서,
모드 선택 신호에 응답하여 클럭 조절 신호와 상기 스위치 신호들을 생성하는 모드 선택 회로;
상기 클럭 조절 신호에 응답하여 제1클럭 신호 또는 제2클럭 신호를 생성하는 클럭 신호 생성기; 및
각각이 상기 제1클럭 신호 또는 상기 제2클럭 신호에 응답하여 상기 비교 신호들 각각의 레벨 천이 시간을 카운트하는 카운터들을 더 포함하는 이미지 센서.
제12항에 있어서,
상기 제1클럭 신호는 상기 프레임 동안 1회의 클럭 사이클(clock cycle)을 가지며, 상기 제2클럭 신호는 상기 프레임 동안 복수회의 클럭 사이클을 가지는 이미지 센서.
제10항에 있어서, 상기 리드아웃 회로는,
각각이 상기 제1픽셀 신호와 상기 제2픽셀 신호 각각에 오프셋 신호를 더하기 위한 가산 회로들을 더 포함하는 이미지 센서.
제10항에 있어서, 상기 리드아웃 회로는,
제1비교기;
제2비교기; 및
스위치 신호들에 응답하여, 제3픽셀들 중에서 어느 하나로부터 출력된 제3픽셀 신호와 상기 제1픽셀 신호를 더하여 상기 제1비교기로 전송하고, 상기 제3픽셀들 중에서 다른 하나로부터 출력된 제4픽셀 신호와 상기 제2픽셀 신호를 더하여 상기 제2비교기로 전송하는 스위치 배열을 포함하는 이미지 센서.
제15항에 있어서, 상기 리드아웃 회로는,
상기 제3픽셀 신호와 상기 제1픽셀 신호를 더하기 위한 제1가산 회로; 및
상기 제4픽셀 신호와 상기 제1픽셀 신호를 더하기 위한 제2가산 회로를 더 포함하는 이미지 센서.
제16항에 있어서,
상기 스위치 신호들을 발생시키는 방향 선택 회로를 더 포함하는 이미지 센서.
이미지 센서;
동작 모드를 선택하기 위한 모드 선택 신호를 상기 이미지 센서로 전송하는 CPU(central processing unit); 및
상기 이미지 센서로부터 출력된 이미지 데이터를 처리하는 ISP(image signal processor)를 포함하고, 상기 이미지 센서는,
하나의 프레임의 제1적분시간 동안 제1픽셀 신호를 생성하는 적어도 하나의 제1픽셀;
상기 프레임의 제2적분시간 동안 제2픽셀 신호를 생성하는 적어도 하나의 제2픽셀; 및
상기 모드 선택 신호에 응답하여, 상기 제1픽셀 신호와 상기 제2픽셀 신호를 비교하여 비교 신호들을 생성하는 리드아웃(read-out) 회로를 포함하는 SoC(system on chip).
제18항에 있어서,
상기 모드 선택 신호에 응답하여 클럭 조절 신호와 스위치 신호들을 생성하는 모드 선택 회로;
상기 클럭 조절 신호에 응답하여 제1클럭 신호 또는 제2클럭 신호를 생성하는 클럭 신호 생성기; 및
각각이 상기 제1클럭 신호 또는 상기 제2클럭 신호에 응답하여 상기 비교 신호들 각각을 카운트하는 카운터들을 더 포함하는 SoC.
제19항에 있어서, 상기 리드아웃 회로는,
램프 신호를 생성하는 램프 신호 생성기;
제1비교기;
제2비교기; 및
상기 스위치 신호들에 응답하여, 상기 제2픽셀 신호와 상기 램프 신호 중에서 어느 하나와 상기 제1픽셀 신호를 상기 제1비교기로 전송하고, 상기 제1픽셀 신호와 상기 램프 신호 중에서 어느 하나와 상기 제2픽셀 신호를 상기 제2비교기로 전송하는 스위치 배열을 포함하는 SoC.