KR20140040310A - 태양 전지 - Google Patents

태양 전지 Download PDF

Info

Publication number
KR20140040310A
KR20140040310A KR1020120105757A KR20120105757A KR20140040310A KR 20140040310 A KR20140040310 A KR 20140040310A KR 1020120105757 A KR1020120105757 A KR 1020120105757A KR 20120105757 A KR20120105757 A KR 20120105757A KR 20140040310 A KR20140040310 A KR 20140040310A
Authority
KR
South Korea
Prior art keywords
region
area
electric field
dot
substrate
Prior art date
Application number
KR1020120105757A
Other languages
English (en)
Inventor
허미희
정인도
정일형
남정범
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120105757A priority Critical patent/KR20140040310A/ko
Publication of KR20140040310A publication Critical patent/KR20140040310A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다.
본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입의 불순물을 함유하는 기판; 기판의 제1 면에 배치되고 제 1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부; 에미터부 위에 배치되어, 에미터부와 전기적으로 연결되어 있는 제1 전극; 기판의 제1 면과 반대면인 제2 면에 위치하며 복수의 홀이 배치된 후면 보호막; 후면 보호막 위에 배치되고, 후면 보호막의 홀들을 통하여 부분적으로 기판과 전기적으로 연결되는 후면 전극층과 후면 보호막의 홀들이 형성되지 않은 영역에 제1 방향으로 길게 배치되고, 후면 전극층과 전기적으로 연결되는 복수의 후면 버스바를 구비하는 제2 전극; 후면 보호막의 홀들을 통하여 서로 전기적으로 연결되는 후면 전극층과 기판의 제2 면 사이에 배치되는 복수 개의 후면 전계부;를 포함하고, 기판의 제2 면 중 후면 버스바와 바로 인접한 제1 영역에서 단위 면적당 후면 전계부가 차지하는 영역의 비는 후면 버스바로부터 제1 영역보다 멀리 이격된 제2 영역에서 단위 면적당 후면 전계부가 차지하는 영역의 비보다 높다.

Description

태양 전지{SOLAR CELL}
본 발명은 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(110)(substrate) 및 에미터부(120)(emitter layer), 그리고 기판(110)과 에미터부(120)에 각각 연결된 전극을 구비한다. 이때, 기판(110)과 에미터부(120)의 계면에는 p-n 접합이 형성되어 있다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정 공쌍이 생성되고, 생성된 전자-정공쌍은 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부(120)와 기판(110)쪽으로 이동하고, 기판(110)과 에미터부(120)와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 동작 효율을 향상시키기 위한 것이다.
본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입의 불순물을 함유하는 기판; 기판의 제1 면에 배치되고 제 1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부; 에미터부 위에 배치되어, 에미터부와 전기적으로 연결되어 있는 제1 전극; 기판의 제1 면과 반대면인 제2 면에 위치하며 복수의 홀이 배치된 후면 보호막; 후면 보호막 위에 배치되고, 후면 보호막의 홀들을 통하여 부분적으로 기판과 전기적으로 연결되는 후면 전극층과 후면 보호막의 홀들이 형성되지 않은 영역에 제1 방향으로 길게 배치되고, 후면 전극층과 전기적으로 연결되는 복수의 후면 버스바를 구비하는 제2 전극; 후면 보호막의 홀들을 통하여 서로 전기적으로 연결되는 후면 전극층과 기판의 제2 면 사이에 배치되는 복수 개의 후면 전계부;를 포함하고, 기판의 제2 면 중 후면 버스바와 바로 인접한 제1 영역에서 단위 면적당 후면 전계부가 차지하는 영역의 비는 후면 버스바로부터 제1 영역보다 멀리 이격된 제2 영역에서 단위 면적당 후면 전계부가 차지하는 영역의 비보다 높다.
여기서, 기판의 제2 면 중에서 제1 영역에 배치되는 복수 개의 후면 전계부 사이의 간격은 제2 영역에 배치되는 복수 개의 후면 전계부 사이의 간격보다 좁을 수 있다.
여기서, 제1 영역 및 제2 영역에 배치되는 후면 전계부는 제1 방향 또는 제2 방향으로 복수의 라인 형태로 길게 뻗어 배열될 수 있다.
이때, 제1 영역에서 복수 개의 후면 전계부의 라인 사이의 간격은 제2 영역에서 복수 개의 후면 전계부의 라인 사이의 간격보다 좁을 수 있다.
또한, 제1 영역에서 복수 개의 후면 전계부의 라인 폭은 제2 영역에서 복수 개의 후면 전계부 라인 폭과 동일하거나 클 수 있다.
또한, 제1 영역 및 제2 영역에 배치되는 복수 개의 후면 전계부는 제1 방향 또는 제2 방향으로 도트 형태로 배열될 수 있다.
이때, 제1 영역에 도트 형태로 배열되는 복수 개의 후면 전계부 각각의 면적은 제2 영역에 도트 형태로 배열되는 복수 개의 후면 전계부 각각의 면적과 동일하거나 클 수 있다.
일례로, 제1 영역 및 제2 영역에 도트 형태로 배열되는 복수의 후면 전계부 각각의 직경은 25μm ~ 35μm 사이일 수 있다.
구체척으로, 제1 영역 및 제2 영역에는 복수 개의 후면 전계부가 제1 방향으로 배열되는 복수 개의 도트 라인을 포함하고, 제1 영역에서 제1 방향으로 배열되는 복수 개의 도트 라인 사이의 간격은 제2 영역에서 제1 방향으로 배열되는 복수 개의 도트 라인 사이의 간격보다 좁을 수 있다.
이때, 제1 영역에서 제1 방향으로 배열되는 복수 개의 도트 라인 사이의 간격은 50μm이상 ~ 250μm 이하이고, 제2 영역에서 제1 방향으로 배열되는 복수 개의 도트 라인 사이의 간격은 250μm 초과 350μm이하일 수 있다.
여기서, 제1 영역에서 제1 방향으로 배열되는 복수 개의 도트 라인 사이의 간격은 후면 버스바로부터 멀어질수록 점진적으로 증가할 수 있고, 제2 영역에서 제1 방향으로 배열된 복수 개의 도트 라인 사이의 각 간격은 균일할 수 있다.
또한, 제1 영역에 제1 방향으로 배열된 각각의 도트 라인에서 각 도트 사이의 간격은 제2 영역에 제1 방향으로 배열된 각각의 도트 라인에서 각 도트 사이의 간격보다 좁을 수 있다.
또한, 제1 영역 및 제2 영역에는 복수 개의 후면 전계부가 제2 방향으로 배열되는 복수 개의 도트 라인을 포함하고, 제1 영역에서 제2 방향으로 배열되는 복수 개의 도트 라인 사이의 간격은 제2 영역에서 제2 방향으로 배열되는 복수 개의 도트 라인 사이의 간격보다 좁을 수 있다.
이때, 제1 영역에서 제2 방향으로 배열되는 복수 개의 도트 라인 사이의 간격은 후면 버스바로부터 멀어질수록 점진적으로 증가하고, 제1 영역 및 제2 영역에서 제2 방향으로 배열되는 복수 개의 도트 라인 사이의 간격은 동일할 수 있다.
또한, 제1 영역에 제2 방향으로 배열되는 각각의 도트 라인에서 각 도트 사이의 간격은 제2 영역에 제2 방향으로 배열되는 각각의 도트 라인에서 각 도트 사이의 간격보다 좁을 수 있다.
또한, 본 발명에 따른 태양 전지의 다른 실시예는 제 1 도전성 타입의 불순물을 함유하는 기판; 기판의 제1 면에 배치되고 제 1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부; 에미터부 위에 배치되어, 에미터부와 전기적으로 연결되어 있는 제1 전극; 기판의 제1 면과 반대면인 제2 면에 위치하며 복수의 홀이 배치된 후면 보호막; 후면 보호막 위에 배치되고, 후면 보호막의 홀들을 통하여 부분적으로 기판과 전기적으로 연결되는 후면 전극층과 후면 보호막의 홀들이 형성되지 않은 영역에 제1 방향으로 길게 배치되고, 후면 전극층과 전기적으로 연결되는 복수의 후면 버스바를 구비하는 제2 전극; 후면 보호막의 홀들을 통하여 서로 전기적으로 연결되는 후면 전극층과 기판의 제2 면 사이에 부분적으로 배치되는 복수 개의 후면 전계부;를 포함하고, 복수의 후면 전계부 사이의 간격은 후면 버스바와 가까워질수록 점진적으로 감소할 수 있다.
본 발명에 따른 태양 전지는 기판의 제2 면 중에서, 후면 버스바와 바로 인접한 제1 영역에서 단위 면적당 후면 전계부가 차지하는 영역의 비가 후면 버스바와 상대적으로 이격된 제2 영역에서 단위 면적당 후면 전계부가 차지하는 영역의 비보다 높게하여, 태양 전지의 효율을 향상시킬 수 있다.
도 1은 본 발명에 따른 태양 전지의 일례에 대한 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명에 따른 후면 전계부의 제1 실시예를 설명하기 위한 도이다.
도 4는 본 발명에 따른 태양 전지에서, 후면 전계부의 제2 실시예를 설명하기 위한 도이고, 도 5는 제2 실시예의 변경예를 설명하기 위한 도이다.
도 6은 본 발명에 따른 태양 전지에서, 후면 전계부의 제3 실시예를 설명하기 위한 도이고, 도 7은 제3 실시예의 변경예를 설명하기 위한 도이다.
도 8은 본 발명에 따른 태양 전지에서, 후면 전계부의 제4 실시예를 설명하기 위한 도이고, 도 9 내지 도 11은 제4 실시예의 변경예를 설명하기 위한 도이다.
도 12는 본 발명에 따른 태양 전지에서, 후면 전계부의 제5 실시예를 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.
도 1은 본 발명에 따른 태양 전지의 일례에 대한 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지의 일례는 기판(110), 기판(110)의 제1 면에 배치되는 에미터부(120), 에미터부(120) 위에 배치되는 반사 방지막(130), 기판(110)의 제1 면과 반대면인 제2 면에 배치되며, 복수의 홀을 포함하는 후면 보호막(190), 에미터부(120) 위에 배치되며, 핑거 전극과 전면 버스바를 구비하는 제1 전극(140), 후면 보호막(190) 위에 배치되며, 후면 전극층(151)과 후면 버스바(152)를 구비하는 제2 전극, 후면 전극층(151)과 기판(110)의 제2 면 사이 배치되는 복수의 후면 전계부(170)(back surface field, BSF)(170)를 구비한다.
기판(110)은 제1 도전성 타입의 불순물, 예를 들어 p형 도전성 타입의 불순물을 함유하고 실리콘으로 이루어진 반도체 기판(110)이다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘일 수 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.
또한, 도 1 및 도 2에는 도시되지 않았지만, 기판(110)의 제1 면은 텍스처링(texturing)되어 요철면인 텍스처링 표면(texturing surface)을 가질 수 있다.
에미터부(120)는 기판(110)의 제1 면에 배치되며, 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물, 예를 들어, n형의 도전성 타입의 불순물을 함유하는 반도체부로, 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동하여, 기판(110)에서 정공은 다수 캐리어가 되며, 에미터부(120)에서 전자는 다수 캐리어가 된다.
여기서, 에미터부(120)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.
반사 방지막(130)은 에미터부(120) 위에 위치하며, 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx) 등으로 형성될 수 있다. 이와 같은 반사 방지막(130)은 태양 전지로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다.
제1 전극(140)은 에미터부(120) 위에 배치되며, 에미터부(120)와 전기적으로 연결되어 있다. 이와 같은 제1 전극(140)은 도 1에 도시된 바와 같이, 제1 방향(x)으로 길게 배치되는 복수의 전면 버스바(142) 및 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 배치되는 복수의 핑거 전극(141)을 포함할 수 있다.
여기서, 복수의 핑거 전극(141)은 에미터부(120) 위에 제2 방향(y)으로 길게 위치하여 에미터부(120)와 전기적으로 연결되어 있고, 서로 이격되어 있다. 이와 같은 복수의 핑거 전극(141)은 에미터부(120)쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
그리고, 복수의 전면 버스바(142)는 에미터부(120) 위에서 제1 방향(x)으로 길게 배치되고, 복수의 핑거 전극(141)과 교차하여 전기적으로 연결 된다. 복수의 전면 버스바(142)는 복수의 핑거 전극(141)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.
복수의 핑거 전극(141)과 전면 버스바(142)는 적어도 하나의 도전성 물질로 이루어져 있고, 이들 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
다음, 후면 보호막(190)은 도 1 및 도 2에 도시된 바와 같이, 기판(110)의 입사면과 반대면인 기판(110)의 제2 면에 위치하며, 복수의 홀이 형성되고, 진성 실리콘(i-Si)을 함유할 수 있다.
또한, 후면 보호막(190)에 형성되는 홀의 단면 형태는 도 1에 도시된 바와 같이 원형일 수 있다.
이와 같은 후면 보호막(190)은 기판(110) 후면 근처에서 전하의 재결합율을 감소시키고, 기판(110)을 통과한 빛의 내부 반사율을 향상시켜 기판(110)을 통과한 빛의 재입사율을 높인다. 이러한 후면 보호막(190)은 단일막 또는 다중막 구조를 가질 수 있다. 일례로 다층 구조로 형성하는 경우, 3층 구조로 형성할 수 있으며, 이와 같은 경우, 기판(110)으로부터 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 및 실리콘 산화질화막(SiOxNy)의 3층 구조로 형성할 수 있다. 여기서, 실리콘 산화막(SiOx)과 실리콘 산화질화막(SiOxNy)의 두께를 실리콘 질화막(SiNx)의 두께보다 더 두껍게 형성할 수 있는 것이다.
다음, 제2 전극은 후면 보호막(190) 위에 배치되며, 후면 전극층(151)과 후면 버스바(152)를 구비한다.
여기서, 후면 버스바(152)는 후면 보호막(190) 위에서 복수의 홀들이 형성되지 않은 영역에 제1 방향(x)으로 길게 배치되고, 후면 전극층(151)과 전기적으로 연결되고, 후면 전극층(151)은 후면 보호막(190) 위에 배치되되, 복수의 후면 버스바(152)를 제외한 후면 보호막(190)의 전체 영역 위에 배치되고, 부분적으로 후면 보호막(190)의 홀들을 통하여 기판(110)과 전기적으로 연결되는 연결 부분을 구비한다.
이와 같은 후면 전극층(151)은 알루미늄(Al)과 같은 도전성 물질로 이루어져 있지만, 이에 한정되는 것은 아니고, 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나이거나, 이외의 다른 도전성 물질로 이루어질 수도 있다.
도 1에 도시한 것처럼, 복수의 연결 부분(151c)은 일정한 간격으로 후면 보호막(190)의 홀을 통하여 기판(110)과 전기적으로 연결되어 있다. 하지만, 도시된 바와 다르게, 각 연결 부분(151c)은 핑거 전극(141)과 같이 기판(110)과 전기적으로 연결되면서 한 방향으로 길게 뻗어 있는 스트라이프(stripe) 형상을 가질 수도 있다. 이러한 연결 부분(151c)은 기판(110)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집하여 후면 전극층(151)으로 전달한다.
다음, 복수의 후면 버스바(152)는 전술한 바와 같이, 후면 보호막(190) 위에서 복수의 홀들이 형성되지 않은 영역에 제1 방향(x)으로 길게 배치된다.
이와 같은 후면 버스바(152)의 배치 방향은 전면 버스바(142)의 배치 방향과 동일하고, 스트라이프 형상일 수 있다. 이때, 복수의 후면 버스바(152)는 전면 버스바(142)과 중첩되는 위치에 배치될 수 있다.
또한, 도 1에 도시된 바와 다르게, 후면 버스바(152)는 제1 방향(x)으로 배치된 하나의 라인에서 복수 개가 이격되어 섬 형태로 배치될 수 있다. 이에 대한 자세한 설명은 후술한다.
이와 같은 복수의 후면 버스바(152)는 후면 전극층(151)을 통해 연결 부분(151c)으로부터 전달되는 전하, 예를 들어 정공을 수집하여 외부 장치로 출력한다. 이로 인해, 각 후면 버스바(152)의 폭은 각 연결 부분(151c)의 폭보다 넓게 설계되어 전하의 전송 효율을 향상시켜 태양 전지의 동작 효율을 높일 수 있도록 한다.
아울러, 복수의 후면 버스바(152)는 은(Ag)과 같은 하나의 도전성 물질로 이루어져 있지만, 이에 한정되지 않고, 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나이거나 이외의 다른 도전성 물질로 이루어질 수도 있다.
복수의 후면 버스바(152)는 인접한 후면 전극층(151)과 일부 중첩되어 전기적으로 연결되도록 형성될 수 있다. 본 실시예에서, 후면 버스바(152)와 하부층인 후면 전극층(151)의 중첩 크기는 약 0.1㎜ 내지 약 1㎜이다. 따라서, 후면 전극층(151)과의 접촉 저항이 감소하여 접촉 효율이 높아지고, 이로 인해, 후면 전극층(151)으로부터의 전하 전송율이 향상된다.
복수의 후면 전계부(170)는 후면 전극층(151)의 연결 부분(151c)과 기판(110)의 제2 면 사이에 위치한다. 복수의 후면 전계부(170)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다.
기판(110)과 후면 전계부(170)와의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 기판(110) 후면쪽으로의 전자 이동이 방해되어 기판(110)의 제2 면부에서 전자와 정공이 재결합하여 소멸되는 것을 감소시키는 전계 기능을 한다. 이에 따라 기판(110)의 제2 면에서 면저항을 보다 감소시켜, 태양 전지의 효율을 보다 향상시킬 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지는 기판(110)의 제2 면에 후면 보호막(190)을 형성하여 기판(110)의 표면에 존재하는 불안정 결합으로 인한 전하의 재결합을 감소시킨 태양 전지로서 그 동작은 다음과 같다.
태양 전지로 빛이 조사되어 반사 방지막(130)과 에미터부(120)를 통해 반도체의 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 반사 방지막(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 기판(110)쪽으로 각각 이동한다. 이처럼, 에미터부(120)쪽으로 이동한 전자는 핑거 전극(141)에 의해 수집되어 전면 버스바(142)로 전달되어 수집되고, 기판(110)쪽으로 이동한 정공은 인접한 연결 부분(151c)으로 전달된 후 후면 버스바(152)에 의해 수집된다. 이러한 전면전극용 집전부(161)와 후면 버스바(152)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
한편, 이와 같은 태양 전지 구조에서, 도 1 및 도 2에서는 기판(110)의 제2 면 중에서, 기판(110)의 제2 면 중 후면 버스바(152)와 바로 인접한 영역(제1 영역)에서 단위 면적당 후면 전계부(170)가 차지하는 영역의 비는 후면 버스바(152)로부터 상대적으로 멀리 이격된 영역(제2 영역)에서 단위 면적당 후면 전계부(170)가 차지하는 영역의 비보다 높을 수 있다.
즉, 기판(110)의 제2 면 중에서 후면 버스바(152)가 배치되는 영역에는 후면 전계부(170)가 형성되지 않아, 후면 버스바(152)가 배치되지 않는 영역보다 전자와 정공이 재결합될 확률이 높으며, 이에 따라 기판(110)의 제2 면 중에서 후면 버스바(152)가 배치되는 영역 및 바로 인접한 제1 영역에서는 상대적으로 면저항이 높아지게 된다. 이는 태양 전지의 효율을 감소시키는 요인이 된다.
그러나, 본 발명과 같이, 기판(110)의 제2 면 중에서 제1 영역에서 단위 면적당 후면 전계부(170)가 차지하는 영역의 비를 제2 영역에서 단위 면적당 후면 전계부(170)가 차지하는 영역의 비보다 높게 형성되도록, 복수의 후면 전계부(170)를 배치하면, 기판(110)의 제2 면 중에서 후면 버스바(152)가 배치되는 영역 및 바로 인접한 제1 영역에서의 면저항을 상대적으로 감소시킬 수 있어, 태양 전지의 효율을 보다 향상시킬 수 있다.
이와 같이, 기판(110)의 제2 면 중에서 제1 영역에서 단위 면적당 후면 전계부(170)가 차지하는 영역의 비를 제2 영역에서 단위 면적당 후면 전계부(170)가 차지하는 영역의 비보다 높게 형성하는 방법으로는 기판(110)의 제2 면 중에서 제1 영역에 배치되는 복수 개의 후면 전계부(170) 사이의 간격을 제2 영역에 배치되는 복수 개의 후면 전계부(170) 사이의 간격보다 좁게 형성하여 후면 버스바(152)와 가까워질수록 복수의 후면 전계부(170)의 사이의 간격을 보다 좁게하거나, 후면 버스바(152)와 가까워질수록 후면 전계부(170)의 면적을 더 크게하는 것을 고려할 수 있다.
일례로, 기판(110)의 제2 면 중 후면 버스바(152)와 바로 인접한 영역에서 후면 전극층(151)의 연결 부분(151C)과 기판(110) 사이에 배치되는 복수 개의 후면 전계부(170)의 간격(D1)은 후면 버스바(152)로부터 상대적으로 멀리 이격된 영역에서 복수 개의 후면 전계부(170)의 간격(D2)보다 좁을 수 있다.
아울러, 후면 전계부(170) 면적은 후면 버스바(152)로부터의 거리에 따라 달라질 수 있다. 일례로, 기판(110)의 제2 면 중 후면 버스바(152)와 바로 인접한 영역에서의 후면 전계부(170) 면적이 후면 버스바(152)로부터 상대적으로 멀리 이격된 영역에서의 후면 전계부(170) 면적보다 클 수 있다.
이하에서는 이와 같이, 제1 영역에서 단위 면적당 후면 전계부(170)가 차지하는 영역의 비를 제2 영역에서 단위 면적당 후면 전계부(170)가 차지하는 영역의 비보다 높게 형성하는 여러 가지 방법에 대해 구체적으로 설명한다.
도 3은 본 발명에 따른 후면 전계부(170)의 제1 실시예를 설명하기 위한 도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 태양 전지의 복수 개의 후면 버스바(152)는 제1 방향(x)으로 길게 뻗어 배치될 수 있다. 이때, 각 라인에서의 후면 버스바(152)는 하나로 형성될 수 있다.
이와 같이 후면 버스바(152)가 배열된 경우, 제1 영역(S1) 및 제2 영역(S2)에 배치되는 후면 전계부(170)는 후면 버스바(152)의 길이 방향과 동일한 제1 방향(x)으로 복수의 라인 형태로 길게 뻗어 형성될 수 있다.
여기서, 제1 영역(S1)은 제1 방향(x)으로 배치된 각 후면 버스바(152)와 바로 인접한 영역으로, 기판(110)의 제1 면 중에서 후면 버스바(152)와 동일한 폭을 가지고, 각 후면 버스바(152)와 바로 인접한 양 옆의 영역일 수 있다. 아울러, 제2 영역(S2)은 각 후면 버스바(152)를 중심으로 상대적으로 멀리 이격된 제1 영역(S1)의 외곽 영역일 수 있다.
따라서, 제2 영역(S2)의 폭이 제1 영역(S1)의 폭보다 클 수도 있으며, 기판(110)의 제2 면 중에서 제2 영역(S2)이 차지하는 면적이 제1 영역(S1)이 차지하는 면적보다 클 수 있다.
이때, 제1 영역(S1)에서 제1 방향(x)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Lx1)은 제2 영역(S2)에서 제1 방향(x)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Lx2)보다 좁게 형성될 수 있다.
일례로, 제1 영역(S1)에서 복수 개의 후면 전계부(170)의 라인 사이의 간격(Lx1)은 50μm이상 ~ 250μm 이하일 수 있고, 제2 영역(S2)에서 복수 개의 후면 전계부(170)의 라인 사이의 간격(Lx2)은 250μm 초과 350μm 이하일 수 있다.
여기서, 제2 영역(S2)에서 복수 개의 후면 전계부(170)의 라인 사이의 간격(Lx2)을 250μm 초과 350μm이하로 하는 것은 라인 사이의 간격이 과도하게 증가시키면, 제2 영역(S2)에서 오히려 면저항이 증가할 수 있기 때문에, 이를 방지하기 위함이다.
여기서, 제1 영역(S1)에서 복수 개의 후면 전계부(170)의 라인 폭은 제2 영역(S2)에서 복수 개의 후면 전계부(170) 라인 폭과 동일할 수 있다.
일례로, 제1 영역(S1) 및 제2 영역(S2)에서 복수 개의 후면 전계부(170) 라인 폭은 25μm ~ 35μm 사이에서 균일할 수 있다.
이때, 후면 버스바(152)의 폭과 동일한 폭을 가지는 정사각형의 면적을 하나의 단위 면적이라고 가정한 경우, 제1 영역(S1)의 단위 면적(US1)에서 후면 전계부(170)의 라인 개수는 3개이고, 제2 영역(S2)의 단위 면적(US2)에서 후면 전계부(170)의 라인 개수는 2개이다. 아울러, 제1 영역(S1)에서의 후면 전계부(170)의 라인 폭은 제2 영역(S2)에서의 후면 전계부(170)의 라인 폭과 동일하다.
여기서 하나의 단위 면적은 후면 버스바(152)의 폭을 예로 설명하였지만, 이는 다르게 설정될 수도 있다. 예를 들어, 후면 버스바(152)가 특정 폭을 가지는 라인 형태로 형성되지 않고, 하나의 라인에 섬 형태로 복수 개가 배열되고, 각 섬의 형태가 원형인 경우, 하나의 단위 면적에서 정사각형 한 변의 길이는 원형의 직경과 동일할 수 있다.
따라서, 복수의 후면 전계부(170)를 도 3에 도시된 바와 같이 형성함으로써, 기판(110)의 제2 면 중 후면 버스바(152)와 바로 인접한 제1 영역(S1)에서 단위 면적(US1)당 후면 전계부(170)가 차지하는 영역의 비를 제2 영역(S2)에서 단위 면적(US2)당 후면 전계부(170)가 차지하는 영역의 비보다 높게 형성할 수 있다.
이에 따라, 기판(110)의 제2 면 중에서 후면 버스바(152)가 배치되는 영역과 바로 인접한 제1 영역(S1)에서 단위 면적(US1)당 후면 전계부(170)가 차지하는 영역의 비를 상대적으로 높게 함으로써, 기판(110)의 제2 면 중에서 후면 버스바(152)가 배치되는 영역 및 바로 인접한 제1 영역(S1)에서의 면저항이 증가하는 것을 억제할 수 있고, 이에 따라 태양 전지의 효율을 보다 향상시킬 수 있다
도 3에서, 제1 영역(S1)에서는 후면 전계부(170)의 라인 개수가 3개이고, 제2 영역(S2)에서의 후면 전계부(170)의 라인 개수는 2개인 경우를 일례로 설명하였으나, 반드시 이에 한정되는 것은 아니고, 제1 영역(S1) 및 제2 영역(S2)의 후면 전계부(170)의 라인 개수는 제1 영역(S1)에서의 단위 면적당 후면 전계부(170)가 차지하는 영역의 비가 제2 영역(S2)에서 단위 면적(US2)당 후면 전계부(170)가 차지하는 영역의 비보다 높은 조건 아래에서는 얼마든지 변경이 가능하다.
도 3에서는 제1 방향(x)으로 길게 뻗어 배치되는 복수의 후면 버스바(152)가 각 라인당 하나로 형성된 경우를 일례로 설명하고 있으나, 이와 다르게 각 라인에 형성되는 후면 버스바(152)의 개수는 복수 개일 수 있다.
따라서, 각 라인에서 후면 버스바(152)는 복수 개가 서로 이격되어 형성될 수 있다. 이와 같은 경우, 제1 영역(S1)에서의 단위 면적당 후면 전계부(170)가 차지하는 영역의 비가 제2 영역(S2)에서 단위 면적(US2)당 후면 전계부(170)가 차지하는 영역의 비보다 높은 조건하에서 후면 전계부(170)의 배열은 변경될 수 있다.
도 4는 본 발명에 따른 태양 전지에서, 후면 전계부의 제2 실시예를 설명하기 위한 도이고, 도 5는 제2 실시예의 변경예를 설명하기 위한 도이다.
도 4에 도시된 바와 같이, 후면 버스바(152)는 복수 개가 제1 방향(x)으로 길게 뻗어 배치될 수 있고, 여기서 각 라인에 배치되는 후면 버스바(152)는 복수 개이고, 섬 형태로 서로 이격되어 형성될 수 있다.
참고로 도 5는 도 4와 같이, 복수 개의 후면 버스바(152)가 제1 방향(x)으로 나란하게 뻗어 배치되고, 각 라인에 서로 이격된 복수 개의 후면 버스바(152)가 섬 형태로 배치될 때, 각 후면 버스바(152)와 제1 영역(S1) 및 제2 영역(S2)을 확대 도시한 도이다.
이와 같이, 각 라인에 배치되는 후면 버스바(152)가 복수 개인 경우, 제1 영역(S1)은 후면 버스바(152)의 주위를 제1 방향(x) 및 제2 방향(y)으로 둘러싸는 영역일 수 있고, 제2 영역(S2)은 후면 버스바(152)를 중심으로 제1 영역(S1)의 외곽 영역을 제1 방향(x) 및 제2 방향(y)으로 둘러싸는 영역일 수 있다.
이때, 제1 방향(x)으로 설정된 제1 영역(S1)의 폭은 후면 버스바(152)의 폭과 동일할 수 있고, 제2 방향(y)으로 설정된 제1 영역(S1)의 폭은 후면 버스바(152)의 폭보다 좁을 수 있다.
아울러, 제1 방향(x)으로 설정된 제2 영역(S2)의 폭은 후면 버스바(152)의 폭보다 클 수 있다.
이와 같이, 제2 영역(S2)이 차지하는 면적은 제1 영역(S1)이 차지하는 면적보다 클 수 있다.
이와 같은 경우, 제1 영역(S1) 및 제2 영역(S2)에는 후면 전계부(170)가 제1 방향(x) 및 제2 방향(y)으로 복수의 라인 형태로 길게 뻗어 배치될 수 있다. 아울러, 제1 영역(S1) 및 제2 영역(S2)에 배치된 복수의 후면 전계부(170) 라인의 각 폭은 동일할 있다.
일례로, 제1 영역(S1) 및 제2 영역(S2)에서 제1 방향(x) 및 제2 방향(y)으로 배치된 복수 개의 후면 전계부(170) 라인 폭은 25μm ~ 35μm 사이에서 균일할 수 있다.
아울러, 제1 영역(S1)에서 제1 방향(x)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Lx1)은 제2 영역(S2)에서 제1 방향(x)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Lx2)보다 좁을 수 있다.
또한, 제1 영역(S1)에서 제2 방향(y)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Ly1)은 제2 영역(S2)에서 제2 방향(y)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Ly1)보다 좁을 수 있다.
일례로, 제1 영역(S1)에서 제1 방향(x) 및 제2 방향(y)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Lx1, Ly1)은 50μm이상 ~ 250μm 이하일 수 있고, 제2 영역(S2)에서 제1 방향(x) 및 제2 방향(y)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Lx1, Ly1)은 250μm 초과 350μm 이하일 수 있다.
이에 따라, 복수의 후면 전계부(170)를 도 4에 도시된 바와 같이 형성함으로써, 기판(110)의 제2 면 중 각 후면 버스바(152)와 바로 인접한 제1 영역(S1)에서 단위 면적(US1)당 후면 전계부(170)가 차지하는 영역의 비를 제2 영역(S2)에서 단위 면적(US2)당 후면 전계부(170)가 차지하는 영역의 비보다 높게 형성할 수 있다.
이에 따라, 기판(110)의 제2 면 중에서 후면 버스바(152)가 배치되는 영역과 인접한 제1 영역(S1)에서 단위 면적(US1)당 후면 전계부(170)가 차지하는 영역의 비를 상대적으로 높게 함으로써, 기판(110)의 제2 면 중에서 후면 버스바(152)가 배치되는 영역 및 바로 인접한 제1 영역(S1)에서의 면저항이 증가하는 것을 억제할 수 있고, 이에 따라 태양 전지의 효율을 보다 향상시킬 수 있다.
아울러, 도 4에서는 제1 영역(S1)에서 제2 방향(y)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Ly1)이 제2 영역(S2)에서 제2 방향(y)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Ly2)보다 좁은 경우를 일례로 설명하였지만, 이와 다르게, 도 5에 도시된 바와 같이, 제1 영역(S1)에서 제2 방향(y)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Ly1)은 제2 영역(S2)에서 제2 방향(y)으로 배치된 복수 개의 후면 전계부(170)의 라인 사이의 간격(Ly2)과 동일할 수 있다.
이때, 제2 영역(S2)에서 제2 방향(y)으로 배치된 복수 개의 후면 전계부(170) 라인 사이의 간격(Ly2)은 제2 영역(S2)에서 제1 방향(x)으로 배치된 복수 개의 후면 전계부(170) 라인 사이(Lx2)의 간격보다 좁을 수 있다.
아울러, 도 3 내지 도 5에서는 제1 영역(S1) 및 제2 영역(S2)에 배치된 후면 전계부(170)의 각 라인 폭이 동일한 경우만을 일례로 설명하고 있지만, 도 3 내지 도 5에 개시된 예에서, 제1 영역(S1)에 배치되는 후면 전계부(170)의 각 라인 폭을 제2 영역(S2)에서 배치되는 후면 전계부(170)의 각 라인 폭보다 더 크게하는 것도 가능하다.
지금까지는 복수의 후면 전계부(170)가 라인 형태로 배열된 경우만을 일례로 설명하였지만, 이와 다르게 복수의 후면 전계부(170)가 도트 형태로 배열된 경우에도 각 도트 라인 사이의 간격, 각 도트 사이의 간격 등을 조절하여 본 발명이 적용될 수 있다. 보다 구체적으로 설명하면 다음과 같다.
도 6은 본 발명에 따른 태양 전지에서, 후면 전계부의 제3 실시예를 설명하기 위한 도이고, 도 7은 제3 실시예의 변경예를 설명하기 위한 도이다.
도 6에서, 제1 영역(S1) 및 제2 영역(S2)에 대한 정의는 도 3에서 정의한 바와 동일하다. 따라서, 이에 대한 구체적인 설명은 생략한다.
도 6에 도시된 바와 같이, 본 발명에 따른 태양 전지에서, 복수 개의 후면 버스바(152)는 제1 방향(x)으로 길게 뻗어 배치될 수 있고, 각 라인에서의 후면 버스바(152)는 하나로 형성될 수 있다.
아울러, 복수의 후면 전계부(170)는 제1 영역(S1) 및 제2 영역(S2)에 후면 버스바(152)의 길이 방향과 동일한 제1 방향(x)으로 도트 형태로 배열될 수 있다.
여기서, 각 도트의 평면 형상은 도시된 바와 같이, 원형일 수도 있으나, 이와 다르게, 삼각형 또는 사각형의 형태도 가능하고, 이외에 다양한 형태의 다각형 형상도 가능하다.
즉, 제1 영역(S1) 및 제2 영역(S2)에는 복수 개의 후면 전계부(170)가 제1 방향(x)으로 배열되는 복수 개의 도트 라인을 포함할 수 있다.
이와 같은 경우, 제1 영역(S1) 및 제2 영역(S2)에 도트 형태로 배열되는 복수 개의 후면 전계부(170) 각각의 면적은 동일할 수 있다. 일례로, 제1 영역(S1) 및 제2 영역(S2)에 도트 형태로 배열되는 복수의 후면 전계부(170) 각각의 직경은 25μm ~ 35μm 사이에서 균일할 수 있다. 그러나, 이와 다르게, 제1 영역(S1)에 도트 형태로 배열되는 복수의 후면 전계부(170) 각각의 직경을 제2 영역(S2)에 도트 형태로 배열되는 복수의 후면 전계부(170) 각각의 직경보다 크게 형성할 수도 있다.
이와 같이, 복수의 후면 전계부(170)가 도트 형태로 배열된 경우에도, 기판(110)의 제2 면 중 각 후면 버스바(152)와 바로 인접한 제1 영역(S1)에서 단위 면적(US1)당 후면 전계부(170)가 차지하는 영역의 비를 제2 영역(S2)에서 단위 면적(US2)당 후면 전계부(170)가 차지하는 영역의 비보다 높게 형성하기 위하여, 제1 영역(S1)에서 제1 방향(x)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx1)은 제2 영역(S2)에서 제1 방향(x)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx2)보다 좁게 할 수 있다.
이때, 제1 영역(S1)에서 제1 방향(x)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx1)은 50μm이상 ~ 250μm 이하일 수 있고, 제2 영역(S2)에서 제1 방향(x)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx2)은 250μm 초과 350μm이하일 수 있다. 여기서, 제2 영역(S2)의 도트 라인 사이의 간격을 250μm 초과 350μm이하로 하는 것은 도트 라인 사이의 간격이 과도하게 증가시키면, 제2 영역(S2)에서 오히려 면저항이 증가할 수 있기 때문에, 이를 방지하기 위함이다.
이때, 제1 영역(S1)에 제1 방향(x)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dx)은 제2 영역(S2)에 제1 방향(x)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dx)과 동일할 수 있다.
또는, 도 7에 도시된 바와 같이, 제1 영역(S1)에 제1 방향(x)으로 배열된 각각의 도트 라인에서 각 도트 사이의 간격(Dx1)은 제2 영역(S2)에 제1 방향(x)으로 배열된 각각의 도트 라인에서 각 도트 사이의 간격(Dx2)보다 좁을 수도 있다.
이와 같이, 본 발명은 기판(110)의 제2 면 중 각 후면 버스바(152)와 바로 인접한 제1 영역(S1)에서 단위 면적(US1)당 후면 전계부(170)가 차지하는 영역의 비를 제2 영역(S2)에서 단위 면적(US2)당 후면 전계부(170)가 차지하는 영역의 비보다 더욱 높게하여, 태양 전지의 효율을 보다 더 향상시킬 수 있다.
다음은, 제1 방향(x)으로 길게 뻗어 배치되는 복수의 후면 버스바(152)가 각 라인에서 복수 개로 형성되고, 복수의 후면 전계부(170)가 제1 영역(S1) 및 제2 영역(S2)에 제1 방향(x) 및 제2 방향(y)으로 도트 형태로 배열된 경우에 대해 설명한다.
도 8은 본 발명에 따른 태양 전지에서, 후면 전계부의 제4 실시예를 설명하기 위한 도이고, 도 9 내지 도 11은 제4 실시예의 변경예를 설명하기 위한 도이다.
참고로 도 9 내지 도 11은 도 8과 같이, 복수 개의 후면 버스바(152)가 제1 방향(x)으로 나란하게 뻗어 배치되고, 각 라인에 서로 이격된 복수 개의 후면 버스바(152)가 섬 형태로 배치될 때, 각 후면 버스바(152)와 제1 영역(S1) 및 제2 영역(S2)을 확대 도시한 도이다.
도 8에서, 후면 버스바(152)의 배열, 제1 영역(S1) 및 제2 영역(S2)은 도 4와 동일하므로, 이에 대한 구체적인 설명은 생략한다.
도 8 내지 도 11에서, 제1 영역(S1) 및 제2 영역(S2)에 배열된 복수 개의 후면 전계부(170)의 각 도트의 직경은 25μm ~ 35μm 사이에서 형성될 수 있다.
이와 같은 범위 내에서 제1 영역(S1)에 배열된 복수 개의 후면 전계부(170)의 각 도트의 직경이 제2 영역(S2)에 배열된 복수 개의 후면 전계부(170)의 각 도트의 직경과 동일하거나 클 수 있다.
이하에서는 제1 영역(S1) 및 제1 영역(S2)에 배열된 복수 개의 후면 전계부(170)의 각 도트의 직경이 서로 동일한 경우를 일례로 설명한다.
도 8 내지 도 11에서, 제1 영역(S1) 및 제2 영역(S2)에서 제1 방향(x) 및 제2 방향(y)으로 형성되는 각 도트 라인 사이의 간격 및 각 도트 라인에서 각 도트 간격은 일례로, 50μm이상 350μm이하의 범위 내에서 형성될 수 있다.
도 8에 도시된 바와 같이, 각 라인에 서로 이격된 복수 개의 후면 버스바(152)가 섬 형태로 배치될 때, 복수 개의 후면 전계부(170)는 제1 영역(S1) 및 제2 영역(S2)에 제1 방향(x) 및 제2 방향(y)으로 도트 형태로 배열될 수 있다.
여기서, 제1 영역(S1)에서 제1 방향(x)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx1)은 제2 영역(S2)에서 제1 방향(x)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx2)보다 좁을 수 있다.
일례로, 제1 영역(S1)에서 제1 방향(x)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx1)은 50μm이상 ~ 250μm 이하일 수 있고, 제2 영역(S2)에서 제1 방향(x)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx2)은 250μm 초과 350μm이하일 수 있다.
또한, 제1 영역(S1)에서 제2 방향(y)으로 배열되는 복수 개의 도트 라인 사이의 간격(Ly1)은 제2 영역(S2)에서 제2 방향(y)으로 배열되는 복수 개의 도트 라인 사이의 간격(Ly2)과 동일할 수 있다.
일례로, 제1 영역(S1) 및 제2 영역(S2)에서 제2 방향(y)으로 배열되는 복수 개의 도트 라인 사이의 간격(Ly1, Ly2)은 50μm이상 350μm이하의 범위 내에서 균일하게 배열될 수 있다.
아울러, 제1 영역(S1)에 제1 방향(x)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dx)은 제2 영역(S2)에 제1 방향(x)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dx)과 동일할 수 있고, 제1 영역(S1)에 제2 방향(y)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dy)은 제2 영역(S2)에 제2 방향(y)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dy)과 동일할 수 있다.
또한, 도 8과 다르게, 도 9에 도시된 바와 같이, 제1 영역(S1)에 제1 방향(x)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dx1)은 제2 영역(S2)에 제1 방향(x)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dx2)보다 좁을 수 있다.
아울러, 도 8 및 도 9에서는 제1 영역(S1) 및 제2 영역(S2)에 도트 형태로 배열되는 복수 개의 후면 전계부(170) 각각의 면적은 동일한 것으로 도시하고 있으나, 이와 다르게, 제1 영역(S1)에 도트 형태로 배열되는 복수 개의 후면 전계부(170) 각각의 면적은 제2 영역(S2)에 도트 형태로 배열되는 복수 개의 후면 전계부(170) 각각의 면적보다 넓을 수 있다.
또한, 도 10에 도시된 바와 같이, 제1 영역(S1)에서 제1 방향(x)으로 배열되는 복수 개의 도트 라인 사이의 각 간격(Lx1a, Lx1b, Lx1c)은 제2 영역(S2)에서 제1 방향(x)으로 배열되는 복수 개의 도트 라인 사이의 각 간격(Lx2a, Lx2b)보다 좁을 수 있고, 제1 영역(S1)에서 제2 방향(y)으로 배열되는 복수 개의 도트 라인 사이의 각 간격(Ly1a, Ly1b, Ly1c)은 제2 영역(S2)에서 제2 방향(y)으로 배열되는 복수 개의 도트 라인 사이의 각 간격(Ly2a, Ly2b)보다 좁을 수 있다.
여기서, 제1 영역(S1)에서 제1 방향(x) 및 제2 방향(y)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx1a, Lx1b, Lx1c, Ly1a, Ly1b, Ly1c)은 후면 버스바(152)로부터 멀어질수록 점진적으로 증가하도록 배열할 수 있으며, 제2 영역(S2)에서 제1 방향(x) 및 제2 방향(y)으로 배열된 복수 개의 도트 라인 사이의 간격(Lx2a, Lx2b, Ly2a, Ly2b)은 균일하게 할 수 있다.
일례로, 제1 영역(S1)에서, 제1 방향(x)으로 배열된 복수 개의 도트 라인 사이의 간격(Lx1a, Lx1b, Lx1c) 중 Lx1a는 100 μm, Lx1b는 200 μm, Lx1c는 300 μm 로 배열될 수 있으며, 제2 영역(S2)에서 제1 방향(x)으로 배열된 복수 개의 도트 라인 사이의 간격(Lx2a, Lx2b), 즉 Lx2a는 300 μm, Lx2b는 300 μm로 균일하게 배열될 수 있다.
아울러, 제1 영역(S1)에서 제2 방향(y)으로 배열된 복수 개의 도트 라인 사이의 간격(Ly1a, Ly1b, Ly1c) 중 Ly1a는 100 μm, Ly1b는 200 μm, Ly1c는 300 μm 로, 후면 버스바(152)로부터 멀어질수록 점진적으로 증가하되, 제2 영역(S2)에서 제2 방향(y)으로 배열된 복수 개의 도트 라인 사이의 간격(Ly2a, Ly2b), 즉 Ly2a는 300 μm, Ly2b는 300 μm로, 균일하게 할 수 있다.
그러나, 이와 다르게, 제2 영역(S2)에서 제1 방향(x) 및 제2 방향(y)으로 배열된 복수 개의 도트 라인 사이의 간격(Lx2a, Lx2b, Ly2a, Ly2b)도 후면 버스바(152)로부터 멀어질수록 점진적으로 350 μm 까지 증가하도록 배열할 수 있다.
아울러, 제1 영역(S1)에서 제1 방향(x)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dx)은 제2 영역(S2)에서 제1 방향(x)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dx)과 동일할 수 있고, 제1 영역(S1)에서 제2 방향(y)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dy)은 제2 영역(S2)에서 제2 방향(y)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dy)과 동일할 수 있다.
이때, 제1 영역(S1)에서 제1 방향(x)으로 배열된 복수 개의 도트 라인 사이의 각 간격(Dx)은 제1 영역(S1)에서 제2 방향(y)으로 배열된 복수 개의 도트 라인 사이의 각 간격(Dy)보다 좁을 수 있다.
이와 같이, 후면 버스바(152)와 상대적으로 인접한 제1 영역(S1)에서 제1 방향(x) 및 제2 방향(y)으로 도트 형태로 배열된 후면 전계부(170)의 단위 면적당 면적비가 점진적으로 증가하도록 하여, 후면 버스바(152)로 인한 면저항 증가를 보다 효율적으로 억제할 수 있다.
아울러, 후면 버스바(152)와 상대적으로 이격된 제2 영역(S2)에서 제1 방향(x) 및 제2 방향(y)으로 도트 형태로 배열된 후면 전계부(170)의 단위 면적당 면적비가 균일하도록 하여, 후면 전계부(170)의 단위 면적당 면적비가 과도하게 감소하는 것을 방지하여, 제2 영역(S2)에서 면저항이 최소의 상태로 유지하도록 할 수 있다.
또한, 도 11에 도시된 바와 같이, 제1 영역(S1)에서 제1 방향(x) 및 제2 방향(y)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx1, Ly1)이 제2 영역(S2)에서 제1 방향(x) 및 제2 방향(y)으로 배열되는 복수 개의 도트 라인 사이의 간격(Lx2, Ly2)보다 좁게 하면서, 제1 영역(S1)에 제1 방향(x) 및 제2 방향(y)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dx1, Dy1)이 제2 영역(S2)에 제1 방향(x) 및 제2 방향(y)으로 배열된 각 도트 라인에서 각 도트 사이의 간격(Dx2, Dy2)보다 좁게 하는 것도 가능하다.
아울러, 후면 버스바(152) 주위 영역에 복수의 후면 전계부(170)가 라인 형태와 도트 형태로 혼합되어 도 12와 같이 배열되는 것도 가능하다.
도 12는 본 발명에 따른 태양 전지에서, 후면 전계부(170)의 제5 실시예를 설명하기 위한 도이다.
도 12는 도 8과 같이, 복수 개의 후면 버스바(152)가 제1 방향(x)으로 나란하게 뻗어 배치되고, 각 라인에 서로 이격된 복수 개의 후면 버스바(152)가 섬 형태로 배치될 때, 각 후면 버스바(152)와 제1 영역(S1) 및 제2 영역(S2)을 확대 도시한 도이다.
도 8에 도시된 바와 같이, 후면 버스바(152)의 배열, 제1 영역(S1) 및 제2 영역(S2)은 도 4와 동일하므로, 이에 대한 구체적인 설명은 생략한다.
도 12에 도시된 바와 같이, 제1 영역(S1) 내에는 복수 개의 후면 전계부(170)가 도트 형태와 라인 형태로 제1 방향(x) 및 제2 방향(y)으로 배열될 수 있으며, 제2 영역(S2) 내에는 복수 개의 후면 전계부(170)가 도트 형태로 제1 방향(x) 및 제2 방향(y)으로 배열될 수 있다.
이때에도, 기판(110)의 제2 면 중 후면 버스바(152)와 바로 인접한 제1 영역(S1)에서 단위 면적(US1)당 후면 전계부(170)가 차지하는 영역의 비는 후면 버스바(152)로부터 제1 영역(S1)보다 멀리 이격된 제2 영역(S2)에서 단위 면적(US2)당 후면 전계부(170)가 차지하는 영역의 비보다 높게 형성할 수 있다.
따라서, 본 발명은 기판(110)의 제2 면 중에서 후면 버스바(152)가 배치되는 영역 및 바로 인접한 제1 영역(S1)에서의 면저항을 상대적으로 감소시킬 수 있어, 태양 전지의 효율을 보다 향상시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 제 1 도전성 타입의 불순물을 함유하는 기판;
    상기 기판의 제1 면에 배치되고 상기 제 1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부;
    상기 에미터부 위에 배치되어, 상기 에미터부와 전기적으로 연결되어 있는 제1 전극;
    상기 기판의 제1 면과 반대면인 제2 면에 위치하며 복수의 홀이 배치된 후면 보호막;
    상기 후면 보호막 위에 배치되고, 상기 후면 보호막의 홀들을 통하여 상기 기판과 전기적으로 연결되는 후면 전극층과 상기 후면 보호막의 홀들이 형성되지 않은 영역에 제1 방향으로 길게 배치되고, 상기 후면 전극층과 전기적으로 연결되는 복수의 후면 버스바를 구비하는 제2 전극;
    상기 후면 전극층과 상기 기판의 제2 면 사이에 배치되는 복수 개의 후면 전계부;를 포함하고,
    상기 기판의 제2 면 중 상기 후면 버스바와 바로 인접한 제1 영역에서 단위 면적당 상기 후면 전계부가 차지하는 영역의 비는 상기 후면 버스바로부터 상기 제1 영역보다 멀리 이격된 제2 영역에서 단위 면적당 상기 후면 전계부가 차지하는 영역의 비보다 높은 태양 전지.
  2. 제1 항에 있어서,
    상기 기판의 제2 면 중에서 상기 제1 영역에 배치되는 상기 복수 개의 후면 전계부 사이의 간격은 상기 제2 영역에 배치되는 상기 복수 개의 후면 전계부 사이의 간격보다 좁은 태양 전지.
  3. 제1 항에 있어서,
    상기 제1 영역 및 상기 제2 영역에 배치되는 상기 후면 전계부는 상기 제1 방향 또는 상기 제2 방향으로 복수의 라인 형태로 길게 뻗어 배열되는 태양 전지.
  4. 제3 항에 있어서,
    상기 제1 영역에서 상기 복수 개의 후면 전계부의 라인 사이의 간격은 상기 제2 영역에서 상기 복수 개의 후면 전계부의 라인 사이의 간격보다 좁은 태양 전지.
  5. 제3 항에 있어서,
    상기 제1 영역에서 상기 복수 개의 후면 전계부의 라인 폭은 상기 제2 영역에서 상기 복수 개의 후면 전계부 라인 폭과 동일하거나 큰 태양 전지.
  6. 제1 항에 있어서,
    상기 제1 영역 및 상기 제2 영역에 배치되는 상기 복수 개의 후면 전계부는 상기 제1 방향 또는 상기 제2 방향으로 도트 형태로 배열되는 태양 전지.
  7. 제6 항에 있어서,
    상기 제1 영역에 도트 형태로 배열되는 상기 복수 개의 후면 전계부 각각의 면적은 상기 제2 영역에 도트 형태로 배열되는 상기 복수 개의 후면 전계부 각각의 면적과 동일하거나 큰 태양 전지.
  8. 제6 항에 있어서,
    상기 제1 영역 및 상기 제2 영역에 도트 형태로 배열되는 상기 복수의 후면 전계부 각각의 직경은 25μm ~ 35μm 사이인 태양 전지.
  9. 제6 항에 있어서,
    상기 제1 영역 및 상기 제2 영역에는 상기 복수 개의 후면 전계부가 상기 제1 방향으로 배열되는 복수 개의 도트 라인을 포함하고,
    상기 제1 영역에서 상기 제1 방향으로 배열되는 상기 복수 개의 도트 라인 사이의 간격은 상기 제2 영역에서 상기 제1 방향으로 배열되는 상기 복수 개의 도트 라인 사이의 간격보다 좁은 태양 전지.
  10. 제9 항에 있어서,
    상기 제1 영역에서 상기 제1 방향으로 배열되는 상기 복수 개의 도트 라인 사이의 간격은 50μm이상 ~ 250μm 이하인 태양 전지.
  11. 제9 항에 있어서,
    상기 제2 영역에서 상기 제1 방향으로 배열되는 상기 복수 개의 도트 라인 사이의 간격은 250μm 초과 350μm이하인 태양 전지.
  12. 제9 항에 있어서,
    상기 제1 영역에서 상기 제1 방향으로 배열되는 상기 복수 개의 도트 라인 사이의 간격은 상기 후면 버스바로부터 멀어질수록 점진적으로 증가하는 태양 전지.
  13. 제9 항에 있어서,
    상기 제2 영역에서 상기 제1 방향으로 배열된 상기 복수 개의 도트 라인 사이의 각 간격은 균일한 태양 전지.
  14. 제9 항에 있어서,
    상기 제1 영역에 상기 제1 방향으로 배열된 각각의 도트 라인에서 각 도트 사이의 간격은 상기 제2 영역에 상기 제1 방향으로 배열된 각각의 도트 라인에서 각 도트 사이의 간격보다 좁은 태양 전지.
  15. 제6 항에 있어서,
    상기 제1 영역 및 상기 제2 영역에는 상기 복수 개의 후면 전계부가 상기 제2 방향으로 배열되는 복수 개의 도트 라인을 포함하고,
    상기 제1 영역에서 상기 제2 방향으로 배열되는 상기 복수 개의 도트 라인 사이의 간격은 상기 제2 영역에서 상기 제2 방향으로 배열되는 상기 복수 개의 도트 라인 사이의 간격보다 좁은 태양 전지.
  16. 제15 항에 있어서,
    상기 제1 영역에서 상기 제2 방향으로 배열되는 상기 복수 개의 도트 라인 사이의 간격은 상기 후면 버스바로부터 멀어질수록 점진적으로 증가하는 태양 전지.
  17. 제15 항에 있어서,
    상기 제1 영역 및 제2 영역에서 상기 제2 방향으로 배열되는 상기 복수 개의 도트 라인 사이의 간격은 동일한 태양 전지.
  18. 제15 항에 있어서,
    상기 제1 영역에 상기 제2 방향으로 배열되는 각각의 도트 라인에서 각 도트 사이의 간격은 상기 제2 영역에 상기 제2 방향으로 배열되는 각각의 도트 라인에서 각 도트 사이의 간격보다 좁은 태양 전지.
  19. 제6 항에 있어서,
    상기 제1 영역 및 상기 제2 영역에 도트 형태로 배열되는 상기 복수 개의 후면 전계부의 각 도트의 평면 형상은 원형, 삼각형 및 사각형 중 적어도 어느 하나인 태양 전지.
  20. 제 1 도전성 타입의 불순물을 함유하는 기판;
    상기 기판의 제1 면에 배치되고 상기 제 1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부;
    상기 에미터부 위에 배치되어, 상기 에미터부와 전기적으로 연결되어 있는 제1 전극;
    상기 기판의 제1 면과 반대면인 제2 면에 위치하며 복수의 홀이 배치된 후면 보호막;
    상기 후면 보호막 위에 배치되고, 상기 후면 보호막의 홀들을 통하여 부분적으로 상기 기판과 전기적으로 연결되는 후면 전극층과 상기 후면 보호막의 홀들이 형성되지 않은 영역에 제1 방향으로 길게 배치되고, 상기 후면 전극층과 전기적으로 연결되는 복수의 후면 버스바를 구비하는 제2 전극;
    상기 후면 보호막의 홀들을 통하여 서로 전기적으로 연결되는 상기 후면 전극층과 상기 기판의 제2 면 사이에 부분적으로 배치되는 복수 개의 후면 전계부;를 포함하고,
    상기 복수의 후면 전계부 사이의 간격은 상기 후면 버스바와 가까워질수록 점진적으로 감소하는 태양 전지.
KR1020120105757A 2012-09-24 2012-09-24 태양 전지 KR20140040310A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120105757A KR20140040310A (ko) 2012-09-24 2012-09-24 태양 전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120105757A KR20140040310A (ko) 2012-09-24 2012-09-24 태양 전지

Publications (1)

Publication Number Publication Date
KR20140040310A true KR20140040310A (ko) 2014-04-03

Family

ID=50650524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120105757A KR20140040310A (ko) 2012-09-24 2012-09-24 태양 전지

Country Status (1)

Country Link
KR (1) KR20140040310A (ko)

Similar Documents

Publication Publication Date Title
US11056598B2 (en) Solar cell
KR101108474B1 (ko) 태양 전지
KR101199424B1 (ko) 태양 전지
KR101597831B1 (ko) 태양 전지 및 태양 전지 모듈
EP2506310B1 (en) Bifacial solar cell
KR100990110B1 (ko) 태양 전지
KR101130196B1 (ko) 태양 전지
JP2012004571A (ja) 太陽電池及びその製造方法
KR101630526B1 (ko) 태양 전지
US9577132B2 (en) Solar cell module
KR101284278B1 (ko) 태양 전지 모듈 및 태양 전지 모듈에 사용되는 인터커넥터
KR101264212B1 (ko) 태양 전지 및 태양 전지 모듈
KR101925928B1 (ko) 태양 전지 및 그의 제조 방법
KR101146734B1 (ko) 태양 전지 셀 및 이를 구비한 태양 전지 모듈
KR101180813B1 (ko) 태양 전지
EP3118901B1 (en) Solar cell and solar cell module
KR101444957B1 (ko) 태양 전지
KR20140040310A (ko) 태양 전지
KR102183580B1 (ko) 태양 전지 및 태양 전지 모듈
KR101190751B1 (ko) 태양 전지
KR20160064486A (ko) 태양 전지
KR20130080662A (ko) 태양전지 모듈
KR101889850B1 (ko) 태양 전지
KR20110138648A (ko) 태양 전지 및 그 제조 방법
KR20130011116A (ko) 태양전지 모듈

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination