KR20130116544A - Organic electro luminescent device - Google Patents

Organic electro luminescent device Download PDF

Info

Publication number
KR20130116544A
KR20130116544A KR1020120038986A KR20120038986A KR20130116544A KR 20130116544 A KR20130116544 A KR 20130116544A KR 1020120038986 A KR1020120038986 A KR 1020120038986A KR 20120038986 A KR20120038986 A KR 20120038986A KR 20130116544 A KR20130116544 A KR 20130116544A
Authority
KR
South Korea
Prior art keywords
electrode
display area
substrate
light emitting
organic light
Prior art date
Application number
KR1020120038986A
Other languages
Korean (ko)
Other versions
KR101932514B1 (en
Inventor
정상철
조항섭
이은하
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120038986A priority Critical patent/KR101932514B1/en
Publication of KR20130116544A publication Critical patent/KR20130116544A/en
Application granted granted Critical
Publication of KR101932514B1 publication Critical patent/KR101932514B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE: An organic electroluminescent device is provided to reduce manufacturing costs by omitting a deposition process and a cleaning process to form an auxiliary electrode. CONSTITUTION: A first substrate is divided into a display area (AA) and first, second, third and fourth non-display areas (NA1 - NA4) and includes an organic electroluminescent diode, which includes a first electrode, an organic light emitting layer and a second electrode (160), corresponding to each pixel. A plurality of first drive ICs (182a) are mounted on the first non-display area of the first substrate. A plurality of second drive ICs (182b) are mounted on the second non-display area which is located on the opposite side of the display area from where the first non-display area and the display area meet. A bonding layer is interposed between the first substrate and a second substrate. Each of the first and second drive ICs directly apply a reference voltage to the second electrode.

Description

유기전계 발광소자{Organic electro luminescent device} Organic electroluminescent device

본 발명은 유기전계 발광소자(Organic electroluminescent device)에 관한 것이며, 특히 저저항 금속물질 등으로 보조전극 형성없이도 전원전압(VDD 전압)의 표시영역 내의 위치별 전압강하 차이에 따른 표시품질을 저하를 억제할 수 있는 유기전계 발광소자에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent device. In particular, a low-resistance metal material is used to suppress display quality degradation due to a difference in voltage drop by position in a display area of a power supply voltage (VDD voltage) without forming an auxiliary electrode. It relates to an organic electroluminescent device that can be.

평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. An organic electroluminescent device, which is one of flat panel displays (FPDs), has high luminance and low operating voltage characteristics.

또한 상기 유기전계 발광소자는 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.In addition, since the organic light emitting device emits light by itself, it has a high contrast ratio, an ultra-thin display, and a response time of several microseconds. There is no limitation and it is stable even at low temperature, and it is easy to manufacture and design a driving circuit because it is driven at a low voltage of DC 5 to 15V.

이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지고 있다. Organic light emitting devices having such characteristics are largely classified into a passive matrix type and an active matrix type.

액티브 매트릭스 방식의 유기전계 발광소자에서는 화소영역을 온(on)/오프(off)하는 스위칭 박막트랜지스터(Thin Film Transistor)가 각 화소영역별로 형성되고 있으며, 이러한 스위칭 박막트랜지스터와는 별도로 각 화소영역 구동을 위한 구동 박막트랜지스터가 구비되고 있으며, 이러한 구동 박막트랜지스터 및 전원배선과 연결되며 유기전계 발광 다이오드가 구비되고 있다.In the active matrix organic light emitting diode, a switching thin film transistor (TIN) is formed for each pixel region to turn on / off a pixel region, and each pixel region is driven separately from the switching thin film transistor. A driving thin film transistor is provided, and the organic light emitting diode is connected to the driving thin film transistor and the power line.

이러한 구성을 갖는 액티브 매트릭스 방식의 유기전계 발광소자는 각 화소영역에 인가된 전압이 스토리지 커패시터(StgC)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동할 수 있다.In the active matrix type organic light emitting diode having such a configuration, the voltage applied to each pixel region is charged in the storage capacitor StgC, and the power is applied until the next frame signal is applied. Regardless of the number of scan lines, it can continue to run for one screen.

따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다. Accordingly, since the same luminance is exhibited even when a low current is applied, an active matrix type organic electroluminescent device is mainly used since it has advantages of low power consumption, high definition and large size.

한편, 유기전계 발광소자는 크게 어레이 소자와 유기전계 발광 다이오드가 구비된 어레이 기판과, 이와 대면하며 유기전계 발광 다이오드의 보호를 위한 인캡슐레이션용 기판으로 구성되고 있다.On the other hand, the organic light emitting device is largely composed of an array substrate having an array element and an organic light emitting diode, and the substrate for encapsulation facing the organic light emitting diode to face it.

도 1은 종래의 유기전계 발광소자의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional organic light emitting device.

도시한 바와 같이, 통상적으로 투명한 재질인 유리로 이루어진 제 1 기판(3)과, 상기 제 1 기판(3)과 마주하며 인캡슐레이션을 위한 제 2 기판(31)이 서로 대향되게 배치되어 있다. As illustrated, a first substrate 3 made of glass, which is typically transparent, and a second substrate 31 for encapsulation facing the first substrate 3 are disposed to face each other.

그리고 상기 제 1, 2 기판(3, 31)은 표시영역(AA) 전면 및 이의 주변에 위치하는 비표시영역(NA)의 소정폭의 영역에 형성되는 접착층(50)에 의해 합착된 상태를 유지하고 있으며, 제 1 기판(3)의 상부로 각 화소영역 내에는 구동 박막트랜지스터(DTr)가 형성되어 있고, 상기 각각의 구동 박막트랜지스터(DTr)와 연결되어 제 1 전극(12)이 형성되어 있고, 상기 제 1 전극(12) 상부에는 적, 녹, 청색을 각각 발광하는 발광 물질 패턴(14a, 14b, 14c)을 포함하는 유기 발광층(14)이 형성되어 있고, 상기 유기 발광층(14) 상부에는 전면에 제 2 전극(16)이 형성되어 있다. 이때, 상기 제 1, 2 전극(12, 16)은 상기 유기 발광층(14)에 전계를 인가해주는 역할을 하며, 이들 제 1, 2 전극(12, 16)과 그 사이에 형성된 유기 발광층(14)은 유기전계 발광 다이오드(E)를 이룬다. In addition, the first and second substrates 3 and 31 remain bonded to each other by the adhesive layer 50 formed in a region of a predetermined width of the non-display area NA located on the entire surface of the display area AA and the periphery thereof. The driving thin film transistor DTr is formed in each pixel area above the first substrate 3, and the first electrode 12 is formed in connection with the driving thin film transistor DTr. The organic light emitting layer 14 including the light emitting material patterns 14a, 14b, and 14c emitting red, green, and blue, respectively, is formed on the first electrode 12, and on the organic light emitting layer 14. The second electrode 16 is formed on the front surface. In this case, the first and second electrodes 12 and 16 serve to apply an electric field to the organic light emitting layer 14, and the first and second electrodes 12 and 16 and the organic light emitting layer 14 formed therebetween. Forms an organic light emitting diode (E).

그리고 전술한 접착층(50)에 의해서 상기 제 1, 2 기판(3, 31)은 합착된 상태를 유지하며, 서로 이격하여 즉, 상기 제 1 기판(3) 상에 형성된 제 2 전극(16)과 상기 제 2 기판(31)은 일정간격 이격되어 있다. The first and second substrates 3 and 31 are bonded to each other by the adhesive layer 50 described above, and the first and second substrates 3 and 31 are spaced apart from each other, that is, the second electrode 16 and the second electrode 16 formed on the first substrate 3. The second substrate 31 is spaced apart from each other.

한편, 상기 제 2 기판(31)의 내측면에는 상기 제 1 기판(3)의 표시영역(AA) 전면과 이의 주변에 위치하는 비표시영역(NA) 일부에 대응하여 저저항 금속물질로 이루어진 판 형태의 보조전극(35)이 구비되고 있으며, 이러한 보조전극(35)과 상기 유기전계 발광 다이오드(E)의 제 2 전극(16)은 도전패턴(55)에 의해 전기적으로 연결되고 있다.Meanwhile, a plate made of a low resistance metal material may be formed on the inner surface of the second substrate 31 to correspond to the entire surface of the display area AA of the first substrate 3 and a portion of the non-display area NA positioned around the second substrate 31. The auxiliary electrode 35 is provided, and the auxiliary electrode 35 and the second electrode 16 of the organic light emitting diode E are electrically connected by the conductive pattern 55.

이때, 이러한 저저항 금속물질로 이루어진 보조전극(35)은 도전패턴(55) 예를들면 ACP(Anisotropic Conductive Paste) 또는 은 도트(Ag dot) 등에 의해 그 일 끝단 및 타 끝단에서 각각 보조패턴(73)을 개재하여 상기 제 2 전극(55)과 접촉하고 있다. 그리고, 상기 제 2 전극(55)은 상기 제 1 기판(3)의 일 끝단에 구비되는 드라이브 IC(Integrated Circuit)(70)와 전기적으로 연결되고 있다. At this time, the auxiliary electrode 35 made of the low-resistance metal material may have the auxiliary pattern 73 at one end and the other end thereof by the conductive pattern 55, for example, an anisotropic conductive paste (ACP) or silver dot. ) Is in contact with the second electrode 55 via the (). In addition, the second electrode 55 is electrically connected to a drive integrated circuit (IC) 70 provided at one end of the first substrate 3.

이렇게 보조전극(35)을 상기 제 2 기판(31) 내측면에 형성하고 이를 도전패턴(55)을 통해 상기 제 2 전극(16)과 전기적으로 연결되도록 하는 것은 유기전계 발광소자(1)가 최근에 대형화되면서 전극 자체의 내부 저항으로 인해 최초 기준전압이 인가되는 지점과 멀리 떨어진 영역으로 갈수록 즉 표시영역(AA)의 일끝단에서 타끝단으로 갈수록 전압강하가 현저히 발생되며 이로 인해 표시품질이 저하되며, 소비전력 또한 증가되기 때문이 이를 방지하기 위해 저저항 금속물질로 이루어진 상기 보조전극(35)을 형성하고 있는 것이다. The auxiliary electrode 35 is formed on the inner surface of the second substrate 31 and electrically connected to the second electrode 16 through the conductive pattern 55. As the size increases, the voltage drop is remarkably generated from the one end of the display area AA to the other end of the display area AA due to the internal resistance of the electrode itself. In addition, since the power consumption is also increased, the auxiliary electrode 35 made of a low resistance metal material is formed to prevent this.

도면에 있어서는 상기 보조전극(35)이 상기 제 2 기판(31)의 내측면에 형성되고 있는 것을 일례로 나타내었지만, 상기 인캡슐레이션을 위한 제 2 기판(31)이 알루미늄 포일 등으로 이루어지는 경우 상기 제 1 기판(3)에 형성될 수도 있다. In the drawing, the auxiliary electrode 35 is formed on the inner surface of the second substrate 31 as an example. However, when the second substrate 31 for the encapsulation is made of aluminum foil or the like. It may be formed on the first substrate 3.

하지만, 이러한 구성을 갖는 종래의 유기전계 발광소자(1)는 상기 보조전극(35)을 형성하기 위해 별도의 추가적인 증착 장비를 도입해야 하며, 상기 보조전극(35) 형성 후 세정작업 또한 추가적으로 진행해야 하므로 공정 증가에 따른 생산성이 저하되고 있다.However, the conventional organic EL device 1 having such a configuration should introduce additional deposition equipment to form the auxiliary electrode 35, and further clean the operation after forming the auxiliary electrode 35. Therefore, productivity decreases with increasing process.

그리고, 상기 제 2 전극(16)과 보조전극(35)을 상기 도전패턴(55)을 통해 접촉시키는데 상기 도전패턴(55)과 제 2 전극(16)은 구조 특성 상 이들 두 구성요소가 직접 접촉할 수도 있고 또는 보조패턴(73)을 개재하여 접촉하도록 형성할 수도 있으며, 이 경우 도전패턴(55)과 보조패턴(73)간의 접촉부 또는 상기 보조패턴(73)과 제 2 전극(16)과의 접촉부에서 저항이 급격히 상승하여 번트(bunt)가 발생됨으로써 비주기적으로 통전 불량이 발생하는 문제 또한 발생되고 있는 실정이다.
In addition, the second electrode 16 and the auxiliary electrode 35 are contacted through the conductive pattern 55. The conductive pattern 55 and the second electrode 16 are in direct contact with these two components due to their structural characteristics. Or may be formed to be in contact with each other via the auxiliary pattern 73. In this case, a contact portion between the conductive pattern 55 and the auxiliary pattern 73 or the auxiliary pattern 73 and the second electrode 16 may be formed. As a result of a sudden rise in resistance at the contact portion resulting in a burnt, a problem arises in that a conduction failure occurs aperiodically.

본 발명은 이러한 문제점을 해결하기 위하여 안출된 것으로, 대면적화의 추세를 따르면서 보조전극 형성 없이 제 2 전극의 내부 전압강하에 의한 표시품질 저하를 방지하며 나아가 생산성을 향상시킬 수 있는 유기전계 발광소자를 제공하는 것을 그 목적으로 하고 있다.
The present invention has been made to solve such a problem, and according to the trend of large area, an organic light emitting device capable of preventing the display quality degradation due to the internal voltage drop of the second electrode without forming the auxiliary electrode and further improving the productivity. It aims to provide.

상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 유기전계 발광 소자는, 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 제 1, 2, 3, 4 비표시영역이 정의(定義)되며, 상기 각 화소영역에 대응하여 제 1 전극과 유기 발광층과 제 2 전극을 포함하는 유기전계 발광 다이오드가 구비되며, 상기 제 2 전극은 상기 표시영역 전면에 형성된 것을 특징으로 한 제 1 기판과; 상기 제 1 기판과 대향하는 제 2 기판과; 상기 제 1 기판의 상기 제 1 비표시영역에 실장된 다수의 제 1 드라이브 IC(Integrated Circuit)와; 상기 제 1 기판의 상기 제 1 비표시영역과 상기 표시영역을 사이에 두고 마주하는 상기 제 2 비표시영역에 실장된 다수의 제 2 드라이브 IC와; 상기 제 1 기판과 제 2 기판 사이에 개재된 접착층을 포함하며, 상기 제 2 전극은 상기 다수의 각 제 1 및 제 2 드라이브 IC과 전기적으로 연결되어 이들 드라이브 IC로부터 직접 기준전압을 인가받는 것이 특징이다.In order to achieve the above object, an organic light emitting diode according to an exemplary embodiment of the present invention includes a display area including a plurality of pixel areas and a first, second, third, and fourth non-display area defined outside thereof. An organic light emitting diode including a first electrode, an organic light emitting layer, and a second electrode corresponding to each pixel area, wherein the second electrode is formed over an entire surface of the display area; A second substrate facing the first substrate; A plurality of first drive integrated circuits (ICs) mounted in the first non-display area of the first substrate; A plurality of second drive ICs mounted in the second non-display area facing the first non-display area and the display area between the first substrate; And an adhesive layer interposed between the first substrate and the second substrate, wherein the second electrode is electrically connected to each of the plurality of first and second drive ICs to receive a reference voltage directly from the drive ICs. to be.

이때, 상기 제 1 및 제 2 드라이브 IC는 동일한 개수가 실장되며 서로 마주하여 일대일 대응하도록 배치된 것이 특징이다.In this case, the first and the second drive IC is mounted in the same number and are arranged to correspond one to one facing each other.

그리고 상기 표시영역에는 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선이 구비되며, 상기 데이터 배선과 나란하게 전원배선이 구비된 것이 특징이다. 이때, 상기 다수의 각 제 1 드라이브 IC는 상기 표시영역에 구성된 데이터 배선 및 전원배선과 전기적으로 연결되어 신호전압을 인가하는 것이 특징이며, 상기 다수의 각 제 2 드라이브 IC는 상기 데이터 배선 및 전원배선과 전기적으로 연결되지 않고 상기 제 2 전극과만 전기적으로 연결된 것이 특징이다.The display area may include a gate line and a data line crossing each other to define the pixel area, and a power line line may be provided in parallel with the data line. In this case, each of the plurality of first drive ICs is electrically connected to data and power wirings configured in the display area to apply a signal voltage, and each of the plurality of second drive ICs includes the data and power wirings. It is characterized in that it is electrically connected only to the second electrode and not electrically connected to the second electrode.

또한, 상기 제 3 또는 제 4 비표시영역에는 다수의 제 3 드라이브 IC가 구비되며, 상기 제 3 드라이브 IC는 상기 게이트 배선과 연결되어 스캔신호전압을 인가하는 것이 특징이다.In addition, a plurality of third drive ICs may be provided in the third or fourth non-display area, and the third drive IC may be connected to the gate line to apply a scan signal voltage.

그리고 상기 유기전계 발광소자는 상기 제 2 기판의 내측면에 상기 제 2 전극과 연결되는 보조전극과 상기 제 2 전극과 상기 보조전극을 전기적으로 연결시키는 도전패턴은 형성되지 않는 것이 특징이다.In the organic light emitting diode, an auxiliary electrode connected to the second electrode and a conductive pattern for electrically connecting the second electrode and the auxiliary electrode are not formed on the inner surface of the second substrate.

또한, 상기 다수의 제 1 및 제 2 드라이브 IC는 직접 상기 제 1 기판에 실장되거나, 또는 각각 FPC(flexible printed circuit board)를 개재하여 실장되는 것이 특징이며, 상기 FPC를 개재하여 실장되는 경우, 상기 FPC 내에 구비된 일 배선과 상기 제 2 전극이 접촉하는 것이 특징이다.
In addition, the plurality of first and second drive ICs may be directly mounted on the first substrate or may be mounted via a flexible printed circuit board (FPC), respectively. One of the wirings provided in the FPC and the second electrode are in contact with each other.

본 발명에 따른 유기전계 발광소자는 표시영역 일끝단과 이와 마주하는 타끝단에 모두 D-IC가 구비되어 상기 D-IC로부터 표시영역 전면에 형성되는 제 2 전극과 직접 접촉하며 전원전압을 인가하는 구성을 가지므로 대면적화 된다 하더라도 제 2 전극 내부에서의 전압강하에 의한 표시품질 저하를 억제하는 효과가 있다.In the organic light emitting diode according to the present invention, a D-IC is provided at one end of the display area and the other end thereof to directly contact a second electrode formed on the entire display area from the D-IC to apply a power voltage. Since the structure has a large area, it is possible to suppress the display quality deterioration due to the voltage drop inside the second electrode.

나아가, 보조전극을 별도로 형성할 필요가 없으므로 보조전극 형성을 위한 증착 공정 및 세정 공정을 생략할 수 있으므로 생산성 향상 및 제조 비용을 저감시키는 효과가 있다.Furthermore, since the auxiliary electrode does not need to be formed separately, the deposition process and the cleaning process for forming the auxiliary electrode can be omitted, thereby improving productivity and reducing manufacturing costs.

그리고, 보조전극 형성을 위한 저저항 금속물질의 증착 공정을 필요치 않으므로 증착 장비 투자를 억제함으로써 초기 투자 비용을 저감시키는 효과가 있다.
In addition, since the deposition process of the low-resistance metal material for forming the auxiliary electrode is not required, the initial investment cost can be reduced by suppressing the deposition equipment investment.

도 1은 종래의 유기전계 발광소자의 개략적인 단면도.
도 2는 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도.
도 3은 본 발명의 실시예에 따른 유기전계 발광소자의 평면도.
도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도.
도 5는 도 3을 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도.1 is a schematic cross-sectional view of a conventional organic light emitting device.
2 is a circuit diagram of one pixel of a general active matrix organic light emitting diode.
3 is a plan view of an organic light emitting diode according to an exemplary embodiment of the present invention.
4 is a cross-sectional view of a portion cut along line IV-IV of FIG. 3;
FIG. 5 is a cross-sectional view of a portion taken along the cutting line VV of FIG. 3. FIG.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the drawings.

우선, 유기전계 발광 소자의 기본적인 구조 및 동작 특성에 대해서 도면을 참조하여 설명한다. First, the basic structure and operation characteristics of the organic EL device will be described with reference to the drawings.

도 2는 일반적인 액티브 매트릭스형 유기전계 발광소자의 하나의 화소에 대한 회로도이다. 2 is a circuit diagram of one pixel of a general active matrix organic light emitting diode.

도시한 바와 같이 일반적인 유기전계 발광소자의 하나의 화소는 스위칭 박막트랜지스터(STr)와 구동 박막트랜지스터(DTr), 스토리지 커패시터(StgC) 그리고 유기전계 발광 다이오드(E)로 이루어진다. As illustrated, one pixel of a general organic light emitting diode includes a switching thin film transistor STr, a driving thin film transistor DTr, a storage capacitor StgC, and an organic light emitting diode E.

제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 상기 제 1 방향과 교차되는 제 2 방향으로 배치되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다. The gate line GL is formed in a first direction, is arranged in a second direction crossing the first direction to define the pixel region P, and the data line DL is formed. And a power supply wiring (PL) for applying a power supply voltage is spaced apart.

또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 각 화소영역(P) 내부에는 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다. A switching thin film transistor STr is formed at the intersection of the data line DL and the gate line GL and is electrically connected to the switching thin film transistor STr in each pixel region P A driving thin film transistor DTr is formed.

이때, 상기 구동 박막트랜지스터(DTr)는 유기전계 발광 다이오드(E)와 전기적으로 연결되고 있다. 즉, 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 기준 전압인 VDD를 인가받거나 또는 그라운드(ground)와 연결되고 있다. In this case, the driving thin film transistor DTr is electrically connected to the organic light emitting diode E. That is, the first electrode, which is one terminal of the organic light emitting diode E, is connected to the drain electrode of the driving thin film transistor DTr, and the second electrode, which is the other terminal, receives a reference voltage V DD or is grounded. ground).

그리고 상기 전원배선(PL)은 상기 각 구동 박막트랜지스터(DTr)의 소스 전극과 연결되어 전원전압을 상기 유기전계 발광 다이오드(E)로 전달하고 있다. The power line PL is connected to the source electrode of each of the driving thin film transistors DTr to transfer a power supply voltage to the organic light emitting diode E.

또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다. A storage capacitor StgC is formed between the gate electrode and the source electrode of the driving thin film transistor DTr.

따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. Therefore, when a signal is applied through the gate line GL, the switching thin film transistor STr is turned on and the signal of the data line DL is transmitted to the gate electrode of the driving thin film transistor DTr, The thin film transistor DTr is turned on so that light is output through the organic light emitting diode E.

이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계 발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계 발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
At this time, when the driving thin film transistor DTr is in an on state, the level of the current flowing from the power supply line PL to the organic light emitting diode E is determined, and thus the organic light emitting diode E is The gray scale may be implemented, and the storage capacitor StgC maintains the gate voltage of the driving thin film transistor DTr constant when the switching thin film transistor STr is turned off. As a result, even when the switching thin film transistor STr is turned off, the level of the current flowing through the organic light emitting diode E may be maintained until the next frame.

도 3은 본 발명의 실시예에 따른 유기전계 발광소자의 평면도이며, 도 4와 5는 각각 도 3을 절단선 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도이다.3 is a plan view of an organic light emitting diode according to an exemplary embodiment of the present invention, and FIGS. 4 and 5 are cross-sectional views of portions cut along the cutting lines IV-IV and V-V of FIG. 3, respectively.

도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(100)는 표시영역(AA)과 상기 표시영역(AA)의 주변에 비표시영역(NA)이 정의된 제 1 기판과, 이와 대응하여 인캡슐레이션을 위한 제 2 기판으로 구성되고 있다.As shown in the drawing, the organic light emitting diode 100 according to the present invention includes a first substrate having a display area AA and a non-display area NA defined around the display area AA, and correspondingly, It consists of a second substrate for encapsulation.

이때, 상기 제 1 기판(110)의 상기 표시영역(AA)에는 게이트 배선(GL)과 데이터 배선(DL)이 서로 교차하여 다수의 화소영역(P)이 정의되고 있으며, 상기 데이터 배선(DL)과 나란하게 전원배선(PL)이 구비되고 있다. 그리고 상기 각 화소영역(P) 내부에는 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)와 유기전계 발광 다이오드(미도시)가 구비되고 있다. In this case, a plurality of pixel areas P are defined in the display area AA of the first substrate 110 by crossing the gate line GL and the data line DL, and the data line DL is defined. The power supply wiring PL is provided side by side. Each of the pixel regions P includes a driving thin film transistor DTr, a switching thin film transistor (not shown), and an organic light emitting diode (not shown).

그리고, 상기 비표시영역(NA) 더욱 정확히는 상기 표시영역(AA)을 사이에 두고 서로 마주하는 상측 및 하측(또는 서로 마주하는 좌측 및 우측)에 위치하는 비표시영역(이하 설명의 편의를 위해 상측 및 하측의 비표시영역을 각각 제 1 및 제 2 비표시영역(NA1, NA2), 좌측 및 우측의 비표시영역을 각각 제 3 및 제 4 비표시영역(NA3, NA4)이라 정의함)각각 다수의 제 1 드라이브 IC(182a)와 제 2 드라이브 IC(182b)가 실장되고 있는 것이 특징이다. 이때, 도면에 나타나지 않았지만, 상기 상측 및 하측의 제 1 및 제 2 비표시영역(NA1, NA2) 이외에 좌측 또는 우측 중 어느 한 측에 위치하는 비표시영역(NA3, NA4)에 대응해서는 제 3 드라이브 IC(미도시)가 더욱 실장될 수 있다. In addition, the non-display area NA more precisely positioned on the upper side and the lower side (or the left and right sides facing each other) with the display area AA interposed therebetween (for convenience of explanation) And the lower non-display areas NA1 and NA2, respectively, and the left and right non-display areas are defined as the third and fourth non-display areas NA3 and NA4, respectively. The first drive IC 182a and the second drive IC 182b are mounted. In this case, although not shown in the drawing, the third drive corresponds to the non-display areas NA3 and NA4 located on either the left or the right side other than the upper and lower non-display areas NA1 and NA2. IC (not shown) may be further mounted.

이때, 도면에 있어서는 상기 제 1 및 제 2 드라이브 IC(182a, 182b)와 상기 제 1 기판(110)이 제 1 및 제 2 FPC(flexible printede circuit board)(184a, 184b)를 개재하여 실장됨을 일례로 보이고 있지만, 상기 제 1 및 제 2 드라이브 IC(182a, 182b)는 상기 제 1 및 제 2 FPC(184a, 184b)를 개재하지 않고 상기 제 1 기판(110)상에 직접 실장될 수 있다. In this case, in the drawing, the first and second drive ICs 182a and 182b and the first substrate 110 are mounted via first and second flexible printed circuit boards (184a and 184b). Although shown as, the first and second drive ICs 182a and 182b may be directly mounted on the first substrate 110 without interposing the first and second FPCs 184a and 184b.

그리고 상기 제 1 및 제 2 드라이브 IC(182a, 182b)가 상기 제 1 및 제 2 FPC(184a, 184b)를 개재하여 실장되는 경우, 상기 제 1 및 제 2 FPC(184a, 184b) 각각의 내부에는 다수의 배선(미도시)이 구비되며 이러한 다수의 배선(미도시) 중 일 배선이 상기 제 2 전극(160)과 접촉하는 구성을 이룸으로써 상기 제 1 및 제 2 드라이브 IC(182a, 182b)로부터 발생되는 기준전압인 VDD 전압을 상기 제 2 전극(160)에 인가할 수 있다. When the first and second drive ICs 182a and 182b are mounted via the first and second FPCs 184a and 184b, each of the first and second FPCs 184a and 184b may be formed inside the first and second drive ICs 184a and 184b. A plurality of wirings (not shown) are provided, and one of the plurality of wirings (not shown) forms a configuration in which the second electrode 160 is in contact with the second and second drive ICs 182a and 182b. The VDD voltage, which is a generated reference voltage, may be applied to the second electrode 160.

상기 표시영역(AA)을 기준으로 상측 및 하측에 위치하는 제 1 및 제 2 비표시영역(NA1, NA2) 각각에 실장되는 다수의 제 1 및 제 2 드라이브 IC(182a, 182b) 중 상기 제 1 또는 제 2 비표시영역(NA1, NA2) 중 어느 하나의 비표시영역(제 1 비표시영역(NA1))에 구비되는 다수의 드라이브 IC(이하 제 1 비표시영역(NA1)에 실장된 다수의 드라이브 IC를 제 1 드라이브 IC(182a), 제 2 비표시영역에 실장된 다수의 드라이브 IC를 제 2 드라이브 IC(182b)라 정의함) 주로 표시영역(AA)에 구비되는 데이터 배선(DL) 및 전원배선(PL)과 연결되어 이들 배선(DL, PL)에 각각 신호전압과 전류레벨을 규정하는 전원전압을 인가하는 동시에 상기 표시영역(AA) 전면에 형성되는 제 2 전극(160)으로 VDD 전압을 인가하는 것이 특징이며, 나머지 한 측에 구비되는 상기 제 2 드라이브 IC(182b)는 상기 데이터 배선(DL) 및 전원배선(PL)과 연결되지 않고 단순히 상기 제 2 전극(160)과 접촉하여 상기 제 2 전극(160)에 기준전압인 VDD 전압을 인가하는 것이 특징이다. The first of the plurality of first and second drive ICs 182a and 182b mounted on the first and second non-display areas NA1 and NA2 positioned on the upper and lower sides of the display area AA, respectively. Alternatively, a plurality of drive ICs (hereinafter, referred to as the first non-display area NA1) provided in any one non-display area (first non-display area NA1) of the second non-display areas NA1 and NA2. A plurality of drive ICs in which the drive IC is mounted in the first drive IC 182a and the second non-display area is defined as the second drive IC 182b). The data wiring DL mainly provided in the display area AA; V DD is connected to the power supply line PL to apply a power supply voltage to each of the lines DL and PL to define a signal voltage and a current level, respectively. A voltage is applied, and the second drive IC 182b provided on the other side of the data line DL is provided. And a V DD voltage, which is a reference voltage, is applied to the second electrode 160 by simply contacting the second electrode 160 without being connected to the power line PL.

이때, 상기 제 1 드라이브 IC(182a)는 다수의 보조배선(미도시)을 통해 상기 표시영역(AA)에 상기 데이터 배선(DL)과 교차하며 형성되는 게이트 배선(GL)과도 전기적으로 연결되어 스캔신호전압을 인가하는 역할을 한다.In this case, the first drive IC 182a is electrically connected to the gate line GL formed to cross the data line DL in the display area AA through a plurality of auxiliary lines (not shown). It serves to apply signal voltage.

그리고, 상기 제 3 드라이브 IC(미도시)가 상기 표시영역(AA)의 좌측 또는 우측에 위치하는 비표시영역(NA3, NA4)에 실장되는 경우, 이러한 제 3 드라이브 IC(미도시)가 상기 게이트 배선(GL)과 연결되어 각 게이트 배선(GL)에 스캔신호전압을 인가하는 역할을 하며, 이 경우 상기 제 1 드라이브 IC(182a)는 게이트 배선(GL)과는 전기적으로 연결되지 않는다.In addition, when the third drive IC (not shown) is mounted in the non-display areas NA3 and NA4 positioned on the left or right side of the display area AA, the third drive IC (not shown) is connected to the gate. It is connected to the wiring GL to apply a scan signal voltage to each gate wiring GL. In this case, the first drive IC 182a is not electrically connected to the gate wiring GL.

이러한 평면 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자(100)에 있어서 가장 특징적인 것은, 상기 표시영역(AA)의 일측(상측 또는 좌측)에 위치하는 제 1 비표시영역(NA1)에는 다수의 제 1 드라이브 IC(182a)가 일정간격 이격하며 구비되고 있으며, 상기 일측과 표시영역(AA)을 사이에 두고 마주하는 타측(하측 또는 우측)에 위치하는 제 2 비표시영역(NA2)에는 상기 다수의 제 1 드라이브 IC(182a)와 동일한 개수로서 상기 다수의 각 제 1 드라이브 IC(182a)와 서로 마주하는 형태로 다수의 제 2 드라이브 IC(1852b)가 구비되고 있는 구성을 이루고 있는 것이다.The most characteristic of the organic light emitting device 100 according to the embodiment of the present invention having such a planar configuration is the first non-display area NA1 positioned on one side (upper or left) of the display area AA. A plurality of first drive ICs 182a are provided at predetermined intervals, and the second non-display area NA2 is disposed on the other side (lower or right side) facing the one side and the display area AA therebetween. The second drive IC 1852b is provided in the same number as the plurality of first drive ICs 182a and faces the plurality of first drive ICs 182a. .

그리고, 또 다른 특징은, 상기 다수의 제 1 드라이브 IC(182a) 각각은 표시영역(AA)에 구비되는 데이트 배선(DL)과 전원배선(PL) 필요에 따라서는 게이트 배선(GL)과 연결되어 이들 배선에 각각 신호전압을 인가하며, 나아가 상기 표시영역(AA) 전면에 형성되는 제 2 전극(160)과 직접 또는 보조패턴(미도시)을 개재하여 간접적으로 연결되며 기준전압인 Vdd 전압을 인가하고 있으며, 상기 다수의 제 2 드라이브 IC(1852b)의 경우, 표시영역(AA)에 구성되는 데이터 배선(DL)과 전원배선(PL)과는 직접 또는 간접적으로 연결됨 없이 상기 제 2 전극(160)과만 직접 또는 상기 보조패턴(미도시)을 개재하여 간접적으로 연결되어 상기 제 2 전극(160)에 기준전압인 VDD전압을 인가하는 있는 것이다.In addition, another feature is that each of the plurality of first drive ICs 182a is connected to the data line DL and the power line PL provided in the display area AA, if necessary, to the gate line GL. The signal voltage is applied to each of the wirings, and the Vdd voltage, which is directly connected to the second electrode 160 formed on the entire surface of the display area AA or indirectly through an auxiliary pattern (not shown), is applied. In the case of the plurality of second drive ICs 1852b, the second electrode 160 is not directly or indirectly connected to the data line DL and the power line PL formed in the display area AA. Excessive or indirectly connected through the auxiliary pattern (not shown) is to apply the V DD voltage which is a reference voltage to the second electrode 160.

이러한 구성적 특징에 의해 상기 표시영역(AA) 전면에 형성되는 제 2 전극(160)은 서로 마주하는 양 끝단에서 모두 VDD 전압이 인가될 수 있으므로 대면적화되어 표시영역(AA)의 면적이 증가된다 하더라도 VDD 전압이 인가되는 곳으로부터 가장 멀리 떨어진 부분은 실질적으로 표시영역(AA)의 최중앙부가 되며 이는 전체 표시영역(AA)의 폭의 1/2 정도만이 되므로 대면적화에 의해 제 2 전극(160)의 일 끝단에서 VDD 전압이 전파되어야 하는 길이 증가는 1/2로 줄일 수 있으므로 대면적화로 제 2 전극(160)의 길이 또는 폭 증가에 의한 전압강하는 억제될 수 있으며, 이를 통해 표시품질 저하 또한 억제할 수 있는 것이 특징이다. Due to this configuration, the second electrode 160 formed on the entire surface of the display area AA may have a large V DD voltage at both ends thereof facing each other, thereby increasing the area of the display area AA. However, the part farthest from the place where the V DD voltage is applied is substantially the center of the display area AA, which is only about 1/2 of the width of the entire display area AA. Since the increase in length through which the V DD voltage is to be propagated at one end of the 160 may be reduced to 1/2, the voltage drop due to the increase in the length or width of the second electrode 160 may be suppressed due to the large area. It is a feature that the display quality can also be suppressed.

더욱이 상기 제 1 및 제 2 드라이브 IC(182a, 182b)와 상기 제 2 전극(160)이 직접 접촉하는 구성을 이루는 경우, 보조패턴(미도시)을 개재하여 간접적으로 접촉 시 발생될 수 있는 번트 발생을 억제하는 효과를 갖는다. 따라서 이러한 번트 발생에 의한 구동 불량 또한 억제할 수 있는 효과를 갖는다.Furthermore, when the first and second drive ICs 182a and 182b and the second electrode 160 are in direct contact with each other, a burnt may be generated when indirectly contacting through an auxiliary pattern (not shown). Has the effect of suppressing. Therefore, it is also possible to suppress the drive failure caused by the occurrence of burnt.

이후에는 전술한 평면 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자의 단면 구성에 대해 설명한다.Hereinafter, the cross-sectional structure of the organic light emitting diode according to the embodiment of the present invention having the above-described planar configuration will be described.

도 4와 도 5를 참조하면, 도시한 바와같이 본 발명의 실시예에 따른 유기전계 발광소자는 제 1 기판(110)과 인캡슐레이션을 위한 제 2 기판(170) 및 이들 두 기판(110, 170) 사이를 채우는 접착층(180)으로 구성되고 있다. 4 and 5, as shown in FIG. 4, the organic light emitting diode according to the embodiment of the present invention includes a first substrate 110, a second substrate 170 for encapsulation, and two substrates 110. The adhesive layer 180 fills the gap 170.

우선, 상기 제 1 기판(110)에 있어서 상기 표시영역(AA)에는 각 화소영역(P)의 경계에 서로 교차하며 화소영역(P)을 정의하며 게이트 배선(미도시) 및 데이터 배선(미도시)이 형성되고 있으며, 상기 데이터 배선(미도시)과 나란하게 이격하며 전원배선(미도시)이 형성되고 있다. First, in the display area AA, the pixel area P is defined to cross the boundary of each pixel area P in the first substrate 110, and the gate line and the data line are not shown. ) Is formed, and a power supply wiring (not shown) is spaced apart from the data wiring (not shown).

또한, 다수의 각 화소영역(P)에는 상기 게이트 및 데이터 배선(미도시)과 연결되며 스위칭 박막트랜지스터(미도시)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(미도시)의 일 전극 및 상기 전원배선(미도시)과 연결되며 구동 박막트랜지스터(DTr)가 형성되고 있다.In addition, each of the pixel regions P is connected to the gate and data lines (not shown), and a switching thin film transistor (not shown) is formed, and one electrode and the power wiring of the switching thin film transistor (not shown) are provided. A driving thin film transistor DTr is connected to the driving thin film transistor DTr.

한편 상기 스위칭 및 구동박막트랜지스터(미도시, DTr)는 각각 폴리실리콘의 반도체층(113)을 포함하는 탑 게이트 타입을 이루는 것이 특징이다.On the other hand, the switching and driving thin film transistor (DTr) is characterized in that each form a top gate type including a semiconductor layer 113 of polysilicon.

즉, 각 화소영역(P) 내의 상기 스위칭 및 구동 박막트랜지스터가 형성되는 영역을 각각 구동영역(DA) 및 스위칭 영역(미도시)이라 정의할 때, 상기 구동영역(DA) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 제 1 영역(113a) 그리고 상기 제 1 영역(113a) 양측면으로 고농도의 불순물이 도핑된 제 2 영역(113b)으로 구성된 반도체층(113)이 형성되어 있다. That is, when the area in which the switching and driving thin film transistors are formed in each pixel area P is defined as the driving area DA and the switching area (not shown), respectively, the driving area DA and the switching area (not shown) The semiconductor layer is composed of pure polysilicon, each of which includes a first region 113a forming a channel and a second region 113b doped with a high concentration of impurities on both sides of the first region 113a. 113) is formed.

이때, 상기 반도체층(113)과 상기 제 1 기판(110) 사이에는 전면에 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더욱 구비될 수도 있다. 상기 버퍼층(미도시)은 상기 반도체층(113)의 결정화시 상기 절연기판(110) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(113)의 특성 저하를 방지하기 위함이다. In this case, a buffer layer (not shown) made of an inorganic insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx) may be further provided between the semiconductor layer 113 and the first substrate 110. have. The buffer layer (not shown) is for preventing the deterioration of the characteristics of the semiconductor layer 113 due to the release of alkali ions from the inside of the insulating substrate 110 during crystallization of the semiconductor layer 113.

또한, 상기 반도체층(113)을 덮으며 게이트 절연막(116)이 상기 제 1 기판(110) 전면에 형성되어 있다. 상기 게이트 절연막(116) 위로는 상기 구동영역(DA) 및 스위칭 영역(미도시)에 있어 상기 반도체층(113)의 제 1 영역(113a)에 대응하여 게이트 전극(120)이 형성되어 있다. In addition, a gate insulating layer 116 is formed on the entire surface of the first substrate 110 to cover the semiconductor layer 113. A gate electrode 120 is formed on the gate insulating layer 116 to correspond to the first region 113a of the semiconductor layer 113 in the driving region DA and the switching region (not shown).

또한, 상기 게이트 절연막(116) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일방향으로 연장하며 상기 게이트 배선(121)이 형성되어 있다. 이때, 상기 게이트 전극(120)과 상기 게이트 배선(미도시)은 저저항 특성을 갖는 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 금속물질로서 이중층 이상의 다중층 구조를 가질 수도 있다. 도면에 있어서는 단일층 구조를 이루는 것을 일례로 도시하였다.In addition, a gate wiring 121 is formed on the gate insulating layer 116 and connected to a gate electrode (not shown) formed in the switching region (not shown) and extending in one direction. In this case, the gate electrode 120 and the gate wiring (not shown) is a metal material having low resistance, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo) It may have a single layer structure made of any one of the molybdenum (MoTi), or may have a multilayer structure of two or more layers as two or more metal materials. In the drawings, forming a single layer structure is shown as an example.

그리고 상기 표시영역(AA)에 있어서 상기 게이트 전극(120)과 게이트 배선(미도시) 위로 층간절연막(123)이 형성되어 있으며, 이때, 상기 표시영역(AA)에 있어서는 상기 층간절연막(123)과 그 하부의 게이트 절연막(116)에는 상기 각 반도체층의 제 1 영역(113a) 양측면에 위치한 상기 제 2 영역(113b) 각각을 노출시키는 반도체층 콘택홀(125)이 구비되고 있다. An interlayer insulating film 123 is formed on the gate electrode 120 and the gate wiring (not shown) in the display area AA. In this case, the interlayer insulating film 123 is formed in the display area AA. The lower gate insulating layer 116 is provided with a semiconductor layer contact hole 125 that exposes each of the second regions 113b positioned on both sides of the first region 113a of each semiconductor layer.

다음, 상기 반도체층 콘택홀(125)을 포함하는 층간절연막(123) 상부에는 상기 표시영역(AA)에 있어서, 상기 게이트 배선(미도시)과 교차하며 상기 화소영역(P)의 장축을 연결한 방향으로 연장하며 저저항 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 단일층 또는 다중층 구조를 갖는 데이터 배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되고 있다. Next, an upper portion of the interlayer insulating layer 123 including the semiconductor layer contact hole 125 intersects the gate line (not shown) in the display area AA and connects the long axis of the pixel area P. Direction and extends in the direction of a low-resistance metallic material such as aluminum (Al), aluminum alloys (AlNd), copper (Cu), copper alloys, molybdenum (Mo), or molybdenum (MoTi) Data wirings (not shown) having a layer or multilayer structure and power wirings (not shown) are formed apart from each other.

또한, 상기 층간절연막(123) 위로 상기 표시영역(AA)에 있어서 각 구동영역(DA) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(125)을 통해 노출된 제 2 영역(113b)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 물질로 이루어진 소스 전극(133) 및 드레인 전극(136)이 형성되어 있다. 이때, 상기 구동영역(DA)에 형성된 상기 소스 전극(133) 및 드레인 전극(136)과, 이들 두 전극(133, 136)과 각각 접촉하는 제 2 영역(113b)을 포함하는 반도체층(113)과, 상기 반도체층(113) 상부에 형성된 게이트 절연막(116) 및 게이트 전극(120)은 구동 박막트랜지스터(DTr)를 이룬다. 도면에 있어서는 상기 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136)은 모두 단일층 구조를 갖는 것을 일례로 보이고 있지만, 이들 구성요소는 이중층 또는 삼중층 구조를 이룰 수도 있다. In addition, in the display area AA, each of the driving area DA and the switching area (not shown) are spaced apart from each other on the interlayer insulating layer 123 and exposed through the semiconductor layer contact hole 125. A source electrode 133 and a drain electrode 136 are formed in contact with 113b and made of the same material as the data line (not shown). In this case, the semiconductor layer 113 includes the source electrode 133 and the drain electrode 136 formed in the driving region DA, and the second region 113b contacting the two electrodes 133 and 136, respectively. The gate insulating layer 116 and the gate electrode 120 formed on the semiconductor layer 113 form a driving thin film transistor DTr. In the drawing, the data line (not shown) and the source and drain electrodes 133 and 136 all have a single layer structure, but these components may have a double layer or triple layer structure.

한편, 도면에 나타내지 않았지만, 상기 각 스위칭 영역(미도시)에는 상기 구동 박막트랜지스터(DTr)와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 형성되고 있다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 게이트 배선(121) 및 데이터 배선(미도시)과 전기적으로 연결되며 형성되어 있다. Although not shown in the drawings, switching thin film transistors (not shown) having the same stacked structure as the driving thin film transistor DTr are also formed in each switching region (not shown). In this case, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor DTr, the gate line 121, and the data line (not shown).

한편, 본 발명의 실시예에 따른 유기전계 발광소자(100)에 있어서 상기 각 화소영역(P)에 구비되는 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 폴리실리콘의 반도체층(113)을 가지며 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 보이고 있지만, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시)는 비정질 실리콘의 반도체층을 갖는 보텀 게이트 타입(Bottom gate type)으로 구성될 수도 있음은 자명하다. Meanwhile, in the organic light emitting diode 100 according to an exemplary embodiment of the present invention, the driving thin film transistor DTr and the switching thin film transistor (not shown) provided in each pixel area P may include a polysilicon semiconductor layer ( 113) and a top gate type, the driving and switching thin film transistor DTr (not shown) is configured as a bottom gate type having a semiconductor layer of amorphous silicon. It can be obvious.

상기 구동 및 스위칭 박막트랜지스터가 보텀 게이트 타입으로 구성되는 경우, 그 적층구조는 게이트 전극/게이트 절연막/순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹콘택층으로 이루어진 반도체층과/서로 이격하는 소스 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되도록, 데이터 배선은 상기 스위칭 박막트랜지스터의 소스 전극이 형성된 층에 상기 소스 전극과 연결되도록 형성되게 된다. When the driving and switching thin film transistor is configured as a bottom gate type, the stacked structure is spaced apart from the active layer of the gate electrode / gate insulating film / pure amorphous silicon and spaced apart from the semiconductor layer made of an ohmic contact layer of impurity amorphous silicon. It is made of a source and a drain electrode. In this case, the gate line is connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data line is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed.

한편, 상기 스위칭 및 구동 박막트랜지스터(미도시, DTr) 상부로 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 갖는 제 1 보호층(140)이 형성되어 있다.Meanwhile, a first passivation layer 140 having a drain contact hole 143 exposing the drain electrode 136 of the driving thin film transistor DTr is formed on the switching and driving thin film transistor DTr. have.

또한, 상기 제 1 보호층(140) 위로 상기 드레인 콘택홀(143)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(119)과 접촉하며 각 화소영역(P)별로 제 1 전극(150)이 형성되어 있으며, 상기 제 1 전극(150) 위로 각 화소영역(P)의 경계에 상기 제 1 전극(150)의 테두리와 중첩하며 상기 제 1 전극(150)의 중앙부를 노출시키며 뱅크(153)가 형성되어 있다. In addition, the first electrode 150 is in contact with the drain electrode 119 of the driving thin film transistor DTr through the drain contact hole 143 over the first passivation layer 140. And overlap the edge of the first electrode 150 on the boundary of each pixel region P on the first electrode 150 and expose the central portion of the first electrode 150. Formed.

또한, 상기 뱅크(153)로 둘러싸인 각 화소영역(P)별로 상기 제 1 전극(150) 위로 적, 녹, 청색을 발광하는 유기 발광패턴(155a, 155b, 미도시)을 포함하는 유기 발광층(155)이 형성되어 있다. In addition, an organic emission layer 155 including organic emission patterns 155a, 155b (not shown) that emit red, green, and blue light on the first electrode 150 for each pixel region P surrounded by the bank 153. ) Is formed.

그리고, 상기 유기 발광층(155) 상부에는 상기 표시영역(AA) 전면에 제 2 전극(160)이 형성되어 있다. 이때, 상기 제 1 전극(150)과 유기 발광층(155)과 상기 제 2 전극(160)은 유기전계 발광 다이오드(E)를 이룬다.In addition, a second electrode 160 is formed on the entire surface of the display area AA on the organic emission layer 155. At this time, the first electrode 150, the organic light emitting layer 155, and the second electrode 160 form an organic light emitting diode (E).

한편, 전술한 구조를 갖는 본 발명의 실시예에 따른 유기전계 발광소자(100)의 제 1 기판(110)에 있어서는 상기 유기 발광층(155)은 적, 녹, 청색을 발광하는 적, 녹, 청색 유기 발광패턴(155a, 155b, 미도시)으로 이루어진 것을 일례로 나타내었지만, 백색을 발광하는 유기 발광패턴(미도시)이 더욱 포함할 수도 있으며, 또는 백색을 발광하는 유기 발광패턴(미도시)만으로 이루어진 유기 발광층(미도시)이 형성될 수도 있다. On the other hand, in the first substrate 110 of the organic light emitting device 100 according to the embodiment of the present invention having the above-described structure, the organic light emitting layer 155 is red, green, blue emitting red, green, blue Although the organic light emitting patterns 155a and 155b are illustrated as an example, an organic light emitting pattern (not shown) that emits white light may be further included, or only an organic light emitting pattern (not shown) that emits white light may be included. An organic light emitting layer (not shown) may be formed.

이러한 백색만을 발광하는 유기 발광층(미도시)이 형성된 경우, 상기 유기 발광층(미도시)은 빛을 공급하는 역할만을 하는 것이며, 유기전계 발광소자(100)의 발광 방향에 따라 상부 발광방식의 경우, 상기 유기전계 발광 다이오드(E) 상부로 적, 녹, 청색 컬러필터 패턴으로 이루어진 컬러필터층(미도시)이 더욱 구비되며, 하부 발광 방식의 경우, 상기 유기전계 발광 다이오드(E) 하부 예를들면 상기 제 1 기판(110)과 상기 스위칭 및 구동 박막트랜지스터(미도시, DTr) 사이 또는 상기 제 1 보호층(140)과 제 1 전극(150) 사이의 영역에 대응하여 상기 적, 녹, 청색의 컬러필터 패턴(미도시)을 포함하는 컬러필터층(미도시)이 구비될 수 있다. When the organic light emitting layer (not shown) that emits only white light is formed, the organic light emitting layer (not shown) serves only to supply light. A color filter layer (not shown) including red, green, and blue color filter patterns is further provided on the organic light emitting diode (E), and in the case of the bottom emission method, the lower portion of the organic light emitting diode (E), for example, The red, green, and blue colors correspond to an area between the first substrate 110 and the switching and driving thin film transistor (DTr) or between the first passivation layer 140 and the first electrode 150. A color filter layer (not shown) including a filter pattern (not shown) may be provided.

그리고, 상기 제 2 전극(160) 상부에는 선택적으로 상기 유기전계 발광 다이오드(E)의 보호를 위해 제 2 보호층(163)이 구비되며, 이러한 제 2 보호층(163)은 생략될 수 있다.In addition, a second protective layer 163 may be selectively provided on the second electrode 160 to protect the organic light emitting diode E, and the second protective layer 163 may be omitted.

이러한 구성을 갖는 상기 제 1 기판(110)의 비표시영역(NA)에는 상기 표시영역(AA)에 구성되는 구성요소와 전기적으로 연결시켜 적절한 신호전압을 제공하기 위해 상기 비표시영역(NA) 중 상기 표시영역(AA) 일측(일례로 상측)에 위치하는 제 1 비표시영역(NA1) 있어서는 일정간격 이격하며 다수의 제 1 드라이브 IC(182a)가 제 1 FPC(Flexible printed circuit board)(184a)를 개재하여 실장되고 있으며, 상기 제 1 비표시영역(NA1)과 마주하는 제 2 비표시영역(NA2)에는 상기 각 제 1 드라이브 IC(182a)와 마주하며 다수의 제 2 드라이브 IC(182b)가 제 2 FPC(184b)를 개재하여 실장되고 있는 것이 특징이다. In the non-display area NA of the first substrate 110 having the above configuration, the non-display area NA may be electrically connected to components of the display area AA to provide an appropriate signal voltage. In the first non-display area NA1 positioned on one side (for example, the upper side) of the display area AA, a plurality of first drive ICs 182a are spaced at a predetermined interval, and a first flexible printed circuit board (FPC) 184a is provided. And a plurality of second drive ICs 182b facing each of the first drive ICs 182a in the second non-display area NA2 facing the first non-display area NA1. It is a feature that it is mounted via the 2nd FPC 184b.

이때, 상기 다수의 각 제 1 드라이브 IC(182a)는 상기 표시영역(AA)에 구비된 구성요소 일례로 데이터 배선(미도시)과 전원배선(미도시) 및 제 2 전극(160)과 전기적으로 연결되며, 상기 다수의 각 제 2 드라이브 IC(1852b)는 상기 표시영역(AA)에 구성된 구성요소 중에는 상기 제 2 전극(160)과만 전기적으로 연결되고 있는 것이 특징이다. 이때, 상기 제 1 및 제 2 드라이브 IC(182a, 182b)는 상기 제 2 전극(160)과 직접 접촉하며 실장될 수도 있으며, 또는 상기 제 2 전극(160)과 접촉하는 보조패턴(미도시)을 개재하여 전기적으로 연결되도록 실장될 수도 있다. In this case, each of the plurality of first drive ICs 182a may be electrically connected to a data line (not shown), a power line (not shown), and a second electrode 160 as an example of a component included in the display area AA. Each of the plurality of second drive ICs 1852b is electrically connected to only the second electrode 160 among the components configured in the display area AA. In this case, the first and second drive ICs 182a and 182b may be mounted in direct contact with the second electrode 160 or an auxiliary pattern (not shown) in contact with the second electrode 160. It may be mounted to be electrically connected through.

한편, 이러한 구성을 갖는 상기 제 1 기판(110)과 대향하며 위치하는 상기 제 2 기판(170)은 유리, 플라스틱 재질, 또는 알루미늄 포일의 재질로 이루어지고 있다. 이때, 본 발명의 또 다른 특징적인 구성으로서 상기 제 2 기판(170)의 내측면에는 보조전극이 형성되지 않는 것이 특징이다. On the other hand, the second substrate 170 facing the first substrate 110 having such a configuration is made of a glass, a plastic material, or a material of aluminum foil. In this case, as another characteristic configuration of the present invention, an auxiliary electrode is not formed on the inner surface of the second substrate 170.

그리고, 이러한 구성을 갖는 상기 제 1 기판(110)과 제 2 기판(170) 사이에는 접착층(180)이 개재되고 있으며, 이러한 접착층(180)에 의해 상기 제 1 기판(110)과 제 2 기판(170)은 합착된 상태를 유지하여 패널 상태를 이룬다.In addition, an adhesive layer 180 is interposed between the first substrate 110 and the second substrate 170 having such a configuration, and the first and second substrates 110 and 2 are formed by the adhesive layer 180. 170) maintains a state of being joined to form a panel state.

이러한 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자(100)는 제 2 기판(170)의 내측면에 저저항 금속물질로 이루어진 보조전극을 구비하지 않으므로 상기 제 2 전극(160)과 보조전극을 전기적으로 연결시키기 위한 도전패턴 또한 구비될 필요가 없으므로 이 또한 생략된 구성을 이루는 또 다른 특징이다.The organic light emitting device 100 according to the exemplary embodiment having the above configuration does not include an auxiliary electrode made of a low resistance metal material on the inner surface of the second substrate 170, and thus the auxiliary electrode 160 and the second electrode 160. Since the conductive pattern for electrically connecting the electrodes does not need to be provided, this is another feature of the configuration omitted.

이러한 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자(110)는 보조전극과 도전패턴을 구비할 필요가 없으므로 이를 형성하기 위한 증착 공정과 세정공정 및 도팅 공정을 생략할 수 있으므로 제조 시간을 단축함으로써 생산성을 향상시키는 효과가 있다.
The organic light emitting device 110 according to the embodiment of the present invention having such a configuration does not need to include an auxiliary electrode and a conductive pattern, so that the deposition process, the cleaning process, and the dotting process for forming the same may be omitted. By shortening, there is an effect of improving productivity.

한편, 본 발명은 전술한 실시예 및 변형예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
Meanwhile, the present invention is not limited to the above-described embodiments and modifications, and various changes and modifications are possible without departing from the spirit of the present invention.

100 : 유기전계 발광소자
160 : 제 2 전극
182a, 182b : 제 1, 2 드라이브 IC
184a, 184b : 제 1, 2 FPC
AA : 표시영역
DL : 데이터 배선
GL : 게이트 배선
NA : 비표시영역
NA1, NA2, NA3, NA4 : 제 1, 2, 3, 4 비표시영역
P : 화소영역
PL : 전원배선100: organic light emitting device
160: Second electrode
182a, 182b: first and second drive IC
184a, 184b: 1st, 2nd FPC
AA: Display Area
DL: Data wiring
GL: Gate Wiring
NA: non-display area
NA1, NA2, NA3, NA4: 1st, 2nd, 3rd, 4th non-display area
P: pixel area
PL: Power Wiring

Claims (7)

다수의 화소영역을 포함하는 표시영역과 이의 외측으로 제 1, 2, 3, 4 비표시영역이 정의(定義)되며, 상기 각 화소영역에 대응하여 제 1 전극과 유기 발광층과 제 2 전극을 포함하는 유기전계 발광 다이오드가 구비되며, 상기 제 2 전극은 상기 표시영역 전면에 형성된 것을 특징으로 한 제 1 기판과;
상기 제 1 기판과 대향하는 제 2 기판과;
상기 제 1 기판의 상기 제 1 비표시영역에 실장된 다수의 제 1 드라이브 IC(Integrated Circuit)와;
상기 제 1 기판의 상기 제 1 비표시영역과 상기 표시영역을 사이에 두고 마주하는 상기 제 2 비표시영역에 실장된 다수의 제 2 드라이브 IC와;
상기 제 1 기판과 제 2 기판 사이에 개재된 접착층
을 포함하며, 상기 제 2 전극은 상기 다수의 각 제 1 및 제 2 드라이브 IC과 전기적으로 연결되어 이들 드라이브 IC로부터 직접 기준전압을 인가받는 것이 특징인 유기전계 발광소자.
A display area including a plurality of pixel areas and first, second, third, and fourth non-display areas are defined outside the display area, and include a first electrode, an organic emission layer, and a second electrode corresponding to each pixel area. An organic light emitting diode, wherein the second electrode is formed over an entire surface of the display area;
A second substrate facing the first substrate;
A plurality of first drive integrated circuits (ICs) mounted in the first non-display area of the first substrate;
A plurality of second drive ICs mounted in the second non-display area facing the first non-display area and the display area in the first substrate;
An adhesive layer interposed between the first substrate and the second substrate
And the second electrode is electrically connected to each of the plurality of first and second drive ICs to receive a reference voltage directly from the drive ICs.
제 1 항에 있어서,
상기 제 1 및 제 2 드라이브 IC는 동일한 개수가 실장되며 서로 마주하여 일대일 대응하도록 배치된 것이 특징인 유기전계 발광소자.
The method of claim 1,
The first and second drive ICs are mounted in the same number and disposed so as to face each other one-to-one correspondence.
제 1 항에 있어서,
상기 표시영역에는 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선이 구비되며, 상기 데이터 배선과 나란하게 전원배선이 구비된 것이 특징인 유기전계 발광소자.
The method of claim 1,
The display area includes a gate line and a data line crossing each other to define the pixel area, and a power line line is provided in parallel with the data line.
제 3 항에 있어서,
상기 다수의 각 제 1 드라이브 IC는 상기 표시영역에 구성된 데이터 배선 및 전원배선과 전기적으로 연결되어 신호전압을 인가하는 것이 특징이며,
상기 다수의 각 제 2 드라이브 IC는 상기 데이터 배선 및 전원배선과 전기적으로 연결되지 않고 상기 제 2 전극과만 전기적으로 연결된 것이 특징인 유기전계 발광소자.
The method of claim 3, wherein
Each of the plurality of first drive ICs may be electrically connected to data and power wirings configured in the display area to apply a signal voltage.
And each of the plurality of second drive ICs is electrically connected to only the second electrode without being electrically connected to the data line and the power line.
제 3 항에 있어서,
상기 제 3 또는 제 4 비표시영역에는 다수의 제 3 드라이브 IC가 구비되며, 상기 제 3 드라이브 IC는 상기 게이트 배선과 연결되어 스캔신호전압을 인가하는 것이 특징인 유기전계 발광소자.
The method of claim 3, wherein
And a plurality of third drive ICs in the third or fourth non-display area, wherein the third drive IC is connected to the gate line to apply a scan signal voltage.
제 1 항에 있어서,
상기 유기전계 발광소자는 상기 제 2 기판의 내측면에 상기 제 2 전극과 연결되는 보조전극과 상기 제 2 전극과 상기 보조전극을 전기적으로 연결시키는 도전패턴은 형성되지 않는 것이 특징인 유기전계 발광소자.
The method of claim 1,
In the organic light emitting diode, an organic light emitting diode is characterized in that an auxiliary electrode connected to the second electrode and a conductive pattern electrically connecting the second electrode and the auxiliary electrode are not formed on an inner surface of the second substrate. .
제 1 항에 있어서,
상기 다수의 제 1 및 제 2 드라이브 IC는 직접 상기 제 1 기판에 실장되거나, 또는 각각 FPC(flexible printed circuit board)를 개재하여 실장되는 것이 특징이며,
상기 FPC를 개재하여 실장되는 경우, 상기 FPC 내에 구비된 일 배선과 상기 제 2 전극이 접촉하는 것이 특징인 유기전계 발광소자.The method of claim 1,
The plurality of first and second drive ICs may be directly mounted on the first substrate or may be mounted via a flexible printed circuit board (FPC), respectively.
When mounted via the FPC, the organic light emitting device, characterized in that the one wiring provided in the FPC and the second electrode contact.
KR1020120038986A 2012-04-16 2012-04-16 Organic electro luminescent device KR101932514B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120038986A KR101932514B1 (en) 2012-04-16 2012-04-16 Organic electro luminescent device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120038986A KR101932514B1 (en) 2012-04-16 2012-04-16 Organic electro luminescent device

Publications (2)

Publication Number Publication Date
KR20130116544A true KR20130116544A (en) 2013-10-24
KR101932514B1 KR101932514B1 (en) 2018-12-26

Family

ID=49635583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120038986A KR101932514B1 (en) 2012-04-16 2012-04-16 Organic electro luminescent device

Country Status (1)

Country Link
KR (1) KR101932514B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150066326A (en) * 2013-12-06 2015-06-16 엘지디스플레이 주식회사 Organic electroluminescent device having touch panel and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004117921A (en) * 2002-09-26 2004-04-15 Toshiba Matsushita Display Technology Co Ltd Electroluminescence display device and method for driving electroluminescence display device
KR20050110463A (en) * 2004-05-19 2005-11-23 삼성에스디아이 주식회사 Organic electro luminescence display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004117921A (en) * 2002-09-26 2004-04-15 Toshiba Matsushita Display Technology Co Ltd Electroluminescence display device and method for driving electroluminescence display device
KR20050110463A (en) * 2004-05-19 2005-11-23 삼성에스디아이 주식회사 Organic electro luminescence display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150066326A (en) * 2013-12-06 2015-06-16 엘지디스플레이 주식회사 Organic electroluminescent device having touch panel and method for fabricating the same

Also Published As

Publication number Publication date
KR101932514B1 (en) 2018-12-26

Similar Documents

Publication Publication Date Title
EP3176826B1 (en) Display device and method for manufacturing the same
CN109728033B (en) Display device and method for manufacturing the same
KR102067966B1 (en) Organic light emitting diode display device and method of fabricating the same
JP5275521B2 (en) Semiconductor device, display device, and semiconductor device and display device manufacturing method
KR20190132603A (en) Thin film transistor substrate, method of manufacturing the same, and display device including the same
CN110047874B (en) Display device
KR20150061756A (en) Large Area Organic Light Emitting Diode Display
US11092863B2 (en) Storage capacitor, display device using the same and method for manufacturing the same
JP2008070873A (en) Flat panel display device
KR20120072173A (en) Array substrate for organic electro luminescent device
JP2020154117A (en) Display
KR20220031889A (en) Organic light emitting display device and method of manufacturing the same
KR20100034436A (en) Organic electro-luminescent device and the method for fabricating thereof
US9806139B2 (en) Light emitting element display device
KR20120080913A (en) Organic light emitting display device
KR20090005541A (en) Organic light emitting display
KR20210018591A (en) Display device
WO2019073680A1 (en) Display device
KR20080104875A (en) Organic light emitting display
JP7274929B2 (en) Display device
KR102124827B1 (en) Display Panel having Process Key therein
WO2021027160A1 (en) Display panel and manufacturing method thereof
KR101932514B1 (en) Organic electro luminescent device
KR20090094692A (en) Organic Light Emitting Display
KR20100070729A (en) Array substrate of organic electro-luminescent device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant