KR20130070962A - Electronic device and methods of manufacturing for the same with graphene layer for metal diffusion barrier - Google Patents

Electronic device and methods of manufacturing for the same with graphene layer for metal diffusion barrier Download PDF

Info

Publication number
KR20130070962A
KR20130070962A KR1020110138243A KR20110138243A KR20130070962A KR 20130070962 A KR20130070962 A KR 20130070962A KR 1020110138243 A KR1020110138243 A KR 1020110138243A KR 20110138243 A KR20110138243 A KR 20110138243A KR 20130070962 A KR20130070962 A KR 20130070962A
Authority
KR
South Korea
Prior art keywords
layer
metal
electronic device
graphene
graphene layer
Prior art date
Application number
KR1020110138243A
Other languages
Korean (ko)
Other versions
KR101357046B1 (en
Inventor
임웅선
성호근
이근우
김신근
윤홍민
고철기
강호관
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020110138243A priority Critical patent/KR101357046B1/en
Publication of KR20130070962A publication Critical patent/KR20130070962A/en
Application granted granted Critical
Publication of KR101357046B1 publication Critical patent/KR101357046B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

PURPOSE: An electric component having a metal diffusion prevention graphene layer and a manufacturing method there of form a graphene layer between a bonding layer and a metal layer, increasing reproducibility. CONSTITUTION: A metal layer (203) comprises single metal or alloy. A graphene layer (202) is formed on the lower side of the metal. The thickness of the graphene layer is 0.2nm to 1.5μm. A bonding layer (201) is formed one the lower side of the graphene. The bonding layer is formed with one or more of single metal film, alloy film, oxide film, organic layer or inorganic film.

Description

금속 확산 방지용 그래핀 층이 구비된 전자 소자 및 제조 방법.{Electronic Device and Methods of Manufacturing for the Same with Graphene Layer for Metal Diffusion Barrier}Electronic device and method of manufacturing for the same with Graphene Layer for Metal Diffusion Barrier}

본 발명은 전자 소자 및 제조 방법에 관한 것으로, 더욱 상세하게는 발광다이오드(Light Emitting Diode; LED) 또는 반도체 소자에 포함된 접합층 및 금속층 사이에 금속 확산 방지용 그래핀 층을 형성하여, 외부 압력 또는 열에 의해 금속층의 금속 이온이 접합층으로 확산되거나, 접합층의 이온이 금속층으로 확산되는 것을 막아주는 금속 확산 방지용 그래핀 층이 구비된 전자 소자 및 제조 방법에 관한 것이다.
The present invention relates to an electronic device and a manufacturing method, and more particularly, to form a metal diffusion prevention graphene layer between the bonding layer and the metal layer included in a light emitting diode (LED) or a semiconductor device, The present invention relates to an electronic device and a manufacturing method provided with a graphene layer for preventing metal diffusion that prevents metal ions of a metal layer from diffusing to a bonding layer or diffusion of ions from a bonding layer into a metal layer by heat.

반도체 소자 또는 발광다이오드는 전자 기계 분야에서 핵심 소자이다. 반도체 소자 또는 발광다이오드는 접합층과 금속층을 포함하는데, 접합층과 금속층을 접촉시킬 때, 열처리 또는 압착 공정이 이루어짐으로써, 열 또는 압력에 의해 금속층에 포함된 금속 이온이 접합층으로 확산되거나, 접합층의 금속 이온이 금속층으로 확산된다.Semiconductor devices or light emitting diodes are key devices in the electromechanical field. The semiconductor device or the light emitting diode includes a bonding layer and a metal layer. When the bonding layer is brought into contact with the metal layer, a heat treatment or a pressing process is performed, whereby metal ions included in the metal layer are diffused into the bonding layer by heat or pressure, or the bonding layer is formed. Metal ions in the layer diffuse into the metal layer.

따라서, 접합층과 금속층 사이 금속 확산 방지층을 형성함으로써, 열 또는 압력에 의해 금속층의 금속 이온 또는 접합층의 금속 이온이 확산되는 문제점을 개선하기 위해 다양한 기술이 소개되고 있다.Therefore, various techniques have been introduced to improve the problem that the metal ions of the metal layer or the metal ions of the bonding layer are diffused by heat or pressure by forming the metal diffusion preventing layer between the bonding layer and the metal layer.

도 1a는 종래 기술에 따른 확산 방지막이 구비된 발광다이오드 소자의 단면도이다. 도시된 바와 같이, 발광다이오드 소자(100)는 기판(102) 상면에 결합층(103), 확산 방지막(104), 제 1 오믹 접합 금속층(105), 발광다이오드부(106) 및 제 2 오믹 접합 금속층(107)이 형성된다.1A is a cross-sectional view of a light emitting diode device having a diffusion barrier according to the prior art. As shown, the light emitting diode device 100 has a bonding layer 103, a diffusion barrier film 104, a first ohmic bonding metal layer 105, a light emitting diode unit 106, and a second ohmic bonding on an upper surface of the substrate 102. The metal layer 107 is formed.

상기 확산 방지막(104)은 금속으로 이루어지고, 상기 금속은 티타늄(Ti), 니켈(Ni), 루테늄(Ru), 탄탈럼(Ta), 텅스텐(W), 지르코늄(Zr) 또는 몰리브덴(Mo) 중 어느 하나를 포함한다.The diffusion barrier film 104 is made of a metal, and the metal is titanium (Ti), nickel (Ni), ruthenium (Ru), tantalum (Ta), tungsten (W), zirconium (Zr) or molybdenum (Mo). It includes any one of.

그러나, 확산 방지막(104)을 이루는 금속의 원가가 높기 때문에, 반도체 소자 또는 발광다이오드의 제조 원가가 증가하는 문제점이 있다.However, since the cost of the metal constituting the diffusion barrier film 104 is high, the manufacturing cost of the semiconductor device or the light emitting diode is increased.

도 1b 내지 도 1c는 종래 기술에 따른 확산 방지막을 구비하는 반도체 소자의 단면도이다. 도시된 바와 같이, 도 1b는 기판(102) 상부에 게이트 절연막(108), 폴리 실리콘층(109), 티타늄 막(110), 질화 텅스텐 막(111) 및 텅스텐 층(112)이 포함되어 있는 구조이고, 도 1c는 기판(102) 상부에 게이트 절연막(108), 폴리 실리콘 층(109), 티타늄 층(113), 질화 티타늄 층(114), 비정질 막(115) 및 텅스텐 층(112)이 형성된다.1B to 1C are cross-sectional views of a semiconductor device having a diffusion barrier according to the prior art. As shown in FIG. 1B, the gate insulating layer 108, the polysilicon layer 109, the titanium film 110, the tungsten nitride film 111, and the tungsten layer 112 are included on the substrate 102. 1C illustrates a gate insulating film 108, a polysilicon layer 109, a titanium layer 113, a titanium nitride layer 114, an amorphous film 115, and a tungsten layer 112 formed on the substrate 102. do.

여기서 도 1b는 텅스텐 층(112)의 텅스텐 이온이 폴리 실리콘층(109)으로 확산되는 것을 방지하기 위해 티타늄 막(110) 및 질화 텅스텐 막(111) 2중 구조를 포함하고, 도 1 c는 텅스텐 층(112)의 텅스텐 이온이 폴리 실리콘층(109)으로 확산되는 것을 방지하기 위해 티타늄 층(113)을 형성한 후 질화 공정을 통해 티타늄 층(113) 및 질화 티타늄 층(114)을 형성한다.1B includes a double structure of the titanium film 110 and the tungsten nitride film 111 to prevent the tungsten ions of the tungsten layer 112 from diffusing into the polysilicon layer 109, and FIG. In order to prevent the tungsten ions of the layer 112 from diffusing into the polysilicon layer 109, the titanium layer 113 is formed and then the titanium layer 113 and the titanium nitride layer 114 are formed through a nitriding process.

나아가, 도 1c의 티타늄 층(113) 및 질화 티타늄 층(114)은 탄탈럼-질화 탄탈럼 또는 티타늄실리콘-질화티타늄실리콘 중 어느 하나의 물질로 형성된다.Further, the titanium layer 113 and the titanium nitride layer 114 of FIG. 1C are formed of a material of either tantalum-tantalum nitride or titanium silicon-titanium nitride silicon.

그러나, 도 1b에서 확산 방지막이 2중 구조로 형성될 경우, 확산 방지막의 두께가 증가하여 후속 게이트 식각 공정의 공정 난이도가 증가하는 문제점이 있고, 도 1c에서 확산 방지막이 질화물로 형성될 경우, 물질 증착 후 질화 열 처리 공정으로, 재현성이 낮은 문제점이 있다.
However, when the diffusion barrier is formed in a double structure in Figure 1b, there is a problem that the thickness of the diffusion barrier is increased to increase the process difficulty of the subsequent gate etching process, when the diffusion barrier is formed of nitride in Fig. Nitride heat treatment process after deposition, there is a problem of low reproducibility.

따라서, 본 발명은 위에서 서술한 문제점을 해결하기 위한 것으로, 금속 확산 방지용 그래핀 층의 두께를 감소시키고, 전자 소자의 제조 원가를 감소시키며, 전자 소자를 제조하는데 있어, 재현성이 증가된 금속 확산 방지용 그래핀 층이 구비된 전자 소자 및 제조 방법을 제공하는 것을 그 목적으로 한다.
Accordingly, the present invention is to solve the above-described problems, to reduce the thickness of the metal diffusion prevention graphene layer, to reduce the manufacturing cost of the electronic device, in the manufacturing of the electronic device, to prevent the metal diffusion to increase reproducibility It is an object of the present invention to provide an electronic device and a manufacturing method provided with a graphene layer.

위와 같은 목적을 달성하기 위해 본 발명에 따른 금속 확산 방지용 그래핀 층이 구비된 전자 소자는 단일 금속 또는 합금으로 이루어지는 금속층, 금속층 하면에 형성되는 그래핀(graphene) 층, 그래핀 층 하면에 형성되는 접합층(bonding layer)을 포함하는 것을 특징으로 한다.In order to achieve the above object, an electronic device having a graphene layer for preventing metal diffusion according to the present invention may be formed on a metal layer made of a single metal or an alloy, a graphene layer formed on a bottom surface of a metal layer, or a bottom surface of a graphene layer. It characterized in that it comprises a bonding layer (bonding layer).

나아가, 금속층 상면에 m개의 접합층 및 m개의 금속층이 반복 형성될 경우, 상기 접합층 및 상기 금속층 사이에 m-1개의 상기 그래핀 층이 형성되는 것을 특징으로 하고, 금속층 상면에 m개의 접합층 및 m개의 금속층이 반복 형성될 경우, 상기 접합층 및 상기 금속층 사이에 m개의 상기 그래핀 층이 형성되는 것을 특징으로 한다.
Furthermore, when m bonding layers and m metal layers are repeatedly formed on the metal layer, m-1 layers of graphene are formed between the bonding layer and the metal layer, and m bonding layers are formed on the metal layer. And when m metal layers are repeatedly formed, m graphene layers are formed between the bonding layer and the metal layer.

위에서 설명한 바와 같이, 본 발명은 접합 층과 금속층 사이에 금속 확산 방지용 그래핀 층을 형성함으로써, 금속층에 포함된 금속 이온이 접합층으로 확산되거나, 접합층에 포함된 금속 이온이 금속층으로 확산되는 것을 방지한다.As described above, the present invention forms a graphene layer for preventing metal diffusion between the bonding layer and the metal layer, so that the metal ions contained in the metal layer are diffused into the bonding layer, or the metal ions contained in the bonding layer are diffused into the metal layer. prevent.

나아가, 접합층과 금속층 사이에 흑연에서 가장 얇게 한 겹을 떼어낸 구조의 그래핀 층을 형성함으로써, 금속 확산 방지층의 두께와 공정 난이도를 감소시키고, 전자 소자의 제조 원가를 절감하며, 재현성을 증가시킨다.
Furthermore, forming the graphene layer having the thinnest layer of graphite between the bonding layer and the metal layer reduces the thickness and process difficulty of the metal diffusion barrier layer, reduces the manufacturing cost of the electronic device, and increases the reproducibility. .

도 1a 내지 도 1b는 종래 기술에 따른 확산 방지막이 구비된 발광다이오드 소자 또는 반도체 소자의 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 금속 확산 방지용 그래핀 층이 구비된 전자 소자를 설명하는 도면이다.
도 3은 종래 그래핀 층을 포함하지 않는 전자 소자와 본 발명의 그래핀 층이 포함된 전자 소자의 열처리 후 구조를 설명하는 사진이다.
도 4a 내지 4b는 본 발명의 다른 일 실시 예에 따른 금속 확산 방지용 그래핀 층이 구비된 전자 소자를 설명하는 도면이다.
도 5a 내지 도 5b는 본 발명의 일 실시 예에 따른 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법을 설명하는 도면이다.
도 6a 내지 도 6b는 본 발명의 일 실시 예에 따른 발광다이오드 소자 및 반도체 소자를 설명하는 도면이다.
1A to 1B are cross-sectional views of a light emitting diode device or a semiconductor device with a diffusion barrier according to the prior art.
2 is a view illustrating an electronic device having a graphene layer for preventing metal diffusion according to an embodiment of the present invention.
3 is a photograph illustrating a structure after heat treatment of an electronic device that does not include a conventional graphene layer and an electronic device including the graphene layer of the present invention.
4A to 4B illustrate an electronic device having a graphene layer for preventing metal diffusion according to another embodiment of the present invention.
5A to 5B are views illustrating a method for manufacturing an electronic device having a graphene layer for preventing metal diffusion according to an embodiment of the present invention.
6A to 6B are diagrams illustrating a light emitting diode device and a semiconductor device according to an embodiment of the present invention.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적인 사상에 부합하는 의미와 개념으로 해석되어야만 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Prior to this, the terms or words used in this specification and claims should not be construed as being limited to the ordinary or dictionary meanings, and the inventors properly define the concept of terms in order to explain their invention in the best way. It should be interpreted as meanings and concepts in accordance with the technical idea of the present invention based on the principle that it can.

따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 에에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various equivalents that may be substituted for them at the time of the present application It should be understood that there may be water and variations.

도 2는 본 발명의 일 실시 예에 따른 금속 확산 방지용 그래핀 층이 구비된 전자 소자를 설명하는 도면이다. 도시된 바와 같이, 도 2a는 전자 소자(200)는 단일 금속 또는 합금으로 이루어지는 금속층(203), 금속층(203) 하면에 형성되는 그래핀(graphene) 층(202), 그래핀 층(202) 하면에 형성되는 접합층(bonding layer)(201)을 포함한다.2 is a view illustrating an electronic device having a graphene layer for preventing metal diffusion according to an embodiment of the present invention. As shown in FIG. 2A, the electronic device 200 includes a metal layer 203 formed of a single metal or an alloy, a graphene layer 202 formed on the bottom surface of the metal layer 203, and a bottom surface of the graphene layer 202. A bonding layer 201 is formed on the.

나아가, 금속층(203)은 리튬(Li), 베릴륨(Be), 붕소(B), 나트륨(Na), 마그네슘(Mg), 알루미늄(Al), 규소(Si), 인듐(In), 황(S), 칼륨(K), 칼슘(Ca), 스칸듐(Sc), 타이타늄(Ti), 바나듐(V), 크로뮴(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 저마늄(Ge), 비소(As), 셀레늄(Se), 루비듐(Rb), 스트론튬(Sr), 이트륨(Y), 지르코늄(Zr), 나이오븀(Nb), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 인듐(In), 주석(Sn), 텔루륨(Te), 안티몬(Sb), 바륨(Ba), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 가돌리늄(Gd), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 납(Pb), 비스무스(Bi), 폴로늄(Po), 은(Ag), 백금(Pt), 금(Au) 또는 우라늄(U) 중 어느 하나 이상으로 이루어진 단일 금속으로 형성되거나, 합금으로 형성된다. Further, the metal layer 203 may be formed of lithium (Li), beryllium (Be), boron (B), sodium (Na), magnesium (Mg), aluminum (Al), silicon (Si), indium (In), and sulfur (S). ), Potassium (K), calcium (Ca), scandium (Sc), titanium (Ti), vanadium (V), chromium (Cr), manganese (Mn), iron (Fe), cobalt (Co), nickel (Ni ), Copper (Cu), zinc (Zn), gallium (Ga), germanium (Ge), arsenic (As), selenium (Se), rubidium (Rb), strontium (Sr), yttrium (Y), zirconium ( Zr), niobium (Nb), molybdenum (Mo), ruthenium (Ru), rhodium (Rh), indium (In), tin (Sn), tellurium (Te), antimony (Sb), barium (Ba), Lanthanum (La), Cerium (Ce), Praseodymium (Pr), Neodymium (Nd), Promethium (Pm), Gadolinium (Gd), Hafnium (Hf), Tantalum (Ta), Tungsten (W), Iridium (Ir), It is formed of a single metal made of at least one of lead (Pb), bismuth (Bi), polonium (Po), silver (Ag), platinum (Pt), gold (Au) or uranium (U), or is formed of an alloy. .

더 나아가, 합금은 2종류의 성분으로 이루어진 이원 합금, 3종류의 성분으로 이루어진 삼원 합금 또는 다원 합금 중 어느 하나 이상으로 이루어지는데, 이원 합금, 삼원 합금 또는 다원 합금은 상기 단일 금속 중 하나 이상의 물질이 결합되거나, 상기 단일 금속과 헬륨(He), 붕소(B), 탄소(C), 질소(N), 산소(O), 플루오르(F), 네온(Ne), 규소(Si), 인(P), 황(S), 염소(Cl), 아르곤(Al), 비소(As), 셀레늄(Se), 브로민(Br), 크립톤(Kr), 텔루륨(Te), 요오드(I), 제논(Xe), 아스타틴(At) 또는 라돈(Rn) 중 어느 하나 이상의 비금속이 결합된 구조이다.Furthermore, the alloy is composed of at least one of a binary alloy consisting of two kinds of components, a ternary alloy consisting of three kinds of components, or a multicomponent alloy, wherein a binary alloy, tertiary alloy, or a multicomponent alloy is formed of at least one material of the single metal. Combined or the single metal with helium (He), boron (B), carbon (C), nitrogen (N), oxygen (O), fluorine (F), neon (Ne), silicon (Si), phosphorus (P) ), Sulfur (S), chlorine (Cl), argon (Al), arsenic (As), selenium (Se), bromine (Br), krypton (Kr), tellurium (Te), iodine (I), xenon (Xe), astatin (At) or radon (Rn) any one or more of the base metal is bonded.

아울러, 그래핀 층(202)은 탄소를 6각형의 벌집모양으로 층층이 쌓아올린 흑연에서 한 겹을 떼어낸 것으로, 2차원 평면 구조 또는 흑연에 이종의 원자를 도핑하여 흑연과 이종의 원자가 결합된 구조 중 어느 하나의 구조로 이루어진다.In addition, the graphene layer 202 is a layer of graphite in which hexagonal honeycomb-shaped layers of carbon are stacked one by one. Among two-dimensional planar structures or structures in which graphite and heteroatoms are bonded by doping heterogeneous atoms in graphite. It is composed of either structure.

나아가, 그래핀 층(202)은 0.2㎚ 내지 1.5㎛의 두께로 형성된다. 그래핀 층(202)의 두께가 1.5㎛보다 두꺼우면, 그래핀의 특성이 사라지고 흑연(Graphite)의 특성이 나타나게 되며, 광 투과도와 저항이 증가한다.Further, the graphene layer 202 is formed to a thickness of 0.2nm to 1.5㎛. When the thickness of the graphene layer 202 is thicker than 1.5 μm, the graphene disappears, the graphite appears, and light transmittance and resistance increase.

금속보다 큰 전기 전도도, 광 투과율을 가지며, 유연성(Flexibility)의 특징이 있다.It has greater electrical conductivity, light transmittance than metal, and is characterized by flexibility.

일 실시 예에 있어서, 텅스텐의 경우, 전기 전도도가 1.87×105/㎝·ohm이고, 그래핀의 경우 전기 전도도 전형치가 8×105/㎝·ohm으로 그래핀의 전기 전도도가 더 높은 것을 알 수 있다. 그래핀의 전기 전도도가 높음에 따라, 그래핀은 접합층과 금속층 간의 전하 이동을 용이하게 하여 전하 이동체로서 역할을 하고, 전자 소자(200)의 전기적 특성을 증가시킨다.In one embodiment, tungsten has an electrical conductivity of 1.87 × 10 5 / cm · ohm and graphene has an electrical conductivity typical value of 8 × 10 5 / cm · ohm, indicating that the graphene has a higher electrical conductivity. Can be. As the electrical conductivity of the graphene is high, the graphene facilitates charge transfer between the bonding layer and the metal layer to serve as a charge carrier, and increases the electrical characteristics of the electronic device 200.

나아가, 그래핀은 결함이 추가됨에 따라, 그래핀의 전기 전도도가 증가함으로써, 크기가 작은 전자 디바이스를 제작하는데 용이하다.Furthermore, graphene facilitates the fabrication of small electronic devices by increasing the electrical conductivity of graphene as defects are added.

일 실시 예에 있어서, 금 그리드(Au Grid) 기판 투명 전극은 74%이고, 그래핀의 광 투과도는 약 90% 내지 97%이다. 그래핀은 금속보다 광 흡수 손실이 작아, 높은 광 투과도가 요구되는 반도체 또는 발광다이오드에 응용 가능하고, 그래핀 층이 빛을 빠른 속도로 흡수하여 빛 전달력이 좋으며, 해상도가 증가한다.In one embodiment, the Au Grid substrate transparent electrode is 74%, and the light transmittance of graphene is about 90% to 97%. Graphene has a lower light absorption loss than a metal, so it can be applied to a semiconductor or a light emitting diode that requires high light transmittance, and the graphene layer absorbs light at a high speed so that light transmission is good and resolution is increased.

또한, 그래핀은 유연성을 띄고 있어, 접합층 상면에 평평하지 않은 상태로 배치되어도, 열처리 또는 압착을 통해 접합층과 평행을 이루도록 재배치된다. 그래핀이 접합층과 평행하게 배치됨으로써, 반도체 또는 발광다이오드 제조 과정 시 불량률이 감소되고, 빛 또는 레이저가 균일하게 조사된다. 또한, 그래핀 층 상면에 형성되는 금속층 형성 시, 균일한 표면을 갖는 금속층을 형성할 수 있다.In addition, the graphene is flexible, even if it is disposed in a non-flat state on the upper surface of the bonding layer, it is rearranged to be parallel to the bonding layer through heat treatment or pressing. Since the graphene is disposed in parallel with the bonding layer, the defect rate is reduced during the semiconductor or light emitting diode manufacturing process, and light or laser is uniformly irradiated. In addition, when forming the metal layer formed on the graphene layer upper surface, it is possible to form a metal layer having a uniform surface.

일 실시 예에 있어서, 접합층(201)은 단일 금속막, 합금막, 산화막, 유기막 또는 무기막 중 어느 하나 이상으로 형성되고, 단일 금속막 및 합금막은 금속층(203)을 이루는 단일 금속 또는 합금과 동일한 물질로 이루어질 수 있다.In one embodiment, the bonding layer 201 is formed of at least one of a single metal film, an alloy film, an oxide film, an organic film, or an inorganic film, and the single metal film and the alloy film constitute a single metal or alloy forming the metal layer 203. It may be made of the same material as.

나아가, 산화막은 산소와 다른 원소와의 2원 화합물인 산화물로 이루어진 막으로써, 일 실시 예에 있어서 접합층(201)은 단일 금속 금(Au)과 산소가 결합하여 생성된 산화금(Au2O3)으로 형성될 수 있다.Furthermore, the oxide film is a film made of an oxide that is a binary compound of oxygen and other elements. In one embodiment, the bonding layer 201 is a gold oxide (Au 2 O) formed by combining single metal gold (Au) and oxygen. 3 ) can be formed.

또한, 유기막은 탄소의 산화물이나 금속의 탄산염 따위를 제외한 모든 탄소 화합물을 포함하는 유기 화합물로 이루어진 막으로, 일 실시 예에 있어서, 에틸헥사노에이트(Ethylhexanoate), 아세틸아세토네이트(Acetylacetonate), 디알킬디티오카바메이트(Dialkyldithiocarbamates), 카르복실산(Carboxylic acids), 카르복실레이트(Carboxylates), 피리딘(Pyridine), 디아민(Diamines), 아르신(Arsines), 디아르신(Diarsines), 포스핀(Phosphines), 디포스핀(Diphosphines), 부톡사이드(Butoxide), 이소프로팍사이드(Isopropoxide), 에톡사이드(Ethoxide), 클로라이드(Chloride), 아세테이트(Acetate), 카르보닐(Carbonyl), 카르보네이트(Carbonate), 하이드록사이드(Hydroxide), 아레네스(Arenas), 베타-디케토네이트(Beta-Diketonate), 2-니트로벤잘디하이드(2-Nitrobenzaldehyde) 또는 아세테이트 디하이드레이트(Acetate Dihydrate) 중 어느 하나 이상의 유기물로 형성된다.In addition, the organic film is a film made of an organic compound including all carbon compounds except for oxides of carbon or carbonates of metals. In one embodiment, ethyl hexanoate, acetylacetonate, and dialkyl. Dialkyldithiocarbamates, Carboxylic acids, Carboxylates, Pyridine, Diamines, Arsines, Diarsines, Phosphines Diphosphines, Butoxide, Isopropoxide, Ethoxide, Chloride, Acetate, Carbonyl, Carbonate, Carbonate, At least one of hydroxide, arenes, beta-diketonate, 2-nitrobenzaldehyde, or acetate dihydrate It is formed from organic material.

아울러, 무기막은 탄화 수소와 그 유도체를 제외한 모든 화합물과 금속이나 비금속 단순 물질을 포함하는 무기 물질로 이루어진 막으로써, 단일 금속막 및 합금막을 포함한다.In addition, the inorganic film is a film made of all compounds except hydrocarbons and derivatives thereof, and inorganic materials including metal or nonmetallic simple materials, and includes a single metal film and an alloy film.

도 3은 종래 그래핀 층을 포함하지 않는 전자 소자와 본 발명의 그래핀 층이 포함된 전자 소자의 열처리 후 구조를 설명하는 사진이다. 일 실시 예에 있어서, 실험에 사용된 전자 소자(200)의 구조는 유리 기판(Glass Substrate), 은(Ag) 접합층 및 금주석 합금(AuSn) 금속층으로 구성되어 있다. 열처리 전, 은(Ag) 접합층의 두께 및 금주석 합금(AuSn) 금속층의 두께는 각각 3000Å이다.3 is a photograph illustrating a structure after heat treatment of an electronic device that does not include a conventional graphene layer and an electronic device including the graphene layer of the present invention. In one embodiment, the structure of the electronic device 200 used in the experiment is composed of a glass substrate (Glass Substrate), a silver (Ag) bonding layer and a gold tin alloy (AuSn) metal layer. Before the heat treatment, the thickness of the silver (Ag) bonding layer and the thickness of the tin alloy (AuSn) metal layer were 3000 kPa, respectively.

도 3 (a)는 그래핀 층(202)이 포함되지 않은 전자 소자(200)를 열처리한 구조로, 은(Ag) 접합층의 두께가 1590Å이고, 금주석 합금(AuSn) 금속층의 두께는 3420Å이다. 도시된 바와 같이, 은(Ag) 접합층의 은(Ag) 이온이 금주석 합금(AuSn) 금속층으로 확산되어, 은(Ag) 접합층의 두께는 열처리 전보다 감소하였고, 금주석 합금(AuSn) 금속층의 두께는 증가한 것을 알 수 있다.3 (a) shows a structure in which the electronic device 200 without the graphene layer 202 is heat-treated, the silver (Ag) bonding layer has a thickness of 1590 kPa, and the thickness of the tin alloy metal layer (AuSn) is 3420 kPa. to be. As shown, silver (Ag) ions in the silver (Ag) bonding layer diffuse into the tin alloy (AuSn) metal layer, so that the thickness of the silver (Ag) bonding layer is reduced than before the heat treatment, and the tin (AuSn) metal layer It can be seen that the thickness of is increased.

그러나, 도 3 (b)는 은(Ag) 접합층과 금주석 합금(AuSn) 금속층 사이에 그래핀 층(202)이 5㎚(별도 표시하지 않음.) 포함되어 있어, 은(Ag) 접합층의 은(Ag) 이온이 금주석 합금(AuSn) 금속층으로 확산되는 것을 방지되어, 열처리 후, 은(Ag) 접합층의 두께와 금주석 합금(AuSn) 금속층의 두께가 열처리 전 두께와 유사한 것을 알 수 있다.However, FIG. 3 (b) shows that the graphene layer 202 is included 5 nm (not shown) between the silver (Ag) bonding layer and the tin alloy (AuSn) metal layer, and thus the silver (Ag) bonding layer. Of silver (Ag) ions is prevented from diffusing into the tin-tin (AuSn) metal layer, and after heat treatment, the thickness of the silver (Ag) bonding layer and the thickness of the tin-tin (AuSn) metal layer are similar to the thickness before the heat treatment. Can be.

도 3 (b)에 도시되어 있는 은(Ag) 접합층과 금주석 합금(AuSn) 금속층의 두께 변화는 열처리 전의 측정 위치와 열처리 후의 측정 위치에 따른 실험 오차 범위로 볼 수 있다.The thickness change of the silver (Ag) bonding layer and the tin-tin alloy (AuSn) metal layer shown in FIG. 3 (b) can be seen as an experimental error range depending on the measurement position before the heat treatment and the measurement position after the heat treatment.

도 4a 내지 4b는 본 발명의 다른 일 실시 예에 따른 금속 확산 방지용 그래핀 층이 구비된 전자 소자를 설명하는 도면이다. 도시된 바와 같이, 도 4a의 전자 소자(200)는 금속층(203) 상면에 접합층(201), 그래핀 층(202) 및 금속층(203)을 더 포함한다.4A to 4B illustrate an electronic device having a graphene layer for preventing metal diffusion according to another embodiment of the present invention. As shown, the electronic device 200 of FIG. 4A further includes a bonding layer 201, a graphene layer 202, and a metal layer 203 on an upper surface of the metal layer 203.

나아가, 전자 소자(200)는 금속층(203) 상면에 접합층(201), 그래핀 층(202) 및 금속층(203)을 복수개 형성되어, 접합층(201), 그래핀 층(202) 및 금속층(203)은 1개 내지 m개가 적층된 구조로 형성될 수 있다.Furthermore, the electronic device 200 includes a plurality of bonding layers 201, graphene layers 202, and metal layers 203 formed on the upper surface of the metal layer 203, such that the bonding layer 201, the graphene layers 202, and the metal layers are formed. 203 may be formed in a stacked structure of 1 to m pieces.

또한, 도 4b의 전자 소자(200)는 금속층(203) 상면에 접합층(201) 및 금속층(203)을 더 포함하고, 금속층(203) 상면에 접합층(201) 및 금속층(203)이 1개 내지 m개가 적층된 구조로 형성될 수 있다.In addition, the electronic device 200 of FIG. 4B further includes a bonding layer 201 and a metal layer 203 on the upper surface of the metal layer 203, and the bonding layer 201 and the metal layer 203 are formed on the upper surface of the metal layer 203. It may be formed of a stacked structure of pieces to m.

아울러, 본 발명에 따른 전자 소자(200)는 도 4a의 구조와 도 4b의 구조가 결합된 구조로 형성될 수 있다. 금속층(203) 상면에 접합층(201), 그래핀 층(202), 금속층(203), 접합층(201) 및 금속층(203)으로 구성되고, 전자 소자(200)에서 그래핀 층(202)은 적어도 1개 이상 형성된다.In addition, the electronic device 200 according to the present invention may have a structure in which the structure of FIG. 4A and the structure of FIG. 4B are combined. The bonding layer 201, the graphene layer 202, the metal layer 203, the bonding layer 201 and the metal layer 203 on the upper surface of the metal layer 203, the graphene layer 202 in the electronic device 200 At least one is formed.

도 4a 내지 도 4b에 도시된 전자 소자(200)의 그래핀 층(202)은 1개 내지 m개의 그래핀 층(202)이 생성될 경우, m개 모두 두께가 동일하거나, m개 중 적어도 1개 이상의 그래핀 층(202)의 두께가 상이한 것을 특징으로 한다.In the graphene layer 202 of the electronic device 200 illustrated in FIGS. 4A to 4B, when one to m graphene layers 202 are generated, all m pieces have the same thickness or at least one of m pieces. The thickness of the at least one graphene layer 202 is different.

도 5a 내지 도 5b는 본 발명의 일 실시 예에 따른 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법을 설명하는 도면이다. 도시된 바와 같이, 전자 소자(200) 제조 방법은 접합층(201) 상면에 그래핀 층(202)을 형성하는 단계(s101), 그래핀 층(202) 상면에 금속층(203)을 형성하는 단계(s102)를 포함한다.5A to 5B are views illustrating a method for manufacturing an electronic device having a graphene layer for preventing metal diffusion according to an embodiment of the present invention. As shown, the method of manufacturing the electronic device 200 includes forming a graphene layer 202 on the top surface of the bonding layer 201 (s101), and forming a metal layer 203 on the top surface of the graphene layer 202. (s102).

나아가, 그래핀 층(202)은 열 증착(Thermal Evaportor), 화학기상증착(Chemical Vapor Deposition; CVD), 물리기상증착(Physical Vapor Deposition; PVD), 스퍼터링(Sputtering), 동시증발법(Co-Evaporation), 스핀 코팅(Spin Coating), 닥터블레이드(Doctor Blade), 스프레이 코팅(Spraying Coating), 스크린 프린팅(Screen Printing), 잉크젯 프린팅(Ink-Jet printing), 패드 프린팅(Pad Printing), 그라비아 프린팅(Gravure Printing), 리소그래피 인쇄(Offset Lithography Printing), 롤투롤(R2R) 또는 전사 방법 중 어느 하나의 방식으로 형성된다.Further, the graphene layer 202 may be formed by thermal vapor deposition, chemical vapor deposition (CVD), physical vapor deposition (PVD), sputtering, and co-evaporation. ), Spin Coating, Doctor Blade, Spraying Coating, Screen Printing, Ink-Jet printing, Pad Printing, Gravure Printing It is formed by any one of Printing, Offset Lithography Printing, Roll to Roll (R2R) or Transfer method.

더 나아가, 전사 방법은 스핀 코팅(Spin Coating), PDMS(Polydimethylsiloxane)를 이용한 Soft Transfer Printing, PMMA(Poly-Methymethacrylate)를 이용한 전사 방법, 열 방출 테이프를 이용한 전사 방법 또는 롤(Roll)을 이용한 전사 방법이 있다.Further, the transfer method may be spin coating, soft transfer printing using polydimethylsiloxane (PDMS), transfer method using poly-methymethacrylate (PMMA), transfer method using heat release tape, or transfer method using roll. There is this.

도 6a 내지 도 6b는 본 발명의 일 실시 예에 따른 발광다이오드 소자 및 반도체 소자를 설명하는 도면이다. 도시된 바와 같이, 도 6a는 기판(204), 접합층(201), 그래핀 층(202), 금속층(203), 발광다이오드부(205) 및 오믹 접촉 금속층(206)를 포함한다.6A to 6B are diagrams illustrating a light emitting diode device and a semiconductor device according to an embodiment of the present invention. As shown, FIG. 6A includes a substrate 204, a bonding layer 201, a graphene layer 202, a metal layer 203, a light emitting diode portion 205, and an ohmic contact metal layer 206.

나아가, 발광다이오드 소자(500)를 제조할 때, 접합층(201)은 금(Au) 또는 금 함유 합금으로 구성되고, 금속층(203)은 p-오믹 접촉 금속, 오믹 접촉 금속은 n-오믹접촉 금속으로 이루어진다. 가열 압착 공정을 통해 그래핀 층(202) 상면에 금속층(203) 형성하거나, 열처리 공정을 통해 발광다이오드부(205) 상면에 오믹 접촉 금속층(206)을 형성할 때, 접합층(201)의 성분인 금(Au)은 금속층(203)으로 확산되어 발광다이오드부(205)의 반사층인 은(Ag)과 결합하는데, 그래핀 층(202)은 금 이온 확산을 방지하여, 금 이온과 은이 결합하는 것을 막는다.Further, when manufacturing the light emitting diode device 500, the bonding layer 201 is composed of gold (Au) or a gold-containing alloy, the metal layer 203 is a p- ohmic contact metal, the ohmic contact metal is n- ohmic contact Made of metal. Components of the bonding layer 201 when the metal layer 203 is formed on the top surface of the graphene layer 202 through the heat pressing process or the ohmic contact metal layer 206 is formed on the top surface of the light emitting diode unit 205 through the heat treatment process. Phosphorus gold (Au) is diffused into the metal layer 203 and combined with silver (Ag), which is a reflective layer of the light emitting diode unit 205. The graphene layer 202 prevents diffusion of gold ions, thereby combining gold ions with silver. To prevent

더 나아가, 접합층(201), 그래핀 층(202) 및 금속층(203)을 복수로 반복 형성하여, 금속층(203)을 보호한다. 본 발명은 이에 한정되지 않고, 금속층(203)이 n-오믹 접촉 금속으로 이루어지고, 발광다이오드부(205) 상면에 형성되는 오믹 접촉 금속층(206)은 p-오믹 접촉 금속으로 이루어질 수 있다.Furthermore, the bonding layer 201, the graphene layer 202, and the metal layer 203 are repeatedly formed in plural to protect the metal layer 203. The present invention is not limited thereto, and the metal layer 203 may be made of an n-ohmic contact metal, and the ohmic contact metal layer 206 formed on the upper surface of the light emitting diode unit 205 may be made of a p-omic contact metal.

도 6b는 기판(204), 게이트 절연층(207), 접합층(201), 그래핀 층(202) 및 금속층(203)을 포함한다. 일 실시 예에 있어서, 접합층(201)은 폴리실리콘막을 포함하고, 금속층(203)은 비저항 값이 낮은 텅스텐을 포함한다.6B includes a substrate 204, a gate insulating layer 207, a bonding layer 201, a graphene layer 202, and a metal layer 203. In one embodiment, the bonding layer 201 includes a polysilicon film, and the metal layer 203 includes tungsten having a low resistivity value.

나아가, 그래핀 층(202)은 금속층(203) 형성 후 열 공정 시 금속층(203)에서 접합층(201)으로 금속이 확산되는 것을 방지하여, 금속층(203)에서 확산된 금속 이온과 접합층(201)의 폴리실리콘막이 결합하여 금속실리사이드가 생성되는 반응을 방지하고, 반도체 소자(501)의 부피 팽창 및 스트레스 발생을 감소시킨다.Furthermore, the graphene layer 202 prevents the diffusion of metal from the metal layer 203 to the bonding layer 201 during the thermal process after the metal layer 203 is formed, thereby preventing the metal ions and the bonding layer (diffused from the metal layer 203). The polysilicon film of 201 is bonded to prevent the reaction of generating the metal silicide and reduces the volume expansion and the stress generation of the semiconductor device 501.

더 나아가, 그래핀 층(202)은 금속층(203)과 오믹 접촉(Ohmic contact)이 형성되어, 그래핀 층(202)과 금속층(203) 사이 계면 저항을 낮춰주고, 접합층(201)과 쇼키 접촉(Schottky Contact)이 형성되어, 그래핀 층(202)과 접합층(201) 사이 결합 에너지가 증가한다.Furthermore, the graphene layer 202 has an ohmic contact with the metal layer 203, thereby lowering the interface resistance between the graphene layer 202 and the metal layer 203, and the schottky contact with the bonding layer 201. (Schottky Contact) is formed, the bonding energy between the graphene layer 202 and the bonding layer 201 increases.

아울러, 본 발명에 따른 전자 소자(200)는 이에 한정되지 않고, 전자 소자, 광전자 소자, 광학 소자, 발광 소자, 유기발광 소자, 유기반도체 소자, 디스플레이 소자, 태양광 소자, 박막 센서, 금속배선 소자 또는 바이오 소자에 적용될 수 있다.In addition, the electronic device 200 according to the present invention is not limited thereto, and may be an electronic device, an optoelectronic device, an optical device, a light emitting device, an organic light emitting device, an organic semiconductor device, a display device, a solar device, a thin film sensor, a metal wiring device. Or in bio-devices.

본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시 에에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관레 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Terms used throughout the present specification are terms defined in consideration of functions in the embodiments of the present invention, and may be sufficiently modified according to the intention, management, or the like of a user or an operator. It should be made based on the contents.

이상에서 설명한 바와 같이 본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능함은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
As described above, the present invention is not limited to the above-described embodiment and the accompanying drawings, and various forms of substitution, modification, and change are possible without departing from the technical spirit of the present invention described in the claims. It will be apparent to those of ordinary skill in the art.

100: 발광다이오드 소자 101: 반도체 소자
102: 기판 103: 결합층
104: 확산 방지막 105: p-오믹 접합 금속층
106: 발광다이오드부 107: n-오믹 접합 금속층
108: 게이트 절연막 109: 폴리 실리콘층
110: 티타늄 막 111: 질화 텅스텐 막
112: 텅스텐 층 113: 티타늄 층
114: 질화 티타늄 층 115: 비정질 막
200: 전자 소자 201: 접합층
202: 그래핀 층 203: 금속층
100: light emitting diode element 101: semiconductor element
102 substrate 103 bonding layer
104: diffusion barrier film 105: p-omic junction metal layer
106: light emitting diode portion 107: n-omic junction metal layer
108: gate insulating film 109: polysilicon layer
110: titanium film 111: tungsten nitride film
112: tungsten layer 113: titanium layer
114: titanium nitride layer 115: amorphous film
200: electronic device 201: bonding layer
202: graphene layer 203: metal layer

Claims (15)

단일 금속 또는 합금으로 이루어지는 금속층;
상기 금속층 하면에 형성되는 그래핀(graphene) 층; 및
상기 그래핀 층 하면에 형성되는 접합층(bonding layer);
을 포함하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자.
A metal layer made of a single metal or an alloy;
A graphene layer formed on the bottom surface of the metal layer; And
A bonding layer formed on the bottom surface of the graphene layer;
Electronic device provided with a graphene layer for preventing metal diffusion comprising a.
제 1항에 있어서, 상기 금속 확산 방지층이 구비된 전자 소자는,
상기 금속층 상면에 m개의 접합층 및 m개의 금속층이 반복 형성될 경우, 상기 접합층 및 상기 금속층 사이에 m-1개의 상기 그래핀 층이 형성되는 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자.
The electronic device of claim 1, wherein the electronic device includes the metal diffusion barrier layer.
When m bonding layers and m metal layers are repeatedly formed on the metal layer, m-1 graphene layers are formed between the bonding layer and the metal layer. Electronic devices.
제 1항에 있어서, 상기 금속 확산 방지층이 구비된 전자 소자는,
상기 금속층 상면에 m개의 접합층 및 m개의 금속층이 반복 형성될 경우, 상기 접합층 및 상기 금속층 사이에 m개의 상기 그래핀 층이 형성되는 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자.
The electronic device of claim 1, wherein the electronic device includes the metal diffusion barrier layer.
When m bonding layers and m metal layers are repeatedly formed on the metal layer, m graphene layers are formed between the bonding layer and the metal layer. .
제 2항 또는 제 3항 중 어느 한 항에 있어서, 상기 금속 확산 방지용 그래핀 층이 구비된 전자 소자는,
m개 또는 m-1개의 상기 그래핀 층의 두께가 모두 동일한 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자.
The electronic device according to claim 2 or 3, wherein the graphene layer for preventing metal diffusion is provided.
Electronic device provided with a graphene layer for preventing metal diffusion, characterized in that the m or m-1 of the graphene layer all the same thickness.
제 2항 또는 제 3항 중 어느 한 항에 있어서, 상기 금속 확산 방지용 그래핀 층이 구비된 전자 소자는,
m개 또는 m-1개의 상기 그래핀 층의 두께가 적어도 1개 이상은 상이한 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자.
The electronic device according to any one of claims 2 and 3, wherein the graphene layer for preventing metal diffusion is provided.
At least one or more thicknesses of m or m-1 graphene layers are different.
제 1항에 있어서, 상기 그래핀 층은,
흑연(graphite)으로 이루어진 2차원 평면 형태의 구조 또는 흑연에 이종의 원자가 도핑된 구조로 형성된 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자.
The method of claim 1, wherein the graphene layer,
An electronic device with a graphene layer for preventing metal diffusion, which is formed of a two-dimensional planar structure made of graphite or a structure doped with heterogeneous atoms in graphite.
제 1항에 있어서, 상기 그래핀 층은,
두께가 0.2㎚ 내지 1.5㎛인 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자.
The method of claim 1, wherein the graphene layer,
Electronic device with a graphene layer for preventing metal diffusion, characterized in that the thickness is 0.2nm to 1.5㎛.
제 1항에 있어서. 상기 접합층은,
단일 금속막, 합금막, 산화막, 유기막 또는 무기막 중 어느 하나 이상으로 형성되는 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자.
The method of claim 1, The bonding layer,
An electronic device with a graphene layer for preventing metal diffusion, which is formed of at least one of a single metal film, an alloy film, an oxide film, an organic film, and an inorganic film.
제 1항에 있어서, 상기 금속 확산 방지용 그래핀 층이 구비된 전자 소자는,
전자 소자, 광전자 소자, 광학 소자, 발광 소자, 유기발광 소자, 유기반도체 소자, 디스플레이 소자, 태양광 소자, 박막 센서, 금속배선 소자 또는 바이오 소자 중 어느 하나 이상에 적용되는 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자.
The electronic device of claim 1, wherein the metal diffusion preventing graphene layer is provided.
For preventing metal diffusion, which is applied to any one or more of electronic devices, optoelectronic devices, optical devices, light emitting devices, organic light emitting devices, organic semiconductor devices, display devices, solar devices, thin film sensors, metal wiring devices or bio devices. Electronic device with a graphene layer.
접합층 상면에 탄소로 이루어진 그래핀 층을 형성하는 단계;
상기 그래핀 층 상면에 금속층을 형성하는 단계;
를 포함하는 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법.
Forming a graphene layer made of carbon on the bonding layer;
Forming a metal layer on an upper surface of the graphene layer;
Electronic device manufacturing method provided with a graphene layer for preventing metal diffusion, comprising a.
제 10항에 있어서, 상기 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법은,
상기 금속층 상면에 m개의 접합층 및 m개의 금속층이 반복 형성될 경우, 상기 접합층 및 상기 금속층 사이에 m-1개의 상기 그래핀 층이 형성되는 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법.
The electronic device manufacturing method of claim 10, wherein the metal diffusion prevention graphene layer is provided.
When m bonding layers and m metal layers are repeatedly formed on the metal layer, m-1 graphene layers are formed between the bonding layer and the metal layer. Electronic device manufacturing method.
제 10항에 있어서, 상기 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법은,
상기 금속층 상면에 m개의 접합층 및 m개의 금속층이 반복 형성될 경우, 상기 접합층 및 상기 금속층 사이에 m개의 상기 그래핀 층이 형성되는 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법.
The electronic device manufacturing method of claim 10, wherein the metal diffusion prevention graphene layer is provided.
When m bonding layers and m metal layers are repeatedly formed on the metal layer, m graphene layers are formed between the bonding layer and the metal layer. Manufacturing method.
제 11항 내지 제 12항 중 어느 한 항에 있어서, 상기 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법은,
m개 또는 m-1개의 상기 그래핀 층의 두께가 모두 동일한 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법.
The method of claim 11, wherein the graphene layer for preventing metal diffusion is provided.
Method of manufacturing an electronic device provided with a graphene layer for preventing metal diffusion, characterized in that the m or m-1 of the graphene layer all the same thickness.
제 11항 내지 제 12항 중 어느 한 항에 있어서, 상기 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법은,
m개 또는 m-1개의 상기 그래핀 층의 두께가 적어도 1개 이상은 상이한 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법.
The method of claim 11, wherein the graphene layer for preventing metal diffusion is provided.
The method of manufacturing an electronic device with a graphene layer for preventing metal diffusion, wherein at least one of m or m-1 graphene layers is different in thickness.
제 10항에 있어서, 상기 그래핀 층은,
열 증착(Thermal Evaportor), 화학기상증착(Chemical Vapor Deposition; CVD), 물리기상증착(Physical Vapor Deposition; PVD), 스퍼터링(Sputtering), 동시증발법(Co-Evaporation), 스핀 코팅(Spin Coating), 닥터블레이드(Doctor Blade), 스프레이 코팅(Spraying Coating), 스크린 프린팅(Screen Printing), 잉크젯 프린팅(Ink-Jet printing), 패드 프린팅(Pad Printing), 그라비아 프린팅(Gravure Printing), 리소그래피 인쇄(Offset Lithography Printing), 롤투롤(R2R) 또는 전사 방법 중 어느 하나 이상의 방식으로 형성되는 것을 특징으로 하는 금속 확산 방지용 그래핀 층이 구비된 전자 소자 제조 방법.
The method of claim 10, wherein the graphene layer,
Thermal Evaportor, Chemical Vapor Deposition (CVD), Physical Vapor Deposition (PVD), Sputtering, Co-Evaporation, Spin Coating, Doctor Blade, Spraying Coating, Screen Printing, Ink-Jet printing, Pad Printing, Gravure Printing, Lithography Printing ), A roll-to-roll (R2R) or a method for producing an electronic device with a graphene layer for preventing metal diffusion, characterized in that formed in any one or more of the method.
KR1020110138243A 2011-12-20 2011-12-20 Electronic Device and Methods of Manufacturing for the Same with Graphene Layer for Metal Diffusion Barrier KR101357046B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110138243A KR101357046B1 (en) 2011-12-20 2011-12-20 Electronic Device and Methods of Manufacturing for the Same with Graphene Layer for Metal Diffusion Barrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110138243A KR101357046B1 (en) 2011-12-20 2011-12-20 Electronic Device and Methods of Manufacturing for the Same with Graphene Layer for Metal Diffusion Barrier

Publications (2)

Publication Number Publication Date
KR20130070962A true KR20130070962A (en) 2013-06-28
KR101357046B1 KR101357046B1 (en) 2014-02-04

Family

ID=48865587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110138243A KR101357046B1 (en) 2011-12-20 2011-12-20 Electronic Device and Methods of Manufacturing for the Same with Graphene Layer for Metal Diffusion Barrier

Country Status (1)

Country Link
KR (1) KR101357046B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171461A1 (en) * 2015-04-20 2016-10-27 서울대학교산학협력단 Semiconductor device and manufacturing method therefor
KR20170037444A (en) * 2015-09-25 2017-04-04 삼성전자주식회사 Hybrid interconnect and electric device employing the same
KR20210123197A (en) * 2020-04-01 2021-10-13 국일그래핀 주식회사 Large area graphene layer deposition apparatus
KR20230106752A (en) * 2018-08-11 2023-07-13 어플라이드 머티어리얼스, 인코포레이티드 Graphene diffusion barrier

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100084383A (en) * 2009-01-16 2010-07-26 양원동 Graphene solar cell module and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171461A1 (en) * 2015-04-20 2016-10-27 서울대학교산학협력단 Semiconductor device and manufacturing method therefor
KR20170037444A (en) * 2015-09-25 2017-04-04 삼성전자주식회사 Hybrid interconnect and electric device employing the same
US9761532B2 (en) 2015-09-25 2017-09-12 Samsung Electronics Co., Ltd. Hybrid interconnect structure and electronic device employing the same
KR20230106752A (en) * 2018-08-11 2023-07-13 어플라이드 머티어리얼스, 인코포레이티드 Graphene diffusion barrier
KR20210123197A (en) * 2020-04-01 2021-10-13 국일그래핀 주식회사 Large area graphene layer deposition apparatus

Also Published As

Publication number Publication date
KR101357046B1 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
JP4888119B2 (en) Transparent conductive film and method for producing the same, transparent conductive substrate, and light-emitting device
JP5403464B2 (en) Thin film device and manufacturing method thereof
JP4609797B2 (en) Thin film device and manufacturing method thereof
JP5164291B2 (en) Thin film electrode and manufacturing method thereof
JP6012720B2 (en) Metal oxide thin film transistor with improved source / drain contacts
JP5128755B2 (en) III-V group GaN compound semiconductor and p-type electrode applied thereto
KR101408445B1 (en) Wiring structure, method for manufacturing wiring structure, and display device provided with wiring structure
KR101357046B1 (en) Electronic Device and Methods of Manufacturing for the Same with Graphene Layer for Metal Diffusion Barrier
JP2001196633A (en) Gallium nitride-based group 13-15 compound semiconductor element and electrode for elements
JP2007212699A (en) Reflective tft substrate and method for manufacturing same
JP2010512018A (en) Memory device and manufacturing method thereof
JP2010098280A (en) Transparent thin film transistor and image display unit
TW201340329A (en) Thin film transistor and manufacturing method thereof
US7687908B2 (en) Thin film electrode for high-quality GaN optical devices
JP2007214319A (en) Thin film transistor and its electronic display
CN109478560A (en) Field effect transistor and preparation method thereof, display element, image display device and system
TW201133707A (en) Active device array substrate and fabricating method thereof
KR20210125452A (en) Metal oxide, field-effect transistor, and method for producing the same
KR101961006B1 (en) Perovskite light emitting device
KR20190068171A (en) Thin film trnasistor, method for manufacturing the same and display device comprising the same
JP6308583B2 (en) Thin film transistor, thin film transistor manufacturing method, and semiconductor device
US10164188B2 (en) Polymer-hybrid electro-optic devices and method of fabricating polymer-hybrid electro-optic devices
JP5908763B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
JP4212599B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR102091400B1 (en) Forming method of metal line and array substrate applying the same and method of fabricating the array substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 7