KR20130033299A - 열처리방법 및 열처리장치 - Google Patents

열처리방법 및 열처리장치 Download PDF

Info

Publication number
KR20130033299A
KR20130033299A KR1020120101656A KR20120101656A KR20130033299A KR 20130033299 A KR20130033299 A KR 20130033299A KR 1020120101656 A KR1020120101656 A KR 1020120101656A KR 20120101656 A KR20120101656 A KR 20120101656A KR 20130033299 A KR20130033299 A KR 20130033299A
Authority
KR
South Korea
Prior art keywords
chamber
gas
thin film
heat treatment
flash
Prior art date
Application number
KR1020120101656A
Other languages
English (en)
Other versions
KR101414849B1 (ko
Inventor
히로키 키야마
카즈히코 후세
신이치 카토
Original Assignee
다이닛뽕스크린 세이조오 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이닛뽕스크린 세이조오 가부시키가이샤 filed Critical 다이닛뽕스크린 세이조오 가부시키가이샤
Publication of KR20130033299A publication Critical patent/KR20130033299A/ko
Application granted granted Critical
Publication of KR101414849B1 publication Critical patent/KR101414849B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Abstract

[과제] 플래시 가열처리시에 있어서의 박막의 과도한 가열을 억제할 수 있는 열처리방법 및 열처리장치를 제공한다.
[해결수단] 표면에 이산화규소 기재를 형성하고, 또한 그 위에 아몰퍼스 실리콘 박막을 형성한 반도체 웨이퍼(W)를 챔버(6) 내에 반입한다. 플래시램프(FL)로의 전력공급회로에는 절연 게이트 바이폴라 트랜지스터(IGBT)가 접속되어 있고, 그 IGBT에 의해 플래시램프(FL)로의 통전시간을 0.01 밀리초 이상 1 밀리초 이하로 함으로써, 플래시광 조사시간을 0.01 밀리초 이상 1 밀리초 이하로 하고 있다. 현저히 짧은 플래시광 조사시간에 플래시 가열처리를 행하기 때문에, 아몰퍼스 실리콘 박막이 과도하게 가열되는 것은 억제되어, 해당 박막이 박리하는 등의 폐해가 방지된다.

Description

열처리방법 및 열처리장치{HEAT TREATMENT METHOD AND HEAT TREATMENT APPARATUS OF THIN FILM}
본 발명은, 반도체 웨이퍼나 액정표시장치용 유리 기판 등을 포함하는 기재(基材)상에 해당 기재와는 다른 재질로 형성된 박막의 가열처리를 행하는 열처리방법 및 열처리장치에 관한 것이다.
반도체 디바이스의 제조 프로세스에서, 불순물 도입은 반도체 웨이퍼 내에 pn접합을 형성하기 위한 필수 공정이다. 현재, 불순물 도입은, 이온주입법과 그 후의 어닐법에 의해 이루어지는 것이 일반적이다. 이온주입법은, 붕소(B), 비소(As), 인(P)이라는 불순물 원소를 이온화시켜 고가속전압(高加速電壓)으로 반도체 웨이퍼에 충돌시켜 물리적으로 불순물 주입을 행하는 기술이다. 주입된 불순물은 어닐 처리에 의해 활성화된다. 이때에, 어닐 시간이 몇 초 정도 이상이면, 주입된 불순물이 열에 의해 깊이 확산하고, 그 결과 접합 깊이가 요구보다 너무 깊어져서 양호한 디바이스 형성에 지장이 생길 우려가 있다.
그래서 극히 단시간으로 반도체 웨이퍼를 가열하는 어닐 기술로서, 최근 플래시램프 어닐(FLA)이 주목되고 있다. 플래시램프 어닐은, 크세논 플래시램프(이하, 단지 「플래시램프」라고 할 때에는 크세논 플래시램프를 의미한다)를 사용하여 반도체 웨이퍼의 표면에 플래시광을 조사함으로써, 불순물이 주입된 반도체 웨이퍼 표면만을 극히 단시간(몇 밀리초(秒) 이하)에 승온(昇溫)시키는 열처리 기술이다.
크세논 플래시램프의 방사(放射) 분광(分光) 분포는 자외역(紫外域)에서부터 근적외역(近赤外域)이며, 종래의 할로겐램프보다 파장이 짧고, 실리콘 반도체 웨이퍼의 기초 흡수대(吸收帶)와 거의 일치하고 있다. 따라서 크세논 플래시램프로부터 반도체 웨이퍼에 플래시광을 조사한 때에는, 투과광(透過光)이 적고 반도체 웨이퍼를 급속히 승온하는 것이 가능하다. 또한, 몇 밀리초 정도의 극히 단시간의 플래시광 조사이면, 반도체 웨이퍼의 표면 근방만을 선택적으로 승온할 수 있는 것도 판명되어 있다. 이 때문에, 크세논 플래시램프에 의한 극단시간의 승온이면, 불순물을 깊이 확산시킴이 없이, 불순물 활성화만을 실행할 수 있는 것이다.
이러한 크세논 플래시램프를 사용한 열처리장치로서, 특허문헌 1에는, 반도체 웨이퍼를 핫 플레이트에 재치(載置)하여 소정 온도까지 예비가열하고, 그 후 플래시램프로부터의 플래시광 조사(照射)에 의해 소망의 처리온도로까지 승온하는 장치가 개시되어 있다. 또한, 플래시광 조사에 의해 반도체 웨이퍼의 표면에 형성된 막에 대한 가열처리를 행하는 것도 시도되고 있으며, 특허문헌 2에는, 현상처리 후의 레지스트막에 플래시광 조사를 행하여 엣지 러프니스를 개선하는 것이 개시되어 있다.
일본 특허공개 2007-5532호 공보 일본 특허공개 2001-332484호 공보
특허문헌 2에 개시되는 기술에서는, 실리콘 반도체 웨이퍼 상에 레지스트막이 형성되고, 그 레지스트막에 대해 플래시 가열처리가 행해진다. 또한, 이산화규소(SiO2) 기재상에 아몰퍼스 실리콘(비정질 실리콘) 또는 폴리 실리콘(다결정 실리콘)의 박막을 형성하고, 그 박막에 플래시 가열처리를 행하여 결정화를 촉진하는 처리도 시도되고 있다.
이와 같이, 기재상에 해당 기재와는 다른 재질로 형성된 박막, 특히 이산화규소와 같이 열전도율이 비교적 작은 기재상에 형성된 실리콘 박막의 플래시 가열처리를 행하는 경우에는, 박막으로부터 기재로의 열전도가 생기기 어렵다. 이 때문에, 몇 밀리초 정도의 극히 단시간의 플래시광 조사이어도, 박막이 과도하게 가열되어 막의 박리가 생기거나, 박막 자체에 열적 손상이 발생하는 일도 있었다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로서, 플래시 가열처리시에 있어서의 박막의 과도한 가열을 억제할 수 있는 열처리방법 및 열처리장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1 발명은, 기재(基材)상에 해당 기재와는 다른 재질로 형성된 박막(薄膜)의 가열처리를 행하는 열처리방법에 있어서, 박막을 형성한 기재를 챔버 내에 수용하여 지지하는 수용공정과, 상기 박막에 대해 0.01 밀리초(秒) 이상 1 밀리초 이하의 조사시간(照射時間)에 플래시광(光)을 조사하여 상기 박막을 가열하는 플래시광 조사공정을 구비하는 것을 특징으로 한다.
또한, 청구항 2 발명은, 청구항 1 발명에 관계되는 열처리방법에 있어서, 상기 챔버로부터 배기(排氣)를 행하는 배기공정과, 상기 챔버 내에 처리가스를 공급하는 가스공급공정을 구비하는 것을 특징으로 한다.
또한, 청구항 3 발명은, 청구항 2 발명에 관계되는 열처리방법에 있어서, 상기 가스공급공정에서는, 상기 챔버 내에 상기 박막과 반응하는 반응성가스와 불활성가스를 혼합한 혼합가스를 공급하고, 상기 챔버 내에서의 혼합가스 중의 반응성가스의 농도를 측정하는 농도측정공정과, 상기 농도측정공정에서의 측정 결과에 기초하여, 반응성가스 및 불활성가스 중 적어도 어느 한쪽의 유량을 조정하여 혼합가스 중의 반응성가스의 농도를 조정하는 농도조정공정을 구비하는 것을 특징으로 한다.
또한, 청구항 4 발명은, 청구항 1 발명에 관계되는 열처리방법에 있어서, 상기 플래시광 조사공정에서는, 이산화규소 기재상에 형성한 아몰퍼스 실리콘 또는 폴리 실리콘의 박막을 가열하여 해당 박막의 결정화를 촉진하는 것을 특징으로 한다.
또한, 청구항 5 발명은, 청구항 3 발명에 관계되는 열처리방법에 있어서, 상기 플래시광 조사공정에서는, 실리콘 기재상에 원자층 퇴적법에 의해 형성한 고유전율막(高誘電率膜)인 박막을 가열하여 결정성(結晶性)을 부여하는 것을 특징으로 한다.
또한, 청구항 6 발명은, 청구항 5 발명에 관계되는 열처리방법에 있어서, 상기 고유전율막의 막 두께가 소정치보다 작을 때에는, 질소에 헬륨 또는 아르곤을 혼합한 혼합가스를 상기 챔버 내에 공급하고, 상기 고유전율막의 막 두께가 소정치보다 클 때에는, 산소에 질소를 혼합한 혼합가스를 상기 챔버 내에 공급하는 것을 특징으로 한다.
또한, 청구항 7 발명은, 기재상에 해당 기재와는 다른 재질로 형성된 박막의 가열처리를 행하는 열처리장치에 있어서, 박막을 형성한 기재를 수용하는 챔버와, 상기 챔버 내에서 상기 기재를 지지하는 지지수단과, 상기 지지수단에 지지된 상기 기재에 플래시광을 조사하는 플래시램프와, 상기 플래시램프의 플래시광 조사시간을 0.01 밀리초 이상 1 밀리초 이하로 하는 발광제어수단을 구비하는 것을 특징으로 한다.
또한, 청구항 8 발명은, 청구항 7 발명에 관계되는 열처리장치에 있어서, 상기 발광제어수단은, 상기 플래시램프로의 통전(通電)시간을 0.01 밀리초 이상 1 밀리초 이하로 하는 절연 게이트 바이폴라 트랜지스터를 포함하는 것을 특징으로 한다.
또한, 청구항 9 발명은, 청구항 7 또는 청구항 8 발명에 관계되는 열처리장치에 있어서, 상기 챔버 내에 처리가스를 공급하는 가스공급수단과, 상기 챔버로부터 배기를 행하는 배기수단을 구비하는 것을 특징으로 한다.
또한, 청구항 10 발명은, 청구항 9 발명에 관계되는 열처리장치에 있어서, 상기 가스공급수단은, 상기 챔버 내에 상기 박막과 반응하는 반응성가스와 불활성가스를 혼합한 혼합가스를 공급하고, 상기 챔버 내에서의 혼합가스 중의 반응성가스의 농도를 측정하는 농도측정수단과, 상기 농도측정수단의 측정 결과에 기초하여, 반응성가스 및 불활성가스 중 적어도 어느 한쪽의 유량을 조정하여 혼합가스 중의 반응성가스의 농도를 조정하는 농도조정수단을 더 구비하는 것을 특징으로 한다.
청구항 1 내지 청구항 6 발명에 의하면, 기재상에 해당 기재와는 다른 재질로 형성된 박막에 대해 0.01 밀리초 이상 1 밀리초 이하의 조사시간으로 플래시광을 조사하기 때문에, 플래시광 조사시간은 극히 짧아, 플래시 가열처리시에 있어서의 박막의 과도한 가열을 억제할 수 있다.
또한, 청구항 7 내지 청구항 10 발명에 의하면, 기재상에 해당 기재와는 다른 재질로 형성된 박막의 가열처리를 행할 때의 플래시램프의 플래시광 조사시간을 0.01 밀리초 이상 1 밀리초 이하로 하기 때문에, 플래시광 조사시간은 극히 짧아, 플래시 가열처리시에 있어서의 박막의 과도한 가열을 억제할 수 있다.
도 1은 본 발명에 관계되는 열처리장치의 요부(要部) 구성을 나타내는 도면이다.
도 2는 지지플레이트의 구성을 나타내는 단면도이다.
도 3은 분출플레이트의 평면도이다.
도 4는 플래시램프의 구동회로를 나타내는 도면이다.
도 5는 도 1의 열처리장치에서의 반도체 웨이퍼의 처리 수순을 나타내는 플로우 차트이다.
도 6은 처리 대상이 되는 반도체 웨이퍼의 단면(斷面) 구조를 나타내는 도면이다.
도 7은 플래시램프의 발광시간 제어를 설명하는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시형태에 대해 상세히 설명한다.
<제1 실시형태> 도 1은 본 발명에 관계되는 열처리장치(1)의 요부 구성을 나타내는 도면이다. 이 열처리장치(1)는, 대략 원형의 반도체 웨이퍼(W)의 표면에 형성된 이산화규소(SiO2) 막상(膜上)에 아몰퍼스 실리콘 박막을 형성한 것에 플래시광을 조사하여 그 박막의 가열처리를 행하는 플래시램프 어닐 장치이다. 도 1 및 이후의 각(各) 도면에서는, 이해가 용이하도록, 필요에 따라 각부(各部)의 치수와 수(數)를 과장 또는 간략화하여 나타내고 있다.
열처리장치(1)는, 주된 구성으로서, 반도체 웨이퍼(W)를 수용하는 대략 원통 형상의 챔버(6)와, 챔버(6) 내에서 반도체 웨이퍼(W)를 지지하는 지지플레이트(7)와, 챔버(6) 내의 반도체 웨이퍼(W)에 플래시광을 조사하는 플래시 조사부(5)와, 챔버(6) 내에 처리가스를 공급하는 가스공급부(8)와, 챔버(6)로부터 배기를 행하는 배기부(9)를 구비하고 있다. 또한, 열처리장치(1)는, 이들 각부를 제어하여 박막소성처리(薄膜燒成處理)를 실행시키는 제어부(3)를 구비한다.
챔버(6)는, 플래시 조사부(5)의 하방(下方)에 설치되어 있으며, 대략 원통 형상의 내벽(內壁)을 갖는 챔버 측부(側部)(63), 및, 챔버 측부(63)의 하부를 덮는 챔버 저부(底部)(62)에 의해 구성된다. 또한, 챔버 측부(63) 및 챔버 저부(62)에 의해 둘러싸이는 공간이 열처리공간(65)으로 규정된다. 챔버(6)의 상부 개구(開口)에는 챔버창(61)이 장착되어 폐색(閉塞)되어 있다.
챔버(6)의 천정부를 구성하는 챔버창(61)은, 석영으로 형성된 원판 형상 부재이며, 플래시 조사부(5)로부터 출사(出射)된 플래시광을 열처리공간(65)에 투과하는 석영창으로서 기능한다. 챔버(6) 본체를 구성하는 챔버 저부(62) 및 챔버 측부(63)는, 예를 들면, 스테인리스스틸 등의 강도와 내열성이 우수한 금속재료로 형성되어 있다.
또한, 열처리공간(65)의 기밀성을 유지하기 위해, 챔버창(61)과 챔버 측부(63)는 도시생략된 오링에 의해 씰링되어 있다. 즉, 챔버창(61)의 하면 주연부(周緣部)와 챔버 측부(63) 사이에는 오링을 끼워넣어, 이들 간격으로부터 기체가 유출입하는 것을 방지하고 있다.
챔버 측부(63)에는, 반도체 웨이퍼(W)의 반입 및 반출을 행하기 위한 반송 개구부(66)가 형성되어 있다. 반송 개구부(66)는, 도시를 생략하는 게이트밸브에 의해 개폐 가능하게 되어 있다. 반송 개구부(66)가 개방되면, 도면 밖의 반송로봇에 의해 챔버(6)에 대한 반도체 웨이퍼(W)의 반입 및 반출이 가능해진다. 또한, 반송 개구부(66)가 폐쇄되면, 열처리공간(65)이 외부와의 통기(通氣)가 차단된 밀폐공간이 된다.
지지플레이트(7)는, 금속제(예를 들면, 알루미늄)의 대략 원판 형상 부재이며, 챔버(6) 내에서 반도체 웨이퍼(W)를 재치하여 수평자세(주면(主面)의 법선방향이 연직방향을 따르는 자세)로 지지한다. 도 2는, 지지플레이트(7)의 구성을 나타내는 단면도이다. 지지플레이트(7)는, 히터(71) 및 수냉관(72)을 내장한다. 히터(71)는, 니크롬선 등의 저항가열선으로 구성되어 있으며, 도면 밖의 전력공급원으로부터의 전력공급을 받아 발열하여, 지지플레이트(7)를 가열한다. 수냉관(72)은, 도면 밖의 냉각수공급원으로부터 공급된 냉각수가 흐름으로써, 지지플레이트(7)를 냉각한다.
히터(71) 및 수냉관(72)은 모두 지지플레이트(7)의 내부에 주회(周回)하도록 설치되어 있다. 히터(71) 및 수냉관(72)은, 적어도 지지플레이트(7) 중의 재치하는 반도체 웨이퍼(W)에 대향하는 영역에는 균일한 배설(配設) 밀도로 설치되어 있다. 이 때문에 히터(71) 및 수냉관(72)은, 각각 해당 영역을 균일하게 가열 및 냉각할 수 있다. 히터(71)로의 전력 공급량 및 수냉관(72)으로의 냉각수 공급량은 제어부(3)에 의해 제어된다.
또한, 지지플레이트(7)의 내부에는 열전대를 이용하여 구성된 온도센서(73)가 배설되어 있다. 온도센서(73)는 지지플레이트(7)의 상면 근방의 온도를 측정한다. 온도센서(73)에 의한 측정 결과는 제어부(3)에 전달된다. 또, 온도센서(73)는, 지지플레이트(7)가 재치하는 반도체 웨이퍼(W)에 대향하는 영역에 복수 설치하도록 해도 좋다.
지지플레이트(7)의 상면에는 알루미나(Al203) 등의 부재로 구성된 복수개(본 실시형태에서는 3개)의 프록시미티 볼(75)이 배설되어 있다. 3개의 프록시미티 볼(75)은, 그 상단이 지지플레이트(7)의 상면으로부터 미소량만큼 돌출하는 상태로 배설되어 있다. 이 때문에, 3개의 프록시미티 볼(75)에 의해 반도체 웨이퍼(W)를 지지한 때에는, 반도체 웨이퍼(W)의 이면(裏面)과 지지플레이트(7)의 상면 사이에 이른바 프록시미티 갭으로 칭해지는 미소 간격이 형성된다. 또, 지지플레이트(7)의 상면에 서셉터를 설치하여, 그 서셉터로 반도체 웨이퍼(W)를 지지하도록 해도 좋다.
3개의 프록시미티 볼(75)을 통해 지지플레이트(7)에 재치된 반도체 웨이퍼(W)는, 히터(71) 및 수냉관(72)에 의해 소정 온도로 온도조절된다. 즉, 히터(71)는 지지플레이트(7)에 지지되는 반도체 웨이퍼(W)를 가열하고, 수냉관(72)은 해당 반도체 웨이퍼(W)를 냉각하며, 그 결과로서 반도체 웨이퍼(W)가 소정 온도로 온도조절되게 된다.
지지플레이트(7)로 지지한 반도체 웨이퍼(W)를 온도조절할 때에는, 온도센서(73)에 의해 계측되는 지지플레이트(7)의 온도가 미리 설정된 소정 온도가 되도록, 히터(71)로의 전력 공급량 및 수냉관(72)으로의 냉각수 공급량이 제어부(3)에 의해 제어된다. 즉, 제어부(3)에 의한 지지플레이트(7)의 온도 제어는 피드백 제어이며, 더 구체적으로는 PID(Proportional, Integra1, Derivative) 제어에 의해 행해진다.
본 실시형태에서는, 가열수단인 히터(71) 및 냉각수단인 수냉관(72) 쌍방을 지지플레이트(7)에 설치하고 있기 때문에, 이들의 협동에 의해 지지플레이트(7)로 지지하는 반도체 웨이퍼(W)를 실온(室溫)에서부터 500℃ 정도까지의 넓은 범위의 온도로 온도조절할 수 있다.
도 1로 돌아와, 지지플레이트(7)에는, 그 상면으로 출몰하는 복수개(본 실시형태에서는 3개)의 리프트 핀(77)이 설치되어 있다. 3개의 리프트 핀(77)의 상단 높이위치는 동일 수평면 내에 포함된다. 3개의 리프트 핀(77)은 에어실린더(78)에 의해 일괄하여 연직방향을 따라 승강된다. 각(各) 리프트 핀(77)은, 지지플레이트(7)에 상하로 관통하여 형성된 삽입통과구멍의 내측을 따라 승강한다. 에어실린더(78)가 3개의 리프트 핀(77)을 상승시키면, 각 리프트 핀(77)의 선단이 지지플레이트(7)의 상면으로부터 돌출한다. 또한, 에어실린더(78)가 3개의 리프트 핀(77)을 하강시키면, 각 리프트 핀(77)의 선단이 지지플레이트(7)의 삽입통과구멍의 내부로 매립된다.
열처리공간(65)의 상부로서, 챔버창(61)의 바로 아래에는, 분출플레이트(68)가 설치되어 있다. 도 3은 분출플레이트(68)의 평면도이다. 분출플레이트(68)는, 석영으로 형성된 원판 형상 부재이며, 지지플레이트(7)에 지지된 반도체 웨이퍼(W)의 표면에 대향하도록 수평자세로 설치되어 있다. 도 3에 나타내는 바와 같이, 분출플레이트(68)에는, 다수의 토출구멍(69)이 천설(穿設)되어 있다. 구체적으로는, 적어도 지지플레이트(7)에 지지된 반도체 웨이퍼(W)의 표면에 대향하는 분출플레이트(68)의 영역에는 균일한 밀도로 복수의 토출구멍(69)이 천설되어 있다.
가스공급부(8)는, 챔버창(61)과 분출플레이트(68) 사이에 형성된 가스저장공간(67)에 처리가스를 공급한다. 본 실시형태의 가스공급부(8)는, 불활성가스공급부(81), 반응성가스공급부(84) 및 클리닝가스공급부(87)를 갖는다. 불활성가스공급부(81)는, 불활성가스공급원(82)과 밸브(83)와 유량조정밸브(183)를 구비하고 있으며, 밸브(83)를 개방함으로써 가스저장공간(67)에 불활성가스를 공급한다. 불활성가스공급부(81)가 공급하는 불활성가스의 유량은 유량조정밸브(183)에 의해 조정된다.
또한, 반응성가스공급부(84)는, 반응성가스공급원(85)과 밸브(86)와 유량조정밸브(186)를 구비하고 있으며, 밸브(86)를 개방함으로써 가스저장공간(67)에 반응성가스를 공급한다. 반응성가스공급부(84)가 공급하는 반응성가스의 유량은 유량조정밸브(186)에 의해 조정된다.
마찬가지로, 클리닝가스공급부(87)는, 클리닝가스공급원(88)과 밸브(89)와 유량조정밸브(189)를 구비하고 있으며, 밸브(89)를 개방함으로써 가스저장공간(67)에 클리닝가스를 공급한다. 클리닝가스공급부(87)가 공급하는 클리닝가스의 유량은 유량조정밸브(189)에 의해 조정된다. 또, 불활성가스공급원(82), 반응성가스공급원(85), 클리닝가스공급원(88)으로서는, 열처리장치(1) 내에 설치된 기체탱크와 송급(送給) 펌프로 구성하도록 해도 좋고, 열처리장치(1)가 설치되는 공장의 용력(用力)을 이용하도록 해도 좋다.
가스공급부(8)는, 3개의 밸브(83, 86, 89) 중 2개 이상을 개방함으로써, 챔버(6)의 가스저장공간(67)에 혼합가스를 공급할 수 있다. 예를 들면 가스공급부(8)는, 밸브(83) 및 밸브(86) 쌍방을 개방함으로써, 챔버(6) 내에 반응성가스와 불활성가스를 혼합한 혼합가스를 공급할 수 있다.
여기서 「불활성가스」는, 박막 및 반도체 웨이퍼(W) 재질(본 실시형태에서는 실리콘)과의 반응성이 부족한 가스이며, 질소(N2), 아르곤(Ar), 헬륨(He) 등이다. 「반응성가스」는, 기재상에 형성된 박막과의 반응성이 풍부한 가스이며, 산소(O2), 수소(H2), 염소(Cl2), 수증기(H2O), 염화수소(HCl), 오존(O3), 암모니아(NH3) 등 이외에 브롬(Br)계 화합물 가스와 불소(F)계 화합물 가스가 해당한다. 단, 열처리장치(1)에서의 열처리 목적에 의해서는, 질소는 불활성가스로서 뿐만 아니라 반응성가스도 될 수 있다.
또, 「클리닝가스」는, 후술하는 바와 같은 챔버(6) 내에 부착한 오염물질과 반응하는 가스이며, 산소(02), 수소(H2), 염소(Cl2), 수증기(H2O), 염화수소(HCl), 오존(03), 불소계(F) 화합물 가스 등이 해당한다. 본 명세서에서는, 이들 불활성가스, 반응성가스 및 클리닝가스를 총칭하여 처리를 위한 「처리가스」라고 한다. 또, 반응성가스와 클리닝가스는 공통되는 가스 종류를 포함하는 것이어서, 반응성가스공급부(84)와 클리닝가스공급부(87)를 겸용하도록 해도 좋다.
가스공급부(8)로부터 가스저장공간(67)으로 공급된 처리가스는 분출플레이트(68)에 천설된 복수의 토출구멍(69)으로부터 하방을 향해 토출된다. 이때에, 가스저장공간(67)에서의 유체의 통과저항은 토출구멍(69)의 통과저항보다 작기 때문에, 가스공급부(8)로부터 공급된 처리가스는, 일단, 가스저장공간(67) 내를 퍼지는 형태로 흐르고나서 복수의 토출구멍(69)으로부터 균일하게 토출되게 된다. 또, 복수의 토출구멍(69)은, 지지플레이트(7)에 지지된 반도체 웨이퍼(W)에 대향하는 영역에는 균일한 밀도로 형성되어 있다. 따라서 분출플레이트(68)로부터는 지지플레이트(7)에 지지된 반도체 웨이퍼(W)의 표면 전면(全面)에 균등하게 처리가스가 내뿜어지게 된다.
배기부(9)는, 배기장치(191) 및 밸브(192)를 구비하고 있으며, 밸브(192)를 개방함으로써 배기구(193)로부터 챔버(6) 내의 분위기(雰圍氣)를 배기한다. 배기구(193)는, 지지플레이트(7)를 둘러싸는 형태로 챔버 측부(63)에 형성된 슬릿이다. 배기구(193)가 형성되는 높이위치는 지지플레이트(7)에 지지되는 반도체 웨이퍼(W)와 같은 높이위치 이하이며, 반도체 웨이퍼(W)보다 약간 하방이 바람직하다. 지지플레이트(7)를 둘러싸는 형태로 형성된 슬릿 형상의 배기구(193)로부터 배기부(9)가 배기를 행함으로써, 지지플레이트(7)에 지지되는 반도체 웨이퍼(W)의 주위로부터 균등하게 기체의 배출이 행해지게 된다.
배기장치(191)로서는, 진공펌프나 열처리장치(1)가 설치되는 공장의 배기 유틸리티를 이용할 수 있다. 배기장치(191)로서 진공펌프를 채용하여, 가스공급부(8)로부터 처리가스를 공급함이 없이 밀폐공간인 열처리공간(65)의 분위기를 배기하면, 챔버(6) 내를 진공 분위기로까지 감압할 수 있다. 또한, 배기장치(191)로서 진공펌프를 이용하고 있지 않은 경우여도, 가스공급부(8)로부터 처리가스를 공급하는 일없이 배기를 행함으로써, 챔버(6) 내를 대기압보다 낮은 기압으로 감압할 수 있다.
또한, 열처리장치(1)의 챔버(6)에는, 농도센서(180)가 설치되어 있다. 농도센서(180)는, 챔버(6) 내에 불활성가스와 반응성가스의 혼합가스가 공급된 때에 열처리공간(65)에서의 혼합가스 중의 반응성가스의 농도를 측정한다.
플래시 조사부(5)는, 챔버(6)의 상방(上方)에 설치되어 있다. 플래시 조사부(5)는, 복수개(본 실시형태에서는 30개이지만, 도 1에서는 도시의 편의상 9개만 기재)의 플래시램프(FL)로 이루어지는 광원(光源)과, 그 광원의 상방을 덮는 형태로 설치된 리플렉터(52)를 구비하여 구성된다. 플래시 조사부(5)는, 챔버(6) 내에서 지지플레이트(7)에 지지되는 반도체 웨이퍼(W)에 석영으로 된 챔버창(61) 및 분출플레이트(68)를 통해 플래시램프(FL)로부터 플래시광을 조사한다.
복수의 플래시램프(FL)는, 각각이 길이가 긴 원통 형상을 갖는 봉(棒) 형상 램프이며, 각각의 길이방향이 지지플레이트(7)에 지지되는 반도체 웨이퍼(W)의 주면을 따라(즉, 수평방향을 따라) 서로 평행이 되도록 평면 형상으로 배열되어 있다. 따라서 플래시램프(FL)의 배열에 의해 형성되는 평면도 수평면이다.
도 4는 플래시램프(FL)의 구동회로를 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 콘덴서(93)와, 코일(94)과, 플래시램프(FL)와, IGBT(절연 게이트 바이폴라 트랜지스터)(96)가 직렬로 접속되어 있다. 또한, 도 4에 나타내는 바와 같이, 제어부(3)는, 펄스발생기(31) 및 파형설정부(32)를 구비함과 아울러, 입력부(33)에 접속되어 있다. 입력부(33)로서는, 키보드, 마우스, 터치패널 등의 여러 가지 공지된 입력기기를 채용할 수 있다. 입력부(33)로부터의 입력내용에 기초하여 파형설정부(32)가 펄스신호의 파형을 설정하고, 그 파형에 따라 펄스발생기(31)가 펄스신호를 발생한다.
본 실시형태에서는, 플래시램프(FL)로서 크세논 플래시램프를 이용하고 있다. 플래시램프(FL)는, 그 내부에 크세논가스가 봉입되고 그 양단부에 양극 및 음극이 배설된 봉 형상의 유리관(방전관)(92)과, 이 유리관(92)의 외주면상에 부설된 트리거전극(91)을 구비한다. 콘덴서(93)에는, 전원유닛(95)에 의해 소정의 전압이 인가되고, 그 인가전압(충전전압)에 따른 전하가 충전된다. 또한, 트리거전극(91)에는 트리거회로(97)로부터 고전압을 인가할 수 있다. 트리거회로(97)가 트리거전극(91)에 전압을 인가하는 타이밍은 제어부(3)에 의해 제어된다.
IGBT(96)는, 게이트부에 MOSFET(Metal Oxide Semiconductor Field effect transistor)를 조립한 바이폴라 트랜지스터이며, 대전력을 취급하는데 적합한 스위칭소자이다. IGBT(96)의 게이트에는 제어부(3)의 펄스발생기(31)로부터 펄스신호가 인가된다. IGBT(96)의 게이트에 소정치 이상의 전압(고전압)이 인가되면 IGBT(96)가 온 상태로 되고, 소정치 미만의 전압(저전압)이 인가되면 IGBT(96)가 오프 상태로 된다. 이렇게 하여, 플래시램프(FL)를 포함하는 구동회로는 IGBT(96)에 의해 온/오프 된다. IGBT(96)가 온/오프 함으로써 플래시램프(FL)와 대응하는 콘덴서(93)의 접속이 단속(斷續)된다.
콘덴서(93)가 충전된 상태에서 IGBT(96)가 온 상태로 되어 유리관(92)의 양단 전극에 고전압이 인가되었다고 해도, 크세논가스는 전기적으로는 절연체인 것으로부터, 통상(通常)의 상태에서는 유리관(92) 내에 전기는 흐르지 않는다. 그러나 트리거회로(97)가 트리거전극(91)에 고전압을 인가하여 절연을 파괴한 경우에는 양단 전극 사이의 방전에 의해 유리관(92) 내에 전류가 순간적으로 흐르고, 그때의 크세논 원자 혹은 분자의 여기(勵起)에 의해 광이 방출된다.
또한, 리플렉터(52)는, 복수의 플래시램프(FL)의 상방에 그들 전체를 덮는 형태로 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시램프(FL)로부터 출사된 플래시광을 지지플레이트(7) 측으로 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있으며, 그 표면(플래시램프(FL)로 향하는 측의 면(面))은 블라스트 처리에 의해 조면화(粗面化) 가공이 행해져 오돌토돌한 모양을 나타낸다.
제어부(3)는, 열처리장치(1)에 설치된 상기의 여러 가지 동작기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 마찬가지이다. 즉, 제어부(3)는, 각종 연산처리를 행하는 CPU, 기본 프로그램을 기억하는 읽어내기 전용 메모리인 ROM, 각종 정보를 기억하는 읽고 쓰기 자유로운 메모리인 RAM 및 제어용 소프트웨어와 데이터 등을 기억해 두는 자기 디스크를 구비하여 구성된다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리장치(1)에서의 처리가 진행한다. 또한, 도 4에 나타낸 바와 같이, 제어부(3)는, 펄스발생기(31) 및 파형설정부(32)를 구비한다. 상술한 바와 같이, 입력부(33)로부터의 입력내용에 기초하여, 파형설정부(32)가 펄스신호의 파형을 설정하고, 그에 따라 펄스발생기(31)가 IGBT(96)의 게이트에 펄스신호를 출력한다.
다음으로, 상기 구성을 갖는 열처리장치(1)에서의 반도체 웨이퍼(W)의 처리 수순에 대해 설명한다. 도 5는 열처리장치(1)에서의 반도체 웨이퍼(W)의 처리 수순을 나타내는 플로우 차트이다. 이하에 설명하는 열처리장치(1)의 처리 수순은, 제어부(3)가 열처리장치(1)의 각 동작기구를 제어함으로써 진행한다.
우선, 도시생략된 게이트밸브가 열려 반송 개구부(66)가 개방되고, 장치 외부의 반송로봇에 의해 반송 개구부(66)를 통해 처리 대상이 되는 반도체 웨이퍼(W)가 챔버(6) 안으로 반입된다(스텝 S1). 도 6은 처리 대상이 되는 반도체 웨이퍼(W)의 단면(斷面) 구조를 나타내는 도면이다. 제1 실시형태에서 처리 대상이 되는 반도체 웨이퍼(W)에서는, 실리콘 기판(101)의 표면에 이산화규소 기재(102)를 형성하고, 그 기재(102)상에 아몰퍼스 실리콘 박막(103)을 형성하고 있다. 즉, 이산화규소 기재(102)상에, 해당 기재(102)와는 다른 재질인 아몰퍼스 실리콘 박막(103)이 형성되어 있다. 이산화규소 기재(102) 및 아몰퍼스 실리콘 박막(103)은, 열처리장치(1)와는 별개의 장치에서 형성되며, 그 성막(成膜) 처리 후의 반도체 웨이퍼(W)가 열처리장치(1)의 챔버(6)에 반입된다.
이산화규소 기재(102)상에 아몰퍼스 실리콘 박막(103)이 형성된 반도체 웨이퍼(W)를 지지한 반송로봇의 핸드가 반송 개구부(66)로부터 챔버(6) 안으로 진입하여, 지지플레이트(7) 바로 위에서 정지한다. 계속해서, 3개의 리프트 핀(77)이 상승하여 핸드로부터 반도체 웨이퍼(W)를 수취한다. 그 후, 반송로봇의 핸드가 챔버(6)로부터 퇴출(退出)함과 아울러, 반송 개구부(66)가 폐쇄됨으로써 챔버(6) 내의 열처리공간(65)이 밀폐공간으로 된다.
열처리공간(65)이 밀폐공간으로 된 후, 챔버(6) 내의 분위기 조정이 실행된다(스텝 S2). 본 실시형태에서는, 아몰퍼스 실리콘 박막(103)을 가열하여 결정화시키는 처리를 행하기 위해, 가스공급부(8)로부터 챔버(6) 안으로 질소를 공급함과 아울러, 배기부(9)가 챔버(6)로부터의 배기를 행한다. 가스공급부(8)로부터 가스저장공간(67)으로 공급된 질소는, 분출플레이트(68)의 복수의 토출구멍(69)으로부터 하방의 반도체 웨이퍼(W)를 향해 흘러내린다. 그리고 상방으로부터 흘러내린 질소가 배기부(9)에 의해 반도체 웨이퍼(W)의 주위로부터 배출된다고 하는 기류(氣流)가 챔버(6) 내에 형성된다. 이에 의해, 챔버(6) 내의 열처리공간(65)이 질소 분위기로 된다. 또, 열처리공간(65)에 있어서의 공기 분위기로부터 질소 분위기로의 치환 효율을 높이기 위해, 가스공급부(8)로부터 질소를 공급함이 없이 배기부(9)가 열처리공간(65)으로부터 배기를 행함으로써, 일단, 챔버(6) 내를 대기압보다도 낮은 기압으로 감압하도록 해도 좋다.
다음으로, 반도체 웨이퍼(W)를 지지하는 3개의 리프트 핀(77)이 하강하여 지지플레이트(7)의 삽입통과구멍의 내부로 매립된다. 리프트 핀(77)이 하강하는 과정에서, 반도체 웨이퍼(W)는 리프트 핀(77)으로부터 지지플레이트(7)의 상면으로 건네져, 그 상면에 재치ㆍ지지된다.
지지플레이트(7)는, 히터(71) 및 수냉관(72)에 의해 미리 소정 온도로 온도조절되어 있다. 지지플레이트(7)의 온도조절 온도는, 박막(103)의 종류 및 열처리 목적에 따라 알맞은 온도로 할 수 있다. 제어부(3)는, 온도센서(73)의 측정 결과에 기초하여, 지지플레이트(7)의 온도가 그 온도조절 온도로 되도록 히터(71)로의 전력 공급량 및 수냉관(72)으로의 냉각수 공급량을 제어한다. 이에 의해, 지지플레이트(7) 상면의 온도도 해당 온도조절 온도로 유지되게 된다.
리프트 핀(77)이 하강하여 반도체 웨이퍼(W)가 소정 온도로 온도조절된 지지플레이트(7)에 재치됨으로써, 반도체 웨이퍼(W)에 대한 지지플레이트(7)(엄밀하게는 히터(71) 및 수냉관(72))에 의한 온도조절이 개시된다(스텝 S3). 이에 의해, 반도체 웨이퍼(W)의 온도가 실온에서부터 상기 온도조절 온도로까지 점차 상승되어, 해당 온도조절 온도로 유지되게 된다.
반도체 웨이퍼(W)가 지지플레이트(7)에 재치ㆍ지지되고 나서 소정 시간 대기한다(스텝 S4). 이 동안에 이산화규소 기재(102) 및 아몰퍼스 실리콘 박막(103)을 포함하는 반도체 웨이퍼(W) 전체가 지지플레이트(7)의 온도조절 온도로 정확히 온도조절된다. 그리고 리프트 핀(77)이 하강하여 반도체 웨이퍼(W)의 온도조절이 개시되고 나서 소정 시간이 경과한 시점에, 제어부(3)의 제어에 의해 플래시 조사부(5)의 플래시램프(FL)로부터 지지플레이트(7)에 지지된 반도체 웨이퍼(W)를 향해 플래시광이 조사된다(스텝 S5). 플래시램프(FL)가 플래시광 조사를 행할 때는, 미리 전원유닛(95)에 의해 콘덴서(93)에 전하(電荷)를 축적해 둔다. 그리고 콘덴서(93)에 전하가 축적된 상태에서, 제어부(3)의 펄스발생기(31)로부터 IGBT(96)에 펄스신호를 출력하여 IGBT(96)를 온/오프 구동한다.
펄스신호의 파형은, 펄스폭의 시간(온 시간)과 펄스간격의 시간(오프 시간)을 파라미터로 하여 순차적으로 설정한 레시피를 입력부(33)로부터 입력함으로써 규정할 수 있다. 본 실시형태에서는, 0.01 밀리초 이상 1 밀리초 이하의 온 시간과 그 후의 임의의 오프 시간을 설정한다. 즉, 폭이 0.01 밀리초 이상 1 밀리초 이하의 1 펄스를 설정한 레시피를 장치 오퍼레이터가 입력부(33)로부터 입력한다. 이러한 레시피를 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라 제어부(3)의 파형설정부(32)는 폭이 0.01 밀리초 이상 1 밀리초 이하로 되는 1 펄스분(分)의 펄스 파형을 설정한다. 그리고 파형설정부(32)에 의해 설정된 펄스 파형에 따라 펄스발생기(31)가 펄스신호를 출력한다. 그 결과, IGBT(96)의 게이트에는 폭이 0.01 밀리초 이상 1 밀리초 이하로 되는 1 펄스분의 펄스신호가 인가되어, IGBT(96)의 온/오프 구동이 제어되게 된다. 구체적으로는, IGBT(96)의 게이트에 입력되는 펄스신호가 온인 때에는 IGBT(96)가 온 상태로 되고, 펄스신호가 오프인 때에는 IGBT(96)가 오프 상태로 된다. 본 실시형태에서는, IGBT(96)의 게이트에 폭이 0.01 밀리초 이상 1 밀리초 이하로 되는 1 펄스분의 펄스신호가 인가되기 때문에, IGBT(96)는 0.01 밀리초 이상 1 밀리초 이하로 온 상태가 된 후에 오프 상태가 된다.
또한, 펄스발생기(31)로부터 출력되는 펄스신호가 온이 되는 타이밍과 동기(同期)하여 제어부(3)가 트리거회로(97)를 제어해서 트리거전극(91)에 고전압(트리거전압)을 인가한다. 콘덴서(93)에 전하가 축적된 상태에서 IGBT(96)의 게이트에 펄스신호가 입력되고, 또, 그 펄스신호가 온이 되는 타이밍과 동기하여 트리거전극(91)에 고전압이 인가됨으로써, 펄스신호가 온인 때에 유리관(92) 내의 양단 전극 사이에서 전류가 흐르고, 그때의 크세논 원자 혹은 분자의 여기에 의해 광이 방출된다.
이와 같이, 제어부(3)로부터 IGBT(96)의 게이트에 폭이 0.01 밀리초 이상 1 밀리초 이하로 되는 1 펄스분의 펄스신호를 출력함과 아울러, 이 펄스신호가 온이 되는 타이밍과 동기하여 트리거전극(91)에 고전압을 인가함으로써, 플래시램프(FL)에 전류가 흘러 플래시광이 방사된다. 그리고 이 펄스신호가 오프가 되면 IGBT(96)도 오프 상태가 되어, 플래시램프(FL)에 흐르는 전류가 차단되어 플래시광의 방사도 정지된다. 이렇게 하여, 플래시램프(FL)에 0.01 밀리초 이상 1 밀리초 이하의 통전시간으로 전류를 흘려, 플래시램프(FL)의 발광시간을 0.01 밀리초 이상 1 밀리초로 하고 있는 것이다.
도 7은 플래시램프(FL)의 발광시간 제어를 설명하는 도면이다. IGBT(96)를 사용함이 없이 플래시램프(FL)를 발광시킨 경우에는, 콘덴서(93)에 축적되어 있던 전하의 대부분이 일시에 소비되어, 플래시램프(FL)의 발광강도 파형은 도 7의 점선으로 나타내는 바와 같은 것이 된다. 이 경우의 플래시램프(FL)의 발광시간은, 코일(94)의 인덕턴스에 의존하고 있지만, 대체로 몇 밀리초 정도이다.
본 실시형태에서는, 플래시램프(FL)를 포함하는 회로 중에 스위칭소자인 IGBT(96)를 접속하여 그 게이트에 폭이 0.01 밀리초 이상 1 밀리초 이하가 되는 1 펄스분의 펄스신호를 출력하고 있다. 이에 의해, 콘덴서(93)로부터 플래시램프(FL)로의 전하 공급을 IGBT(96)에 의해 단속하여, 플래시램프(FL)에 전류가 흐르는 시간을 0.01 밀리초 이상 1 밀리초 이하로 제어하고 있다. 플래시램프(FL)는 양단 전극 사이에서 전류가 흐르고 있을 때만 발광한다. 즉, IGBT(96)에 의해 플래시램프(FL)로의 통전시간을 0.01 밀리초 이상 1 밀리초 이하로 함으로써, 플래시램프(FL)의 발광강도 파형은 도 7의 실선으로 나타내는 바와 같은 것이 되고, 그 발광시간도 0.01 밀리초 이상 1 밀리초 이하로 되는 것이다.
플래시램프(FL)로부터 방사되는 플래시광의 일부는 직접적으로 챔버(6) 내의 지지플레이트(7)로 향하고, 다른 일부는, 일단, 리플렉터(52)에 의해 반사되고 나서 챔버(6) 안으로 향한다. 이러한 조사시간이 0.01 밀리초 이상 1 밀리초 이하로 되는 플래시광의 조사에 의해, 이산화규소 기재(102)상에 형성된 아몰퍼스 실리콘 박막(103)이 플래시 가열되어, 그 온도가 처리온도로까지 상승된다. 이 플래시 가열에 의해, 아몰퍼스 실리콘 박막(103)의 결정화가 촉진된다.
플래시 가열이 종료한 후, 반도체 웨이퍼(W)가 지지플레이트(7)에 지지된 채로 소정 시간 대기한다. 계속해서, 3개의 리프트 핀(77)이 상승하여, 지지플레이트(7)에 재치되어 있던 반도체 웨이퍼(W)를 밀어올려 지지플레이트(7)로부터 이간(離間)시킨다. 그 후, 반송 개구부(66)가 다시 개방되고, 반송로봇의 핸드가 반송 개구부(66)로부터 챔버(6) 안으로 진입하여 반도체 웨이퍼(W) 바로 아래에서 정지한다. 계속해서, 리프트 핀(77)이 하강함으로써 반도체 웨이퍼(W)가 리프트 핀(77)으로부터 반송로봇에 건네진다. 그리고 반도체 웨이퍼(W)를 수취한 반송로봇의 핸드가 챔버(6)로부터 퇴출함으로써, 반도체 웨이퍼(W)가 챔버(6)로부터 반출되어, 열처리장치(1)에서의 박막(103)의 가열처리가 완료한다(스텝 S6).
제1 실시형태에서는, 반도체 웨이퍼(W) 표면에 형성한 이산화규소 기재(102)상에 형성한 아몰퍼스 실리콘 박막(103)에 대해 플래시램프(FL)로부터 플래시광을 조사하여 플래시 가열처리를 행하고 있다. 이때, IGBT(96)에 의해 플래시램프(FL)로의 통전시간을 0.01 밀리초 이상 1 밀리초 이하로 함으로써, 플래시광 조사시간을 0.01 밀리초 이상 1 밀리초 이하로 하고 있다.
플래시광 조사시간을 종래(도 7의 점선)보다 현저히 짧은 0.01 밀리초 이상 1 밀리초 이하로 하고 있기 때문에, 아몰퍼스 실리콘 박막(103)이 과도하게 가열되는 것은 억제된다. 그 결과, 특히 제1 실시형태와 같이 열전도율이 비교적 작은 이산화규소 기재(102)상에 형성된 아몰퍼스 실리콘 박막(103)을 플래시 가열하는 경우여도, 박막(103)의 과도한 온도상승을 억제하여, 박막(103)이 기재(102)로부터 박리하는 것을 방지함과 아울러, 아몰퍼스 실리콘의 결정화 촉진이 저해되는 것을 방지할 수 있다. 특히 최근에는 박막(103) 두께를 극히 얇게 하는(몇 ㎚～몇십 ㎚) 것이 시도되고 있으며, 그러한 극히 얇은 박막(103)의 과도한 온도상승을 억제하기 위해서는, 플래시광 조사시간을 0.01 밀리초～0.1 밀리초로 하는 것이 바람직하다.
<제2 실시형태> 다음으로, 본 발명의 제2 실시형태에 대해 설명한다. 제2 실시형태의 열처리장치의 구성은 제1 실시형태와 완전히 같다. 또한, 제2 실시형태의 열처리장치에서의 처리 수순에 대해서도 제1 실시형태와 대체로 마찬가지이다.
제2 실시형태에서는, 실리콘 반도체 웨이퍼(W) 표면에 하프늄(Hf)계 화합물 등의 high-k 재료(고유전율 재료) 박막을 형성하고 있다. 제2 실시형태에서는, 실리콘 반도체 웨이퍼(W) 자체가 박막 형성을 위한 기재가 된다. 즉, 실리콘 기재인 반도체 웨이퍼(W) 상에, 해당 기재와는 다른 재질인 하프늄계 화합물 박막을 형성하고 있다. 하프늄계 화합물 박막은, 열처리장치(1)와는 별개의 장치에서 원자층 퇴적법(ALD:Atomic Layer Deposition)에 의해 형성된다. 그리고 원자층 퇴적법에 의해 1 원자층 상당(相當) 레벨의 막 두께로 된 하프늄계 화합물 박막이 형성된 반도체 웨이퍼(W)가 열처리장치(1)의 챔버(6)에 반입된다.
하프늄계 화합물 박막이 형성된 반도체 웨이퍼(W)에 대해 제1 실시형태와 마찬가지로 하여 0.01 밀리초 이상 1 밀리초 이하의 조사시간으로 플래시광 조사를 행한다. 즉, IGBT(96)에 의해 플래시램프(FL)로의 통전시간을 0.01 밀리초 이상 1 밀리초 이하로 함으로써, 플래시광 조사시간을 0.01 밀리초 이상 1 밀리초 이하로 하고 있다. 이 플래시 가열처리에 의해 high-k 재료로 된 박막에 결정성을 부여한다. 이러한 원자층 퇴적법에 의한 퇴적과 열처리장치(1)에서의 플래시 가열을 반복함으로써, 반도체 웨이퍼(W) 표면에 소정 두께의 high-k 재료 박막을 형성한다.
제2 실시형태에서는, high-k 재료의 플래시 가열처리를 행할 때에, 열처리공간(65)의 분위기에 의해 high-k 재료의 전기특성(정전용량)이 다르다. 이 때문에, high-k 재료에 소망의 전기특성을 부여하기 위해, 도 5의 스텝 S2에서, 플래시 가열처리를 행할 때의 열처리공간(65)의 질소 농도 및 산소 농도를 컨트롤하고 있다.
더 상세하게는, high-k 재료의 막 두께가 비교적 얇아, 소정치보다 작을 때에는, 질소에 헬륨 또는 아르곤을 혼합한 혼합가스 중에서 플래시 가열처리를 행한다. 구체적으로는, 반응성가스공급부(84)가 밸브(86)를 개방하여 챔버(6) 내에 질소를 반응성가스로서 공급함과 아울러, 불활성가스공급부(81)가 밸브(83)를 개방하여 챔버(6) 내에 헬륨 또는 아르곤을 불활성가스로서 공급한다. 밸브(83) 및 밸브(86) 쌍방이 개방됨으로써, 챔버(6) 내의 열처리공간(65)에는 반응성가스로서의 질소에 불활성가스로서의 헬륨 또는 아르곤을 혼합한 혼합가스가 공급되게 된다.
챔버(6) 내의 열처리공간(65)에 있어서의 혼합가스 중의 질소 농도는 농도센서(180)에 의해 측정되고 있다. 농도센서(180)의 측정 결과는 제어부(3)에 전달된다. 제어부(3)는 농도센서(180)의 측정 결과에 기초하여, 열처리공간(65)에서의 혼합가스 중의 질소 농도가 미리 설정된 소정치가 되도록 반응성가스의 농도 조정을 행한다. 구체적으로는, 농도센서(180)에 의한 질소 농도의 측정 결과가 소정치보다 낮은 경우에는, 제어부(3)가 유량조정밸브(186)를 제어하여 질소의 유량을 증가시킨다. 반대로, 농도센서(180)에 의한 질소 농도의 측정 결과가 소정치보다 높은 경우에는, 제어부(3)가 유량조정밸브(186)를 제어하여 질소의 유량을 감소시킨다. 이렇게 하여, 농도센서(180)에 의한 질소 농도의 측정 결과가 소정치에 가까워지도록, 제어부(3)가 유량조정밸브(186)를 제어하여 반응성가스로서의 질소의 유량을 조정한다.
반응성가스로서의 질소의 유량을 조정하는 대신에, 불활성가스로서의 헬륨 또는 아르곤의 유량을 조정함으로써, 열처리공간(65)에서의 혼합가스 중의 질소 농도를 조정하도록 해도 좋다. 또한, 반응성가스 및 불활성가스 쌍방의 유량을 조정함으로써, 혼합가스 중의 질소 농도를 조정하도록 해도 좋다.
이렇게 해서 질소 농도를 조정하여, 열처리공간(65)에서의 혼합가스 중의 질소 농도가 미리 설정된 소정치로 되어 있는 상태에서, 플래시램프(FL)로부터 반도체 웨이퍼(W)의 표면에 0.01 밀리초 이상 1 밀리초 이하의 조사시간으로 플래시광이 조사되어 high-k 재료로 된 박막의 플래시 가열이 행해진다. 소정 농도의 질소/헬륨 또는 아르곤의 분위기 속에서 플래시 가열처리가 행해짐으로써, 반도체 웨이퍼(W) 표면상의 high-k 재료에 결정성이 부여된다.
다음으로, high-k 재료의 막 두께가 비교적 두꺼워, 소정치보다 크게 되어 있는 때에는 산소에 질소를 혼합한 혼합가스 중에서 플래시 가열처리를 행한다. 구체적으로는, 반응성가스공급부(84)가 밸브(86)를 개방하여 챔버(6) 내에 산소를 반응성가스로서 공급함과 아울러, 불활성가스공급부(81)가 밸브(83)를 개방하여 챔버(6) 내에 질소를 불활성가스로서 공급한다. 밸브(83) 및 밸브(86) 쌍방이 개방됨으로써, 챔버(6) 내의 열처리공간(65)에는 반응성가스로서의 산소에 불활성가스로서의 질소를 혼합한 혼합가스가 공급되게 된다. 또, 반응성가스로서는 산소 대신에 오존을 공급하도록 해도 좋고, 불활성가스로서는 질소 대신에 헬륨 또는 아르곤을 공급하도록 해도 좋다.
챔버(6) 내의 열처리공간(65)에 있어서의 혼합가스 중의 산소 농도는 농도센서(180)에 의해 측정되어 제어부(3)에 전달된다. 제어부(3)는, 농도센서(180)의 측정 결과에 기초하여 열처리공간(65)에서의 혼합가스 중의 산소 농도가 미리 설정된 소정치로 되도록 반응성가스의 농도 조정을 행한다. 구체적으로는, 농도센서(180)에 의한 산소 농도의 측정 결과가 소정치보다 낮은 경우에는, 제어부(3)가 유량조정밸브(186)를 제어하여 산소의 유량을 증가시킨다. 반대로, 농도센서(180)에 의한 산소 농도의 측정 결과가 소정치보다 높은 경우에는, 제어부(3)가 유량조정밸브(186)를 제어하여 산소의 유량을 감소시킨다. 이렇게 해서 농도센서(180)에 의한 산소 농도의 측정 결과가 소정치에 가까워지도록, 제어부(3)가 유량조정밸브(186)를 제어하여 반응성가스로서의 산소의 유량을 조정한다. 또, 상기와 마찬가지로, 불활성가스의 유량을 조정함으로써, 열처리공간(65)에서의 혼합가스 중의 산소 농도를 조정하도록 해도 좋다. 또한, 반응성가스 및 불활성가스 쌍방의 유량을 조정함으로써, 혼합가스 중의 산소 농도를 조정하도록 해도 좋다.
이렇게 해서 산소 농도를 조정하여, 열처리공간(65)에서의 혼합가스 중의 산소 농도가 미리 설정된 소정치로 되어 있는 상태에서, 플래시램프(FL)로부터 반도체 웨이퍼(W)의 표면에 0.01 밀리초 이상 1 밀리초 이하의 조사시간으로 플래시광이 조사되어 high-k 재료의 플래시 가열이 행해진다. 소정 농도의 산소/질소 분위기 속에서 플래시 가열처리가 행해짐으로써, 반도체 웨이퍼(W) 표면상의 high-k 재료에 결정성이 부여됨과 아울러, high-k 재료가 산화된다. 그리고 질소 농도 및 산소 농도가 소정치로 관리된 분위기 속에서 high-k 재료의 플래시 가열처리가 행해짐으로써, high-k 재료에 소망의 전기특성을 부여할 수 있다.
또한, 제1 실시형태와 마찬가지로, 플래시광 조사시간을 종래보다 현저히 짧은 0.01 밀리초 이상 1 밀리초 이하로 하고 있기 때문에, high-k 재료 박막이 과도하게 가열되는 것은 억제된다. 그 결과, high-k 재료 박막의 과도한 온도상승이 억제되어, 박막이 기재로부터 박리하는 것을 방지할 수 있다. 특히, 원자층 퇴적법에 의해 형성된 high-k 재료 박막의 막 두께는 1 원자층 상당의 극히 얇은 것이기 때문에, 플래시광 조사시간을 0.01 밀리초～1 밀리초의 극히 단시간으로 하는 것이 바람직하다.
<변형예> 이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 그 취지를 일탈하지 않는 한에서 상술한 것 이외에 다양한 변경을 행하는 것이 가능하다. 예를 들면, 상기 제1 실시형태에서는, 이산화규소 기재(102)상에 아몰퍼스 실리콘 박막(103)을 형성하도록 하고 있었지만, 이 대신에 이산화규소 기재(102)상에 폴리 실리콘 박막을 형성하도록 해도 좋다. 이산화규소 기재(102)상에 형성한 폴리 실리콘 박막에 대해, 제1 실시형태와 마찬가지로 플래시램프(FL)로부터 0.01 밀리초 이상 1 밀리초 이하의 조사시간으로 플래시광을 조사함으로써, 해당 박막의 과도한 가열을 억제하면서 결정화를 촉진할 수 있다.
또한, 상기 각 실시형태에서는, IGBT(96)에 의해 플래시램프(FL)로의 통전시간을 0.01 밀리초 이상 1 밀리초 이하로 하고 있었지만, 이에 한정되는 것은 아니고, 다른 수법에 의해 플래시광 조사시간을 0.01 밀리초 이상 1 밀리초 이하로 규정하도록 해도 좋다. 예를 들면, 회로 중에 IGBT(96)를 구비함이 없이, 코일(94)의 인덕턴스 및 콘덴서(93)의 정전용량을 조정함으로써 플래시램프(FL)로의 통전시간을 0.01 밀리초 이상 1 밀리초 이하로 하도록 해도 좋다.
또한, 상기 각 실시형태에서는, 스위칭소자로서 IGBT(96)를 이용하고 있었지만, 이 대신에 게이트에 입력된 신호 레벨에 따라 회로를 온/오프 할 수 있는 다른 트랜지스터를 이용하도록 해도 좋다. 물론, 플래시램프(FL)의 발광에는 상당히 큰 전력이 소비되기 때문에, 대전력 취급에 적합한 IGBT나 GTO(Gate Turn Off) 사이리스터를 스위칭소자로서 채용하는 것이 바람직하다.
또한, 제1 실시형태에서는 이산화규소 기재(102)상에 아몰퍼스 실리콘 박막(103)을 형성하고, 제2 실시형태에서는 실리콘 기재상에 하프늄계 화합물 박막을 형성하고 있었지만, 본 발명에 관계되는 열처리 기술의 처리 대상이 되는 것은 이들에 한정되는 것은 아니다. 예를 들면, 실리콘 기재상에 형성한 포토레지스트 박막에 대해 0.01 밀리초 이상 1 밀리초 이하의 조사시간으로 플래시광을 조사하도록 해도 좋다. 특히, 극히 얇은 포토레지스트 박막을 형성한 경우에는, 플래시광의 조사시간을 0.01 밀리초～0.1 밀리초로 하는 것이 바람직하다. 또한, 이산화규소를 소재로 하는 액정표시장치용 등의 유리 기판상에 아몰퍼스 실리콘 또는 폴리 실리콘의 박막을 형성하고, 그 박막에 대해 0.01 밀리초 이상 1 밀리초 이하의 조사시간으로 플래시광을 조사하도록 해도 좋다. 즉, 기재상에 해당 기재와는 다른 재질로 형성된 박막의 가열처리를 행하는 것에 본 발명에 관계되는 열처리 기술을 적용할 수 있다.
또한, 상기 실시형태에서는, 가열수단인 히터(71)를 저항발열체로 구성하고 있었지만, 이것 대신에 할로겐램프 등에 의한 광 조사 가열, 유도 가열, 고온 가스 내뿜기 등에 의해 반도체 웨이퍼(W)를 온도조절하도록 해도 좋다.
또한, 유량조정밸브(183, 186, 189) 대신에, 매스 플로우 컨트롤러 등의 기체 유량을 제어할 수 있는 다른 기구를 이용하도록 해도 좋다.
또한, 상기 실시형태에서는, 플래시 조사부(5)에 30개의 플래시램프(FL)를 구비하도록 하고 있었지만, 이에 한정되는 것은 아니고, 플래시램프(FL)의 개수는 임의의 수로 할 수 있다. 또한, 플래시램프(FL)는 크세논 플래시램프로 한정되는 것은 아니고, 크립톤 플래시램프여도 좋다.
1 열처리장치
3 제어부
5 플래시 조사부
6 챔버
7 지지플레이트
8 가스공급부
9 배기부
31 펄스발생기
32 파형설정부
65 열처리공간
68 분출플레이트
69 토출구멍
71 히터
72 수냉관
73 온도센서
81 불활성가스공급부
83, 86, 89 밸브
84 반응성가스공급부
87 클리닝가스공급부
93 콘덴서
94 코일
96 IGBT
180 농도센서
183, 186, 189 유량조정밸브
FL 플래시램프
W 반도체 웨이퍼

Claims (10)

  1. 기재(基材)상에 해당 기재와는 다른 재질로 형성된 박막(薄膜)의 가열처리를 행하는 열처리방법에 있어서,
    박막을 형성한 기재를 챔버 내에 수용하여 지지하는 수용공정과,
    상기 박막에 대해 0.01 밀리초(秒) 이상 1 밀리초 이하의 조사시간(照射時間)에 플래시광(光)을 조사하여 상기 박막을 가열하는 플래시광 조사공정,
    을 구비하는 것을 특징으로 하는 열처리방법.
  2. 제1항에 있어서,
    상기 챔버로부터 배기(排氣)를 행하는 배기공정과,
    상기 챔버 내에 처리가스를 공급하는 가스공급공정,
    을 구비하는 것을 특징으로 하는 열처리방법.
  3. 제2항에 있어서,
    상기 가스공급공정에서는, 상기 챔버 내에 상기 박막과 반응하는 반응성가스와 불활성가스를 혼합한 혼합가스를 공급하고,
    상기 챔버 내에서의 혼합가스 중의 반응성가스의 농도를 측정하는 농도측정공정과,
    상기 농도측정공정에서의 측정 결과에 기초하여, 반응성가스 및 불활성가스 중 적어도 어느 한쪽의 유량을 조정하여 혼합가스 중의 반응성가스의 농도를 조정하는 농도조정공정,
    을 구비하는 것을 특징으로 하는 열처리방법.
  4. 제1항에 있어서,
    상기 플래시광 조사공정에서는, 이산화규소 기재상에 형성한 아몰퍼스 실리콘 또는 폴리 실리콘의 박막을 가열하여 해당 박막의 결정화를 촉진하는 것을 특징으로 하는 열처리방법.
  5. 제3항에 있어서,
    상기 플래시광 조사공정에서는, 실리콘 기재상에 원자층 퇴적법에 의해 형성한 고유전율막(高誘電率膜)인 박막을 가열하여 결정성(結晶性)을 부여하는 것을 특징으로 하는 열처리방법.
  6. 제5항에 있어서,
    상기 고유전율막의 막 두께가 소정치보다 작을 때에는, 질소에 헬륨 또는 아르곤을 혼합한 혼합가스를 상기 챔버 내에 공급하고,
    상기 고유전율막의 막 두께가 소정치보다 클 때에는, 산소에 질소를 혼합한 혼합가스를 상기 챔버 내에 공급하는 것을 특징으로 하는 열처리방법.
  7. 기재상에 해당 기재와는 다른 재질로 형성된 박막의 가열처리를 행하는 열처리장치에 있어서,
    박막을 형성한 기재를 수용하는 챔버와,
    상기 챔버 내에서 상기 기재를 지지하는 지지수단과,
    상기 지지수단에 지지된 상기 기재에 플래시광을 조사하는 플래시램프와,
    상기 플래시램프의 플래시광 조사시간을 0.01 밀리초 이상 1 밀리초 이하로 하는 발광제어수단,
    을 구비하는 것을 특징으로 하는 열처리장치.
  8. 제7항에 있어서,
    상기 발광제어수단은, 상기 플래시램프로의 통전시간을 0.01 밀리초 이상 1 밀리초 이하로 하는 절연 게이트 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 열처리장치.
  9. 제7항 또는 제8항에 있어서,
    상기 챔버 내에 처리가스를 공급하는 가스공급수단과,
    상기 챔버로부터 배기를 행하는 배기수단,
    을 구비하는 것을 특징으로 하는 열처리장치.
  10. 제9항에 있어서,
    상기 가스공급수단은, 상기 챔버 내에 상기 박막과 반응하는 반응성가스와 불활성가스를 혼합한 혼합가스를 공급하고,
    상기 챔버 내에서의 혼합가스 중의 반응성가스의 농도를 측정하는 농도측정수단과,
    상기 농도측정수단의 측정 결과에 기초하여, 반응성가스 및 불활성가스 중 적어도 어느 한쪽의 유량을 조정하여 혼합가스 중의 반응성가스의 농도를 조정하는 농도조정수단을 더 구비하는 것을 특징으로 하는 열처리장치.
KR1020120101656A 2011-09-26 2012-09-13 열처리방법 및 열처리장치 KR101414849B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011209365 2011-09-26
JPJP-P-2011-209365 2011-09-26
JPJP-P-2012-153169 2012-07-09
JP2012153169A JP2013084902A (ja) 2011-09-26 2012-07-09 熱処理方法および熱処理装置

Publications (2)

Publication Number Publication Date
KR20130033299A true KR20130033299A (ko) 2013-04-03
KR101414849B1 KR101414849B1 (ko) 2014-07-03

Family

ID=47911698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120101656A KR101414849B1 (ko) 2011-09-26 2012-09-13 열처리방법 및 열처리장치

Country Status (4)

Country Link
US (1) US8852966B2 (ko)
JP (1) JP2013084902A (ko)
KR (1) KR101414849B1 (ko)
TW (1) TWI505368B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014208790A1 (ko) * 2013-06-26 2014-12-31 에스엔유 프리시젼 주식회사 박막급속열처리장치
KR101635761B1 (ko) * 2014-12-29 2016-07-04 주식회사 선익시스템 공정챔버 및 이를 포함하는 화소 형성 장치
US11158504B2 (en) 2017-07-31 2021-10-26 Corning Incorporated Flash-lamp annealing method of making polycrystalline silicon

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
CN104900517B (zh) * 2014-03-04 2018-02-27 斯克林集团公司 热处理方法及热处理装置
JP6323141B2 (ja) * 2014-04-18 2018-05-16 東京エレクトロン株式会社 基板処理装置
EP3171667B1 (en) * 2014-07-14 2018-09-12 Panasonic Intellectual Property Management Co., Ltd. Heating cooker
US10437153B2 (en) 2014-10-23 2019-10-08 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus
EP3247688A4 (en) * 2015-01-23 2018-01-24 Hewlett-Packard Development Company, L.P. Susceptor materials for 3d printing using microwave processing
US20160320359A1 (en) * 2015-04-29 2016-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for monitoring contaminations
JP6652886B2 (ja) * 2015-08-26 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10121683B2 (en) 2015-08-26 2018-11-06 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus
US9741576B2 (en) 2015-08-26 2017-08-22 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment method and heat treatment apparatus
JP6546520B2 (ja) * 2015-12-11 2019-07-17 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6841666B2 (ja) * 2017-01-13 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 結晶構造制御方法および熱処理方法
WO2020172299A1 (en) * 2019-02-19 2020-08-27 Applied Materials, Inc. Polysilicon liners
JP7278111B2 (ja) * 2019-03-08 2023-05-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP2022090390A (ja) * 2020-12-07 2022-06-17 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187223A (ja) * 1985-02-14 1986-08-20 Fujitsu Ltd 半導体層の再結晶化方法
JPH0793261B2 (ja) * 1987-03-23 1995-10-09 工業技術院長 単結晶薄膜形成装置
JPH0354819A (ja) * 1989-07-21 1991-03-08 Fuji Electric Co Ltd Ｓｏｉ基板の製造方法
JPH05218367A (ja) * 1992-02-03 1993-08-27 Sharp Corp 多結晶シリコン薄膜用基板および多結晶シリコン薄膜の作製方法
JP2001332484A (ja) 2000-05-24 2001-11-30 Toshiba Corp パターン処理方法
JP4540368B2 (ja) * 2004-03-08 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4554446B2 (ja) * 2005-06-21 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4841873B2 (ja) * 2005-06-23 2011-12-21 大日本スクリーン製造株式会社 熱処理用サセプタおよび熱処理装置
JP2007258266A (ja) * 2006-03-20 2007-10-04 Fujitsu Ltd 半導体装置の製造方法
US7674710B2 (en) * 2006-11-20 2010-03-09 Tokyo Electron Limited Method of integrating metal-containing films into semiconductor devices
TWI338947B (en) * 2007-07-05 2011-03-11 Ind Tech Res Inst Semiconductor device and method of fabricating the same
JP5465373B2 (ja) 2007-09-12 2014-04-09 大日本スクリーン製造株式会社 熱処理装置
JP5356725B2 (ja) 2008-05-13 2013-12-04 大日本スクリーン製造株式会社 熱処理装置
JP5875759B2 (ja) 2010-10-14 2016-03-02 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 熱処理方法および熱処理装置
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014208790A1 (ko) * 2013-06-26 2014-12-31 에스엔유 프리시젼 주식회사 박막급속열처리장치
KR101635761B1 (ko) * 2014-12-29 2016-07-04 주식회사 선익시스템 공정챔버 및 이를 포함하는 화소 형성 장치
US11158504B2 (en) 2017-07-31 2021-10-26 Corning Incorporated Flash-lamp annealing method of making polycrystalline silicon

Also Published As

Publication number Publication date
TWI505368B (zh) 2015-10-21
US8852966B2 (en) 2014-10-07
JP2013084902A (ja) 2013-05-09
US20130078744A1 (en) 2013-03-28
KR101414849B1 (ko) 2014-07-03
TW201316413A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
KR101414849B1 (ko) 열처리방법 및 열처리장치
US10347512B2 (en) Method and apparatus for light-irradiation heat treatment
JP6539568B2 (ja) 熱処理方法および熱処理装置
US8050546B2 (en) Heat treatment apparatus heating substrate by irradiation with light
US8145046B2 (en) Heat treatment apparatus and method for heating substrate by light irradiation
US9633868B2 (en) Heat treatment method and heat treatment apparatus
TWI668763B (zh) 熱處理方法
US11004693B2 (en) Light-irradiation heat treatment method and heat treatment apparatus
US8859443B2 (en) Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with flash of light
US8559799B2 (en) Heat treatment apparatus and method for heating substrate by photo-irradiation
JP2009277759A (ja) 熱処理方法および熱処理装置
US7981780B2 (en) Method and apparatus for processing semiconductor wafer after impurity implantation
JP2010192692A (ja) 熱処理方法
JP5828997B2 (ja) 熱処理方法および熱処理装置
JP5627736B2 (ja) 熱処理方法および熱処理装置
JP6383281B2 (ja) 熱処理方法
JP5847905B2 (ja) 熱処理方法および熱処理装置
JP5998191B2 (ja) 熱処理方法
JP5718975B2 (ja) 熱処理方法
JP5602917B2 (ja) 基板処理方法および基板処理装置
JP2014135338A (ja) 熱処理装置
JP2014232885A (ja) 熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6