KR20130016810A - 내부제어신호 조절회로 - Google Patents

내부제어신호 조절회로 Download PDF

Info

Publication number
KR20130016810A
KR20130016810A KR1020110078944A KR20110078944A KR20130016810A KR 20130016810 A KR20130016810 A KR 20130016810A KR 1020110078944 A KR1020110078944 A KR 1020110078944A KR 20110078944 A KR20110078944 A KR 20110078944A KR 20130016810 A KR20130016810 A KR 20130016810A
Authority
KR
South Korea
Prior art keywords
signal
code
control signal
programming
internal control
Prior art date
Application number
KR1020110078944A
Other languages
English (en)
Inventor
김용주
권대한
최해랑
장재민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110078944A priority Critical patent/KR20130016810A/ko
Priority to US13/341,682 priority patent/US9201415B2/en
Publication of KR20130016810A publication Critical patent/KR20130016810A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23314—Switch between initialisation, program, test, end of programming, erase mode
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24036—Test signal generated by microprocessor, for all I-O tests
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24037—Switch on pin of microprocessor for test

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

내부제어신호 조절회로는 외부제어신호에 응답하여 내부제어신호를 감지하여 선택신호, 테스트코드 및 프로그래밍 인에이블신호를 생성하는 프로그래밍테스트부; 및 상기 선택신호에 응답하여 상기 테스트코드 또는 프로그래밍코드를 입력받아 상기 내부제어신호를 조절하는 코드처리부를 포함한다.

Description

내부제어신호 조절회로{INTERNAL CONTROL SIGNAL REGURATION CIRCUIT}
본 발명은 내부제어신호를 조절할 수 있는 내부제어신호 조절회로에 관한 것이다.
일반적으로 집적회로는 다양한 내부동작을 수행하기 위해 내부제어신호를 생성하여 사용한다. 집적회로 내부에서 생성되는 내부제어신호는 내부동작을 제어하기 위해 전류량, 전압레벨 및 주파수 등이 조절된다.
내부제어신호의 전류량, 전압레벨 및 주파수 등은 집적회로의 내부동작 중 조절되기도 하지만 웨이퍼공정(wafer process)에서 진행되는 테스트에 의해서도 조절된다. 예를 들어, 내부제어신호의 주파수를 목표값에 맞게 설정할 수 있는 테스트를 웨이퍼공정에서 진행함으로써, 집적회로에 실장된 반도체메모리장치의 리프레쉬 주기를 조절할 수 있다.
내부제어신호의 전류량, 전압레벨 및 주파수 등을 조절하기 위해 웨이퍼공정에서 진행되는 테스트모드에서는 리프레쉬 주기를 측정한 후 집적회로에 포함된 퓨즈의 연결 상태를 조절하는 퓨즈 프로그래밍 방식이 주로 사용된다. 퓨즈 프로그래밍 방식은 레이저빔을 이용하여 퓨즈의 연결상태를 쇼트(short) 상태에서 오픈(open) 상태로 변화시키는 물리적 방식으로 진행된다.
웨이퍼공정에서 내부제어신호 조절을 위한 테스트가 진행되더라도, 패키지공정에서 열처리 공정 등이 진행되면 내부제어신호의 전류량, 전압레벨 및 주파수 등에 변동이 발생할 수 있다. 따라서, 패키지공정에서도 내부제어신호를 조절할 수 있는 테스트가 진행될 필요가 있다. 그러나, 변동이 발생된 내부제어신호의 전류량, 전압레벨 및 주파수들을 패키지마다 일일이 측정하고 조절하는데 소요되는 시간 및 비용은 큰 부담으로 작용한다.
본 발명은 변동이 발생된 내부제어신호의 전류량,전압레벨 및 주파수 등을 일일이 측정하여 조절하지 않고, 자동으로 조절할 수 있도록 한 내부제어신호 조절회로에 관한 것이다.
이를 위해 본 발명은 외부제어신호에 응답하여 내부제어신호를 감지하여 선택신호, 테스트코드 및 프로그래밍 인에이블신호를 생성하는 프로그래밍테스트부; 및 상기 선택신호에 응답하여 상기 테스트코드 또는 프로그래밍코드를 입력받아 상기 내부제어신호를 조절하는 코드처리부를 포함하는 내부제어신호 조절회로를 제공한다.
또한, 본 발명은 내부제어신호 및 외부제어신호가 동일한 경우 인에이블되는 프로그래밍 인에이블신호를 생성하는 프로그래밍테스트부; 및 상기 프로그래밍 인에이블신호가 인에이블되는 경우 전기적 방식으로 연결상태가 조절되는 퓨즈를 프로그래밍하여 상기 내부제어신호를 조절하기 위한 프로그래밍코드를 생성하는 퓨즈프로그래밍부를 포함하는 내부제어신호 조절회로를 제공한다.
또한, 본 발명은 내부제어신호 및 외부제어신호의 주파수가 상이한 경우 인에이블되는 선택신호 및 카운팅되는 테스트코드를 생성하고, 상기 내부제어신호 및 외부제어신호의 주파수가 동일한 경우 인에이블되는 프로그래밍 인에이블신호를 생성하는 프로그래밍테스트부; 및 상기 선택신호에 응답하여 상기 테스트코드 또는 프로그래밍코드를 입력받아 상기 내부제어신호의 주파수를 조절하여 반도체메모리장치의 리프레쉬 주기를 조절하는 코드처리부를 포함하는 내부제어신호 조절회로를 제공한다.
도 1은 본 발명의 일 실시예에 따른 내부제어신호 조절회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 내부제어신호 조절회로에 포함된 카운터부의 도면이다.
도 3은 도 1에 도시된 내부제어신호 조절회로에 포함된 신호조절부의 도면이다.
도 4는 본 발명의 다른 실시예에 따른 내부제어신호 조절회로의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 내부제어신호 조절회로의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 내부제어신호 조절회로는 프로그래밍테스트부(1), 코드처리부(2) 및 퓨즈프로그래밍부(3)를 포함한다. 프로그래밍테스트부(1)는 감지부(11) 및 카운터부(12)로 구성된다. 코드처리부(2)는 멀티플렉서(21) 및 신호조절부(22)로 구성된다.
감지부(11)는 내부제어신호(CTR_INT) 및 외부제어신호(CTR_EXT)가 동일한 지 여부를 감지하여 감지신호(DET) 및 카운팅 인에이블신호(CNTEN)를 생성한다. 감지부(11)는 내부제어신호(CTR_INT) 및 외부제어신호(CTR_EXT)의 주파수, 전류량 및 전압 중 하나가 동일한지 여부를 감지하도록 구현된다. 카운팅 인에이블신호(CNTEN)는 로직하이레벨로 인에이블되어 카운터부(12)가 감지신호(DET)의 레벨에 따라 카운팅동작을 수행하도록 제어한다. 감지신호(DET)는 내부제어신호(CTR_INT) 및 외부제어신호(CTR_EXT)가 상이한 경우 카운터부(12)가 제1 내지 제N 테스트코드(TCODE<1:N>)를 업-카운팅하거나 다운-카운팅하도록 제어한다. 업-카운팅은 제1 내지 제N 테스트코드(TCODE<1:N>)가 1 비트씩 증가하는 동작을 의미하고, 다운-카운팅은 제1 내지 제N 테스트코드(TCODE<1:N>)가 1 비트씩 감소하는 동작을 의미한다.
좀 더 구체적으로, 감지부(11)는 내부제어신호(CTR_INT) 및 외부제어신호(CTR_EXT)가 동일한 경우 로직로우레벨로 디스에이블되는 카운팅 인에이블신호(CNTEN)를 생성하고, 내부제어신호(CTR_INT) 및 외부제어신호(CTR_EXT)가 상이한 경우 로직하이레벨로 인에이블되는 카운팅 인에이블신호(CNTEN)를 생성한다. 또한, 감지부(11)는 내부제어신호(CTR_INT) 및 외부제어신호(CTR_EXT)가 상이한 경우 카운터부(12)가 제1 내지 제N 테스트코드(TCODE<1:N>)를 업-카운팅하거나 다운-카운팅하도록 제어하는 감지신호(DET)를 생성한다.
카운터부(12)는 로직하이레벨로 인에이블되는 카운팅 인에이블신호(CNTEN)가 입력되는 경우 감지신호(DET)의 레벨에 따라 제1 내지 제N 테스트코드(TCODE<1:N>)를 업-카운팅하거나 다운-카운팅한다. 이때, 카운터부(12)는 로직하이레벨로 인에이블되는 선택신호(STR)와 로직로우레벨로 디스에이블되는 프로그래밍 인에이블신호(PGM_EN)를 생성한다.
한편, 카운터부(12)는 로직로우레벨로 디스에이블되는 카운팅 인에이블신호(CNTEN)가 입력되는 경우 제1 내지 제N 테스트코드(TCODE<1:N>)를 카운팅하는 동작을 중단한다. 이때, 카운터부(12)는 로직하이레벨로 인에이블되는 프로그래밍 인에이블신호(PGM_EN)와 로직로우레벨로 디스에이블되는 선택신호(STR)를 생성한다.
멀티플렉서(21)는 선택신호(STR)에 응답하여 제1 내지 제N 테스트코드(TCODE<1:N>) 또는 제1 내지 제N 프로그래밍코드(PCODE<1:N>)를 제1 내지 제N 선택코드(SCODE<1:N>)로 전달한다. 좀 더 구체적으로, 멀티플렉서(21)는 선택신호(STR)가 로직하이레벨로 인에이블되는 경우 제1 내지 제N 테스트코드(TCODE<1:N>)를 제1 내지 제N 선택코드(SCODE<1:N>)로 전달하고, 선택신호(STR)가 로직로우레벨로 디스에이블되는 경우 제1 내지 제N 프로그래밍코드(PCODE<1:N>)를 제1 내지 제N 선택코드(SCODE<1:N>)로 전달한다.
신호조절부(22)는 제1 내지 제N 선택코드(SCODE<1:N>)에 응답하여 내부제어신호(CTR_INT)를 조절한다. 좀 더 구체적으로, 신호조절부(22)는 제1 내지 제N 선택코드(SCODE<1:N>)의 레벨 조합에 따라 내부제어신호(CTR_INT)의 주파수, 전류량 및 전압 중 하나를 증가시키거나 감소시킨다.
퓨즈프로그래밍부(3)는 프로그래밍 인에이블신호(PGM_EN)가 로직하이레벨로 인에이블된 상태에서 제1 내지 제N 테스트코드(TCODE<1:N>)에 의해 프로그래밍되는 다수의 퓨즈들을 포함한다. 퓨즈프로그래밍부(3)는 프로그래밍된 퓨즈들의 연결상태에 따라 제1 내지 제N 프로그래밍코드(PCODE<1:N>)를 생성한다. 퓨즈프로그래밍부(3)에 포함된 퓨즈들을 프로그래밍하는 방식에는 레이저를 이용하는 물리적방식과 전기를 이용하는 전기적방식이 있다. 전기적 방식으로 프로그래밍되는 퓨즈는 e-퓨즈(e-fuse)로 지칭하며, e-퓨즈는 퓨즈의 연결상태를 오픈(open) 상태에서 쇼트(short) 상태로 변화시키는 안티타입(anti-type)퓨즈와 쇼트(short) 상태에서 오픈(open) 상태로 변화시키는 브로잉타입(blowing-type) 퓨즈로 구분된다. e-퓨즈는 주로 반도체메모리장치의 패키지상태에서 프로그래밍된다.
이와 같이 구성된 본 실시예의 내부제어신호 조절회로의 동작을 내부제어신호(CTR_INT) 및 외부제어신호(CTR_EXT)가 상이한 경우를 가정하여 살펴보면 다음과 같다.
우선, 감지부(11)는 내부제어신호(CTR_INT) 및 외부제어신호(CTR_EXT)가 상이하므로, 로직하이레벨로 인에이블된 카운팅 인에이블신호(CNTEN)를 생성한다. 이때, 감지부(11)에서 생성되는 감지신호(DET)의 레벨은 내부제어신호(CTR_INT)보다 외부제어신호(CTR_EXT)의 주파수, 전류량 및 전압 중 하나가 큰 경우 제1 레벨로 설정된다. 또한, 감지신호(DET)의 레벨은 내부제어신호(CTR_INT)보다 외부제어신호(CTR_EXT)의 주파수, 전류량 및 전압 중 하나가 작은 경우 제2 레벨로 설정될 수 있다. 제1 및 제2 레벨은 서로 다른 논리레벨을 갖도록 설정되는데, 예를 들어, 제1 레벨은 로직하이레벨, 제2 레벨은 로직로우레벨로 설정될 수 있다.
다음으로, 카운터부(12)는 로직하이레벨로 인에이블되는 카운팅 인에이블신호(CNTEN)가 입력되는 상태에서 감지신호(DET)에 응답하여 제1 내지 제N 테스트코드(TCODE<1:N>)를 업-카운팅하거나 다운-카운팅한다. 카운터부(12)가 감지신호(DET)의 레벨에 따라 제1 내지 제N 테스트코드(TCODE<1:N>)를 업-카운팅하거나 다운-카운팅하는 동작은 실시예에 따라 다양하게 설정할 수 있다. 예를 들어, 내부제어신호(CTR_INT)보다 외부제어신호(CTR_EXT)의 주파수, 전류량 및 전압 중 하나가 큰 경우 카운터부(12)는 제1 레벨의 감지신호(DET)를 입력받아 제1 내지 제N 테스트코드(TCODE<1:N>)를 업-카운팅하도록 구현될 수 있다. 카운터부(12)에 의해 업-카운팅된 제1 내지 제N 테스트코드(TCODE<1:N>)에 의해 내부제어신호(CTR_INT)의 주파수, 전류량 및 전압 중 하나가 크게 조절된다.
다음으로, 멀티플렉서(21)는 선택신호(STR)에 응답하여 제1 내지 제N 테스트코드(TCODE<1:N>) 또는 제1 내지 제N 프로그래밍코드(PCODE<1:N>)를 제1 내지 제N 선택코드(SCODE<1:N>)로 전달한다. 로직하이레벨로 인에이블되는 카운팅 인에이블신호(CNTEN)가 입력되는 경우 카운터부(12)에서 생성되는 선택신호(STR)는 로직하이레벨이므로, 멀티플렉서(21)는 제1 내지 제N 테스트코드(TCODE<1:N>)를 제1 내지 제N 선택코드(SCODE<1:N>)로 전달한다.
다음으로, 신호조절부(22)는 제1 내지 제N 선택코드(SCODE<1:N>)에 응답하여 내부제어신호(CTR_INT)를 조절한다. 신호조절부(22)의 조절 동작은 내부제어신호(CTR_INT)와 외부제어신호(CTR_EXT)가 동일해질 때까지 유지된다. 이는, 내부제어신호(CTR_INT)와 외부제어신호(CTR_EXT)가 상이할 때는 카운터부(12)에서 카운팅되는 제1 내지 제N 테스트코드(TCODE<1:N>)가 제1 내지 제N 선택코드(SCODE<1:N>)로 전달되기 때문이다.
다음으로, 내부제어신호(CTR_INT)와 외부제어신호(CTR_EXT)가 동일해진 경우 감지부(11)는 카운팅 인에이블신호(CNTEN)를 로직로우레벨로 디스에이블시켜 카운터부(12)의 카운팅동작을 중단시킨다. 이때, 카운터부(12)는 로직하이레벨로 인에이블되는 프로그래밍 인에이블신호(PGM_EN)와 로직로우레벨의 선택신호(STR)를 생성한다.
다음으로, 퓨즈프로그래밍부(3)는 로직하이레벨로 인에이블된 프로그래밍 인에이블신호(PGM_EN)가 입력되는 상태에서 제1 내지 제N 테스트코드(TCODE<1:N>)를 입력받아 내부에 포함된 퓨즈들을 프로그래밍하여 제1 내지 제N 프로그래밍코드(PCODE<1:N>)를 생성한다. 제1 내지 제N 프로그래밍코드(PCODE<1:N>)는 카운팅이 중단된 상태에서 제1 내지 제N 테스트코드(TCODE<1:N>)와 동일하게 생성된다.
다음으로, 멀티플렉서(21)는 로직로우레벨의 선택신호(STR)를 입력받아 제1 내지 제N 프로그래밍코드(PCODE<1:N>)를 제1 내지 제N 선택코드(SCODE<1:N>)로 전달한다.
마지막으로, 신호조절부(22)는 제1 내지 제N 선택코드(SCODE<1:N>)에 응답하여 내부제어신호(CTR_INT)를 조절한다. 이때, 제1 내지 제N 선택코드(SCODE<1:N>)는 카운팅이 중단된 상태의 제1 내지 제N 테스트코드(TCODE<1:N>)와 동일하게 생성된 제1 내지 제N 프로그래밍코드(PCODE<1:N>)가 전달되므로, 내부제어신호(CTR_INT)는 외부제어신호(CTR_EXT)와 동일하게 유지된다.
이상 살펴본 바와 같이, 본 실시예의 내부제어신호 조절회로는 내부제어신호(CTR_INT)가 외부제어신호(CTR_EXT)와 동일해지도록 제1 내지 제N 테스트코드(TCODE<1:N>)를 카운팅하여 내부제어신호(CTR_INT)를 자동으로 조절한다. 또한, 내부제어신호 조절회로는 내부제어신호(CTR_INT)가 외부제어신호(CTR_EXT)와 동일해진 후 카운팅이 종료된 제1 내지 제N 테스트코드(TCODE<1:N>)에 의해 퓨즈프로그래밍부(3)에 포함된 퓨즈들을 프로그래밍하여 내부제어신호(CTR_INT) 및 외부제어신호(CTR_EXT)를 동일하게 유지시킨다.
이하, 도 2 및 도 3을 참고하여 본 실시예에 따른 내부제어신호 조절회로에 포함된 감지부(11) 및 신호조절부(22)의 구성 및 동작을 보다 구체적으로 살펴본다. 도 2 및 도 3에 도시된 감지부(11) 및 신호조절부(22)의 실시예는 반도체메모리장치의 리프레쉬 주기를 결정하기 위해 내부제어신호의 주파수를 조절하는 경우에 적용되는 것이 바람직하다.
도 2에 도시된 바와 같이, 감지부(11)는 래치부(121), 신호합성부(122) 및 리셋신호생성부(123)를 포함한다. 래치부(121)는 내부제어신호(CTR_INT)의 라이징에지에 동기하여 전원전압(VDD)을 래치하여 업-신호(UP)로 출력하는 제1 래치(124)와, 외부제어신호(CTR_EXT)의 라이징에지에 동기하여 전원전압(VDD)을 래치하여 다운-신호(DN)로 출력하는 제2 래치(125)로 구성된다. 신호합성부(122)는 업-신호(UP) 및 다운-신호(DN)의 레벨이 상이한 경우 카운팅 인에이블신호(CNTEN)를 로직하이레벨로 인에이블시킨다. 또한, 신호합성부(122)는 업-신호(UP)만 로직하이레벨이면 로직하이레벨의 감지신호(DET)를 생성하고, 다운-신호(DN)만 로직하이레벨이면 로직로우레벨의 감지신호(DET)를 생성한다. 리셋신호생성부(123)는 업-신호(UP) 및 다운-신호(DN)가 모두 로직하이레벨인 경우 로직하이레벨의 리셋신호(RST)를 생성한다. 래치부(121)는 로직하이레벨의 리셋신호(RST)가 입력되는 경우 업-신호(UP) 및 다운-신호(DN)를 모두 로직로우레벨로 리셋시킨다. 카운팅 인에이블신호(CNTEN)는 내부제어신호(CTR_INT)와 외부제어신호(CTR_EXT)의 주파수가 상이한 구간에서 로직하이레벨을 유지하도록 설정되는 것이 바람직하다.
이와 같은 구성의 감지부(11)는 내부제어신호(CTR_INT)와 외부제어신호(CTR_EXT)의 주파수가 상이한 경우 로직하이레벨로 인에이블되는 카운팅 인에이블신호(CNTEN)를 생성한다. 또한, 감지부(11)는 외부제어신호(CTR_EXT)보다 내부제어신호(CTR_INT)의 주파수가 큰 경우 로직하이레벨의 감지신호(DET)를 생성하고, 외부제어신호(CTR_EXT)보다 내부제어신호(CTR_INT)의 주파수가 작은 경우 로직로우레벨의 감지신호(DET)를 생성한다. 한편, 감지부(11)는 내부제어신호(CTR_INT)와 외부제어신호(CTR_EXT)의 주파수가 동일한 경우 로직로우레벨로 카운팅 인에이블신호(CNTEN)를 디스에이블시켜 카운터부(12)의 카운팅 동작을 중단시킨다.
도 3에 도시된 바와 같이, 신호조절부(22)는 구동조절부(221), 신호처리부(222) 및 풀-다운부(223)로 구성된다. 구동조절부(221)는 PMOS 트랜지스터들(P21~P2N)과, 저항소자들(R21~R2N) 및 커패시터(C21)로 구성되어, 제1 내지 제N 선택코드(SCODE<1:N>)에 응답하여 선택적으로 턴온되는 PMOS 트랜지스터들(P21~P2N)에 의해 RC 딜레이 값이 조절되어 노드(nd21)을 풀-업 구동하는 구동력을 조절한다. 신호처리부(222)는 노드(nd21)의 신호를 입력받아 톱니파(WS)를 생성하는 파형생성부(224)와, 톱니파(WS)의 파형을 구형파로 변화시켜 내부제어신호(CTR_INT)를 생성하는 파형변환부(225)로 구성된다. 신호처리부(222)는 노드(nd21)이 풀-업 구동되는 속도에 따라 내부제어신호(CTR_INT)의 주파수를 조절한다. 풀-다운부(223)는 지연부(226), 오아게이트(OR21) 및 NMOS 트랜지스터(N21)를 포함하여 톱니파(WS)의 레벨이 로직하이레벨로 상승하는 경우 노드(nd21)를 풀-다운구동하고, 톱니파(WS)의 레벨이 로직로우레벨로 천이하는 경우 지연부(226)의 지연구간이 경과된 후 노드(nd21)의 풀-다운 구동을 중단한다.
이와 같이 구성된 신호조절부(22)는 내부제어신호(CTR_INT)의 주파수를 조절하기 위해 제1 내지 제N 선택코드(SCODE<1:N>)에 의해 구동조절부(221)의 RC 딜레이값을 조절하여 노드(nd21)를 풀-업 구동하는 속도를 조절한다. 예를 들어, 내부제어신호(CTR_INT)의 주파수가 외부제어신호(CTR_EXT)보다 작은 경우 RC 딜레이 값을 감소시키기 위한 제1 내지 제N 선택코드(SCODE<1:N>)를 생성하여 내부제어신호(CTR_INT)의 주파수를 증가시킨다.
이상 살펴본 감지부(11) 및 신호조절부(22)를 적용한 내부제어신호 조절회로는 내부제어신호(CTR_INT)와 외부제어신호(CTR_EXT)의 주파수가 동일해지도록 제1 내지 제N 테스트코드(TCODE<1:N>)를 카운팅하여 내부제어신호(CTR_INT)의 주파수를 자동으로 조절할 수 있다. 이와 같이, 내부제어신호(CTR_INT)의 주파수를 조절함으로써, 본 실시예의 내부제어신호 조절회로는 반도체메모리장치의 리프레쉬 주기를 외부제어신호(CTR_EXT)의 주파수로 조절할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 내부제어신호 조절회로의 구성을 도시한 블럭도이다.
도 4에 도시된 바와 같이, 본 실시예에 따른 내부제어신호 조절회로는 프로그래밍테스트부(4), 코드처리부(5) 및 퓨즈프로그래밍부(6)를 포함한다. 프로그래밍테스트부(4)는 감지부(41) 및 카운터부(42)로 구성된다. 코드처리부(5)는 멀티플렉서(51), 외부코드입력부(52) 및 신호조절부(53)로 구성된다.
본 실시예에 따른 내부제어신호 조절회로에 있어 도 1에 도시된 내부제어신호 조절회로와 구별되는 구성적 특징은 외부코드입력부(52)의 구성에 있다. 이하, 외부코드입력부(52)의 구성 및 동작을 구체적으로 살펴보면 다음과 같다.
외부코드입력부(52)는 테스트모드인에이블신호(TMEN)에 응답하여 제1 내지 제N 선택코드(SCODE<1:N>) 또는 외부에서 입력되는 제1 내지 제N 외부입력코드(EXCODE<1:N>)를 선택적으로 제1 내지 제N 선택입력코드(SNCODE<1:N>)로 전달한다. 외부코드입력부(52)에서 생성된 제1 내지 제N 선택입력코드(SNCODE<1:N>)는 신호조절부(53)에서 내부제어신호(CTR_INT)를 조절하는 데 사용된다.
이상 살펴본 본 실시예에 따른 내부제어신호 조절회로는 외부코드입력부(52)를 구비하여 제1 내지 제N 테스트코드(TCODE<1:N>) 및 제1 내지 제N 프로그래밍코드(PCODE<1:N>)뿐만아니라 외부에서 입력되는 외부입력코드(EXCODE<1:N>)에 의해 내부제어신호(CTR_INT)를 조절할 수 있는 테스트모드를 제공한다. 따라서, 본 실시예의 내부제어신호 조절회로의 경우 외부입력코드(EXCODE<1:N>)에 의해 내부제어신호(CTR_INT)를 용이하게 조절할 수 있다.
1: 프로그래밍테스트부 11: 감지부
12: 카운터부 121: 업/다운-신호생성부
122: 신호합성부 123: 리셋신호생성부
124: 제1 래치 125: 제2 래치
2: 코드처리부 21: 멀티플렉서
22: 신호조절부 221: 구동조절부
222: 신호처리부 223: 풀-다운부
224: 파형생성부 225: 파형변환부
226: 지연부 3: 퓨즈프로그래밍부

Claims (30)

  1. 외부제어신호에 응답하여 내부제어신호를 감지하여 선택신호, 테스트코드 및 프로그래밍 인에이블신호를 생성하는 프로그래밍테스트부; 및
    상기 선택신호에 응답하여 상기 테스트코드 또는 프로그래밍코드를 입력받아 상기 내부제어신호를 조절하는 코드처리부를 포함하는 내부제어신호 조절회로.
  2. 제 1 항에 있어서, 상기 프로그래밍테스트부는 상기 내부제어신호 및 상기 외부제어신호가 상이한 경우 상기 선택신호를 인에이블시키고, 상기 테스트코드를 카운팅하는 내부제어신호 조절회로.
  3. 제 1 항에 있어서, 상기 프로그래밍테스트부는 상기 내부제어신호 및 상기 외부제어신호가 동일한 경우 상기 프로그래밍 인에이블신호를 인에이블시키는 내부제어신호 조절회로.
  4. 제 1 항에 있어서, 상기 프로그래밍테스트부는
    상기 내부제어신호 및 상기 외부제어신호가 동일한 지 여부를 감지하여 감지신호 및 카운팅 인에이블신호를 생성하는 감지부; 및
    상기 감지신호 및 상기 카운팅 인에이블신호에 응답하여 상기 테스트코드를 카운팅하고, 상기 프로그래밍 인에이블신호를 생성하는 카운터부를 포함하는 내부제어신호 조절회로.
  5. 제 4 항에 있어서, 상기 감지부는 상기 내부제어신호 및 상기 외부제어신호가 상이한 경우 상기 카운팅 인에이블신호를 인에이블시키는 내부제어신호 조절회로.
  6. 제 5 항에 있어서, 상기 카운터부는 상기 카운팅 인에이블신호가 인에이블되는 경우 상기 선택신호를 인에이블시키고, 상기 감지신호에 응답하여 상기 테스트코드를 카운팅하는 내부제어신호 조절회로.
  7. 제 1 항에 있어서, 상기 코드처리부는
    상기 선택신호에 응답하여 상기 테스트코드 또는 상기 프로그래밍코드를 선택코드로 전달하는 멀티플렉서; 및
    상기 선택코드에 응답하여 상기 내부제어신호를 조절하는 신호조절부를 포함하는 내부제어신호 조절회로.
  8. 제 7 항에 있어서, 상기 멀티플렉서는 상기 선택신호가 인에이블되는 경우 상기 테스트코드를 상기 선택코드로 전달하는 내부제어신호 조절회로.
  9. 제 1 항에 있어서, 상기 코드처리부는
    상기 선택신호에 응답하여 상기 테스트코드 또는 상기 프로그래밍코드를 선택코드로 전달하는 멀티플렉서;
    테스트모드 인에이블신호에 응답하여 외부입력코드 또는 상기 선택코드를 입력선택코드로 전달하는 외부코드입력부; 및
    상기 입력선택코드에 응답하여 상기 내부제어신호를 조절하는 신호조절부를 포함하는 내부제어신호 조절회로.
  10. 제 1 항에 있어서, 상기 프로그래밍 인에이블신호에 응답하여 퓨즈를 프로그래밍하여 프로그래밍코드를 생성하는 퓨즈프로그래밍부를 더 포함하는 내부제어신호 조절회로.
  11. 제 10 항에 있어서, 상기 퓨즈는 전기적 방식으로 연결상태가 조절되는 내부제어신호 조절회로.
  12. 내부제어신호 및 외부제어신호가 동일한 경우 인에이블되는 프로그래밍 인에이블신호를 생성하는 프로그래밍테스트부; 및
    상기 프로그래밍 인에이블신호가 인에이블되는 경우 전기적 방식으로 연결상태가 조절되는 퓨즈를 프로그래밍하여 상기 내부제어신호를 조절하기 위한 프로그래밍코드를 생성하는 퓨즈프로그래밍부를 포함하는 내부제어신호 조절회로.
  13. 제 12 항에 있어서, 상기 프로그래밍테스트부는 상기 내부제어신호 및 상기 외부제어신호가 상이한 경우 상기 선택신호를 인에이블시키고, 상기 테스트코드를 카운팅하는 내부제어신호 조절회로.
  14. 제 13 항에 있어서, 상기 프로그래밍테스트부는
    상기 내부제어신호 및 상기 외부제어신호가 동일한 지 여부를 감지하여 감지신호 및 카운팅 인에이블신호를 생성하는 감지부; 및
    상기 감지신호 및 상기 카운팅 인에이블신호에 응답하여 상기 테스트코드를 카운팅하고, 상기 프로그래밍 인에이블신호를 생성하는 카운터부를 포함하는 내부제어신호 조절회로.
  15. 제 14 항에 있어서, 상기 감지부는 상기 내부제어신호 및 상기 외부제어신호가 상이한 경우 상기 카운팅 인에이블신호를 인에이블시키는 내부제어신호 조절회로.
  16. 제 14 항에 있어서, 상기 카운터부는 상기 카운팅 인에이블신호가 인에이블되는 경우 상기 선택신호를 인에이블시키고, 상기 감지신호에 응답하여 상기 테스트코드를 카운팅하는 내부제어신호 조절회로.
  17. 제 12 항에 있어서, 상기 선택신호에 응답하여 상기 테스트코드 또는 상기 프로그래밍코드를 입력받아 상기 내부제어신호를 조절하는 코드처리부를 더 포함하는 내부제어신호 조절회로.
  18. 제 17 항에 있어서, 상기 코드처리부는
    상기 선택신호에 응답하여 상기 테스트코드 또는 상기 프로그래밍코드를 선택코드로 전달하는 멀티플렉서; 및
    상기 선택코드에 응답하여 상기 내부제어신호를 조절하는 신호조절부를 포함하는 내부제어신호 조절회로.
  19. 제 18 항에 있어서, 상기 멀티플렉서는 상기 선택신호가 인에이블되는 경우 상기 테스트코드를 상기 선택코드로 전달하는 내부제어신호 조절회로.
  20. 제 17 항에 있어서, 상기 코드처리부는
    상기 선택신호에 응답하여 상기 테스트코드 또는 상기 프로그래밍코드를 선택코드로 전달하는 멀티플렉서;
    테스트모드 인에이블신호에 응답하여 외부입력코드 또는 상기 선택코드를 입력선택코드로 전달하는 외부코드입력부; 및
    상기 입력선택코드에 응답하여 상기 내부제어신호를 조절하는 신호조절부를 포함하는 내부제어신호 조절회로.
  21. 내부제어신호 및 외부제어신호의 주파수가 상이한 경우 인에이블되는 선택신호 및 카운팅되는 테스트코드를 생성하고, 상기 내부제어신호 및 외부제어신호의 주파수가 동일한 경우 인에이블되는 프로그래밍 인에이블신호를 생성하는 프로그래밍테스트부; 및
    상기 선택신호에 응답하여 상기 테스트코드 또는 프로그래밍코드를 입력받아 상기 내부제어신호의 주파수를 조절하여 반도체메모리장치의 리프레쉬 주기를 조절하는 코드처리부를 포함하는 내부제어신호 조절회로.
  22. 제 21 항에 있어서, 상기 프로그래밍테스트부는
    상기 내부제어신호 및 상기 외부제어신호가 동일한 지 여부를 감지하여 감지신호 및 카운팅 인에이블신호를 생성하는 감지부; 및
    상기 감지신호 및 상기 카운팅 인에이블신호에 응답하여 상기 테스트코드를 카운팅하고, 상기 프로그래밍 인에이블신호를 생성하는 카운터부를 포함하는 내부제어신호 조절회로.
  23. 제 22 항에 있어서, 상기 감지부는
    상기 내부제어신호 및 상기 외부제어신호에 동기하여 전원전압을 래치하여 업-신호와 다운-신호로 출력하는 래치부; 및
    상기 업-신호와 다운-신호를 합성하여 상기 감지신호 및 상기 카운팅 인에이블신호를 생성하는 신호합성부를 포함하는 내부제어신호 조절회로.
  24. 제 23 항에 있어서, 상기 신호합성부는 상기 업-신호와 상기 다운-신호의 레벨이 상이한 경우 인에이블되는 상기 카운팅 인에이블신호를 생성하는 내부제어신호 조절회로.
  25. 제 23 항에 있어서, 상기 신호합성부는 상기 업-신호가 상기 전원전압과 동일한 레벨인 경우 제1 레벨을 갖고, 상기 다운-신호가 상기 전원전압과 동일한 레벨인 경우 제2 레벨을 갖는 상기 감지신호를 생성하는 내부제어신호 조절회로.
  26. 제 25 항에 있어서, 상기 카운터부는 상기 감지신호가 상기 제1 레벨인 경우 상기 테스트코드를 업-카운팅하고, 상기 감지신호가 상기 제2 레벨인 경우 상기 테스트코드를 다운-카운팅하는 내부제어신호 조절회로.
  27. 제 21 항에 있어서, 상기 코드처리부는
    상기 선택신호에 응답하여 상기 테스트코드 또는 상기 프로그래밍코드를 선택코드로 전달하는 멀티플렉서; 및
    상기 선택코드에 응답하여 상기 내부제어신호를 조절하는 신호조절부를 포함하는 내부제어신호 조절회로.
  28. 제 27 항에 있어서, 상기 신호조절부는
    상기 선택코드에 응답하여 노드의 구동을 조절하는 구동조절부; 및
    상기 노드의 레벨 상승 속도에 따라 상기 내부제어신호의 주파수를 조절하는 신호처리부를 포함하는 내부제어신호 조절회로.
  29. 제 21 항에 있어서, 상기 프로그래밍 인에이블신호에 응답하여 퓨즈를 프로그래밍하여 프로그래밍코드를 생성하는 퓨즈프로그래밍부를 더 포함하는 내부제어신호 조절회로.
  30. 제 29 항에 있어서, 상기 퓨즈는 전기적 방식으로 연결상태가 조절되는 내부제어신호 조절회로.
KR1020110078944A 2011-08-09 2011-08-09 내부제어신호 조절회로 KR20130016810A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110078944A KR20130016810A (ko) 2011-08-09 2011-08-09 내부제어신호 조절회로
US13/341,682 US9201415B2 (en) 2011-08-09 2011-12-30 Internal control signal regulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110078944A KR20130016810A (ko) 2011-08-09 2011-08-09 내부제어신호 조절회로

Publications (1)

Publication Number Publication Date
KR20130016810A true KR20130016810A (ko) 2013-02-19

Family

ID=47678068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110078944A KR20130016810A (ko) 2011-08-09 2011-08-09 내부제어신호 조절회로

Country Status (2)

Country Link
US (1) US9201415B2 (ko)
KR (1) KR20130016810A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535389B2 (en) 2018-04-26 2020-01-14 SK Hynix Inc. Controller and method of operating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10228416B2 (en) * 2016-10-27 2019-03-12 Realtek Semiconductor Corp. Testing integrated circuit, testing method and electronic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553525B1 (en) * 1999-11-08 2003-04-22 International Business Machines Corporation Method and apparatus for selectively enabling and disabling functions on a per array basis
US6278643B1 (en) * 2000-08-22 2001-08-21 Micron Technology, Inc. Column redundancy for prefetch
JP2005049970A (ja) 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路
JP2009048669A (ja) * 2007-08-13 2009-03-05 Toshiba Corp 半導体記憶装置
US8031009B2 (en) 2008-12-02 2011-10-04 Electronics And Telecommunications Research Institute Frequency calibration loop circuit
KR101046994B1 (ko) 2008-12-23 2011-07-06 주식회사 하이닉스반도체 리프레쉬 주기조절회로
US7971115B2 (en) * 2009-01-31 2011-06-28 Xilinx, Inc. Method and apparatus for detecting and correcting errors in a parallel to serial circuit
KR101043730B1 (ko) 2009-05-20 2011-06-24 포항공과대학교 산학협력단 반도체 장치의 온도정보 출력회로 및 온도정보 출력방법
KR20110012401A (ko) * 2009-07-30 2011-02-09 주식회사 하이닉스반도체 퓨즈 정보 검출 회로
KR101086877B1 (ko) * 2010-02-25 2011-11-25 주식회사 하이닉스반도체 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535389B2 (en) 2018-04-26 2020-01-14 SK Hynix Inc. Controller and method of operating the same

Also Published As

Publication number Publication date
US20130041612A1 (en) 2013-02-14
US9201415B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
KR100587072B1 (ko) 내부 전압 발생기의 동작을 제어하는 장치
US8947119B2 (en) Impedance calibration circuits with adjustable reference voltages
US20210126637A1 (en) Skew compensation circuit and semiconductor apparatus including the same
JP6068064B2 (ja) 半導体システムおよびコマンドアドレスのセットアップ／ホールドタイム調整方法
KR101163219B1 (ko) 기준전압 레벨 설정 방법을 사용하는 집적회로
KR101020282B1 (ko) 온도센서
US8598889B2 (en) Impedance calibration circuit
JP2009004075A (ja) 温度センサー及びこれを用いる半導体メモリ装置
KR101206498B1 (ko) 임피던스 캘리브레이션 회로 및 그 동작 방법
US20130070537A1 (en) Semiconductor device operates on external and internal power supply voltages and data processing system including the same
KR20170030254A (ko) 전원전압 센싱 장치
KR20130016810A (ko) 내부제어신호 조절회로
US20030085748A1 (en) Clock generator to control a pules width according to input voltage level in semiconductor memory device
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
JP2003203492A (ja) 低電圧検出器
KR100945813B1 (ko) 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법
KR100897297B1 (ko) 반도체 집적회로의 리셋 신호 생성 장치 및 방법
KR20090027106A (ko) 내부 전압 생성 회로
KR100996192B1 (ko) 파워 업 신호 생성회로
KR100479822B1 (ko) 내부 전압 안정화 회로
KR20130076583A (ko) 출력드라이버
KR100784889B1 (ko) 프로빙 패드 제어 장치 및 방법
KR100909634B1 (ko) 기준전압 트리밍회로
KR20090069668A (ko) 온도에 따라 슬루율을 조절하는 반도체장치
KR100826642B1 (ko) 파워업 초기화신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application