KR20130010339A - 유기전계 발광표시장치 및 그 제조 방법 - Google Patents

유기전계 발광표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20130010339A
KR20130010339A KR1020110071082A KR20110071082A KR20130010339A KR 20130010339 A KR20130010339 A KR 20130010339A KR 1020110071082 A KR1020110071082 A KR 1020110071082A KR 20110071082 A KR20110071082 A KR 20110071082A KR 20130010339 A KR20130010339 A KR 20130010339A
Authority
KR
South Korea
Prior art keywords
insulating layer
gate
layer
thin film
film transistor
Prior art date
Application number
KR1020110071082A
Other languages
English (en)
Other versions
KR101782165B1 (ko
Inventor
최혜영
전승준
김회용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110071082A priority Critical patent/KR101782165B1/ko
Publication of KR20130010339A publication Critical patent/KR20130010339A/ko
Application granted granted Critical
Publication of KR101782165B1 publication Critical patent/KR101782165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 공정을 단순화할 수 있을 뿐만 아니라 얼룰 현상을 방지할 수 있는 유기전계 발광표시장치가 개시된다.
유기전계 발광표시장치는 화소 표시부, 게이트 구동부 및 실부를 포함하는 하부기판과, 하부 기판의 화소 표시부에 형성된 구동 박막 트랜지스터와, 게이트 구동부에 형성된 스위치 박막 트랜지스터와, 구동 박막 트랜지스터 및 스위치 박막 트랜지스터 상에 형성된 평탄층과, 실부에 구동 박막 트랜지스터 및 스위치 박막 트랜지스터의 소스/드레인 전극 형성시에 동시에 형성되는 반사 패턴과, 평탄층 및 반사패턴 상에 형성된 기저전원 보조전극 및 기저전원 보조전극 상에 형성된 뱅크 절연층을 포함한다.

Description

유기전계 발광표시장치 및 그 제조 방법{ORGANIC ELECTRO-LUMINESCENCE DISPLAY AND MANUFACTURING METHOD THEREOF}
본 발명은 유기전계 발광표시장치에 관한 것으로, 공정을 단순화할 수 있을 뿐만 아니라 얼룰 현상을 방지할 수 있는 유기전계 발광표시장치 및 그 제조 방법에 관한 것이다.
최근 표시장치는 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기전계 발광표시장치(OLED)가 각광받고 있다.
상기 유기전계 발광표시장치는 전극 사이의 발광층을 이용한 자발광 소자로써, 액정표시장치와 같이 광을 제공하는 백라이트 유닛이 필요로 하지 않아 박형화가 가능한 장점을 가진다.
유기전계 발광표시장치는 3색(R,G,B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시한다.
상기 각각의 서브 화소는 유기전계 발광 셀과, 상기 유기전계 발광 셀을 독립적으로 구동하는 셀 구동부를 구비한다.
상기 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 영상 데이터 신호를 공급하는 데이터 라인과, 공통전원 신호를 공급하는 공통전원 라인 사이에 적어도 2개 이상의 박막 트랜지스터와, 스토리지 캐패시터로 구성되어 유지전계 발광 셀의 화소 전극을 구동한다.
유기전계 발광 셀은 셀 구동부와 접속된 화소 전극과, 화소 전극 위에 유기층과, 유기층 위에 음극으로 구성된다. 여기서, 유기전계 발광표시패널은 박막 트랜지스터와 유기전계 발광 셀이 형성된 하부 기판과 상부 기판이 합착되어 형성된다.
이와 같은 구조의 유기전계 발광표시장치는 하부기판의 제조에 있어서, 액티브층, 버퍼층, 게이트 절연층, 게이트 전극, 소스/드레인 전극, 층간 절연층, 보호층, 평탄층, 뱅크 절연층, 유기 발광층, 음극층, 등의 패턴을 제조함에 있어서, 마스크를 이용한 다수의 포토리소그라피 공정으로 제조 시간 및 비용이 증가하는 문제가 있었다.
일반적인 유기전계 발광표시장치는 상기 문제를 개선하기 위해 보호층을 삭제하는 경우, 상부기판과의 합착을 위해 하부기판의 가장자리 실(seal) 영역에 소스/드레인 전극 형성시에 동시에 형성되는 반사 패턴이 뱅크 절연층 형성공정 등에서 외부로 노출되어 표면 에너지의 차이가 발생한다. 즉, 반사 패턴이 형성된 영역은 뱅크 절연층 형성공정에서 두께 차이를 유발하여 얼룩 현상이 발생하는 문제가 있었다.
본 발명은 공정을 단순화할 수 있을 뿐만 아니라 얼룰 현상을 방지할 수 있는 유기전계 발광표시장치 및 그 제조 방법을 제공함에 그 목적이 있다.
본 발명의 제1 실시예에 따른 유기전계 발광표시장치는,
화소 표시부, 게이트 구동부 및 실부를 포함하는 하부기판; 상기 하부 기판의 화소 표시부에 형성된 구동 박막 트랜지스터; 상기 게이트 구동부에 형성된 스위치 박막 트랜지스터; 상기 구동 박막 트랜지스터 및 상기 스위치 박막 트랜지스터 상에 형성된 평탄층; 상기 실부에 상기 구동 박막 트랜지스터 및 상기 스위치 박막 트랜지스터의 소스/드레인 전극 형성시에 동시에 형성되는 반사 패턴; 상기 평탄층 및 상기 반사패턴 상에 형성된 기저전원 보조전극; 및 상기 기저전원 보조전극 상에 형성된 뱅크 절연층을 포함한다.
본 발명의 제2 실시예에 따른 유기전계 발광표시장치는,
화소 표시부, 게이트 구동부 및 실부를 포함하는 하부기판; 상기 하부 기판의 화소 표시부에 형성된 구동 박막 트랜지스터; 상기 게이트 구동부에 형성된 스위치 박막 트랜지스터; 상기 구동 박막 트랜지스터 및 상기 스위치 박막 트랜지스터 상에 형성된 평탄층; 상기 실부에 상기 구동 박막 트랜지스터 및 상기 스위치 박막 트랜지스터의 게이트 전극 형성시에 동시에 형성되는 반사 패턴; 상기 화소 표시부 및 상기 게이트 구동부의 상기 게이트 전극은 게이트 절연층 상에 형성되고, 상기 게이트 절연층과 상기 반사 패턴 상에 형성된 층간 절연층; 및 상기 화소 표시부 및 상기 게이트 구동부의 상기 층간 절연층 상에 형성된 뱅크 절연층을 포함한다.
본 발명의 제3 실시예에 따른 유기전계 발광표시장치의 제조 방법은,
화소 표시부, 게이트 구동부 및 실부로 구분되는 하부기판 상에 버퍼층 및 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 제1 및 제2 게이트 전극을 형성하는 단계; 상기 제1 및 제2 게이트 전극을 포함한 상기 게이트 절연층 상에 층간 절연층을 형성하는 단계; 상기 층간 절연층 상에 제1 및 2 소스 전극과 제1 및 제2 드레인 전극 및 반사 패턴을 형성하는 단계; 상기 제1 및 2 소스 전극과 제1 및 제2 드레인 전극 상에 평탄층을 형성하는 단계; 상기 평탄층 상에 제1 드레인 전극과 접속되는 화소전극과, 상기 반사 패턴을 덮는 기저전원 보조전극을 형성하는 단계; 및 상기 평탄층 및 상기 기저전원 보조전극 상에 뱅크 절연층을 형성하는 단계를 포함한다.
본 발명의 제4 실시예에 따른 유기전계 발광표시장치의 제조 방법은,
화소 표시부, 게이트 구동부 및 실부로 구분되는 하부기판 상에 버퍼층 및 게이트 절연층을 형성하는 단계; 상기 실부의 상기 게이트 절연층 상에 반사 패턴, 상기 화소 표시부 및 상기 게이트 구동부의 상기 게이트 절연층 상에 제1 및 제2 게이트 전극을 형성하는 단계; 상기 반사 패턴과 상기 제1 및 제2 게이트 전극을 포함한 상기 게이트 절연층 상에 층간 절연층을 형성하는 단계; 상기 화소 표시부 및 상기 게이트 구동부의 상기 층간 절연층 상에 제1 및 2 소스 전극과 제1 및 제2 드레인 전극을 형성하는 단계; 상기 제1 및 2 소스 전극과 제1 및 제2 드레인 전극 상에 평탄층을 형성하는 단계; 상기 평탄층 상에 제1 드레인 전극과 접속되는 화소전극을 형성하는 단계; 및 상기 평탄층 상에 뱅크 절연층을 형성하는 단계를 포함한다.
본 발명은 일반적인 유기전계 발광표시장치의 보호층을 삭제하여 제조시간 및 제조비용을 줄일 수 있을 뿐만 아니라, 상기 뱅크 절연층 형성 공정에서 반사 패턴의 노출을 방지하는 기저전원 보조전극이 형성되어 얼룩 현상을 방지할 수 있다.
본 발명은 일반적인 유기전계 발광표시장치의 보호층을 삭제하여 제조시간 및 제조비용을 줄일 수 있을 뿐만 아니라, 상기 뱅크 절연층 형성 공정에서 반사 패턴이 게이트 전극 형성시에 동시에 형성되어 층간 절연층에 의해 외부로 노출되지 않음으로써, 얼룩 현상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기전계 발광표시장치를 도시한 회로 블럭도이다.
도 2는 도 1의 단위 발광 영역을 도시한 회로도이다.
도 3은 도 1의 A 영역을 도시한 유기전계 발광표시장치의 단면도이다.
도 4a 내지 도 4j는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 제조 방법을 도시한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치를 도시한 단면도이다.
첨부한 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하도록 한다.
본 발명의 일 실시예는 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 하기 위함이다. 따라서, 이하에서 설명하는 실시예에 한정되지 않고, 본 발명의 기술 사상을 기초로 다른 실시예들은 얼마든지 추가될 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기전계 발광표시장치를 도시한 회로 블럭도이고, 도 2는 도 1의 단위 발광 영역을 도시한 회로도이다.
도 1에 도시된 바와 같이, 유기전계 발광표시장치는 화상을 표사하는 화상 표시부(100)와, 상기 화상 표시부(100)의 일측에 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 구동부(230)가 구비된 발광표시패널(200)을 포함한다.
여기서, 유기전계 발광표시장치는 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 구동부(미소시)를 더 포함한다.
상기 발광표시패널(200)은 서로 대면되어 실(seal, 170)에 의해 합착된 상부 기판 및 하부 기판을 구비하고, 상기 발광표시패널(200)의 화소 표시부(100)에는 상기 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)이 교차하여 정의되는 다수의 화소영역 각각에 발광영역(EL)이 형성된다. 상기 발광영역(EL)은 전원부(미도시)로부터 구동전압(VDD)과 기저전압(GND)을 공급받는다.
상기 구동전압(VDD)는 구동전압 공급라인(220)을 통해 각각의 발광영역(EL)으로 구동전압(VDD)를 공급한다.
상기 기저전압(GND)은 기저전압 공급라인(210)을 통해 각각의 발광역역(EL)으로 기저전압(GND)를 공급한다.
상기 발광영역(EL)은 도 2를 참조하면, 게이트 라인(GL), 데이터 라인(DL) 및 전원라인(PL)과 접속된 셀 구동부(240)와, 상기 셀 구동부(240)와 전원라인(PL)과 접속된 OEL 셀을 포함한다.
셀 구동부(240)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)과, 상기 스위치 박막 트랜지스터(T1) 및 전원라인(PL)과 OEL 셀의 양극 사이에 접속된 구동 박막 트랜지스터(T2)와, 전원라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 캐패시터(C)를 구비한다.
상기 스위치 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고, 소스 전극은 데이터 라인(DL)과 접속되며, 드레인 전극은 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다.
상기 구동 박막 트랜지스터(T2)의 소스 전극은 전원 라인(PL)과 접속되고, 드레인 전극은 OEL 셀의 양극 역할을 하는 화소 전극과 접속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이에 접속된다.
상기 스위치 박막 트랜지스터(T1)는 상기 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 상기 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극으로 공급한다. 구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 OEL 셀로 공급되는 전류를 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 상기 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터D(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 OEL 셀이 발광을 유지하게 한다.
이상에서와 같은 구조의 유기전계 발광표시장치는 상부기판이 불투명 물질 또는 투명 물질로 이루어져 앤캡(encap) 형태로 구비된다.
상기 상부기판이 불투명 물질로 이루어지는 경우, 유기전계 발광표시장치는 하부기판의 하부방향으로 영상이 디스플레이되는 후면 발광형 유기전계 발광표시장치의 구조를 가진다.
또한, 상기 상부기판이 투명 물질로 이루어지는 경우, 유기전계 발광표시장치는 상부기판의 상부방향으로 영상이 디스플레이되는 상면 발광형 유기전계 발광표시장치의 구조를 가진다.
도 3은 도 1의 A 영역을 도시한 유기전계 발광표시장치의 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기전계 발광표시장치는 화소 표시부와, 게이트 라인을 구동하기 위한 게이트 구동부 및 상부기판(150)과 하부기판을 합착하기 위한 실(seal, 170) 형성된 실부를 포함한다.
상기 화소 표시부영역의 구동 박막 트랜지스터는 투명한 절연 기판(101) 상에 버퍼층(116) 및 게이트 절연층(112)이 형성되고, 게이트 절연층(112) 상에 게이트 라인으로부터 분기된 제1 게이트 전극(106)과, 상기 게이트 절연층(112) 상에 층간 절연층(126)이 형성되고, 상기 제1 게이트 전극(106) 주변의 상기 층간 절연층(126) 상에 형성된 제1 소스 전극(108) 및 제1 드레인 전극(110)과, 상기 게이트 절연층(112) 및 상기 층간 절연층(126)에 형성되는 컨택홀을 통해 상기 제1 소스 전극(108) 및 제1 드레인 전극(110) 사이의 채널을 형성하는 제1 액티브층(114)을 포함한다.
상기 제1 액티브층(114)은 버퍼층(116)을 사이에 두고 상기 절연 기판(101) 상에 형성된다.
상기 제1 게이트 전극(106)은 상기 제1 액티브층(114)의 제1 채널 영역(114C)과 게이트 절연층(112)을 사이에 두고 중첩된다.
상기 제1 소스 전극(108) 및 제1 드레인 전극(110) 각각은 컨택홀에 의해 상기 제1 액티브층(114)의 불순물이 주입된 제1 소스 영역(114S) 및 제1 드레인 영역(114D)과 각각 접촉된다.
상기 층간 절연층(126) 상에는 평탄층(118)이 형성된다.
상기 평탄층(118) 상에는 투명한 도전 물질의 화소전극(122)이 형성된다.
상기 화소전극(122)은 상기 평탄층(118)을 관통하는 컨택홀을 통해 제1 드레인 전극(110)과 전기적으로 접속된다.
상기 후면 발광형 유기전계 발광표시장치는 상기 화소전극(122) 및 평탄층(118) 상에는 화소영역의 상기 화소전극(122)을 노출시키는 뱅크 절연층(130)과, 노출된 화소전극(122) 상에 발광층을 포함하는 유기 발광층(134)과, 상기 유기 발광층(134) 및 상기 뱅크 절연층(130) 상에 형성되는 음극층(136)을 포함한다.
상기 유기 발광층(134)은 상기 화소전극(122)으로부터 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층으로 구성될 수 있다.
상기 유기 발광층(134)에 포함된 발광층은 상기 화소전극(122)에 공급된 전류랑에 따라 발광하여 화소전극(122)을 경유하여 절연 기판(101) 쪽으로 빛을 방출하게 된다.
상기 게이트 구동부는 게이트 라인에 순차적으로 스캔 펄스를 공급한다. 상기 게이트 구동부의 스위치 박막 트랜지스터는 절연 기판(101) 상에 형성되고, 상기 구동 박막 트랜지스터와 유사한 구조를 가진다.
상기 게이트 구동부의 스위치 박막 트랜지스터는 투명한 절연 기판(101) 상에 버퍼층(116) 및 게이트 절연층(112)이 형성되고, 게이트 절연층(112) 상에 게이트 라인으로부터 분기된 제2 게이트 전극(206)과, 상기 게이트 절연층(112) 상에 층간 절연층(126)이 형성되고, 상기 제2 게이트 전극(206) 주변의 상기 층간 절연층(126) 상에 형성된 제2 소스 전극(208) 및 제2 드레인 전극(210)과, 상기 게이트 절연층(112) 및 상기 층간 절연층(126)에 형성되는 컨택홀을 통해 상기 제2 소스 전극(208) 및 제2 드레인 전극(210) 사이의 채널을 형성하는 제2 액티브층(214)을 포함한다.
상기 제2 액티브층(214)은 버퍼층(116)을 사이에 두고 상기 절연 기판(101) 상에 형성된다.
상기 제2 게이트 전극(206)은 상기 제2 액티브층(214)의 제2 채널 영역(214C)과 게이트 절연층(112)을 사이에 두고 중첩된다.
상기 제2 소스 전극(208) 및 제2 드레인 전극(210) 각각은 컨택홀에 의해 상기 제2 액티브층(214)의 불순물이 주입된 제2 소스 영역(214S) 및 제2 드레인 영역(214D)과 각각 접촉된다.
상기 게이트 절연층(112) 상에는 평탄층(118)이 형성된다.
상기 평탄층(118) 상에는 투명한 도전 물질의 기저전원 보조전극(123)이 형성된다.
상기 유기전계 발광표시장치는 상기 기저전원 보조전극(123) 및 평탄층(118) 상에는 상기 기저전원 보조전극(123)의 일부를 노출시키는 뱅크 절연층(130)과, 상기 뱅크 절연층(130)과 노출된 상기 기저전원 보조전극(123) 상에 형성되는 음극층(136)을 포함한다.
상기 유기전계 발광표시장치는 실부에 실(170)과 중첩된 반사 패턴(109)을 더 포함한다.
상기 반사 패턴(109)은 상기 실(170)과 중첩되고, 게이트 구동부로 연장 형성된다.
상기 반사 패턴(109)은 제1 및 제2 소스 전극(108, 208)과, 제1 및 제2 드레인 전극(110, 210) 형성시에 동시에 형성될 수 있다.
상기 반사 패턴(109) 상에는 상기 기저전원 보조전극(123)이 형성된다. 즉, 상기 반사 패턴(109)은 상기 기저전원 보조전극(123)과 전기적으로 접속된다.
상기 반사 패턴(109)은 실(170)의 결정화 공정에서 사용되는 결정화용 빛을 반사하여 실(170)의 결정화시간을 단축시키는 기능을 가지며, 기저전압이 공급되는 기저전압 공급라인의 기능을 가진다.
상기 상부기판(150)은 불투명한 물질로 이루어지며, 빛을 반사하는 기능을 가져 유기 발광층(134)으로부터 출사되는 빛을 절연 기판(101) 하부방향으로 가이드 한다. 즉, 본 발명의 일 실시예에 따른 유기전계 발광표시장치는 후면 발광형 유기전계 발광표시장치의 구조를 가진다.
본 발명의 일 실시예에서는 후면 발광형 유기전계 발광표시장치를 일예로 한정하여 설명하고 있지만, 이에 한정하지 않고, 상기 상부기판(150)이 투명한 물질로 이루어져 상부기판(150)의 상부방향으로 빛이 출사되는 상면 발광형 유기전계 발광표시장치의 구조도 적용될 수 있다.
본 발명의 유기전계 발광표시장치는 일반적인 유기전계 발광표시장치의 보호층을 삭제함과 동시에 상기 반사 패턴(109) 상에 상기 기저전원 보조전극(123)이 형성되어 상기 뱅크 절연층(130) 형성시에 상기 반사 패턴(109)이 외부로 노출되지 않는 구조를 제공한다.
즉, 본 발명은 일반적인 유기전계 발광표시장치의 보호층을 삭제하여 제조시간 및 제조비용을 줄일 수 있을 뿐만 아니라, 상기 뱅크 절연층(130) 형성 공정에서 상기 반사 패턴(109)의 노출을 방지하는 상기 기저전원 보조전극(123)이 형성되어 얼룩 현상을 방지할 수 있다.
도 4a 내지 도 4j는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 제조 방법을 도시한 단면도이다.
도 4a를 참조하면, 절연 기판(101) 상에 버퍼층(116)이 형성되고, 상기 버퍼층(116) 상에 액티브층(113)이 형성된다.
상기 액티브층(113)은 버퍼층(116) 상에 아몰퍼스-실리콘을 증착한 후, 상기 아몰퍼스-실리콘을 레이저로 결정화하여 폴리-실리콘이 되게 한 다음, 상기 폴리-실리콘을 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 화소 표시부 및 게이트 구동부에 각각 형성된다.
도 4b를 참조하면, 제1 및 제2 액티브층(114, 214)을 포함한 버퍼층(116) 상에 게이트 절연층(112)이 형성되고, 제1 및 제2 액티브층(114, 214)과 대응되는 영역에 제1 및 제2 게이트 전극(106, 206)이 형성된다.
상기 제1 및 제2 게이트 전극(106, 206)은 불투명한 금속층을 증착한 후, 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 화소 표시부 및 게이트 구동부에 각각 형성된다.
그리고, 제1 및 제2 게이트 전극(106, 206)을 마스크로 이용하여 제1 및 제2 액티브층(114, 214)에 n+ 불순물을 주입하여 제1 게이트 전극(106)과 비중첩된 제1 액티브층(114)의 제1 소스 영역(114S) 및 제1 드레인 영역(114D)이 형성되며, 제2 게이트 전극(206)과 비중첩된 제2 액티브층(214)의 제2 소스 영역(214S) 및 제2 드레인 영역(214D)이 형성된다. 이러한 제1 액티브층(114)의 제1 소스 및 제1 드레인 영역(114S, 114D)은 제1 게이트 전극(106)과 중첩되는 채널 영역(114C)을 사이에 두고 마주하게 되고, 제2 액티브층(214)의 제2 소스 및 제2 드레인 영역(214S, 214D)은 제2 게이트 전극(206)과 중첩되는 채널 영역(214C)을 사이에 두고 마주하게 된다.
도 4c를 참조하면, 게이트 절연층(112) 상에 층간 절연층(126)이 형성되고, 상기 층간 절연층(126) 및 게이트 절연층(112)을 관통하는 제1 및 제2 컨택홀(C1, C2)이 형성된다.
제1 컨택홀(C1)에 의해 상기 제1 소스 및 제1 드레인 영역(114S, 114D)이 외부로 노출되고, 제2 컨택홀(C2)에 의해 상기 제2 소스 및 제2 드레인 영역(214S, 214D)이 외부로 노출된다.
상기 제1 및 제2 컨택홀(C1, C2)은 게이트 절연층(112) 상에 무기 절연 물질이 증착되고, 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 화소 표시부 및 게이트 구동부에 제1 및 제2 컨택홀(C1, C2)을 포함하는 층간 절연층(126)이 형성될 수 있다.
도 4d를 참조하면, 상기 층간 절연층(126) 상에 제1 및 제2 소스 전극(108, 208)과, 제1 및 제2 드레인 전극(110, 210)과, 반사 패턴(109)이 형성된다.
상기 제1 및 제2 소스 전극(108, 208)과, 제1 및 제2 드레인 전극(110, 210)과, 반사 패턴(109)은 층간 절연층(126) 상에 불투명한 금속층을 형성하고, 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 화소 표시부에 제1 소스 전극(108) 및 제1 드레인 전극(110)을 형성하고, 게이트 구동부에 제2 소스 전극(208) 및 제2 드레인 전극(210)을 형성하고, 실부에 반사 패턴(109)이 형성된다. 여기서, 상기 반사 패턴(109)은 실부로부터 게이트 구동부 영역으로 연장 현성될 수 있다.
도 4e를 참조하면, 상기 제1 및 제2 소스 전극(108, 208)과, 제1 및 제2 드레인 전극(110, 210)을 포함한 상기 층간 절연층(126) 상에 평탄층(118)이 형성된다. 여기서, 실부의 반사 패턴(109) 상에는 평탄층(118)이 형성되지 않는다.
상기 평탄층(118)은 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 상기 제1 드레인 전극(110)이 외부로 노출되는 컨택홀이 형성될 수 있다.
도 4f를 참조하면, 상기 평탄층(118) 및 반사 패턴(109) 상에 투명한 금속층을 증착하고, 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 화소 표시부에 제1 드레인 전극(110)과 전기적으로 접속되는 화소전극(122)이 형성되고, 게이트 구동부 및 실부에 상기 반사 패턴(109)과 접속된 기저전원 보조전극(123)이 형성된다.
도 4g를 참조하면, 상기 화소전극(122) 및 기저전원 보조전극(123)을 포함한 상기 평탄층(118) 상에 뱅크 절연층(130)이 형성된다.
상기 뱅크 절연층(130)은 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 상기 화소전극(122)이 외부로 노출되고, 게이트 구동부의 상기 기저전원 보조전극(123)의 일부가 외부로 노출된다.
본 발명의 반사 패턴(109)은 상기 뱅크 절연층(130)의 형성 공정에 있어서, 상기 기저전원 보조전극(123)에 의해 외부로부터 노출되지 않아 일반적인 유기전계 발광표시장치의 보호층 삭제에 의한 얼룩 현상을 방지할 수 있다.
도 4h 및 도 4i를 참조하면, 상기 화소전극(122) 상에 유기 발광층(134)이 형성되고, 상기 유기 발광층(134), 노출된 상기 기저전원 보조전극(123)을 포함한 뱅크 절연층(130) 상에 음극층(136)이 포토리소그라피 공정 및 식각 공정을 통해 형성된다.
도 4j를 참조하면, 상부기판(150)은 실(170)에 의해 하부기판과 합착된다.
여기서, 실(170)의 결정화를 위해 경정화용 빛이 실(170)에 조사되고, 이때, 상기 반사 패턴(109)은 상기 결정화용 빛을 반사하여 실(170)의 결정화 시간을 단축시킨다.
본 발명의 유기전계 발광표시장치는 일반적인 유기전계 발광표시장치의 보호층을 삭제함과 동시에 상기 반사 패턴(109) 상에 상기 기저전원 보조전극(123)이 형성되어 상기 뱅크 절연층(130) 형성시에 상기 반사 패턴(109)이 외부로 노출되지 않는 구조를 제공한다.
즉, 본 발명은 일반적인 유기전계 발광표시장치의 보호층을 삭제하여 제조시간 및 제조비용을 줄일 수 있을 뿐만 아니라, 상기 뱅크 절연층(130) 형성 공정에서 상기 반사 패턴(109)의 노출을 방지하는 상기 기저전원 보조전극(123)이 형성되어 얼룩 현상을 방지할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치를 도시한 단면도이다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 기저전원 보조전극(도3의 123)이 삭제되고, 반사 패턴(209)의 구성을 제외한 모든 구성이 본 발명의 일 실시예에 따른 유기전계 발광표시장치와 동일함으로 동일한 부호를 병기하고 상세한 설명은 생략하기로 한다.
본 발명의 다른 실시예에 따른 반사 패턴(209)은 제1 및 제2 게이트 전극(106, 206) 형성시에 동시에 형성될 수 있다.
즉, 상기 반사 패턴(209)상에는 층간 절연층(126)이 형성된다.
본 발명의 유기전계 발광표시장치는 일반적인 유기전계 발광표시장치의 보호층을 삭제함과 동시에 상기 반사 패턴(209)이 상기 제1 및 제2 게이트 전극(106, 206) 형성시에 동시에 형성되어 뱅크 절연층(130) 형성시에 상기 반사 패턴(209)이 상기 층간 절연층(126)에 의해 외부로 노출되지 않는 구조를 제공한다.
즉, 본 발명은 일반적인 유기전계 발광표시장치의 보호층을 삭제하여 제조시간 및 제조비용을 줄일 수 있을 뿐만 아니라, 상기 뱅크 절연층(130) 형성 공정에서 상기 반사 패턴(209)이 상기 제1 및 제2 게이트 전극(106, 206) 형성시에 동시에 형성되어 상기 층간 절연층(126)에 의해 외부로 노출되지 않음으로써, 얼룩 현상을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
126: 층간 절연층 118: 평탄층
109, 209: 반사 패턴 123: 기저전원 보조전극

Claims (16)

  1. 화소 표시부, 게이트 구동부 및 실부를 포함하는 하부기판;
    상기 하부 기판의 화소 표시부에 형성된 구동 박막 트랜지스터;
    상기 게이트 구동부에 형성된 스위치 박막 트랜지스터;
    상기 구동 박막 트랜지스터 및 상기 스위치 박막 트랜지스터 상에 형성된 평탄층;
    상기 실부에 상기 구동 박막 트랜지스터 및 상기 스위치 박막 트랜지스터의 소스/드레인 전극 형성시에 동시에 형성되는 반사 패턴;
    상기 평탄층 및 상기 반사패턴 상에 형성된 기저전원 보조전극; 및
    상기 기저전원 보조전극 상에 형성된 뱅크 절연층을 포함하는 유기전계 발광표시장치.
  2. 제1 항에 있어서,
    상기 반사 패턴은 상기 실부로부터 상기 게이트 구동부 영역으로 연장 형성된 유기전계 발광표시장치.
  3. 제1 항에 있어서,
    상기 화소 표시부에 상기 기저전원 보조전극 형성시에 동시에 형성되는 화소전극을 더 포함하는 유기전계 발광표시장치.
  4. 제1 항에 있어서,
    상기 반사 패턴은 상기 기저전원 보조전극과 접촉되고, 상기 기저전원 보조전극은 상기 뱅크 절연층과 접촉된 유기전계 발광표시장치.
  5. 제1 항에 있어서,
    상기 실부에는 상부기판과 상기 하부기판을 합착하기 위한 실(seal)이 형성되고, 상기 실과 상기 반사 패턴 사이에 상기 기저전원 보조전극이 배치된 유기전계 발광표시장치.
  6. 화소 표시부, 게이트 구동부 및 실부를 포함하는 하부기판;
    상기 하부 기판의 화소 표시부에 형성된 구동 박막 트랜지스터;
    상기 게이트 구동부에 형성된 스위치 박막 트랜지스터;
    상기 구동 박막 트랜지스터 및 상기 스위치 박막 트랜지스터 상에 형성된 평탄층;
    상기 실부에 상기 구동 박막 트랜지스터 및 상기 스위치 박막 트랜지스터의 게이트 전극 형성시에 동시에 형성되는 반사 패턴;
    상기 화소 표시부 및 상기 게이트 구동부의 상기 게이트 전극은 게이트 절연층 상에 형성되고, 상기 게이트 절연층과 상기 반사 패턴 상에 형성된 층간 절연층; 및
    상기 화소 표시부 및 상기 게이트 구동부의 상기 층간 절연층 상에 형성된 뱅크 절연층을 포함하는 유기전계 발광표시장치.
  7. 제6 항에 있어서,
    상기 반사 패턴은 상기 실부로부터 상기 게이트 구동부 영역으로 연장 형성된 유기전계 발광표시장치.
  8. 제6 항에 있어서,
    상기 화소 표시부 및 상기 게이트 구동부에 상기 층간 절연층 상에 형성된 소스/드레인 전극을 더 포함하는 유기전계 발광표시장치.
  9. 제6 항에 있어서,
    상기 실부에는 상부기판과 상기 하부기판을 합착하기 위한 실(seal)이 형성되고, 상기 실과 상기 반사 패턴 사이에 상기 층간 절연층이 배치된 유기전계 발광표시장치.
  10. 화소 표시부, 게이트 구동부 및 실부로 구분되는 하부기판 상에 버퍼층 및 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 제1 및 제2 게이트 전극을 형성하는 단계;
    상기 제1 및 제2 게이트 전극을 포함한 상기 게이트 절연층 상에 층간 절연층을 형성하는 단계;
    상기 층간 절연층 상에 제1 및 2 소스 전극과 제1 및 제2 드레인 전극 및 반사 패턴을 형성하는 단계;
    상기 제1 및 2 소스 전극과 제1 및 제2 드레인 전극 상에 평탄층을 형성하는 단계;
    상기 평탄층 상에 제1 드레인 전극과 접속되는 화소전극과, 상기 반사 패턴을 덮는 기저전원 보조전극을 형성하는 단계; 및
    상기 평탄층 및 상기 기저전원 보조전극 상에 뱅크 절연층을 형성하는 단계를 포함하는 유기전계 발광표시장치의 제조방법.
  11. 제10 항에 있어서,
    상기 반사 패턴은 상기 실부로부터 상기 게이트 구동부 영역으로 연장 형성된 유기전계 발광표시장치의 제조방법.
  12. 제10 항에 있어서,
    상기 반사 패턴은 상기 기저전원 보조전극과 접촉되고, 상기 기저전원 보조전극은 상기 뱅크 절연층과 접촉된 유기전계 발광표시장치의 제조방법.
  13. 제10 항에 있어서,
    상기 실부에는 상부기판과 상기 하부기판을 합착하기 위한 실(seal)이 형성되고, 상기 실과 상기 반사 패턴 사이에 상기 기저전원 보조전극이 배치된 유기전계 발광표시장치의 제조방법.
  14. 화소 표시부, 게이트 구동부 및 실부로 구분되는 하부기판 상에 버퍼층 및 게이트 절연층을 형성하는 단계;
    상기 실부의 상기 게이트 절연층 상에 반사 패턴, 상기 화소 표시부 및 상기 게이트 구동부의 상기 게이트 절연층 상에 제1 및 제2 게이트 전극을 형성하는 단계;
    상기 반사 패턴과 상기 제1 및 제2 게이트 전극을 포함한 상기 게이트 절연층 상에 층간 절연층을 형성하는 단계;
    상기 화소 표시부 및 상기 게이트 구동부의 상기 층간 절연층 상에 제1 및 2 소스 전극과 제1 및 제2 드레인 전극을 형성하는 단계;
    상기 제1 및 2 소스 전극과 제1 및 제2 드레인 전극 상에 평탄층을 형성하는 단계;
    상기 평탄층 상에 제1 드레인 전극과 접속되는 화소전극을 형성하는 단계; 및
    상기 평탄층 상에 뱅크 절연층을 형성하는 단계를 포함하는 유기전계 발광표시장치의 제조방법.
  15. 제14 항에 있어서,
    상기 반사 패턴은 상기 실부로부터 상기 게이트 구동부 영역으로 연장 형성된 유기전계 발광표시장치의 제조방법.
  16. 제14 항에 있어서,
    상기 실부에는 상부기판과 상기 하부기판을 합착하기 위한 실(seal)이 형성되고, 상기 실과 상기 반사 패턴 사이에 상기 층간 절연층이 배치된 유기전계 발광표시장치의 제조방법.
KR1020110071082A 2011-07-18 2011-07-18 유기전계 발광표시장치 및 그 제조 방법 KR101782165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110071082A KR101782165B1 (ko) 2011-07-18 2011-07-18 유기전계 발광표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110071082A KR101782165B1 (ko) 2011-07-18 2011-07-18 유기전계 발광표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130010339A true KR20130010339A (ko) 2013-01-28
KR101782165B1 KR101782165B1 (ko) 2017-09-27

Family

ID=47839611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071082A KR101782165B1 (ko) 2011-07-18 2011-07-18 유기전계 발광표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101782165B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002422A (ko) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
KR20150061920A (ko) * 2013-11-28 2015-06-05 엘지디스플레이 주식회사 유기전계발광표시장치
KR20180082667A (ko) * 2017-01-09 2018-07-19 삼성디스플레이 주식회사 발광 소자 및 이의 제조 방법
CN113805371A (zh) * 2020-06-15 2021-12-17 瀚宇彩晶股份有限公司 显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164257B2 (en) 2006-01-25 2012-04-24 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002422A (ko) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
KR20150061920A (ko) * 2013-11-28 2015-06-05 엘지디스플레이 주식회사 유기전계발광표시장치
KR20180082667A (ko) * 2017-01-09 2018-07-19 삼성디스플레이 주식회사 발광 소자 및 이의 제조 방법
CN113805371A (zh) * 2020-06-15 2021-12-17 瀚宇彩晶股份有限公司 显示面板

Also Published As

Publication number Publication date
KR101782165B1 (ko) 2017-09-27

Similar Documents

Publication Publication Date Title
KR101306843B1 (ko) 유기전계발광표시장치
KR101519916B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR101679850B1 (ko) 유기발광다이오드 표시장치
US20050258741A1 (en) Organic electro-luminescence display device and fabricating method thereof
KR101925998B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR101362164B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR101782165B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR20110023996A (ko) 유기전계발광 표시장치
KR101274699B1 (ko) 유기 발광 소자
KR101928407B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR101609376B1 (ko) 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법
KR100590255B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR100885842B1 (ko) 유기 전계 발광 표시소자 및 그 제조방법
JP2006098619A (ja) ディスプレイパネル
JP4792748B2 (ja) ディスプレイパネル
KR101552986B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR100684825B1 (ko) 유기 전계발광 표시 장치 및 그 제조 방법
KR100717333B1 (ko) 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 어레이및 그 제조 방법
KR100515465B1 (ko) 유기전계 발광소자와 그 제조방법
KR102031779B1 (ko) 유기전계발광표시장치
KR100607517B1 (ko) 유기 전계발광표시장치 및 그 제조방법
KR20110035970A (ko) 트랜지스터, 표시장치, 전자기기 및 트랜지스터의 제조방법
KR100705799B1 (ko) 전계 발광 소자 및 그 제조방법
KR101267077B1 (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR100692873B1 (ko) 마스크 장치 및 이를 이용한 유기전계발광표시소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant