KR20120097708A - Method for fabricating sttram - Google Patents
Method for fabricating sttram Download PDFInfo
- Publication number
- KR20120097708A KR20120097708A KR1020110017082A KR20110017082A KR20120097708A KR 20120097708 A KR20120097708 A KR 20120097708A KR 1020110017082 A KR1020110017082 A KR 1020110017082A KR 20110017082 A KR20110017082 A KR 20110017082A KR 20120097708 A KR20120097708 A KR 20120097708A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- capping
- magnetoresistive element
- pattern
- magnetoresistive
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 44
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000010408 film Substances 0.000 description 80
- 230000005415 magnetization Effects 0.000 description 14
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- -1 FeCl 2 Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 2
- 229910052692 Dysprosium Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910016629 MnBi Inorganic materials 0.000 description 2
- 229910016964 MnSb Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910000424 chromium(II) oxide Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910015475 FeF 2 Inorganic materials 0.000 description 1
- 229910017231 MnTe Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005292 diamagnetic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
Description
본 발명은 자기저항 메모리 소자의 제조 방법에 관한 것으로, 구체적으로 설명하면 자기저항소자의 손실을 방지하는 자기저항 메모리 소자의 제조 방법에 관한 것이다.
The present invention relates to a method of manufacturing a magnetoresistive memory device, and more particularly, to a method of manufacturing a magnetoresistive memory device for preventing the loss of the magnetoresistive device.
반도체 소자를 대표하는 것은 DRAM과 플래시 메모리 소자이다. DRAM은 데이터 접근이 자유로워 데이터 처리 속도가 빠르고, 플래시 메모리 소자는 데이터를 비휘발하는 장점이 있다. 반면, DRAM은 주기적으로 데이터를 리프레쉬시켜야 하고, 플래시 메모리 소자는 데이터 접근이 용이하지 못하여 데이터 처리 속도가 느리다는 단점도 있다.Representative semiconductor devices are DRAM and flash memory devices. DRAM has the advantage of fast data processing due to free data access, and flash memory devices have non-volatile data. On the other hand, DRAM has to refresh data periodically, and flash memory devices have difficulty in accessing data and thus slow data processing speed.
최근, 반도체 소자 업계에서는 DRAM과 플래시 메모리 소자의 장점만을 취한 새로운 반도체 소자를 생산하기 위해 노력하고 있으며, 결과물로서는 자기저항 메모리 소자(Spin Transfer Torque Random Access Memory)이 개발되었다. 자기저항 메모리 소자은 자기저항(magnetoresistance)이라는 양자역학적 효과를 이용한 반도체 소자로서, DRAM의 자유로운 데이터 접근성과 플래시 메모리 소자의 데이터 비휘발성을 고루 갖춘 반도체 소자이다.Recently, in the semiconductor device industry, efforts have been made to produce new semiconductor devices that take advantage of DRAM and flash memory devices, and as a result, a magnetron resistive memory device (Spin Transfer Torque Random Access Memory) has been developed. A magnetoresistive memory device is a semiconductor device using a quantum mechanical effect called magnetoresistance, and is a semiconductor device having free data access of DRAM and data non-volatileness of a flash memory device.
자기저항 메모리 소자은 데이터를 저장하기 위해 자기저항소자(Magnetic Tunnel Junction)를 포함한다. 일반적으로, 두 개의 강자성막의 자화방향(magnetization direction)에 따라 자기저항비(magnetoresistance, MR)가 달라진다. 자기저항 메모리 소자은 이와 같은 자기저항비의 변화를 감지하여 자기저항소자에 저장된 데이터가 1 인지 0 인지를 판독한다.The magnetoresistive memory device includes a magnetoresistive device for storing data. In general, the magnetoresistance (MR) varies depending on the magnetization direction of the two ferromagnetic films. The magnetoresistive memory element senses such a change in magnetoresistance ratio and reads whether the data stored in the magnetoresistive element is 1 or 0.
도 1a 내지 도 1e는 종래기술에 따른 자기저항 메모리 소자의 제조 방법을 나타낸 공정 순서도이다.1A to 1E are flowcharts illustrating a method of manufacturing a magnetoresistive memory device according to the related art.
도 1a에 도시된 바와 같이, 소정의 하부층(1)이 형성된 기판상에 자기저항소자(2) 및 하드마스크막패턴(3)을 형성한다. As shown in FIG. 1A, a
자기저항소자(2)는 자화방향이 고정된 고정 자화막(2A), 터널 절연막(2B) 및 전류 공급 방향에 따라 자화방향이 가변하는 자유 자화막(2C)을 포함한다. 하드마스크막패턴(3)은 금속막으로서 자기저항소자(2)에 전류를 공급하는 역할을 한다.The
도 1b에 도시된 바와 같이, 자기저항소자(2) 및 하드마스크막패턴(3)이 형성된 기판 상에 캡핑막(4)을 형성한 후, 제1 층간절연막(5)을 형성한다.As shown in FIG. 1B, after the
캡핑막(4)은 자기저항소자(2) 및 하드마스크막패턴(3)을 보호하기 위한 박막으로서, 질화막으로 형성된다. 제1 층간절연막(5)은 층간 절연을 위한 박막으로서 산화막으로 형성된다.The
도 1c에 도시된 바와 같이, 하드마스크막패턴(3)과 중첩되는 영역의 제1 층간절연막(5)을 식각하여 다마신패턴(6)을 형성한다.As illustrated in FIG. 1C, the
다마신패턴(6)은 후속 공정에서 비트라인이 배치될 영역으로서, 오픈마진(open margin)을 확보하기 위해 하드마스크막패턴(3)의 폭보다 넓은 폭으로 형성된다. The
도 1d에 도시된 바와 같이, 다마신패턴(6)으로 인해 노출된 캡핑막(4)을 식각하여 하드마스크막패턴(3)을 노출시킨다.As illustrated in FIG. 1D, the
도 1e에 도시된 바와 같이, 다마신패턴(6)에 베리어매탈(7)과 금속막(8)을 매립하여 비트라인(9)을 형성한다.As shown in FIG. 1E, the
비트라인(9)은 자기저항소자(2)에 전류를 공급하는 배선으로 작용한다.The bit line 9 serves as a wiring for supplying current to the
그런데, 앞서 설명한 바와 같이, 다마신패턴(6)의 폭은 오픈마진을 확보하기 위해 하드마스크막패턴(3) 보다 넓다. 때문에, 도 1c와 같이 하드마스크막패턴(3)의 측면과 중첩되는 제1 층간절연막(5)까지 식각되며, 도 1d와 같이 캡핑막(4)까지 제거하면 자기저항소자(2)가 외부에 노출될 뿐만 아니라, 자기저항소자(2)까지 손실(loss)된다. 이는, 자기저항소자(2)의 자화특성을 악화시키는 문제점이 되는바, 이를 해결할 수 있는 기술의 필요성이 제기되고 있다.
However, as described above, the width of the
본 발명은 자기저항소자의 손실을 방지하는 자기저항 메모리 소자의 제조 방법을 제공한다.
The present invention provides a method of manufacturing a magnetoresistive memory element that prevents the loss of the magnetoresistive element.
본 발명은 기판상에 자기저항소자을 형성하는 단계, 상기 자기저항소자를 감싸는 캡핑막을 형성하는 단계, 상기 자기저항소자의 상부면과 접하는 캡핑막이 노출되도록 상기 자기저항소자의 양측에 제1 층간절연막을 형성하는 단계, 상기 노출된 캡핑막을 제거하는 단계, 상기 제1 층간절연막 상에 제2 층간절연막을 형성하는 단계 및 상기 제2 층간절연막 사이에서 상기 자기저항소자와 접촉하는 금속막을 형성하는 단계를 포함하는 자기저항 메모리 소자 제조 방법을 포함한다.
The present invention provides a method of forming a magnetoresistive element on a substrate, forming a capping layer surrounding the magnetoresistive element, and forming a first interlayer insulating layer on both sides of the magnetoresistive element to expose a capping layer contacting the upper surface of the magnetoresistive element. Forming a second interlayer insulating film on the first interlayer insulating film; and forming a metal film in contact with the magnetoresistive element between the second interlayer insulating film. It includes a magnetoresistive memory device manufacturing method.
본 발명은 다마신패턴을 형성하는 과정에서 자기저항소자가 손실되는 문제를 해결하고자, 미리 하드마스크막패턴을 노출한 상태에서 다마신패턴을 형성한다. 뿐만 아니라, 자기저항소자와 하드마스크막패턴을 이중 박막으로 보호한다. 따라서, 자기저항소자의 손실이 방지되며, 이에 따라 안정성 및 신뢰성이 우수한 자기저항 메모리 소자를 제조할 수 있다.
The present invention forms a damascene pattern in a state in which a hard mask film pattern is exposed in advance in order to solve a problem in which the magnetoresistive element is lost in the process of forming the damascene pattern. In addition, the magnetoresistive element and the hard mask film pattern are protected by a double thin film. Therefore, the loss of the magnetoresistive element can be prevented, whereby a magnetoresistive memory element having excellent stability and reliability can be manufactured.
도 1a 내지 도 1e는 종래기술에 따른 자기저항 메모리 소자의 제조 방법을 나타낸 공정 순서도이다.
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 자기저항 메모리 소자를 나타낸 공정 순서도이다.1A to 1E are flowcharts illustrating a method of manufacturing a magnetoresistive memory device according to the related art.
2A to 2G are process flowcharts illustrating a magnetoresistive memory device according to an embodiment of the present invention.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples. These embodiments are only for illustrating the present invention, and the scope of rights of the present invention is not limited by these embodiments.
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 자기저항 메모리 소자를 나타낸 공정 순서도이다.2A to 2G are process flowcharts illustrating a magnetoresistive memory device according to an embodiment of the present invention.
도 2a에 도시된 바와 같이, 소정의 하부층(101)이 형성된 기판상에 자기저항소자(102) 및 하드마스크막패턴(103)을 형성한다. As shown in FIG. 2A, the
하부층(101)은 자기저항소자를 선택하기 위한 셀 트랜지스터와 셀트랜지스터의 접합영역과 자기저항소자를 연결하기 위한 콘택플러그(contact plug)를 포함한다. 여기서, 콘택플러그는 하부전극(bottom electrode)라고도 한다.The
자기저항소자(102)는 고정 자화막(102A), 터널 절연막(102B) 및 자유 자화막(102C)을 포함한다. 고정 자화막(102A)은 피닝막(pinning layer)이라 불리우는 반자성막과 핀드막(pinned layer)이라 불리우는 강자성막을 포함한다. 피닝막은 핀드막의 자화방향을 고정시키는 역할을 한다. 이를 위해, 피닝막은 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 및 NiO 중 적어도 어느 하나의 박막으로 형성된다. 핀드막은 피닝막에 의하여 자화방향이 고정된다. 이를 위해 핀드막은 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 적어도 어느 하나의 박막으로 형성된다. 터널 절연막(102B)은 4족의 반도체막으로 형성되거나, 전기전도도를 조절하기 위해 반도체막에 B, P, As와 같은 3족 또는 5족 원소를 첨가하여 형성될 수 있다. 자유 자화막(102C)은 공급되는 전류의 공급 방향에 따라 자화방향이 변화한다. 자유 자화막(102C)은 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 적어도 어느 하나의 박막으로 형성된다.The
하드마스크막패턴(103)은 자기저항소자를 보호하고, 상부전극(top electrode)으로 작용한다. 이를 위해, 하드마스크막(5)은 텅스텐(W)으로 형성한다.The hard
이어서, 자기저항소자(102)와 하드마스크막패턴(103)을 감싸는 제1 캡핑막(104)을 형성한다.Subsequently, a
제1 캡핑막(104)은 자기저항소자(102)와 하드마스크막패턴(103)을 보하하는 박막으로서, 질화막으로 형성한다.The
도 2b에 도시된 바와 같이, 제1 캡핑막(104) 상에 제2 캡핑막(105)을 형성한다. As shown in FIG. 2B, a
제2 캡핑막(105)도 자기저항소자(102)와 하드마스크막패턴(103)을 보호하는 박막으로서, 폴리실리콘막으로 형성한다. 더불어, 제2 캡핑막(105)은 후속 하드마스크막패턴(103)의 노출 공정에서 하드마스크막패턴(103)의 측면이 노출되는 것을 방지한다.The
도 2c에 도시된 바와 같이, 자기저항소자(102)와 하드마스크막패턴(103)의 상부면과 접하는 제2 캡핑막(105)이 노출되도록 자기저항소자(102)와 하드마스크막패턴(103)의 양측에 제1 층간절연막(106)을 형성한다.As shown in FIG. 2C, the
제1 층간절연막(106)은 각 자기저항소자(102)를 절연하고, 층간을 절연하기 위해 사용되는데, 산화막 계열의 물질막, 예컨대 BSG(Boro Silicate Glass)막, BPSG(Boro Phopho Silicate Glass)막, PSG(Phospho Silicate Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막, HDP(High Density Plasma) 산화막 및 SOG(Spin On Glass)막 중 적어도 어느 하나로 형성한다.The first
도 2d에 도시된 바와 같이, 노출된 제2 캡핑막(105)에 불순물(107)을 도핑한다.As illustrated in FIG. 2D, the exposed
제2 캡핑막(105)에 불순물(107)을 도핑하면, 제2 캡핑막(105)의 막질이 연화된다. 반면, 불순물(107)이 도핑되지 않은 제2 캡핑막(105)은 경화상태를 유지한다. 이와 같이 제2 캡핑막(105)을 연화시키는 이유는 제2 캡핑막(105)을 보다 용이하게 제거하기 위함이다. 불순물(107)은 B, AS 또는 P일 수 있다.When the
도 2e에 도시된 바와 같이, 연화된 제2 캡핑막(105)을 제거한 후, 제2 캡핑막(105)의 제거로 인해 노출된 제1 캡핑막(104)도 제거한다.As shown in FIG. 2E, after the softened
도 2f에 도시된 바와 같이, 기판 상에 제2 층간절연막(108)을 형성한 후 식각 공정을 진행하여, 다마신패턴(109)을 형성한다. 다마신패턴(109)으로 인해 제2 층간절연막(108)은 제1 층간절연막(106) 상에만 잔류하게 된다.As shown in FIG. 2F, after forming the second
다마신패턴(109)은 후속 공정에서 비트라인이 배치될 영역으로서, 오픈마진을 확보하기 위해 하드마스크막패턴(102)의 폭보다 넓은 폭으로 형성된다. 이때, 종래와 마찬가지로 제1 층간절연막(106)의 일부까지 식각될 수 있다. 그러나, 이미 하드마스크막패턴(103)은 노출되어 있고, 제2 캡핑막(105)이 제1 캡핑막(104) 뿐만 아니라 자기저항소자(102)의 측면을 보호하고 있기 때문에, 자기저항소자(102)의 손실은 발생하지 않는다.The
도 2g에 도시된 바와 같이, 다마신패턴(109)에 배리어메탈(110)과 금속막(111)을 매립하여 비트라인(112)을 형성한다.As shown in FIG. 2G, the
비트라인(112)은 자기저항소자(102)에 전류를 공급하는 배선으로 작용한다.The
전술한 바와 같은 본 발명의 일실시예에 따른 자기저항 메모리 소자는 다마신패턴을 형성하는 과정에서 자기저항소자가 손실되는 문제를 해결하고자, 미리 하드마스크막패턴(103)을 미리 노출한 상태에서 다마신패턴(109)을 형성한다. 뿐만 아니라, 자기저항소자(102)와 하드마스크막패턴(103)을 제1 캡핑막(104)과 제2 캡핑막(105)으로 보호한다.In the magnetoresistive memory device according to the embodiment of the present invention as described above, in order to solve the problem that the magnetoresistive device is lost in the process of forming the damascene pattern, the hard
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. Will be apparent to those of ordinary skill in the art.
101: 하부층 102: 자기저항소자
103: 하드마스크막패턴 104: 제1 캡핑막
105: 제2 캡핑막 106: 제1 층간절연막
107: 불순물 108: 제2 층간절연막
109: 다마신패턴 110: 배리어메탈
111: 금속막 112: 비트라인101: lower layer 102: magnetoresistive element
103: hard mask film pattern 104: first capping film
105: second capping film 106: first interlayer insulating film
107
109: damascene pattern 110: barrier metal
111: metal film 112: bit line
Claims (6)
상기 자기저항소자를 감싸는 캡핑막을 형성하는 단계;
상기 자기저항소자의 상부면과 접하는 캡핑막이 노출되도록 상기 자기저항소자의 양측에 제1 층간절연막을 형성하는 단계;
상기 노출된 캡핑막을 제거하는 단계;
상기 제1 층간절연막 상에 제2 층간절연막을 형성하는 단계; 및
상기 제2 층간절연막 사이에서 상기 자기저항소자와 접촉하는 금속막을 형성하는 단계
를 포함하는 자기저항 메모리 소자 제조 방법.
Forming a magnetoresistive element on the substrate;
Forming a capping film surrounding the magnetoresistive element;
Forming first interlayer insulating films on both sides of the magnetoresistive element such that a capping layer contacting the upper surface of the magnetoresistive element is exposed;
Removing the exposed capping film;
Forming a second interlayer insulating film on the first interlayer insulating film; And
Forming a metal film in contact with the magnetoresistive element between the second interlayer insulating films
Magnetoresistive memory device manufacturing method comprising a.
상기 캡핑막을 형성하는 단계는
상기 자기저항소자를 감싸는 제1 캡핑막을 형성하는 단계; 및
상기 제1 캡핑막 상에 제2 캡핑막을 형성하는 단계를 포함하는 자기저항 메모리 소자 제조 방법.
The method of claim 1,
Forming the capping film is
Forming a first capping film surrounding the magnetoresistive element; And
And forming a second capping layer on the first capping layer.
상기 제1 캡핑막은 질화막으로 형성하고, 제2 캡핑막은 폴리실리콘막으로 형성하는 자기저항 메모리 소자 제조 방법.
The method of claim 2,
The first capping film is formed of a nitride film, the second capping film is formed of a polysilicon film.
상기 노출된 캡핑막을 제거하는 단계는
상기 노출된 제2 캡핑막을 연화시키는 단계; 및
연화된 상기 제2 캡핑막과 제1 캡핑막을 스트립하여 제거하는 단계를 포함하는 자기저항 메모리 소자 제조 방법.
The method of claim 3, wherein
Removing the exposed capping film is
Softening the exposed second capping layer; And
Stripping the softened second capping layer and the first capping layer to remove the magnetoresistive memory device.
상기 노출된 캡핑막을 연화시키는 단계는 상기 노출된 제2 캡핑막에 불순물을 도핑하여 진행하는 자기저항 메모리 소자 제조 방법.
The method of claim 4, wherein
The softening of the exposed capping layer may be performed by doping an impurity into the exposed second capping layer.
상기 캡핑막은 폴리실리콘막이고, 상기 불순물은 B, AS 또는 P인 자기저항 메모리 소자 제조 방법.The method of claim 5, wherein
The capping film is a polysilicon film, and the impurity is B, AS or P magnetoresistive memory device manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110017082A KR101222117B1 (en) | 2011-02-25 | 2011-02-25 | Method for fabricating sttram |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110017082A KR101222117B1 (en) | 2011-02-25 | 2011-02-25 | Method for fabricating sttram |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120097708A true KR20120097708A (en) | 2012-09-05 |
KR101222117B1 KR101222117B1 (en) | 2013-01-14 |
Family
ID=47108878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110017082A KR101222117B1 (en) | 2011-02-25 | 2011-02-25 | Method for fabricating sttram |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101222117B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160011011A (en) * | 2014-07-21 | 2016-01-29 | 삼성전자주식회사 | Magnetic random access device and method of manufacturing the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6783995B2 (en) | 2002-04-30 | 2004-08-31 | Micron Technology, Inc. | Protective layers for MRAM devices |
KR100568512B1 (en) | 2003-09-29 | 2006-04-07 | 삼성전자주식회사 | Magnetic thermal random access memory cells having a heat-generating layer and methods of operating the same |
KR100822601B1 (en) | 2007-03-05 | 2008-04-16 | 주식회사 하이닉스반도체 | A contact plug of a semiconductor device and a method for manufacturing the same |
KR20090020826A (en) * | 2007-08-24 | 2009-02-27 | 주식회사 하이닉스반도체 | Method of manufacturing phase change memory device |
-
2011
- 2011-02-25 KR KR1020110017082A patent/KR101222117B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160011011A (en) * | 2014-07-21 | 2016-01-29 | 삼성전자주식회사 | Magnetic random access device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR101222117B1 (en) | 2013-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11462679B2 (en) | Magnetoresistive random access memory device and method of manufacturing the same | |
US8685757B2 (en) | Method for fabricating magnetic tunnel junction | |
KR101769196B1 (en) | A self-aligned magnetoresistive random-access memory (mram) structure for process damage minimization | |
KR101920626B1 (en) | Data storage device and method of fabricating the same | |
JP5305584B2 (en) | MTJMRAM element, manufacturing method thereof, and MTJMRAM array | |
JP5502627B2 (en) | Magnetic random access memory and manufacturing method thereof | |
KR100990143B1 (en) | Magnetic tunnel junction device, memory cell having the same and method for manufacturing the same | |
US9190608B2 (en) | Method for fabricating semiconductor device having magnetic tunnel junction layer patterned using etching gas containing oxygen | |
KR101159240B1 (en) | Method for fabricating semiconductor device | |
US8748197B2 (en) | Reverse partial etching scheme for magnetic device applications | |
KR20130017647A (en) | Method of fabricating resistance variable memory device | |
KR20100076556A (en) | Method for manufacturing magnetic tunnel junction device | |
KR101202685B1 (en) | Method for fabricating magnetic tunnel junction | |
KR20100018814A (en) | Method for forming magnetic tunnel junction device | |
KR20100053856A (en) | Method for manufacturing magnetic tunnel junction device | |
KR20120108297A (en) | Method for fabricating resistance-variation random access memory | |
KR20130016824A (en) | Method for fabricating magnetic tunnel junction | |
TW202133329A (en) | Integrated circuit and methods of forming the same | |
KR101222117B1 (en) | Method for fabricating sttram | |
US9018720B2 (en) | Semiconductor device and method for fabricating the same | |
KR20170044578A (en) | Mtj structure and magnetoresistive random access device including the same | |
KR20120094394A (en) | Method for fabicating magnetic tunnel junction | |
US10109676B2 (en) | MTJ structures including magnetism induction pattern and magnetoresistive random access memory devices including the same | |
KR20120050235A (en) | Magnetic tunnel junction and method for fabricating the same | |
KR20120094395A (en) | Method for fabricating resistance-variation random access memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |