KR20120022950A - 피드백 라인의 분산 제어를 갖는 트랜스임피던스 증폭기 - Google Patents

피드백 라인의 분산 제어를 갖는 트랜스임피던스 증폭기 Download PDF

Info

Publication number
KR20120022950A
KR20120022950A KR1020117027184A KR20117027184A KR20120022950A KR 20120022950 A KR20120022950 A KR 20120022950A KR 1020117027184 A KR1020117027184 A KR 1020117027184A KR 20117027184 A KR20117027184 A KR 20117027184A KR 20120022950 A KR20120022950 A KR 20120022950A
Authority
KR
South Korea
Prior art keywords
current
input
atia
electronic
voltage
Prior art date
Application number
KR1020117027184A
Other languages
English (en)
Other versions
KR101325425B1 (ko
Inventor
영-카이 첸
재식 이
리카도 안드레스 아로카
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20120022950A publication Critical patent/KR20120022950A/ko
Application granted granted Critical
Publication of KR101325425B1 publication Critical patent/KR101325425B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

장치는 전자 증폭기, 전기 피드백 라인, 복수의 전원, 및 전자 컨트롤러를 포함한다. 전기 피드백 라인은 전자 증폭기의 출력을 그 입력에 접속시킨다. 전원은 전기 피드백 라인 상의 노드에 접속된다. 전자 컨트롤러는 전원을 전기 피드백 라인으로의 전류 입력에 응답하는 방식으로 조정하도록 구성된다.

Description

피드백 라인의 분산 제어를 갖는 트랜스임피던스 증폭기{TRANSIMPEDANCE AMPLIFIER WITH DISTRIBUTED CONTROL OF FEEDBACK LINE}
본 발명은 전자 증폭기 및 전자 증폭기 동작 방법에 관한 것이다.
본 절은 본 발명을 더욱 양호한 이해를 용이하게 하는 것을 도울 수 있는 양상을 소개한다. 따라서, 본 절의 진술은 이 관점에서 판독되어야 하며, 선행 기술에 있는 것 또는 선행 기술에 없는 것에 대한 승인으로 이해되지 않아야 한다.
도 1은 차동 능동 트랜스임피던스 증폭기(ATIA(differential active transimpedance amplifier))(12) 및 역바이어스 포토다이오드(14, 16) 정합쌍에 기초하는 예시적인 광 검출 회로(10)를 도시한다. 광 검출 회로(10)는 2개의 포토다이오드(14, 16)에 입사되는 광 강도(L1, L2)의 차이를 측정한다. 특히, 제 1 포토다이오드 및 제 2 포토다이오드(14, 16)는 각각의 제 1 출력 전류 및 제 2 출력 전류(I1, I2)를 생성한다. 제 1 출력 전류(I1) 및 제 2 출력 전류(I2)의 크기는 각각의 제 1 포토다이오드(14) 및 제 2 포토다이오드(16)에 입사되는 광 강도(L1, L2)를 나타낸다.
차동 ATIA(12)는 전류 대 전압 변환기이다. 이 때문에, 차동 ATIA(12)의 제 1 출력 및 제 2 출력에서의 전압 사이의 차이는 ATIA의 제 1 입력 및 제 2 입력에 인가되는 전류(I1, I2) 사이의 차이에 대략 비례한다.
차동 ATIA(12)는 전자 차동 증폭기(18)와 제 1 전기 피드백 라인 및 제 2 전기 피드백 라인(20, 22)을 포함한다. 반전 전자 차동 증폭기(18)는 예를 들어 연산 증폭기와 같이 고입력 임피던스, 저출력 임피던스, 및 고전압 이득을 가질 수 있다. 각 전기 피드백 라인(20, 22)은 저항기(R)를 포함한다. 각 전기 피드백 라인(20, 22)은 전자 차동 증폭기(18)의 출력(24, 26) 중 하나를 전자 차동 증폭기(18)의 입력(28, 30) 중 대응하는 하나에 전압 반전 방식으로 접속시킨다. 따라서, 전기 피드백 라인(20, 22)은 전자 차동 증폭기(18)의 동작을 안정화시킬 수 있는 부피드백(negative feedback)을 생성한다. 또한, 저항기(R)는 ATIA(12)로의 전류 입력이 출력 전압을 생성하게 할 수 있는 수동 내부 부하이다. 이 때문에, ATIA(12)는 전류 대 전압 변환기로서 기능한다.
각 포토다이오드(14, 16)는 ATIA(12)의 입력(28, 30) 중 하나에 접속되는 출력을 가진다. 이 때문에, ATIA(12)는 그 차이가 2개의 포토다이오드(14, 16)에 의해 생성된 전류 사이의 차이를 나타내는 2개의 전압을 생성할 수 있다. 이 전류의 크기는 또한 포토다이오드(14, 16)에 의해 수신되는 광강도(L1, L2)를 나타내므로, 전자 차동 증폭기(18)의 2개의 출력(24, 26)에서의 전압 사이의 차이는 2개의 포토다이오드(14, 16)에서 수신된 광 강도(L1, L2) 사이의 차이의 측정을 제공할 수 있다.
장치는 전자 차동 증폭기, 전기 피드백 라인, 복수의 전원, 및 전자 컨트롤러를 포함한다. 전기 피드백 라인은 전자 증폭기의 출력을 그 입력에 접속시킨다. 전원은 전기 피드백 라인 상의 노드에 접속된다. 전자 컨트롤러는 전원을 전기 피드백 라인으로의 전류 입력에 응답하는 방식으로 조정하도록 구성된다.
상기 장치의 일부 실시예에 있어서, 복수의 전원은 각 노드에 접속되는 전류원을 포함한다. 복수의 전원은 각 노드에 접속되는 전류 싱크를 포함할 수 있다.
상기 장치의 일부 실시예에 있어서, 복수의 전원은 각 노드에 접속되는 전류 싱크를 포함한다.
상기 장치의 일부 실시예에 있어서, 전자 컨트롤러는 전자 증폭기의 입력 DC 전압과 전자 증폭기의 출력 DC 전압 사이의 차이가 사전 설정값으로 전개되게 하도록 구성된다.
상기 장치의 일부 실시예에 있어서, 전자 컨트롤러는 전자 증폭기의 입력 DC 전압이 사전 설정값으로 전개되게 하도록 구성된다.
상기 장치의 일부 실시예에 있어서, 전자 컨트롤러는 전기 피드백 라인으로의 전류 입력에 응답하는 방식으로 전원, 예를 들어 전류원 및 전류 싱크를 동작시키도록 접속된 제 2 전자 증폭기를 포함한다.
일부 실시예에 있어서, 상기 장치는 전자 증폭기의 제 1 입력에 접속된 포토다이오드를 포함한다.
일부 다른 실시예에 있어서, 상기 장치는 제 2 전기 피드백 라인 및 복수의 제 2 전원을 포함한다. 제 2 전기 피드백 라인은 전자 증폭기의 제 2 출력을 그 제 2 입력에 접속시킨다. 제 2 전원은 제 2 전기 피드백 라인 상의 노드에 접속된다. 전자 컨트롤러는 제 2 전원을 전자 증폭기의 입력 중 하나에서의 전류에 응답하는 방식으로 조정하도록 구성된다.
그러한 일부 다른 실시예에 있어서, 제 2 전원은 각 제 2 노드에 접속되는 제 2 전류원을 포함할 수 있다.
그러한 일부 다른 실시예에 있어서, 제 2 전원은 각 제 2 노드에 접속되는 제 2 전류 싱크를 포함할 수 있다.
그러한 일부 다른 실시예에 있어서, 전자 컨트롤러는 제 1 전원 및 제 2 전원을 제 1 전기 피드백 라인으로의 전류 입력에 응답하는 방식으로 동작시키도록 접속된 제 2 전자 증폭기를 포함한다.
그러한 일부 다른 실시예는 제 1 피드백 라인에서의 전류의 크기와 제 2 피드백 라인에서의 전류의 크기 사이의 차이를 보상하도록 구성된 전자 컨트롤러를 더 포함한다.
ATIA 동작 방법은 DC 성분을 갖는 전류를 선형 전기 피드백 라인에 입력하는 단계 및 제 1 전원 및 제 2 전원을 조정하는 단계를 포함한다.
선형 전기 피드백 라인은 전자 증폭기의 출력을 전자 증폭기의 입력에 접속시킨다. 상기 조정 단계는 전류의 DC 성분을 수신에 응답하여 전원 사이의 선형 전기 피드백 라인의 세그먼트로부터 제거한다. 전원은 선형 전기 피드백 라인 상의 노드에 접속된다.
일부 실시예에 있어서, 상기 방법은 상기 입력된 전류를 소싱(source)하거나 싱킹(sink)하기 위해 전류 싱크 또는 전류원 세트를 동작시키는 단계를 더 포함한다.
상기 방법의 일부 실시예에 있어서, 상기 조정 단계는 전자 증폭기의 입력에서의 전압을 수신하도록 접속된 하나의 입력을 갖고 기준 전압을 수신하도록 접속된 제 2 입력을 갖는 전자 증폭기와 함께 상기 전류원에 대한 하나 이상의 제어 전압을 생성시키는 단계를 포함한다.
상기 방법의 그러한 일부 다른 실시예에 있어서, 상기 조정 단계는 DC 성분을 소싱하거나 싱킹하기 위해 전류원 또는 전류 싱크 쌍을 바이어싱하는 단계를 더 포함하여 DC 성분이 세그먼트로부터 제거된다.
도 1은 능동 트랜스임피던스 증폭기(ATIA)가 제 1 수광 강도 및 제 2 수광 강도의 차이를 측정하기 위해 사용될 수 있는 구성을 예시하는 회로도이다.
도 2는 ATIA의 제 1 실시예가 2단 방식으로 구동되는 구성을 예시하는 회로도이다.
도 3은 도 2의 ATIA가 단일단 방식으로 구동되는 구성을 예시하는 도면이다.
도 4는 단일 출력 ATIA의 실시예를 포함하는 구성을 예시하는 회로도이다.
도 5a 및 도 5b는 ATIA의 제 3 실시예가 2단 방식으로 구동되는 구성을 예시하는 회로도이다.
도 5c는 도 5a 및 도 5b의 ATIA의 제 3 실시예가 단일단 방식으로 구동되는 구성을 예시하는 회로도이다.
도 6은 ATIA의 제 4 실시예가 단일단 또는 2단 방식으로 구동될 수 있는 구성에 대한 회로도를 예시한다.
도 7은 ATIA, 예를 들어 도 2 - 도 4, 도 5a - 도 5c, 및 도 6 중 어느 하나에 도시된 바와 같은 ATIA를 동작시키는 방법을 예시하는 흐름도이다.
도면 및 명세서에서, 동일 참조 부호는 유사하거나 동일한 기능 및/또는 구조를 갖는 구성 요소를 나타낸다.
도면에 있어서, 일부 특징의 상대적인 치수는 하나 이상의 구조 또는 특징을 더 명확히 예시하기 위해 확대될 수 있다.
여기서, 각종 실시예는 예시적인 실시예의 도면 및 상세한 설명에 의해 더 완전하게 기재된다. 그럼에도 불구하고, 본 발명은 각종 형태로 구체화될 수 있으며, 예시적인 실시예의 도면 및 상세한 설명에 기재된 실시예로 한정되지 않는다.
여기서, 능동 트랜스임피던스 증폭기(ATIA)는 능동 전류 대 전압 변환기를 지칭한다. ATIA는 능동 전압 증폭기, 예를 들어 연산 증폭기(op-amp), 및 부피드백을 능동 전압 증폭기에 제공하는 하나 이상의 전기 라인을 포함한다.
ATIA의 동작 구성은 통상 하나 이상의 DC 또는 개략 DC 바이어싱 전압에 의해 결정된다. 여기서, 개략 DC 전압은 매우 서서히, 예를 들어 ATIA가 동작되는 주파수보다 느린 크기의 순서로 변경된다. ATIA의 입력 및/또는 출력에서의 DC 및 개략 DC 전압은 그러한 바이어싱 전압일 수 있다. 이 때문에, ATIA의 입력 또는 출력에서의 DC 및 개략 DC 전압은 ATIA의 원하는 동작 구성을 생성하는 값으로 설정되어 신속히 전개될 필요가 있을 수 있다.
ATIA의 입력에 접속되는 디바이스는 ATIA의 입력 및/또는 출력에서의 DC 또는 거의 DC 전압을 설정하거나 변경할 수 있다. 실제로, 그러한 디바이스는 ATIA의 입력에서의 DC 전압 바이어스를 설정할 수 있으며, 그러한 디바이스의 출력 전류는 ATIA의 피드백 라인으로 인하여 ATIA의 출력에서의 DC 전압 바이어스를 설정할 수 있다. 또한, 그러한 디바이스의 DC 출력 전류 및/또는 전압에 있어서의 느린 변동은 ATIA의 입력 및/또는 출력에서의 DC 바이어스를 바람직하지 않게 변경시킬 수 있다. 그러한 변동은 그러한 디바이스의 환경 조건의 갑작스러운 변경에서 기인할 수 있다.
예로서, 도 1의 광 검출 회로(10)는 동작 구성의 바람직한 변경에 민감할 수 있다. 특히, 포토다이오드(14, 16)는 예를 들어 이 포토다이오드(14, 16)가 역바이어싱되도록 DC 전압원(V)에 의해 바이어싱된다. 포토다이오드(14, 16)의 DC 출력 전류(I1, I2)의 값은 전자 차동 증폭기(18)의 입력(28, 30)에서의 DC 바이어싱, 즉 입력 공통-모드 전압(VX)에 영향을 준다. 또한, 피드백 라인(20, 22)으로 인하여, 동일 DC 출력 전류(I1, I2)는 전자 차동 증폭기(18)의 출력(24, 26)에서의 DC 바이어싱, 즉 출력 공통-모드 전압(VY)에도 영향을 준다. 또한, 포토다이오드(14, 16)의 출력 전류(I1, I2)에서의 느린 일시적 변동은 전자 차동 증폭기(18)의 입력(28, 30) 및/또는 출력(24, 26)에서의 DC 바이어싱을 변경시킬 수 있다. 따라서, ATIA(12)의 동작 구성은 포토다이오드(14, 16)로부터의 DC 출력 전류(I1, I2)에 민감하다. 실제로, 이 입력 특징은 바람직하지 못한 낮은 동적 범위 및/또는 허용불가능한 선형성을 갖는 구성에 ATIA(12)의 동작점을 설정할 수 있다. DC 바이어싱 구성을 적절히 설정하는 그러한 문제는 큰 피드백 저항기(R)가 저잡음 설계를 달성하기 위해 ATIA(12)에 사용될 때 더 심각해지는 것으로 여겨진다. 예를 들어, 그러한 바이어싱 문제는 저잡음 구성에서 입력 및 출력 DC 공통-모드 전압(VX, VY)의 사이즈의 결과적인 큰 차이로 인하여 더 심각해질 수 있다.
예시된 실시예 중 일부는 ATIA의 전자 차동 증폭기에 대한 더 바람직한 입력 및/또는 출력 DC 바이어싱 조건을 발생시키기 위해 다른 상수값 또는 서서히 변화하는 입력 전류를 보상할 수 있다.
도 2는 ATIA(42), 즉 동작 주파수 범위에 걸쳐 유사한 선형 응답을 갖는 능동 전류 전압 변환기를 포함하는 전자 회로(40)의 실시예를 예시한다. ATIA(42)는 이 ATIA(42)가 2개의 입력 디바이스(44, 46)로부터 전류를 수신하기 위해 접속되기 때문에 2단 구성에서 동작되도록 구성된다. ATIA(42)는 그 차이가 사전 선택된 동작 주파수 범위에 걸쳐 입력 디바이스(44, 46)로부터의 전류 사이의 차이에 대략 비례하는 전압 쌍을 출력하도록 구성될 수 있다. 예를 들어, 입력 디바이스(44, 46)는 제 1 정합 역바이어스 포토다이오드 및 제 2 정합 역바이어스 포토다이오드일 수 있고 따라서 ATIA(42)의 제 1 출력 전압 및 제 2 출력 전압의 차이가 사전 선택된 동작 주파수 범위에서 제 1 포토다이오드 및 제 2 포토다이오드에 입사되는 광 강도(L1, L2) 사이의 차이에 대략 비례한다. 입력 디바이스(44, 46)가 각종 DC 바이어스에서 각종 DC 전류를 출력할 수 있기 때문에, 입력 디바이스(44, 46)의 동작 특성의 일반값은 ATIA에 대한 바람직하지 않은 바이어싱 구성을 생성할 수 있거나 그러한 바람직하지 않은 바이어싱 구성을 생성하기 위해 서서히 변경될 수 있다. ATIA(42)의 일부 실시예는 ATIA(42)가 사전 선택되고 바람직한 동작 구성을 여전히 갖도록 입력 디바이스(44, 46)의 동작 특성의 상대적인 일반값을 보상할 수 있다. 실제로, ATIA(42)는 이 ATIA(42)가 원하는 동작 구성에 남아있도록 입력 디바이스(44, 46)의 상이한 유형의 출력 특성들 사이의 차이를 보상할 수 있으며 그리고/또는 입력 디바이스(44, 46)의 DC 출력 특성을 일시적으로 안정화시킬 수 있다.
ATIA(42)는 전자 차동 증폭기(48)와, 상부 및 하부 분산 전기 피드백 라인(50, 52)과, 전자 컨트롤러(54)를 포함한다.
전자 차동 증폭기(48)는 입력(56, 58) 및 출력(60, 62)을 갖는다. 전자 차동 증폭기(48)는 예를 들어 고입력 임피던스, 저출력 임피던스, 및/또는 고전압 이득을 가질 수 있으며, 상기 동작 특성은 저주파수 또는 DC 주파수로부터 ATIA(42)의 사전 선택된 동작 범위의 하이-엔드(high-end)에서의 주파수까지 적용된다. 예로서, 전자 차동 증폭기(48)는 대략 0 헤르츠에서 대략 1기가 헤르츠 이상까지의 주파수 범위에 걸쳐 종래의 연산 증폭기로서 기능한다.
각 분산 전기 피드백 라인(50, 52)은 전자 차동 증폭기(48)의 출력(60, 62) 중 하나를 전자 차동 증폭기(48)의 상대적으로 반전된 입력(56, 58)에 접속시키는 피드백 저항기(R, R')를 포함한다. 피드백 저항기(R, R')는 대략 동일한 저항을 가지거나 상이한 저항을 구비할 수 있다. 상부 및 하부 분산 전기 피드백 전기 라인(50, 52)은 전자 차동 증폭기(48)의 동작을 안정화시킬 수 있는 부피드백을 제공한다. 또한, 피드백 저항기(R, R')는 ATIA(42)가 입력 전류를 출력 전압으로 변환 가능하게 하여 능동 전류 대 전압 변환기로 기능하는 수동 내부 부하이다. 다른 실시예에 있어서, 저항기(R, R')는 더 일반적인 임피던스를 갖는 2 포트 디바이스일 수 있으며, 여기서 2 포트 디바이스는 저주파수에서 저항기(R, R')로 동작한다.
또한, 각 분산 전기 피드백 라인(50, 52)은 인덕터(72, 74, 76, 78)를 통해 피드백 저항기(R, R')의 대향 측에 접속되는 가변 DC 전압원(64, 66, 68, 70) 중 한 쌍을 포함한다. 특히, 각 인덕터/가변 DC 전압원, 즉 쌍((72/64),(74/66),(76/68), 및 (78/70))은 저주파수에서 가변 전압원을 형성하며 고주파수, 예를 들어 ATIA(42)의 사전 선택된 동작 범위의 주파수에서 접지에 대한 고임피던스 접속을 형성한다.
쌍((72/64),(74/66),(76/68), 및 (78/70))은 전자 차동 증폭기(48)의 입력(56, 58) 및 출력(60, 62)에서 DC 전압 바이어스를 조정하기 위해 제어 가능하다. 예를 들어, 쌍((72/64),(74/66),(76/68), 및 (78/70)) 중 하나의 출력 전압을 개별적으로 조정하는 것은 쌍이 직접 접속되는 전자 차동 증폭기(48)의 입력(56, 58) 또는 출력(60, 62) 중 하나에서의 DC 바이어스 조정을 가능하게 해준다. 또한, 가변 DC 전압원(64, 66, 68, 70)은 이 가변 DC 전압원(64, 66, 68, 70)이 높은 동작 주파수에서 큰 임피던스에 의해 R 및 R'를 통해서 선형 전기 피드백 라인에 접속되기 때문에 ATIA(42)의 높은 동작 주파수에서 저항기(R 및 R')에 의해 피드백 상에 최대한 적은 영향을 초래하도록 설정될 수 있다. 예를 들어, 인덕터(72, 74, 76, 78)는, 예를 들어 R 및 R'에 의해 피드백 상의 가변 DC 전압원(64, 66, 68, 70)의 직접적인 영향이 사전 선택된 주파수 범위에서 적어지도록 사전 선택된 주파수 동작 범위에서 피드백 저항기(R, R')의 저항의 10배 이상인 임피던스를 갖도록 선택될 수 있다.
전자 컨트롤러(54)는 사전 선택된 원하는 값에서 전자 차동 증폭기(48)의 입력(56, 58) 및/또는 출력(60, 62)에서의 DC 전압을 설정하고 유지하기 위해 가변 DC 전압원(64, 66, 68, 70)을 동작시킨다. 즉, 전자 컨트롤러(54)는 전압-바이어스 입력 디바이스(44, 46)로부터의 DC 전류의 존재 하에 전자 차동 증폭기(48)의 DC 바이어스를 적절히 설정하며 그리고/또는 일시적으로 안정시키기 위해 가변 DC 전압원(64, 66, 68, 70)의 출력 전압을 제어한다. 전자 컨트롤러(54)는 입력 디바이스(44, 46)의 미지의 및/또는 서서히 변화하는 DC 특성에도 불구하고 전자 차동 증폭기(48)의 바이어싱 구성을 허용가능하게 설정하고 안정화시킬 수 있다.
그러한 바이어싱 보상을 생성하기 위해 전자 컨트롤러(54)는 각 피드백 저항기(R, R')의 일측 또는 양측에서 저주파수 또는 DC 전압을 효과적으로 측정할 수 있으며, 예를 들어 입력 및 출력 DC 공통-모드 전압(VX, VY)이 측정될 수 있거나 또는 차이(Vx - VY)가 측정될 수 있다. 전자 컨트롤러(54)는 전자 차동 증폭기(48)의 원하는 바이어싱 구성의 DC 전압을 위해 측정된 DC 전압과 사전 선택된 원하는 값 사이의 차이를 감소시키기 위해 가변 전압원(64, 66, 68, 70)의 출력 전압을 조정한다. 그 결과, ATIA(42)의 DC 동작점 또는 바이어싱점은 입력 디바이스(44, 46)의 출력 DC 전류 및 DC 바이어스의 미지의 및/또는 시변 환경의 존재 하에 적당히 초기화되며 그리고/또는 일시적으로 안정화될 수 있다.
실제로, 바이어싱 보상은 피드백 저항기(R, R')에서 DC 또는 개략 DC 전류의 사인(sign) 및/또는 크기를 조정하는 것을 포함할 수 있다. 그러한 DC 또는 개략 DC 전류의 사인은 출력 전압의 상대 크기를 교환하기 위해 동일 분산 전기 피드백 라인(50, 52)의 2개의 가변 DC 전압원(64, 66, 68, 70)을 조정함으로써 반전될 수 있다. 그러한 DC 또는 개략 DC 전류의 크기는 출력 전압의 비율의 크기를 함께 증가(감소)시킴으로써 동일 피드백 저항기(R, R')의 대향측에 접속되는 2개의 가변 DC 전압원(64, 66, 68, 70)을 조정함으로써 증가(감소)될 수 있다.
각 입력 디바이스(44, 46)가 전자 차동 증폭기(48)의 입력(56, 58) 중 하나에 접속되므로, 전자 차동 증폭기(48)의 출력 전압들 사이의 차이는 입력 디바이스(44, 46)로부터의 전류들 사이의 차이를 나타낼 수 있다. 따라서, 가변 DC-전류원(64, 66, 68, 70)을 통해 접지로의 접속을 무시하기에 충분히 큰 주파수에서, 전자 차동 증폭기(48)의 출력(60, 62)에서의 전압들 사이의 차이는 입력 디바이스(44, 46)로부터의 전류들 사이의 대략 비례적인 차이를 나타낼 수 있다.
일부 실시예에 있어서, 입력 디바이스(44, 46)는 그 출력 전류의 크기가 입사되는 광 강도(L1, L2)에 대략 비례하도록 하는 역바이어스 포토다이오드이다. 이 때, ATIA(42)의 출력(60, 62)에서의 전압들 사이의 차이는 사전 선택된 주파수 동작 범위에 있어서 그러한 포토다이오드에서 수신된 광 강도들 사이의 차이의 양호한 측정일 수 있다.
예로서, ATIA(42)는 100 메가 헤르츠 이상의 심볼 레이트 또는 심지어 1 기가 헤르츠 이상의 심볼 레이트에서 QPSK 심볼을 반송하기 위해 변조된 광학 캐리어를 수신하고 디코딩하도록 구성된 코히어런트 광학 수신기의 일부일 수 있다. 그러한 광학 수신기에서, 제 1 입력 디바이스 및 제 2 입력 디바이스(44, 46)는 광학 하이브리드의 2개의 광학 출력으로부터 상기 광(L1, L2)을 검출하기 위해 접속되는 정합 역바이어스 포토다이오드일 수 있다. 그러한 광학 수신기에서, 상기 정합 포토다이오드에 의해 수신되는 광(L1, L2) 사이의 강도 차이는 광(L1, L2)을 생성하는 광학 캐리어 상에 변조되는 QPSK 심볼의 값을 나타내거나 상기 값은 그러한 QPSK 심볼을 결정하기 위해 사용가능할 수 있다. 일부 그러한 코히어런트 광학 수신기는 개별 측정이 변조된 광학 캐리어의 동위상 및 직교 위상 성분에 대해 이루어질 수 있도록 2개의 그러한 광학 하이브리드를 포함할 수 있다. 각 광학 하이브리드는 이 때 대응하는 쌍의 정합 역바이어스 포토다이오드 및 관련된 ATIA에 의해 모니터링된다. 2개의 ATIA로부터의 출력 전압 차이는 수신된 광학 캐리어 상에 변조된 QPSK 심볼의 값을 결정하기 위해 또한 처리될 수 있다.
그러한 광학 수신기에서, 측정된 강도 차이는 후속 디지털 처리에 의해 그러한 광 강도 차이의 측정을 조합함으로써 그러한 QPSK 심볼 값을 추출하기 위해 사용될 수 있다. 그러한 실시예에 있어서, 인덕터(72, 74, 76, 78)는 예를 들어 100 메가 헤르츠 또는 1 기가 헤르츠에서 고임피던스를 가질 수 있다. 이 임피던스는 광학 캐리어의 심볼 변조된 주파수가 분석될 때에 가변 DC 전압원(64, 66, 68, 70)을 통한 접지 접속이 저항기(R 및 R')를 통해 피드백에 실질적으로 영향을 주지 않도록 피드백 저항기(R, R')의 저항의 적어도 10배일 수 있다.
일부 광학 수신기에서, 입력 디바이스(44, 46)가 한 쌍의 정합 역바이어스 포토다이오드인 전자 회로(40)의 실시예는 광학 하이브리드인 광 강도 출력의 차이를 측정하기 위해 사용될 수 있다. 광학 수신기의 일부 그러한 예는 미국 특허 출원 공개 제20070036555호, 미국 특허 출원 공개 제20070071456호, 및 미국 특허 출원 공개 제20080152361호 중 하나 이상에 기재된 전자 증폭기를 도 2의 ATIA(42), 이하 도 5a - 5c의 ATIA(42'"), 또는 이하 도 6의 ATIA(42"")로 대체함으로써 형성될 수 있다. 상기 3개의 미국 특허 출원 공개는 그 전체가 참조로서 본 명세서에 통합된다.
도 3 및 도 4는 동일 ATIA(42) 및 다른 ATIA(42")가 단일단 방식으로 구동되는 회로(40', 40")를 예시한다. 또한, 이 회로(40', 40")의 일부 실시예는 ATIA(42, 42")의 바이어싱을 보상하기 위해 구성될 수 있다.
도 3을 참조하면, 회로(40')는 도 2에 이미 예시된 바와 같은 ATIA(42)와 입력 디바이스(44), 및 새로운 입력 디바이스(46')를 포함한다. 입력 디바이스(44)는 예를 들어 바이어스 전압원(V)과 ATIA(42)의 한쪽 입력 사이에 접속되는 포토다이오드일 수 있고 광(L1)을 수신하도록 구성된다. 새로운 입력 디바이스(46')는 예시된 바와 같이 ATIA(42)의 다른 쪽 입력에 공통 접지를 접속하는 종래의 커패시터일 수 있거나 다른 디바이스(도시되지 않음)일 수 있다.
회로(40')에서, ATIA(42)는 도 2에 이미 예시된 바와 같이 동일 전자 차동 증폭기(48), 분산 전기 피드백 라인(50, 52) 및 전자 컨트롤러(54)를 포함한다. 전자 컨트롤러(54)는 ATIA(42)의 양측 상의 상부 및 하부 분산 전기 피드백 라인(50, 52)을 여전히 제어한다. 이 때문에, 전자 컨트롤러(54)는 적절한 바이어싱 구성으로 ATIA(42)를 여전히 설정할 수 있고 또한 상기 바이어싱 구성으로 ATIA(42)를 여전히 일시적으로 안정화시킬 수 있다. 바이어싱 구성은 ATIA(42)의 출력 전압들 사이의 차이가 사전 선택된 동작 주파수 범위에 걸쳐 포토다이오드(44)에서 수신된 광(L1)의 강도에 거의 비례하도록 사전 선택될 수 있다.
도 4를 참조하면, 회로(40")는 ATIA(42") 및 입력 디바이스(44)를 포함한다.
회로(40")에서, 입력 디바이스(44)는, 예를 들어 ATIA(42")의 상부 입력(56)과 바이어스 전압원(V) 사이에서 접속되는 역바이어스 포토다이오드일 수 있다. 포토다이오드는 광(L1)을 수신하도록 구성된다.
회로(40")에서, 입력 디바이스(46")는 ATIA(42")의 하부 입력(58)과 공통 접지 사이에서 접속되는 저항기(R")이다.
회로(40")에서, ATIA(42")는 단일 출력 전자 차동 증폭기(48"), 상부 분산 전기 피드백 라인(50), 및 전자 컨트롤러(54")를 포함한다.
전자 차동 증폭기(48")는 예를 들어 저주파수에서 원하는 상부 동작 주파수까지 고입력 임피던스, 저출력 임피던스, 및/또는 고전압 이득을 갖는 종래의 증폭기일 수 있다. 예를 들어, 전자 차동 증폭기(48")는 종래의 연산 증폭기일 수 있다.
분산 전기 피드백 라인(50)은 도 2 - 도 3과 관련하여 기재된 형태를 갖는다. 분산 전기 피드백 라인(50)은 출력(60)에 대해 반전되는 전자 차동 증폭기(48")의 출력을 전자 차동 증폭기(48")의 입력(56)에 접속시킨다. 즉, 피드백 라인(50)은 부피드백의 안정화를 제공한다. 피드백 라인(50)은 원하는 동작 주파수 범위에서 능동 전류 대 전압 변환기로서 기능시키기 위해 ATIA(42")에 필요한 부하를 제공하는 저항기(R)를 포함한다.
전자 컨트롤러(54")는 전자 차동 증폭기(48")의 입력 및 출력 DC 또는 개략 DC 바이어스 전압이 원하는 동작 구성에서 설정 및/또는 일시적으로 안정화되도록 ATIA(42")의 피드백 라인(50)을 제어한다. 전자 컨트롤러(54")는 전자 차동 증폭기(48")의 입력(56) 및 출력(60)에서 DC 또는 개략 DC 전압을 효율적으로 측정할 수 있고 전자 차동 증폭기(48")에 대한 사전 선택된 입력 및 출력 DC 바이어스를 설정 및/또는 유지하기 위해 가변 DC 전압원(64, 66)을 조정할 수 있다. 당업자는 피드백 라인(50)에 대한 전자 컨트롤러(54")의 동작을 도 2 - 도 3의 전자 컨트롤러(54)의 상술한 동작으로부터 용이하게 이해할 것이다. 각 전자 컨트롤러(54, 54")는 전자 차동 증폭기(48, 48")에 대한 DC 바이어스를 설정 및/또는 안정화시키기 위해 유사한 기술을 사용한다. 전자 컨트롤러(54")는 ATIA(42")의 사전 선택된 동작 주파수 범위에서 포토다이오드(44)에 입사되는 광(L1)의 강도에 거의 비례하도록 차동 증폭기(48")의 바이어싱 구성을 설정 및/또는 유지할 수 있다.
도 5a - 도 5c는 ATIA(42'")의 제 3 실시예의 안정적인 최종 상태(40a - 40c)의 예를 도시하며, 여기서 안정적인 최종 상태는 각종 방식으로 ATIA(42'")를 구동함으로써 생성된다. 도 5a - 도 5b의 구성(40a - 40c)에서, 각 입력 디바이스(44, 46)는 안정적인 최종 상태에서의 동일 DC 출력 전류, 즉 도 5에서의 출력 전류(+IPD) 및 도 5b에서의 출력 전류(-IPD)를 생성한다. 이 회로에서, 제 1 입력 디바이스 및 제 2 입력 디바이스(44, 46)는 예를 들어 유사하게 또는 동일하게 역바이어스된 유사한 또는 동일한 포토다이오드일 수 있다. 도 5c의 구성에 있어서, 단일 입력 디바이스(44')는 안정적인 최종 상태에서 +IPD의 DC 출력 전류를 생성한다.
도 5a - 도 5c에서, ATIA(42'")는 전자 차동 증폭기(48)와, 상부 및 하부 분산 전기 피드백 라인(50'", 52'")와, 컨트롤러(54'")를 포함한다.
전자 차동 증폭기(48)는 예를 들어 도 2 - 도 3에 예시된 전자 차동 증폭기 중 어느 하나일 수 있다. 전자 증폭기(48)는 예를 들어 제로 주파수에서 주파수 100 메가 헤르츠 이상 또는 심지어 1 기가 헤르츠 이상까지 연산 증폭기로서 기능하기 위해 고입력 임피던스, 저출력 임피던스, 및/또는 고이득을 가질 수 있다.
상부(하부) 분산 전기 피드백 라인(50"', 52"')은 상부(하부) 선형 전기 피드백 라인(90, 92), DC 전류 싱크(1) 쌍, 및 DC 전류원(2) 쌍을 포함한다. 상부(하부) 선형 전기 피드백 라인(90, 92)은 전자 차동 증폭기(48)의 상부(하부) 출력을 전자 차동 증폭기(48)의 상부(하부) 입력에 상대적으로 반전된 방식으로 접속시킨다.
상부 및 하부 선형 전기 피드백 라인(90, 92) 각각은 3개 이상의 직렬 접속된 저항기, 예를 들어 저항기(R1), 저항기(R2 + R3), 및 저항기(R4)의 순서로 형성된다. 이 순서에서, 저항기(R1, R4)는 중앙 저항기(R2 + R3)의 대향측, 즉 노드(X 및 Y)에 접속된다. 저항기(R1 및 R4)는 동일한 저항 또는 거의 동일한 저항을 갖는다.
DC 전류원(2)의 각 쌍은 노드(X)에서 대응하는 상부 또는 하부 선형 전기 피드백 라인(90, 92)에 접속되는 하나의 DC 전류원(2) 및 노드(Y)에서 동일 상부 또는 하부 선형 전기 피드백 라인(90, 92)에 접속되는 실질적으로 동일한 다른 DC 전류원(2)을 포함한다. DC 전류 싱크(1)의 각 쌍은 노드(X)에서 대응하는 상부 또는 하부 선형 전기 피드백 라인(90, 92)에 접속되는 하나의 DC 전류 싱크(1) 및 노드(Y)에서 동일한 상부 또는 하부 선형 전기 피드백 라인(90, 92)에 접속되는 실질적으로 동일한 다른 DC 전류 싱크(1)를 포함한다. 즉, 제 1 DC 전류원-전류 싱크 쌍은 선형 전기 피드백 라인(90, 92)의 노드(X)에 직접 접속되고, 제 2 DC 전류원-전류 싱크 쌍은 동일한 선형 전기 피드백 라인(90, 92)의 노드(Y)에 직접 접속된다. 각 DC 전류 싱크(1)는 인가된 DC 바이어스의 증가에 응답하여 그 전류 싱킹을 증가시킬 수 있고 인가된 DC 바이어스의 감소에 응답하여 그 전류 싱킹을 감소시킬 수 있다. 유사하게도, 각 DC 전류원(2)은 인가된 DC 바이어스의 증가에 응답하여 그 출력 전류를 증가시킬 수 있고 인가된 DC 바이어스의 감소에 응답하여 그 출력을 감소시킬 수 있다.
전자 컨트롤러(54'")는 상부 선형 전기 피드백 라인(90)을 제어하는 상부 전자 차동 증폭기(94) 및 하부 선형 전기 피드백 라인(92)을 제어하는 하부 전자 차동 증폭기(96)를 포함한다. 상부 및 하부 전자 차동 증폭기(94, 96)는 예를 들어 전자 차동 증폭기(48)의 구조 및/또는 구성과 유사하거나 동일한 구조 및/또는 구성을 가질 수 있다. 상부(하부) 전자 차동 증폭기(94, 96)의 입력은 로우 패스 필터(LPF), 예를 들어 RC 회로 또는 인덕터를 통해 상부(하부) 선형 전기 피드백 라인(90, 92)의 노드(X 및 Y)에 걸쳐 접속된다. 따라서, 상부(하부) 전자 차동 증폭기(94)(96)로의 DC 전압(VY', VX') 입력 사이의 차이(VY' - VX')는 대응하는 상부(하부) 선형 전기 피드백 라인(90, 92)에 있어서 노드(Y)에서의 DC 전압과 노드(X)에서의 DC 전압 사이의 차이에 비례한다. 상부(하부) 전자 차동 증폭기(94, 96)의 비반전 출력은 상부(하부) 선형 전기 피드백 라인(90, 92)의 DC 전류 싱크(1) 쌍의 제어 또는 바이어스 입력에 접속된다. 상부(하부) 전자 차동 증폭기(94, 96)의 반전 출력은 상부(하부) 선형 전기 피드백 라인(90, 92)의 DC 전류원(2)의 쌍에 대한 제어 또는 바이어스 입력에 접속된다.
전자 컨트롤러(53'")의 상부 및 하부 부분은 동일한 구조를 갖는다. 또한, 전자 컨트롤러(54'")의 상부(하부) 부분은 ATIA(42'")의 DC 상부(하부) 입력 및 출력 전압을 제어한다. 즉, 컨트롤러(54'")의 상부 및 하부 부분은 동일 프로세스 및 동일 유형의 디바이스를 사용해서 ATIA(42'")의 각 상부 DC 바이어스 및 하부 DC 바이어스가 안정적인 최종 상태로 개별적으로 전개되게 한다.
ATIA(42'")에서, 전자 컨트롤러(54'")는 전자 차동 증폭기(48)의 DC 바이어싱이 안정적인 최종 상태로 전개되게 한다. 안정적인 최종 상태에서, 상부 입력에서의 DC 전압(VY, VX)과 전자 차동 증폭기(48)의 상부 출력 사이의 어떤 초기 차이는 제로로 전개되거나 제로에 가까운 값으로 전개된다. 안정적인 최종 상태에서, 전자 차동 증폭기(48)의 하부 입력과 하부 출력에서의 DC 전압들(VY, VX) 사이의 어떤 초기 차이는 제로로 전개되거나 제로에 가까운 값으로 전개된다. 전자 컨트롤러(54'")는 후술되는 바와 같이 ATIA(42'")의 회로 디바이스에 최종 상태 조건을 제공함으로써 전자 차동 증폭기(48)의 DC 바이어싱을 그러한 안정적인 최종 상태로 전개시킨다.
첫 번째로, 전자 컨트롤러(54'")의 상부(하부) 부분은 상부(하부) DC 전류원(2) 및/또는 상부(하부) DC 전류 싱크(1)가 상부(하부) 선형 전기 피드백 라인(90, 92)의 저항기(R1 및 R4)를 흐르는 DC 전류를 소싱 및/또는 싱킹하게 한다. 소싱 및/또는 싱킹은 실질적으로 어떤 전류도 안정적인 최종 상태에서 저항기(R2 및 R3)를 흐르지 않도록 행해진다. 그러나, 그러한 안정적인 최종 상태에서, 매우 적은 전류가 저항기(R2 및 R3)에서 여전히 흐를 수 있으며, 그러한 적은 전류는 수 개의 쌍극성 트랜지스터의 기본 전류 및/또는 수 개의 전계 효과 트랜지스터의 게이트 누설 전류에 의한 것일 수 있다. 도 5a의 안정적인 최종 상태에서, 저항기(R1)에 흐르는 DC 전류는 노드(X)에 직접 접속된 DC 전류 싱크(1)로 향하고, 저항기(R4)에 흐르는 DC 전류는 노드(Y)에 직접 접속된 DC 전류 싱크(1)로 향한다. 도 5b의 안정적인 최종 상태에서, 저항기(R1)에서 흐르는 DC 전류는 노드(X)에 직접 접속된 DC 전류원(2)으로부터 나오고, 저항기(R4)에서 흐르는 DC 전류는 노드(Y)에 직접 접속된 DC 전류 싱크(2)로부터 나온다. 도 5c의 안정적인 최종 상태에서, 상부 분산 전기 피드백 라인(50'")은 도 5a의 동일하게 안정적인 최종 상태를 갖고, 하부 분산 전기 피드백 라인(52'")은 하부 DC 전류 싱크 및 전류원(1, 2)이 전류를 실질적으로 싱킹 또는 소싱하지 않는 안정적인 최종 상태를 갖는다.
두 번째로, 전자 컨트롤러(54'")는 상부(하부) DC 전류원(2) 쌍 각각이 동일한 DC 전류를 상부(하부) 선형 전기 피드백 라인(90, 92)로 소싱하게 하고 상부(하부) DC 전류 싱크(1) 쌍 각각이 동일한 DC 전류를 상부(하부) 선형 전기 피드백 라인(90, 92)으로부터 싱킹하게 한다. 그 결과, 상부(하부) 선형 전기 피드백 라인(90, 92)에서, 동일한 전류는 저항기(R1) 및 저항기(R4)에서 흐른다. 이것은 상부(하부) 선형 전기 피드백 라인(90, 92)의 저항기(R1)에 걸친 DC 전압 강하가 안정적인 최종 상태에서 동일한 상부(하부) 선형 전기 피드백 라인(90, 92)에 걸친 DC 전압 강하와 동일한 것을 보장한다.
상기 이유로, 전자 컨트롤러(54'")의 상부(하부) 부분은 전자 차동 증폭기(48)의 상부(하부) DC 출력 전압(VY) 및 상부(하부) DC 입력 전압(VX) 사이의 차이가 제로를 향해 전개되게 한다. 선형 전기 피드백 라인(90, 92)에서, DC 전류 싱크(1) 및 DC 전류원(2)은 차동 증폭기(48)의 DC 바이어스를 ATIA(42'")의 입력에서 수신된 DC 전류의 각종 크기 및 사인에 대한 그러한 안정적인 상태로 전개시키도록 제어될 것이다.
도 5a - 도 5c는 ATIA(42'")로의 각종 입력 전류의 인가로부터 야기된 최종 상태(40A - 40C)를 예시한다. 인가된 입력 전류이 없을 시에, 선형 전기 피드백 라인(90, 92)은 어떤 전류도 반송하지 않고, DC 전류 싱크 및 전류원(1, 2)은 어떤 실질적인 DC 전류를 소싱 또는 싱킹하지 않을 것이다. ATIA(42'")로의 입력 전류의 인가는 전자 차동 증폭기(48)의 DC 바이어싱 상태의 후속 전개를 야기시키는 전자 차동 증폭기(94, 96)에 걸쳐 전압을 초기에 생성한다.
도 5a의 구성(40A)에서, 입력 디바이스(44, 46)는 같은 입력 정전류, 즉 +IPD를ATIA(42"')의 2개의 입력에 인가함으로써 초기에 DC 전류(+IPD)가 선형 전기 피드백 라인(90, 92)을 흐르게 된다. 피드백 전류(+IPD)는 전자 차동 증폭기(94, 96)의 입력에 걸친 초기 정전압 차이(Vx '-Vy')를 차례로 생성하는 저항기(R2 + R3)에 걸친 전압 강하를 초기에 발생시킨다. 이에 응하여, 전자 차동 증폭기(94, 96)는 제로 전류를 초기에 싱킹하는 DC 전류 싱크(1)에 대한 전압 바이어스를 증가시키고, 제로 전류를 초기에 소싱하는 DC 전류원(2)에 대한 전압 바이어스를 감소시킨다. 그 결과, DC 전류 싱크(1)는 더 많은 전류를 싱킹하고, DC 전류원(2)은 더 많은 전류를 소싱 또는 출력하지 않는다. 전자 차동 증폭기(94, 96)는 최종 상태가 달성될 때까지 DC 전류 싱크(1)에 대한 전압 바이어스를 계속해서 증가시키고 DC 전류원(2)에 대한 전압 바이어스를 계속해서 감소시킨다. 도 5a에 예시된 최종 상태에서, 각 DC 전류 싱크(1)는 IPD의 전류를 싱킹하고, 각 DC 전류원은 제로 전류를 소싱하고, DC 전류 싱크 및 전류원(1, 2)에 인가된 바이어스 전압은 최종적인 안정적인 값을 갖는다.
도 5b의 구성(40B)에서, 입력 디바이스(44, 46)는 같은 입력 부전류, 즉 -IPD를 ATIA(43'")의 2개의 입력에 인가함으로써 초기에 DC 전류(-IPD)가 선형 전기 피드백 라인(90, 92)을 흐르게 된다. 피드백 전류(-IPD)는 전자 차동 증폭기(94, 96)의 입력에 걸친 초기 부전압 차이(Vx'-Vy')를 차례로 생성하는 저항기(R2 + R3)에 걸친 전압 강하를 초기에 발생시킨다. 이에 응답하여, 전자 차동 증폭기(94, 96)는 제로 전류를 초기에 싱킹하는 DC 전류 싱크(1)에 대한 전압 바이어스를 감소시키고, 제로 전류를 초기에 소싱하는 DC 전류원(2)에 대한 전압 바이어스를 증가시킨다. 그 결과, DC 전류원(2)은 더 많은 전류를 출력하고, DC 전류 싱크(1)는 전류를 싱킹하지 않는다. 전자 차동 증폭기(94, 96)는 최종 상태가 달성될 때까지 DC 전류 싱크(1)에 대한 전압 바이어스를 계속해서 감소시키고 DC 전류원(2)에 대한 전압 바이어스를 계속해서 증가시킨다. 도 5b에 예시된 최종 상태에서, 각 DC 전류원(2)은 -IPD의 전류를 출력하고, 각 DC 전류 싱크(1)는 제로 전류를 싱킹하고, DC 전류 싱크 및 전류원(1, 2)에 인가된 바이어스 전압은 최종적인 안정적인 값을 갖는다.
도 5C의 구성(40C)에서, 입력 디바이스(44)는 입력 정전류, 즉 +IPD를 ATIA(43'")의 상부 입력에 인가하고, ATIA(42'")의 하부 입력은 어떤 입력 전류도 수신하지 않는다. 따라서, 전자 컨트롤러(54'")의 상부 부분 및 상부 분산 피드백 라인(50'")의 상부 부분은 예시된 최종 상태에 도달하기 위해 도 5a에서와 같이 기능하고, 전자 컨트롤러(54'")의 하부 부분 및 하부 분산 피드백 라인(52'")의 하부 부분은 DC 입력 및 출력 전류와 DC 소싱 및 싱킹된 전류가 그 초기값에 존속하는 초기 상태에 존속된다.
도 6은 ATIA(42"")의 제 4 실시예에 대한 각종 구동 구성(40"")을 예시한다. 구동 구성(40"")은 단일단 또는 이중단일 수 있다. 특히, 일부 구동 구성은 2개의 입력 디바이스(44, 46)를 포함하고, 다른 구동 구성은 상부 입력 디바이스(44)만을 포함한다. 제 3 ATIA(42"")는 DC 입력 전압 및 DC 출력 전압 양쪽 모두의 제어를 가능하게 한다.
제 3 ATIA(42"")는 메인 전자 차동 증폭기(48)와, 상부 및 하부 분산 피드백 라인(50"", 52"")과, 상부 전자 컨트롤러(54"")와, 전자 오프셋 컨트롤러(100)를 포함하고, 선택적으로 출력 전자 증폭기 또는 버퍼(98)를 포함한다.
메인 전자 차동 증폭기(48)는 도 2 - 도 3 및 도 5a - 도 5c에 이미 기재되어 있다.
상부 및 하부 분산 전기 피드백 라인(50"", 52"")은 도 5a - 5c의 상부 및 하부 분산 피드백 라인(50'", 52'")에 대해 이미 기재된 바와 같이 저항기(R1 - R4)를 갖는 선형 전기 피드백 라인, DC 전류 싱크(1), 및 DC 전류원(2)을 포함한다. 또한, 상부(하부) 분산 피드백 라인(50"", 52"")은 상부(하부) 오프셋 DC 전류 싱크(3) 및 상부(하부) 오프셋 DC 전류원(4)을 포함한다. 오프셋 DC 전류 싱크 및 전류원(3, 4)은 어떤 전류도 선형 전기 피드백 라인(90, 92)을 통과하지 못하는 초기 상태에서 어떤 실질적인 DC 전류를 싱킹 또는 소싱하지 못한다. 오프셋 DC 전류 싱크(3)에 의해 싱킹된 전류의 크기는 인가된 제어 또는 바이어스 전압이 증가하면 증가할 수 있고 인가된 제어 또는 바이어스 전압이 감소하면 감소할 수 있다. 오프셋 DC 전류원(4)에 의해 소싱된 전류는 증가된 인가 제어 또는 바이어스 전압에 대해 증가할 수 있고 감소된 인가 제어 또는 바이어스 전압에 대해 감소할 수 있다.
상부 전자 컨트롤러(54"")는 도 5a - 도 5c의 전자 컨트롤러(54'")의 상부 부분에 대해 이미 기재된 바와 같이 전자 차동 증폭기(94), 예를 들어 2개의 입력에서 로우 패스 필터(LPF)를 갖는 연산 증폭기를 포함한다. 로우 패스 필터(LPF)는 전자 차동 증폭기(94)의 출력(도시되지 않음)에 교대로 위치될 수 있다. 또한, 상부 전자 컨트롤러(54"")는 하나의 입력에 접속된 기준 DC 전압원(VREF)을 포함한다. 기준 DC 전압원(VREF)은 예를 들어 ATIA(42"")에 대한 고정된 종래의 전압원 또는 부분 카피 회로일 수 있다. 부분 카피 회로는 예를 들어 상부 전자 컨트롤러(54"")와 이것에 의해 제어되는 DC 전류원(2) 및 DC 전류 싱크(1)가 없는 동일 회로일 수 있다. 부분 카피 회로에서, ATIA의 입력은 ATIA(42"")에서의 입력 DC 전압이 입력 전류의 부재 시에 입력 DC 바이어스와 같도록 어떤 전류도 수신할 수 없다.
상부 전자 컨트롤러(54"")는 전자 차동 증폭기(48)의 입력 DC 전압 바이어스를 제어할 수 있다. 특히, 상부 전자 컨트롤러(54"")의 제 1 입력이 기준 전압(VREF)에 접속되고, 상부 전자 컨트롤러(54"")의 제 2 입력이 ATIA(42"")의 메인 전자 차동 증폭기(48)의 상부 입력에 접속된다. 이 접속 구성으로 인하여, 상부 전자 컨트롤러(54"")는 그 내부 전자 차동 증폭기(94)가 입력들 사이의 차이를 제로로 구동시킴에 따라 ATIA(42"")의 DC 입력 전압을 기준 전압(VREF)을 향해 전개시킬 수 있다. 즉, 상부 전자 컨트롤러(54"")는 ATIA(42"")의 메인 전자 차동 증폭기(48)의 DC 입력 전압을 어떤 사전 선택된 기준 DC 전압(VREF)으로 전개시킬 수 있다.
상부 전자 컨트롤러(54"")는 도 5a - 도 5b의 ATIA(42'")에서의 전자 컨트롤러(54'")의 상부 및 하부 부분 각각에 의해 상부 및 하부 분산 피드백 라인(50'", 52'")의 개별 제어와는 대조적으로 상부 및 하부 분산 피드백 라인(50"", 52"") 모두를 제어한다. 특히, 상부 전자 컨트롤러(54"")는 상부 및 하부 분산 전기 피드백 라인(50"", 52"")에서의 DC 전류원(2) 및 DC 전류 싱크(1)에 대한 대칭 접속을 갖는다.
선택적인 전자 차동 증폭기 또는 버퍼(98)는 ATIA(42"")에 종래의 출력 분리를 제공할 수 있으며 그리고/또는 ATIA(42"")에 전자 증폭 중 하나 또는 다수의 종래 스테이지를 제공할 수 있다. 전자 차동 증폭기 또는 버퍼(98)의 각 입력은 ATIA(42")의 메인 전자 차동 증폭기(48)의 출력 중 대응하는 하나에 접속됨으로써 2단 또는 차동 출력을 제공한다.
전자 오프셋 컨트롤러(100)는 전자 차동 증폭기(102), 예를 들어, 종래의 연산 증폭기, 및 로우 패스 필터(LPF) 쌍을 포함한다. 로우 패스 필터(LFP) 중 하나는 전자 차동 증폭기(102)의 각 입력을 전자 증폭기 또는 버퍼(98)의 차동 출력 중 대응하는 하나에 접속한다. 전자 차동 증폭기(102)의 한쪽 출력은 상부 분산 피드백 라인(50"")의 오프셋 DC 전류 싱크(3)의 제어 또는 바이어스 입력에 접속되고 하부 분산 피드백 라인(52"")의 오프셋 DC 전류원(4)의 제어 또는 바이어스 입력에 접속된다. 전자 차동 증폭기(102)의 다른 쪽 출력은 상부 분산 피드백 라인(50"")의 오프셋 DC 전류원(4)의 제어 또는 바이어스 입력에 접속되고 하부 분산 피드백 라인(52"")의 오프셋 DC 전류 싱크(3)의 제어 또는 바이어스 입력에 접속된다. 따라서, 전자 차동 증폭기(102)는 상부 및 하부 분산 피드백 라인(50"", 52"")에서와 반대의 방식으로 DC 피드백 전류를 싱킹 또는 소싱하기 위해 오프셋 DC 전류 싱크 및 전류원(3, 4)을 구동시킨다. 실제로, 전자 오프셋 컨트롤러(100)는 ATIA(42"")의 출력 전압에 대한 어떤 DC 전압 차이가 제로로 될 때까지 오프셋 DC 전류 싱크 및 전류원(3, 4)에 의해 소싱 또는 싱킹된 DC 전류의 크기를 자동적으로 조정한다.
따라서, 전자 오프셋 컨트롤러(100)는 상부 및 하부 선형 전기 피드백 라인(90, 92)에서 피드백 전류의 크기 및/또는 사인 사이의 비대칭을 보상하기 위해 오프셋 DC 전류 싱크 및 전류원(3, 4)에서 전류 레벨을 자동적으로 설정할 수 있다. 그러한 비대칭은 입력 디바이스(44, 46)가 상이한 전류를 출력할 수 있을 지라도 상부 전자 컨트롤러(54"")가 동일한 방식으로 상부 및 하부 DC 전류 싱크 및 전류원(1, 2)을 구성하기 때문에 발생될 수 있다. 또한, 그러한 비대칭은 메인 전자 차동 증폭기(48)의 이중단 동작에서 및/또는 선택적인 전자 차동 증폭기 또는 버퍼(98)에서 오프셋 비대칭으로 인해 발생될 수 있다.
도 5a - 도 5c는 DC 출력 전압의 안정적인 최종 값이 DC 입력 전압의 안정적인 최종 값과 같은 실시예를 예시했을 지라도, 당업자는 DC 바이어스 전압의 상기 안정적인 최종 값이 본 명세서에 기초하여 상이한 대체 ATIA를 제조할 수 있을 것이다. 예를 들어, 그러한 대체 ATIA는 ATIA(42'")에서 평행 고정 또는 일정 DC 전류 싱크 및/또는 고정 또는 일정 DC 전류원을 각 쌍 중 하나의 DC 전류 싱크(1)에 그리고 각 쌍 중 하나의 DC 전류원(2)에 추가함으로써 제작될 수 있다. 특히, 그러한 고정 DC 전류 싱크 및 전류원은 안정적인 입력 DC 전압(VX)과 상이한 안정적인 출력 DC 전압(VY)을 갖는다는 점을 제외하고 도 5a - 도 5b에 도시된 바와 같이 ATIA(42'")의 실질적인 구조를 갖는 그러한 대체 ATIA의 구성을 가능하게 할 수 있다.
또한, 당업자는 VX 및 VY의 DC 성분이 사전 선택된 양만큼 서로 상이한 안정적인 최종 상태를 가능하게 하도록 도 6의 ATIA(42"")에 대해 유사한 수정이 이루어질 수 있다는 것을 이해할 것이다.
도 7은 전압 바이어싱의 동적 제어를 구현하는 ATIA 동작 방법(80)을 예시한다. 상기 방법(80)은 앞서 논의된 바와 같이 도 2 - 도 4, 도 5a - 도 5c, 및 도 6에 예시된 ATIA(42, 42", 42'", 42"")를 동작시키기 위해 수행될 수 있다. ATIA는 전자 증폭기, 예를 들어 도 2 - 도 3, 도 5a - 도 5c, 및 도 6의 메인 전자 차동 증폭기(48) 또는 도 4의 비차동 전자 증폭기(48"), 및 하나 이상의 선형 전기 피드백 라인, 예를 들어 전자 증폭기의 출력을 그 입력에 접속시키는 도 2 - 도 7의 선형 전기 피드백 라인을 갖는다.
상기 방법(80)은 DC 성분을 갖는 전류를 선형 전기 피드백 라인에 입력하는 단계를 포함한다(단계(82)). 선형 전기 피드백 라인은 반전 방식으로 전자 증폭기의 출력을 전자 증폭기의 입력에 접속시킨다.
상기 방법은 수신 단계(82)에 응답하여 전원들 사이의 선형 전기 피드백 라인의 세그먼트로부터 전류의 DC 성분을 실질적으로 제거하기 위해 제 1 전원 및 제 2 전원을 조정하는 단계를 포함한다(단계(84)). 상기 제거 단계(84)는 선형 전기 피드백 라인 상의 노드에서 입력 전류의 상기 DC 성분을 소싱 또는 싱킹하기 위해 DC 전류 싱크 또는 DC 전류원 세트를 동작시키는 단계를 포함할 수 있다. 일부 실시예에 있어서, 상기 동작 단계는 전자 증폭기가 이 전자 증폭기의 입력에서 전압을 수신하도록 접속된 제 1 입력을 갖고 기준 전압을 수신하도록 접속된 제 2 입력을 가진 상태로 상기 전원에 대한 하나 이상의 제어 전압을 생성시키는 단계를 포함할 수 있다. 조정 단계는 DC 성분이 세그먼트에 실질적으로 없도록 DC 성분을 소싱 또는 싱킹하기 위해 DC 전류원 및/또는 DC 전류 싱크 쌍을 바이어싱하는 단계를 포함할 수 있다.
ATIA가 2단 구동을 위해 구성되면, 상기 방법(80)은 다른 전원 세트, 예를 들어 도 2와 도 3의 가변 DC 전압원(68, 70) 또는 도 5a - 도 5c 및 도 6의 DC 전류원(2) 및/또는 DC 전류 싱크를 조정하는 단계를 더 포함할 수 있다.
명세서, 도면, 및 청구범위로부터 본 발명의 다른 실시예가 당업자에게 명백하게 될 것이다.

Claims (10)

  1. 전자 증폭기와,
    상기 전자 증폭기의 출력을 상기 전자 증폭기의 입력에 접속시키는 전기 피드백 라인과,
    상기 전기 피드백 라인 상의 노드에 접속된 복수의 전원과,
    상기 전원을 상기 전기 피드백 라인으로의 전류 입력에 응답하는 방식으로 조정하도록 구성된 전자 컨트롤러를 포함하는
    장치.
  2. 제 1 항에 있어서,
    상기 복수의 전원은 각각의 노드에 접속된 전류원 및/또는 각각의 노드에 접속된 전류 싱크를 포함하는
    장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 컨트롤러는 차이가 사전 설정값으로 전개되도록 구성되며, 상기 차이는 상기 전자 증폭기의 입력에서의 DC 전압에서 상기 전자 증폭기의 출력에서의 DC 전압을 뺀 것인
    장치.
  4. 제 1 항, 제 2 항, 또는 제 3 항에 있어서,
    상기 컨트롤러는 상기 전자 증폭기의 입력 DC 전압이 사전 설정값으로 전개되도록 구성된
    장치.
  5. 제 1 항, 제 2 항, 제 3 항, 또는 제 4 항에 있어서,
    상기 전자 컨트롤러는 상기 전류원 및 상기 전류 싱크를 상기 전기 피드백 라인으로의 전류 입력에 응답하는 방식으로 동작시키도록 접속된 제 2 전자 증폭기를 포함하는
    장치.
  6. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 또는 제 5 항에 있어서,
    상기 전자 증폭기의 한쪽 입력에 접속된 포토다이오드를 더 포함하는
    장치.
  7. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 또는 제 5 항에 있어서,
    상기 전자 증폭기의 제 2 출력을 상기 전자 증폭기의 제 2 입력에 접속시키며, 하나 이상의 제 2 저항기를 갖는 제 2 전기 피드백 라인과,
    상기 제 2 전기 피드백 라인 상의 노드에 접속된 복수의 제 2 전원을 더 포함하며,
    상기 전자 컨트롤러는 상기 제 2 전원을 상기 전기 피드백 라인 중 하나로의 입력에 응답하는 방식으로 조정하도록 구성된
    장치.
  8. 선형 전기 피드백 라인에 DC 성분을 갖는 전류를 입력하는 단계?상기 선형 전기 피드백 라인은 전자 증폭기의 출력을 상기 전자 증폭기의 입력에 접속함?와,
    DC 성분을 갖는 전류의 수신에 응답하여, 상기 선형 전기 피드백 라인 상의 노드를 접속하는 제 1 전원 및 제 2 전원 사이의 상기 선형 전기 피드백 라인의 세그먼트로부터 상기 전류의 DC 성분을 제거하도록 상기 제 1 전원 및 제 2 전원을 조정하는 단계를 포함하는
    ATIA 동작 방법.
  9. 제 8 항에 있어서,
    상기 입력된 전류를 소싱 또는 싱킹하도록 전류 싱크 또는 전류원 세트를 동작시키는 단계를 더 포함하는
    ATIA 동작 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 조정 단계는 상기 DC 성분을 소싱 또는 싱킹하도록 전류원 또는 전류 싱크 쌍을 바이어싱하는 단계를 더 포함하여 상기 DC 성분을 상기 세그먼트로부터 제거하는
    ATIA 동작 방법.
KR1020117027184A 2009-05-16 2010-05-13 피드백 라인의 분산 제어를 갖는 트랜스임피던스 증폭기 KR101325425B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/454,326 2009-05-16
US12/454,326 US7876155B2 (en) 2009-05-16 2009-05-16 Transimpedance amplifier with distributed control of feedback line
PCT/US2010/034632 WO2010141193A2 (en) 2009-05-16 2010-05-13 Transimpedance amplifier with distributed control of feedback line

Publications (2)

Publication Number Publication Date
KR20120022950A true KR20120022950A (ko) 2012-03-12
KR101325425B1 KR101325425B1 (ko) 2013-11-04

Family

ID=43068027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027184A KR101325425B1 (ko) 2009-05-16 2010-05-13 피드백 라인의 분산 제어를 갖는 트랜스임피던스 증폭기

Country Status (8)

Country Link
US (1) US7876155B2 (ko)
EP (1) EP2430751B1 (ko)
JP (1) JP5711222B2 (ko)
KR (1) KR101325425B1 (ko)
CN (1) CN102428645A (ko)
MY (1) MY156892A (ko)
SG (1) SG176102A1 (ko)
WO (1) WO2010141193A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9374049B2 (en) 2013-12-18 2016-06-21 Hyundai Motor Company Differential amplifier
US9692473B2 (en) 2014-05-16 2017-06-27 Analog Devices, Inc. Offset compensation in a receiver

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183345A (ja) * 2009-02-05 2010-08-19 Renesas Electronics Corp トランスインピーダンス増幅器及びアナログ／デジタル変換回路
DE102010013318B4 (de) * 2010-03-30 2016-07-28 Austriamicrosystems Ag Verstärkerschaltung, Detektoranordnung und Verfahren zum Betreiben eines Verstärkers
US8461922B2 (en) * 2011-02-24 2013-06-11 Lsi Corporation Offset component cancelation method and circuit
CN102914366A (zh) * 2012-10-12 2013-02-06 中山大学 一种高共模抑制比(cmrr)的光电差分探测器
US8891704B2 (en) * 2012-11-06 2014-11-18 Fujitsu Limited Transimpedance amplifier with equalization
US8970300B2 (en) * 2013-04-16 2015-03-03 Texas Instruments Deutschland Gmbh Apparatus and method for transimpedance amplifiers with wide input current ranges
DE102013220100A1 (de) * 2013-10-02 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Pegelwandlerschaltung
US9787264B2 (en) * 2013-12-20 2017-10-10 Intel Corporation Configurable transceiver circuit architecture
GB2526857B (en) * 2014-06-05 2016-09-07 Thermo Fisher Scient (Bremen) Gmbh A transimpedance amplifier
US9755760B2 (en) * 2015-10-05 2017-09-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Supply voltage modular photodiode bias
CN108225556B (zh) * 2017-12-22 2020-05-15 湖南红太阳新能源科技有限公司 一种差分光电探测装置及光电测试系统
US10211865B1 (en) * 2018-06-22 2019-02-19 Futurewei Technologies, Inc. Fully differential adjustable gain devices and methods for use therewith
US10581472B2 (en) 2018-06-22 2020-03-03 Futurewei Technologies, Inc. Receiver with reduced mixer-filter interaction distortion
US10804859B2 (en) 2018-12-10 2020-10-13 Analog Devices, Inc. Transimpedance amplifiers with feedforward current

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668543A (en) * 1968-01-31 1972-06-06 Intech Corp Transducer amplifier system
US5418492A (en) 1993-10-01 1995-05-23 Industrial Technology Research Institute Fully differential non-op-amp-based positive feedback BJT biquad filter
JP2611679B2 (ja) * 1994-12-07 1997-05-21 日本電気株式会社 オフセット電圧調整回路
JP2655130B2 (ja) * 1995-04-14 1997-09-17 日本電気株式会社 ディジタル受信回路
US5602511A (en) * 1995-06-07 1997-02-11 Santa Barbara Research Center Capacitive transimpedance amplifier having dynamic compression
JP2000013161A (ja) * 1998-06-19 2000-01-14 Matsushita Electric Ind Co Ltd 可変利得増幅器
EP1049247B1 (en) * 1999-04-27 2005-08-03 STMicroelectronics S.r.l. Class-D amplifier with enhanced bandwidth
US6452452B1 (en) * 2000-07-10 2002-09-17 Intersil Americas Inc. Negative feedback gain control for common electrode transistor
US6501255B2 (en) * 2000-11-21 2002-12-31 Lake Shore Cryotronics, Inc. Differential current source with active common mode reduction
US6538507B2 (en) * 2001-02-28 2003-03-25 Intersil Americas, Inc. Automatic gain control circuit with high linearity and monotonically correlated offset voltage
DE10142707A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Mehrstufiger Differenzverstärker mit CMFB-Schaltkreis
JP4131679B2 (ja) * 2003-05-20 2008-08-13 松下電器産業株式会社 レベルシフト回路
US7253680B2 (en) * 2003-05-21 2007-08-07 World Energy Labs (2), Inc. Amplifier system with current-mode servo feedback
JP4285185B2 (ja) * 2003-10-15 2009-06-24 横河電機株式会社 光強度測定装置及び光強度測定方法
US6956439B1 (en) * 2003-12-12 2005-10-18 National Semiconductor Corporation Transimpedance amplifier with controllable noise reduction
JP2005318397A (ja) * 2004-04-30 2005-11-10 Hitachi Cable Ltd 光受信回路
US7236055B2 (en) * 2005-01-10 2007-06-26 Texas Instruments Incorporated Differential amplifier circuit and method for reducing thermally induced offsets caused by large differential signals
CN100550606C (zh) * 2005-01-14 2009-10-14 瑞昱半导体股份有限公司 具有不同输入/输出共模电压的电路装置
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
CN1859000A (zh) * 2005-05-08 2006-11-08 中国科学院半导体研究所 反馈型全差分调制器
EP1744604B1 (en) * 2005-07-12 2010-12-29 Alcatel Lucent Amplifier with feedback bridge
US7747177B2 (en) 2005-08-15 2010-06-29 Alcatel-Lucent Usa Inc. Coherent phase-shift-keying
US7650084B2 (en) 2005-09-27 2010-01-19 Alcatel-Lucent Usa Inc. Optical heterodyne receiver and method of extracting data from a phase-modulated input optical signal
JP2007274127A (ja) * 2006-03-30 2007-10-18 Eudyna Devices Inc 電子回路
US8073345B2 (en) 2006-12-22 2011-12-06 Alcatel Lucent Frequency estimation in an intradyne optical receiver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9374049B2 (en) 2013-12-18 2016-06-21 Hyundai Motor Company Differential amplifier
US9692473B2 (en) 2014-05-16 2017-06-27 Analog Devices, Inc. Offset compensation in a receiver

Also Published As

Publication number Publication date
US7876155B2 (en) 2011-01-25
KR101325425B1 (ko) 2013-11-04
EP2430751A4 (en) 2014-06-04
CN102428645A (zh) 2012-04-25
SG176102A1 (en) 2011-12-29
JP5711222B2 (ja) 2015-04-30
JP2012527205A (ja) 2012-11-01
US20100289584A1 (en) 2010-11-18
MY156892A (en) 2016-04-15
EP2430751A2 (en) 2012-03-21
WO2010141193A2 (en) 2010-12-09
EP2430751B1 (en) 2016-12-14
WO2010141193A3 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
KR101325425B1 (ko) 피드백 라인의 분산 제어를 갖는 트랜스임피던스 증폭기
US10819299B2 (en) Process and temperature insensitive linear circuit
US9035696B2 (en) Amplifier
KR100632690B1 (ko) 아이피투 교정회로
US8872585B2 (en) Amplifier for receiving optical signals complementary to each other
US8766728B2 (en) Trans-impedance amplifier with enhanced dynamic range but invariable input impedance
JP5630325B2 (ja) 利得可変差動増幅回路
US10944486B2 (en) DC current cancellation scheme for an optical receiver
US20120121273A1 (en) Common base circuit with output compensation, current-to-voltage circuit configured with common base amplifier, and optical receiver implemented with the same
JP7115065B2 (ja) トランスインピーダンスアンプ
US20160190998A1 (en) Amplifier circuit
TW201911740A (zh) 電流補償電路
US20040012439A1 (en) Amplifier having multiple offset-compensation paths and related sysems and methods
US7728669B2 (en) Output stage circuit and operational amplifier thereof
TWI642269B (zh) 補償電路、補償方法及放大電路
JP6208615B2 (ja) トランスインピーダンス増幅器
US9455668B1 (en) Capacitance to voltage converter with a leakage compensation loop
US9608581B2 (en) Differential amplifier
JP2017169156A (ja) トランスインピーダンスアンプおよび光信号受信装置
JP5144474B2 (ja) 加算器並びにそれを用いた電力合成器、直交変調器、直交復調器、電力増幅器、送信機、及び無線通信機
US11394352B2 (en) Transimpedance amplifier circuit
JP2010273284A (ja) 高周波増幅器
Liang et al. Design of a Transimpedance Amplifier with T-Network and DC Signal Rejection Structure for Photoelectric Sensors
KR20150080283A (ko) 고이득을 실현하는 제한 증폭기
JP2014217003A (ja) 光受信器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 5