KR20110097004A - 질화물 반도체 박막 성장 방법 - Google Patents

질화물 반도체 박막 성장 방법 Download PDF

Info

Publication number
KR20110097004A
KR20110097004A KR1020100016610A KR20100016610A KR20110097004A KR 20110097004 A KR20110097004 A KR 20110097004A KR 1020100016610 A KR1020100016610 A KR 1020100016610A KR 20100016610 A KR20100016610 A KR 20100016610A KR 20110097004 A KR20110097004 A KR 20110097004A
Authority
KR
South Korea
Prior art keywords
plane
buffer layer
gan
substrate
layer
Prior art date
Application number
KR1020100016610A
Other languages
English (en)
Other versions
KR101660734B1 (ko
Inventor
방규현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100016610A priority Critical patent/KR101660734B1/ko
Publication of KR20110097004A publication Critical patent/KR20110097004A/ko
Application granted granted Critical
Publication of KR101660734B1 publication Critical patent/KR101660734B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1082—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

무분극 질화물 반도체 박막 성장 방법에 관한 것으로, r면 기판을 준비하는 단계와, r면 기판 위에 a면 버퍼층을 형성하는 단계와, a면 버퍼층 위에 다수의 핵생성 사이트를 갖는 a면 반도체 결정 섬들을 형성하는 단계와, 다수의 a면 반도체 결정 섬들을 서로 융합시켜, a면 버퍼층 위에 a면 반도체층을 형성하는 단계를 포함하여 이루어질 수 있다.

Description

질화물 반도체 박막 성장 방법{method for growing nitride semiconductor film}
본 발명은 질화물 반도체에 관한 것으로, 특히 무분극 질화물 반도체 박막 성장 방법에 관한 것이다.
일반적으로, 반도체 레이저 소자의 레이저광은 광통신, 다중통신, 우주통신과 같은 곳에서 현재 실용화되어가고 있다.
이러한 반도체 레이저 소자는 광 통신 등과 같은 통신분야나 컴팩 디스크 플레이어(CDP; Compact Disk Player)나 디지털 다기능 디스크 플레이어(DVDP; Digital Versatile Disk Player) 등과 같은 장치에서 데이터의 전송이나 기록 및 판독을 위한 수단으로써 널리 사용되고 있다.
그 중에서도 질화물(Nitrides) 반도체 레이저 소자는 천이 방식이 레이저 발진 확률이 높은 직접 천이형이고, 청색 레이저 발진이 가능하다는 특성 때문에 특히 주목되고 있다.
반도체 레이저 소자는 기본적으로 n형 질화물 반도체층과 p형 질화물 반도체층 사이에, 다층 양자 우물 구조(MQW : Multi-Quamtum-Well)의 InGaN으로 이루어지는 활성층을 가지는 구조를 가지고 있으며, 파장의 증감은 InGaN 활성층의 In조성비를 증감하는 것으로 결정된다.
이러한, 반도체 레이저 소자는 사파이어 혹은 GaN 기판 면상에, n형 질화물 반도체층, 활성층, p형 질화물 반도체층이 순서로 형성되고, p형 질화물 반도체층 일부에 리지 스프라이프(ridge stripe)가 형성되는 구조를 가지고 있다.
레이저 소자 각각의 막에 사용되어지는 재료의 조건은 캐리어(전자와 정공)를 활성층에 가두어 반전분포 상태를 얻기 위하여, 반도체층 재료의 에너지 간격(Eg)은 활성층의 에너지 간격보다 크게 해야 하고, 또한 빛을 활성층에 가두기 위하여, 반도체층의 재료의 굴절률은 활성층 재료의 굴절률보다 작게 할 수 있다.
현재 가장 널리 쓰이고 있는 N형 반도체 층은 Si 불순물이 주입된 GaN 또는 AlxGa1-xN 으로 이루어져 있으며, 활성층 구조는 양자 우물 (Quantum well, QW)층과 양자 배리어(Quantum barrier,QB)층을 수차례 반복적으로 겹쳐 형성된 다중 양자 우물(Multi-quantum well,MQW)층이다.
양자 우물층의 재료성분은 주로 InxGa1-xN (0<x≤1)이며, 양자 배리어층 성분은 양자 우물층보다 In 조성이 낮은 InyGa1-yN(0≤y<1, x>y)으로 이루어졌다.
P형 반도체 층은 Mg 불순물이 주입된 GaN 또는 AlxGa1-xN 으로 이루어져 있으며, 각각의 반도체층은 GaN 그리고 AlxGa1-xN을 반복적으로 성장 시키는 초격자구조, 혹은 GaN 또는 AlxGa1-xN 의 벌크(Bulk) 형태의 단일막으로 구성되어 있다.
본 발명의 목적은 이종 기판 위에 질화갈륨과 결정구조가 유사한 a면 버퍼층을 형성하고, 그 위에 a면 질화갈륨층을 에피성장시킴으로써, 결정 결함 및 구조적 이방성을 제거하여 고품질의 a면 질화갈륨을 얻을 수 있는 질화물 반도체 박막 성장 방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않는 또 다른 기술적 과제들은 아래의 기재들로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 질화물 반도체 박막 성장 방법은 r면 기판을 준비하는 단계와, r면 기판 위에 a면 버퍼층을 형성하는 단계와, a면 버퍼층 위에 다수의 핵생성 사이트를 갖는 a면 반도체 결정 섬들을 형성하는 단계와, 다수의 a면 반도체 결정 섬들을 서로 융합시켜, a면 버퍼층 위에 a면 반도체층을 형성하는 단계를 포함하여 이루어질 수 있다.
여기서, 기판은 r면 사파이어이고, a면 반도체층은 a면 질화갈륨이며, a면 버퍼층은 a면 ZnO일 수 있다.
그리고, a면 버퍼층의 두께는 약 10 - 2000Å이고, a면 버퍼층의 표면 거칠기는 약 1 - 100nm일 수 있다.
또한, a면 버퍼층은 r면 기판 위에서 3원계 또는 4원계로 성장하고, 성장시, 화학적 조성은 Zn1 - xMg1 - yCd1 - zO (0≤x≤1, 0≤y≤1, 0≤z≤1)일 수 있으며, a면 반도체층은 a면 버퍼층 위에서 3원계 또는 4원계로 성장하고, 성장시, 화학적 조성은 Al1-xIn1-yGa1-zN (0≤x≤1, 0≤y≤1, 0≤z≤1)일 수 있다.
그리고, r면 기판의 오프 각도(off angle)는 약 +/- 1도일 수 있고, a면 버퍼층과 a면 반도체층과의 격자상수 차이는 0 - 0.9%의 범위를 가질 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 질화물 반도체 박막 성장 방법은 다음과 같은 효과가 있다.
본 발명은 r면 사파이어 기판 위에 a면 질화갈륨(GaN)층 에피성장시, 질화갈륨과 결정구조가 비슷한 ZnO를 버퍼층으로 사용함으로써, 기판과의 격자상수 차이에 의한 결함의 발생을 줄일 수 있으며, 핵생성 사이트의 증가를 가져와 생성된 결정 섬(crystal island)들의 융합(coalescence)을 쉽게 유도하여 결정결함 및 구조적 이방성을 줄일 수 있는 효과가 있다.
또한, 본 발명을 이용하여 생성된 a면 GaN 기반으로 하는 무분극 LEDs, LDs 등의 광소자 제작 시, 결정결함에 의한 에너지의 손실 없이 고효율/고출력 LED를 제조할 수 있는 효과가 있다.
도 1은 무분극 질화갈륨의 결정면을 보여주는 도면
도 2는 r면 사파이어 기판과 a면 GaN의 결정방향 관계를 보여주는 도면
도 3은 r면 사파이어 기판 위에 성장한 a면 GaN의 단면을 보여주는 TEM 사진
도 4는 r면 사파이어 기판 위에 성장한 a면 GaN의 XRC 반치폭을 보여주는 그래프
도 5는 본 발명에 따른 질화물 반도체 박막 성장 방법을 설명하기 위한 도면
도 6a 내지 도 6c는 버퍼층이 없는 r면 사파이어 기판 위에 성장하는 a면 GaN을 보여주는 도면
도 7a 내지 도 7c는 버퍼층이 있는 r면 사파이어 기판 위에 성장하는 GaN을 보여주는 도면
도 8은 ZnO 버퍼층의 두께에 따른 RMS 거칠기 변화를 보여주는 그래프
도 9는 ZnO 버퍼층의 성장 온도에 따른 표면 변화 형상을 보여주는 사진
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
최근 LEDs(Light emitting diodes)에 대한 관심과 다양한 분야의 응용에 대한 기술적 요구가 높아지면서 LEDs의 고효율/고출력화에 대한 많은 연구가 이루어 지고 있다.
현재까지는 LED 소자는 분극 질화물 반도체를 기반으로 하는 LED가 시장을 주도해 오고 있다.
이러한 분극 소자의 경우, 칩 내부에 압전 분극 현상으로 인한 물리적 제약이 단점으로 지적돼 왔다.
즉, 분극 LED는 효율적인 동작을 하는 파장대가 한정되어 있고, 높은 전류에서 효율이 급격히 떨어지는 드롭(drop) 현상 등 여러 가지 물리적인 문제가 있었다.
최근 이러한 분극 질화물 반도체의 재료적 한계점을 극복하기 위하여 무분극 질화물 반도체를 기반으로 하는 LEDs의 경우는 이론적으로 이러한 문제들을 극복할 수 있어 많은 연구개발이 이루어지고 있다.
무분극 LED를 구현하기 위해서는 질화갈륨(GaN)를 무분극 특성이 있는 방향으로 성장시켜야 가능하다.
도 1은 무분극 질화갈륨의 결정면을 보여주는 도면으로서, 무분극 특성을 가지고 있는 a면, m면의 질화갈륨의 결정면을, 분극특성이 있는 c면 질화갈륨과 비교하여 도시하였다.
여기서, 질화갈륨(GaN) 물질의 특성은 분극이 존재하는 c면에 성장하는 질화갈륨이 있는데, 이의 성장과 소자에 대한 많은 연구와 개발이 진행이 되어왔고, 이미 상용화가 되어 있다.
이에 반해, 분극이 존재하지 않는 질화갈륨은 a면 혹은 m면 방향으로 성장이 가능하지만, 연구개발 초기 단계로서, 결정 품질이 c면 질화갈륨에 비하여 떨어지는 것으로 알려져 있다.
따라서, 무분극 광소자 개발을 위해, 현재는 단결정 m면 질화갈륨 기판, 혹은 a면 질화갈륨 기판을 사용하여 광소자를 제작하고 있는 실정이다.
하지만, 단결정 기판의 경우, 상당히 고가이며, 기판의 면적이 크지 않아 상용화에 많은 제약이 따른다.
따라서, 사파이어 혹은 SiC 기판 등과 같이, 가격이 질화갈륨 단결정 기판에 비해 저렴한 이종기판에서 무분극 방향의 고품질 질화갈륨을 에피성장하는 방법에 대하여 많은 연구개발이 진행되고 있다.
특히, a면 질화갈륨을 성장시키기 위해서 가장 많이 사용하는 기판은 r면 사파이어 기판이며, 이에 대한 a면 질화갈륨의 에피성장에 대한 많은 연구가 진행중에 있다.
도 2는 r면 사파이어 기판과 a면 GaN의 결정방향 관계를 보여주는 도면으로서, 도 2에 도시된 바와 같이, a면 GaN이 r면 사파이어 위에 성장될 경우, m축 [1-100] 방향으로는 약 16%, c축 [0001] 방향으로 약 1%의 격자상수 차이가 존재하고, 이러한 격자상수 차이로 인한 결정결함 및 구조적 이방성이 존재한다고 알려져 있다.
이러한 격자상수 차이가 있는 이종기판 위에 에피성장을 할 경우에는 결정구조의 차이로 인하여 야기되는 많은 결정결함을 가지게 된다.
이 결함은 이종기판 위에 에피 성장시, 성장의 초기 모드에서 발생이 되며, 이러한 결함은 성장이 진행되면서 소멸되어지지 않고, 내부에서 성장방향으로 계속적으로 진행이 되어진다.
현재 기술 개발 수준은 r면 사파이어 기판 위에 성장한 a면 GaN의 경우, 이러한 결함의 밀도는 TDs (Threading dislocations)의 경우, 약 1010/cm3 이하의 수준이며, SFs (Stacking faults)의 경우, 약 106~7/cm3 이하의 수준으로 존재하는 것으로 알려져 있다.
이러한 구조적 결함은 GaN를 기반으로 하는 LEDs, LDs등의 광소자를 제작할 때, 비발광 재결합 사이트로 작용하여 효율적인 전자와 정공의 재결합을 방해하게 되어 많은 효율저하를 야기할 수 있다.
도 3은 r면 사파이어 기판 위에 성장한 a면 GaN의 단면을 보여주는 TEM 사진이다.
도 3에서 보는 바와 같이, 사파이어 기판에서부터 많은 수의 TDs가 발생되어 에피성장 중에 소멸되지 않고 계속 진행되어 표면까지 진행이 되어 GaN 에피층 내부에 존재하고 있다.
또한, a면 GaN의 에피성장시, GaN의 c축 (0001) 방향과 m축 (1-100) 방향의 구조적 이방성이 존재하는 것으로 알려져 있다.
이러한 구조적 이방성에 관한 결과를 도 4에 나타내었다.
도 4는 r면 사파이어 기판 위에 성장한 a면 GaN의 XRC 반치폭을 보여주는 그래프로서, 도 4에 도시된 바와 같이, 구조적 이방성은 결정구조의 결정학적 품질을 확인할 수 있는 XRC(x-ray rocking curve)를 측정할 경우 확인할 수 있는데, c축(0001) 방향의 XRC 반치폭은 약 0.25도 정도 수준이지만, m축 (1-100)의 경우에는 XRC 반치폭이 약 0.5도 수준이다.
즉, r면 사파이어 기판 위에 성장한 a면 GaN은 (0001) 방향과 (1-100) 방향으로의 결정품질 차이가 약 2배 이상 존재하여 구조적 이방성을 나타내는 특징이 있다.
이러한 구조적 이방성은 c축 (0001)방향과 m축 (1-100)방향의 결정성장 속도 등의 차이에 기인하는 것으로 알려져 있다.
이러한 결정결함 및 구조적 이방성은 r면 사파이어 기판 위에 a면 GaN 에피성장시 일반적으로 발생되는 현상들이며, 이러한 특성으로 인하여 이후에 성장되는 광소자 구조의 에피성장에 영향을 주어 a면 GaN를 이용한 무분극 LEDs 혹은 LDs 제작시 나타나는 특성저하의 가장 큰 원인으로 알려져 있다.
따라서, 본 발명은 이종기판 위에 a면 GaN을 성장시킴에 있어 기존의 기술을 개량하여 결정결함, 구조적 이방성을 제거하여 고품질 a면 GaN 에피성장 방법을 제공하고자 한다.
그리고, 본 발명은 고품질 a면 GaN을 기본으로 하여 무분극 a면 Al1 - xIn1 - yGa1 -zN(0≤x≤1, 0≤y≤1, 0≤z≤1)로 이루어지는 광소자 구조를 에피 성장함에 있어 결함의 발생을 최소화하여 결함으로 인한 소자특성의 저하를 최소화할 수 있다.
도 5는 본 발명에 따른 질화물 반도체 박막 성장 방법을 설명하기 위한 도면으로서, r면 사파이어 기판 위에 a면 GaN 성장시키는 구조를 도식화하였다.
도 5에 도시된 바와 같이, r면 사파이어 기판(100) 위에 a면 ZnO 버퍼층(200)을 먼저 형성한다.
이때, a면 ZnO 버퍼층(200)의 형성방법은 CVD(chemical vapor deposition)법, PVD(physical vapor deposition)법, PLD(pulsed laser deposition)법, MBE(molecular beam epitaxy)법 등으로부터 선택할 수 있다.
또한, r면 사파이어 기판(100) 위에 형성되는 ZnO 버퍼층(200)은 a면 방향으로 성장되므로, 상기 성장 방법으로 ZnO 버퍼층(200)을 형성시킬 경우, r면 사파이어 기판(100) 위에는 a면 ZnO 버퍼층(200)이 형성되게 된다.
이때, 형성되는 a면 ZnO 버퍼층의 경우, 두께는 약 10 - 2000Å 범위에서 조절이 가능하다.
또한, a면 ZnO 버퍼층의 RMS 거칠기의 경우, 약 1nm ~ 100nm의 거칠기를 가질 수 있다.
그리고, a면 ZnO 버퍼층(200) 위에는 a면 GaN(300)이 성장된다.
여기서, a면 GaN(300) 성장시의 핵생성 및 성장 과정을 상세히 설명하면 다음과 같다.
도 6a 내지 도 6c는 버퍼층이 없는 r면 사파이어 기판 위에 성장하는 a면 GaN을 보여주는 도면이고, 도 7a 내지 도 7c는 버퍼층이 있는 r면 사파이어 기판 위에 성장하는 GaN을 보여주는 도면이다.
버퍼층이 없는 r면 사파이어 기판 위에 a면 GaN을 성장시킬 경우, 도 6a에 도시된 바와 같이, 초기에는 r면 사파이어 기판(100) 위에 a면 GaN의 결정 섬(crystal island)(300)들이 작은 크기로 성장되는데, r면 사파이어 위에서 성장하는 GaN의 핵생성 수가 상대적으로 적다.
이어, 도 6b에 도시된 바와 같이, r면 사파이어 기판(100) 위에서, a면 GaN의 결정 섬(crystal island)(300)은 점점 큰 크기로 성장되고, 도 6c에 도시된 바와 같이, a면 GaN의 결정 섬(300)들은 서로 융합(coalescence)된다.
버퍼층이 없는 r면 사파이어 기판 위에 a면 GaN을 성장시킬 경우, r면 사파이어(100) 위에서 성장하는 GaN은 핵생성 수가 상대적으로 적으며, GaN ㄱ결정 섬(300)들은 서로 융합(coalescence)되기 전에 충분히 성장이 가능하다.
이때, 각 결정 섬(300)의 c축(0001) 방향과 m축(1-100) 방향으로 성장속도의 차이가 발생한다.
이로 인하여, c축 방향으로의 더 많은 성장을 한 GaN 결정 섬(300)들이 서로 융합된다.
따라서, c축과 m축의 구조적 이방성이 존재한 상태에서, 이후의 성장이 진행되어 구조적 이방성이 제거되지 못하게 된다.
즉, 초기에 GaN 결정 섬들이 쉽게 융합되지 못하면서 a축(11-20) 이외에 c축(0001) 및 m축(1-100)으로의 성장속도의 차이가 발생하여 구조적 이방성이 발생하게 된다.
이에 반해, 버퍼층이 있는 r면 사파이어 기판 위에 a면 GaN을 성장시킬 경우, 도 7a에 도시된 바와 같이, 초기에는 ZnO 버퍼층(200) 위에 a면 GaN의 결정 섬(crystal island)(300)들이 작은 크기로 성장되는데, ZnO 버퍼층(200) 위에서 성장하는 GaN의 핵생성 수가 상대적으로 많다.
이어, 도 7b에 도시된 바와 같이, ZnO 버퍼층(200) 위에서, a면 GaN의 결정 섬(crystal island)(300)은 점점 큰 크기로 성장되고, 도 7c에 도시된 바와 같이, a면 GaN의 결정 섬(300)들은 서로 융합(coalescence)된다.
버퍼층이 있는 r면 사파이어 기판 위에 a면 GaN을 성장시킬 경우, ZnO 버퍼층(200) 위에 생성된 a면 GaN의 결정 섬(300)들은 ZnO 버퍼층(200)으로 인하여 많은 핵생성 사이트를 가지게 된다.
이후 각각의 결정 섬(300)들이 충분히 성장하기 전에, 이미 이웃한 GaN 결정 섬(300)들과 융합되어 c축 방향과 m축 방향의 이방성이 존재하지 않게 된다.
융합 이후에 2차원 성장 모드(2D growth mode)로 성장이 진행되며, 구조적 이방성이 없는 a면 GaN을 성장할 수 있다.
즉, 많은 수의 핵생성을 통해 구조적 이방성이 발생하기 전에, 결정 섬(300)들이 합쳐지게 되면 구조적 이방성 억제할 수 있고, 이후에 쉽게 2차원 성장 모드로 진행이 되어진다.
본 발명에 의한 에피성장방법에서, 핵생성 사이트의 밀도는 ZnO 버퍼층의 성장조건을 변화시켜 제어할 수 있다.
도 8은 ZnO 버퍼층의 두께에 따른 RMS 거칠기 변화를 보여주는 그래프로서, 도 8에 도시된 바와 같이, ZnO 버퍼층의 두께에 따라서, 버퍼층의 표면 형상에 변화가 발생함을 알 수 있다.
즉, 버퍼층의 두께 변화에 따라 표면 RMS 거칠기의 값이 변화하는 것을 알 수 있는데, 이러한 거칠기 값은 이후 성장되는 a면 GaN의 성장에 각각 다른 영향을 미치게 되고, GaN 성장 조건에 따라 적절한 값을 찾을 수 있다.
또한, ZnO 버퍼층은 상기와 같이 두께 이외에도 성장온도에 따라서도 표면 형상에 변화가 발생할 수 있다.
도 9는 ZnO 버퍼층의 성장 온도에 따른 표면 변화 형상을 보여주는 사진으로서, 도 9에 도시된 바와 같이, 약 650도 이상의 성장 온도에서는 원주(columnar)구조의 ZnO가 성장하는 것을 알 수 있다.
이러한 원주(columnar)구조의 ZnO 버퍼층을 r면 사파이어 기판 위에 성장한 후, a면 GaN를 성장할 경우, 버퍼층에 존재하는 각각의 원주 상부에서 GaN의 핵생성이 발생하게 된다.
이와 같이, 도 8 및 도 9에 도시된 바와 같이, 다양한 거칠기와 형상을 가지는 ZnO 버퍼층의 특성은 이후 GaN 성장 시, 핵생성 사이트의 밀도를 조절할 수 있게 함으로써, 초기에 생성되는 GaN 결정 섬의 형성을 제어할 수 있고, 이후 쉽게 융합(coalescence)되도록 하여, 이어지는 에피성장의 형태를 2차원 성장 모드로 유도할 수 있는 장점이 있다.
또한, 본 발명은 r면 사파이어 기판 위에 ZnO 버퍼층을 사용하여 a면 GaN을 성장하는 경우, 기판과의 격자상수 차이를 ZnO 버퍼층에서 상쇄시켜 격자상수 차이가 거의 없이 a면 GaN을 성장시킬 수 있는 장점이 있다.
일반적으로 a면의 GaN이 r면 사파이어 위에 성장 시, m면 [1-100]방향으로 약 16%, c면[0001]방향으로 약 1%의 격자상수 차이가 존재하며, 이러한 격자상수 차이는 결정결함 및 구조적 이방성을 야기하게 한다.
하지만, ZnO와 GaN의 경우, 유사한 물리적 특성을 가지고 있어, r면 사파이어 기판 대비 더 적은 격자상수 차이를 보여준다.
ZnO의 격자상수는 a=3.250Å, c=5.207Å이며, GaN의 격자상수는 a=3.189Å, c=5.185Å이며, 또한 두 재료 모두 결정구조가 헥사고날(hexagonal)구조로 동일하여, a면 ZnO와 a면 GaN 역시 비슷한 격자상수를 갖는다.
이러한 특성을 이용하면 이종기판 위에 a면 GaN을 바로 성장시키는 것보다 a면 ZnO를 버퍼층으로 사용하여 성장시킬 경우, 격자상수 차이로 인한 구조적 결함을 제거할 수 있게 된다.
또한, r면 사파이어 기판 위에 a면 ZnO 버퍼층을 형성할 때, Mg, Cd원소를 첨가하여 3원계 혹은 4원계 까지 확장하여 버퍼층을 형성할 수 있다.
이때, 생성되는 버퍼층의 화학적 조성비는 Zn1 - xMg1 - yCd1 - zO (0≤x≤1, 0≤y≤1, 0≤z≤1)로 표현할 수 있다.
이는 Mg와 Cd의 첨가에 의한 격자상수의 값을 조절하는 것이 가능하기 때문이다.
이와 같이, 본 발명은 r면 사파이어 기판 위에 a면 ZnO 버퍼층을 형성하고 이후 a면 GaN가 에피택시 방법에 의하여 성장됨으로써, 결함발생을 줄일 수 있다.
여기서, r면 기판의 오프 각도(off angle)는 +/- 1도일 수 있으며, a면 버퍼층과 a면 반도체층과의 격자상수 차이는 약 0 - 0.9%의 범위를 갖는 것이 바람직하며, a면 버퍼층과 a면 반도체층의 결정 구조는 서로 동일할 수 있다.
그리고, a면 ZnO면 버퍼층은 r면 기판 위에서 3원계 또는 4원계로 성장하고, 성장시, 화학적 조성은 Zn1 - xMg1 - yCd1 - zO (0≤x≤1, 0≤y≤1, 0≤z≤1)일 수 있으며, a면 반도체층은 a면 버퍼층 위에서 3원계 또는 4원계로 성장하고, 성장시, 화학적 조성은 Al1 - xIn1 - yGa1 - zN (0≤x≤1, 0≤y≤1, 0≤z≤1)일 수 있다.
또한, a면 ZnO 버퍼층은 핵생성층으로 작용하여 a면 GaN의 핵생성을 용이하게 하여 결정학적 품질의 개선 및 구조적 이방성을 제거할 수 있으며, r면 사파이어 기판 위에 성장된 a면 ZnO 버퍼층은 두께 및 표면 거칠기를 조절하여 이후 성장되는 a면 GaN의 결정특성을 조절할 수도 있다.
이상에서와 같이 본 발명은 r면 사파이어 기판 위에 a면 GaN 에피성장시 GaN와 결정구조가 비슷한 ZnO를 버퍼층으로 사용하므로, 기판과의 격자상수 차이에 의한 결함의 발생을 줄일 수 있으며, 핵생성 사이트의 증가를 가져와 생성된 결정 섬들의 융합을 쉽게 유도하여 결정결함 및 구조적 이방성을 줄일 수 있는 효과가 있다.
또한, 본 발명을 통한 a면 GaN기반으로 하는 무분극 LEDs, LDs 등의 광소자 제작 시, 결정결함에 의한 에너지의 손실 없이 고효율/고출력 LED를 제조할 수 있는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (10)

  1. r면 기판을 준비하는 단계;
    상기 r면 기판 위에 a면 버퍼층을 형성하는 단계;
    상기 a면 버퍼층 위에, 다수의 핵생성 사이트를 갖는 a면 반도체 결정 섬들을 형성하는 단계; 그리고,
    상기 다수의 a면 반도체 결정 섬들을 서로 융합시켜, 상기 a면 버퍼층 위에 a면 반도체층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  2. 제 1 항에 있어서, 상기 기판은 r면 사파이어이고, 상기 a면 반도체층은 a면 질화갈륨이며, 상기 a면 버퍼층은 a면 ZnO인 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  3. 제 1 항에 있어서, 상기 a면 버퍼층의 두께는 10 - 2000Å인 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  4. 제 1 항에 있어서, 상기 a면 버퍼층의 표면 거칠기는 1 - 100nm인 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  5. 제 1 항에 있어서, 상기 a면 버퍼층은 상기 r면 기판 위에서 3원계 또는 4원계로 성장하고, 상기 성장시, 화학적 조성은 Zn1-xMg1-yCd1-zO (0≤x≤1, 0≤y≤1, 0≤z≤1)인 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  6. 제 1 항에 있어서, 상기 a면 반도체층은 상기 a면 버퍼층 위에서 3원계 또는 4원계로 성장하고, 상기 성장시, 화학적 조성은 Al1-xIn1-yGa1-zN (0≤x≤1, 0≤y≤1, 0≤z≤1)인 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  7. 제 1 항에 있어서, r면 기판의 오프 각도(off angle)는 +/- 1도인 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  8. 제 1 항에 있어서, 상기 a면 버퍼층과 상기 a면 반도체층과의 격자상수 차이는 0 - 0.9%의 범위를 갖는 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  9. 제 1 항에 있어서, 상기 a면 버퍼층과 상기 a면 반도체층의 결정 구조는 서로 동일한 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  10. 제 1 항에 있어서, 상기 a면 버퍼층은 CVD(chemical vapor deposition)법, PVD(physical vapor deposition)법, PLD(pulsed laser deposition)법, MBE(molecular beam epitaxy)법 중 어느 한 방법으로 형성되는 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
KR1020100016610A 2010-02-24 2010-02-24 질화물 반도체 박막 성장 방법 KR101660734B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016610A KR101660734B1 (ko) 2010-02-24 2010-02-24 질화물 반도체 박막 성장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016610A KR101660734B1 (ko) 2010-02-24 2010-02-24 질화물 반도체 박막 성장 방법

Publications (2)

Publication Number Publication Date
KR20110097004A true KR20110097004A (ko) 2011-08-31
KR101660734B1 KR101660734B1 (ko) 2016-09-28

Family

ID=44932090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016610A KR101660734B1 (ko) 2010-02-24 2010-02-24 질화물 반도체 박막 성장 방법

Country Status (1)

Country Link
KR (1) KR101660734B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014035021A1 (en) * 2012-08-29 2014-03-06 Lg Electronics Inc. Non-polar substrate having hetero-structure, method for manufacturing the same, and nitride-based light emitting device using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990033493A (ko) * 1997-10-24 1999-05-15 이형도 질화갈륨(ＧａＮ) 웨이퍼 제조 방법
KR20050058954A (ko) * 2003-12-13 2005-06-17 주식회사 실트론 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JP2006310886A (ja) * 1994-03-08 2006-11-09 Sumitomo Chemical Co Ltd ３−５族化合物半導体発光素子
KR20080081790A (ko) * 2007-03-05 2008-09-10 삼성전기주식회사 Ⅲ족 질화물 반도체 박막, ⅲ족 질화물 반도체 발광소자 및ⅲ족 질화물 반도체 박막의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310886A (ja) * 1994-03-08 2006-11-09 Sumitomo Chemical Co Ltd ３−５族化合物半導体発光素子
KR19990033493A (ko) * 1997-10-24 1999-05-15 이형도 질화갈륨(ＧａＮ) 웨이퍼 제조 방법
KR20050058954A (ko) * 2003-12-13 2005-06-17 주식회사 실트론 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
KR20080081790A (ko) * 2007-03-05 2008-09-10 삼성전기주식회사 Ⅲ족 질화물 반도체 박막, ⅲ족 질화물 반도체 발광소자 및ⅲ족 질화물 반도체 박막의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014035021A1 (en) * 2012-08-29 2014-03-06 Lg Electronics Inc. Non-polar substrate having hetero-structure, method for manufacturing the same, and nitride-based light emitting device using the same

Also Published As

Publication number Publication date
KR101660734B1 (ko) 2016-09-28

Similar Documents

Publication Publication Date Title
US7435608B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
JP3816176B2 (ja) 半導体発光素子及び光半導体装置
US7622791B2 (en) III-V group nitride system semiconductor substrate
JP4696285B2 (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
US9397232B2 (en) Nitride semiconductor epitaxial substrate and nitride semiconductor device
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
JP4939014B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体発光素子の製造方法
US20170327969A1 (en) Planar nonpolar group iii-nitride films grown on miscut substrates
JP4883931B2 (ja) 半導体積層基板の製造方法
WO2016143653A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を有する発光素子
JP2010010678A (ja) 量子ドットデバイスおよびその製造方法
US20120100650A1 (en) Vicinal semipolar iii-nitride substrates to compensate tilt of relaxed hetero-epitaxial layers
JP2010510655A (ja) Ｎ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金を用いた発光ダイオードおよびレーザダイオード
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
KR20100067114A (ko) 비극성 및 반극성 질화물 기판들의 면적을 증가하기 위한 방법
JP5999916B2 (ja) 半導体素子及びその製造方法
KR101068865B1 (ko) 질화물 반도체 성장 기판 및 이를 이용한 발광 소자
JP2013035711A (ja) 六角棒状ＧａＮ系半導体結晶およびその製造方法
KR101355086B1 (ko) 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
JP4936653B2 (ja) サファイア基板とそれを用いた発光装置
KR101660734B1 (ko) 질화물 반도체 박막 성장 방법
JP2009231609A (ja) 半導体発光素子の製造方法
JP2015032730A (ja) 窒化物半導体構造およびそれを製造する方法
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant