KR20110026213A - A build-up printed circuit board with via-holes of stack type using bump structure and manufacturing method of the same, detachable carrier using manufacturing method of the same - Google Patents
A build-up printed circuit board with via-holes of stack type using bump structure and manufacturing method of the same, detachable carrier using manufacturing method of the same Download PDFInfo
- Publication number
- KR20110026213A KR20110026213A KR1020090084013A KR20090084013A KR20110026213A KR 20110026213 A KR20110026213 A KR 20110026213A KR 1020090084013 A KR1020090084013 A KR 1020090084013A KR 20090084013 A KR20090084013 A KR 20090084013A KR 20110026213 A KR20110026213 A KR 20110026213A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- bump
- printed circuit
- circuit board
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 다층으로 구현되는 인쇄회로기판의 제조방법 및 이에 따라 제조되는 인쇄회로기판에 관한 것이다.The present invention relates to a method for manufacturing a printed circuit board implemented in a multi-layer and a printed circuit board manufactured accordingly.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.A printed circuit board (PCB) is a printed circuit board pattern formed of a conductive material such as copper on an electrically insulating substrate, and refers to a board immediately before mounting an electronic component. In other words, in order to mount many kinds of electronic components on a flat plate, it means a circuit board in which a mounting position of each component is determined and a line pattern connecting the components is printed and fixed on the flat surface. Such printed circuit boards generally include a single-layer PCB and a build-up board in which multilayered PCBs are formed, that is, multilayer PCB substrates.
이러한 빌드업 기판(Build-up Board), 다층 PCB기판은 한 층씩 기판을 제조, 품질을 평가함으로써, 전체적인 다층 PCB기판의 수율을 높일 수 있고, 층간 배선을 정밀하게 연결함으로써, 고밀도 소형 PCB의 제작을 가능하게 한다. These build-up boards and multilayer PCB boards can manufacture boards and evaluate the quality of the boards one by one, thereby increasing the yield of the entire multilayer PCB board, and precisely connecting the interlayer wirings to produce high-density compact PCBs. To make it possible.
이러한 빌드업 공정은 층과 층 사이에는 배선의 연결라인이 형성되며, 층과 층 사이에 비아 홀(via hole)을 통해 연결되게 된다. 이러한 비아 홀(via hole)을 형성하기 위해서는 기존의 기계적인 드릴 작업이 아닌 레이저를 이용하여 매우 미세한 지름을 구현할 수 있게 된다.In this build-up process, a connection line of wiring is formed between layers, and the layers are connected through via holes. In order to form such a via hole, a very fine diameter can be realized using a laser rather than a conventional mechanical drill.
구체적으로 이러한 빌드업 기판(Build-up Board)의 비아 홀(via hole)을 형성하는 방법은 비아 위에 비아가 적층된 형태인 스택비아(stack via) 방식으로 구현되며, 이러한 스택비아의 형성은 인쇄회로기판의 회로설계를 용이하게 하고, 회로의 배선의 길이를 줄일 수 있어 전기적 작동능력을 향상시키며, 회로밀도를 높일 수 있어 다층 PCB 제작에 있어 매우 중요한 핵심기술로 여겨지고 있다. 스택비아의 형성을 위해서는 매우 정밀한 비아 홀(via hole) 간의 정렬이 필요하며, 또한 고밀도화를 위해 요구되는 회로 선 폭과 비아 홀(via hole)의 미세한 설계기준이 요구되어 가공에 어려움을 주고 있다.Specifically, the method of forming a via hole of the build-up board is implemented by a stack via method in which vias are stacked on vias, and the formation of the stack vias is printed. It is considered to be a very important core technology in the manufacture of multilayer PCB because the circuit design of the circuit board can be facilitated, the wiring length of the circuit can be shortened, the electrical operation ability is improved, and the circuit density can be increased. In order to form a stack via, very precise alignment of via holes is required, and circuit line width and fine design standards of via holes are required for high density, which makes it difficult to process.
이러한 스택비아를 형성하는 데에는 레이저 드릴링 기술을 이용하여 인쇄회로기판의 각 층을 구성하는 절연재료에 비아 홀(via hole)을 가공하여, 그 비아 홀을 금속성 페이스트로 충진시키는 방식으로 구현되어 왔다. 이후 구리 금속 포일을 절연재료 표면에 핫 프레스(hot press) 방식으로 라미네이션(lamination)하고, 포토레지스트를 이용한 패터닝 방식으로 회로를 형성하게 되면 한 개의 층이 완성된다. 이와 같은 방식으로 각각의 층을 형성한 후, 미세하게 이들의 위치를 정렬하고, 다시 핫 프레스를 이용하여 라미네이션 하여 한 개의 빌드업 기판(Build-up Board)을 형성하게 된다. 즉 도 1a 및 도 1b를 참조하면, 절연재료(10)에 레이저 드릴을 이용해 비아 홀(11)을 가공하고(S 1), 상기 비아 홀에 도금층을 형성하고, 금속 페이스트를 충진한다(S 2). 이후 절연재료(10)의 상면에 회로패턴 형성을 위한 동박(13)을 형성하고(S 3), 상기 동박(13)을 가공해 회로패턴(14)를 형성하여 한 개의 층이 완성된다(S 3).In order to form such a stack via, laser holes have been used to process via holes in insulating materials constituting each layer of a printed circuit board, and to fill the via holes with metallic paste. Later, the copper metal foil is laminated on the surface of the insulating material by a hot press method, and a circuit is formed by a patterning method using a photoresist to complete one layer. After forming each layer in this manner, finely aligning their positions, and again by lamination using a hot press to form a build-up board (Build-up Board). 1A and 1B, the
이후, 제2동적층판(13)과 제3 동적층판을 정렬하여 열 압착을 통해 스택비아를 구비한 빌드업 기판(Build-up Board)을 형성하게 된다(S 4~S 5).Thereafter, the second dynamic laminated
그러나 이러한 다층 스택비아를 형성하기 위한 비아 홀의 가공은 미세 레이저 드릴을 이용하여 가공하게 되는데, 이 경우 각각의 층에 비아 홀을 별개로 형성을 해야 하는바, 비아 홀 형성의 작업시간이 매우 오래 소요되는 문제가 발생한다. 아울러 도전성 금속 페이스트를 충진하여 비아 홀의 전기적 신호를 전달하는 경우, 금속 페이스트의 높은 전기저항으로 인해 노이즈를 많이 포함하게 되는바, 고 신뢰성을 요하는 제품군에서는 이러한 제조방식이 적용되기 어려운 단점이 발생한다.However, the processing of the via hole for forming the multilayer stack via is performed by using a fine laser drill. In this case, the via hole must be formed separately in each layer. Problem occurs. In addition, when the conductive metal paste is filled to transmit the electrical signal of the via hole, a high electrical resistance of the metal paste may cause a lot of noise. Therefore, this manufacturing method is difficult to be applied to a product that requires high reliability. .
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 다층기판의 적층(Stacking)에 있어서, 분리형캐리어를 이용하여 하나의 공정으로 2개의 스택형 인쇄회로기판을 동시에 형성하여 제조공정을 단축하고, 생산성을 향상시키는 제조공정을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to manufacture two stacked printed circuit boards simultaneously in one process using a separate carrier in stacking a multilayer board. It is to provide a manufacturing process that shortens the process and improves the productivity.
나아가, 본 발명은 상술한 제조공정을 제공함에 있어, 범프를 형성하여 베이스층을 형성하고, 계속적인 적층을 통해 내층을 구현하고, 최외각층은 비아 홀 충진방식을 적용하여 제조공정을 단축함과 동시에 층간 접착력을 향상시키며 신호전달의 저항을 최소화할 수 있도록 해, 고 신뢰성의 스택 비아를 구비한 인쇄회로기판을 제공하는 것을 목적으로 한다.Furthermore, the present invention provides a manufacturing process as described above, to form a bump to form a base layer, to implement the inner layer through the continuous lamination, the outermost layer is shortened the manufacturing process by applying a via hole filling method and At the same time, an object of the present invention is to provide a printed circuit board having a stack via of high reliability by improving interlayer adhesion and minimizing signal transmission resistance.
또한, 내층 기판의 스택 비아 구조를 범프구조로 실현하되 횡단면이 직사각형 구조로 구현 가능한바, 동일 면적에 미세한 회로를 보다 정밀하고 많이 구현할 수 있게 되어 제품의 효율성을 높일 수 있는 제조공정 및 이에 따른 인쇄회로기판을 제공하는 것을 목적으로 한다.In addition, the stack via structure of the inner layer substrate may be realized as a bump structure, but the cross section may be implemented in a rectangular structure, so that a fine circuit can be realized more precisely and more in the same area, thereby increasing the efficiency of the product and printing accordingly. It is an object to provide a circuit board.
본 발명은 상술한 과제를 해결하기 위한 수단으로, 분리형 캐리어를 이용하는 실시예를 소개한다. 구체적으로는 분리형캐리어의 양면에 적어도 1 이상의 내층을 형성하는 1단계; 상기 분리형캐리어를 제거하여 상기 내층을 분리형내층군으로 분리하는 2단계; 상기 분리된 분리형내층군의 외각에 비아홀충진방식으로 충진범프 가 형성된 최외각베이스층을 형성하는 3단계; 를 포함하는 범프를 구비한 스택형 인쇄회로기판의 제조방법을 제공할 수 있도록 하여, 하나의 공정으로 2개의 인쇄회로기판을 제조함은 물론 신뢰성 높은 제품을 제공할 수 있도록 한다.The present invention introduces an embodiment using a detachable carrier as a means for solving the above problems. Specifically, the first step of forming at least one inner layer on both sides of the removable carrier; Removing the separated carrier to separate the inner layer into a separated inner layer group; Forming an outermost base layer having a filling bump formed in a via hole filling method on an outer surface of the separated inner layer group; It is possible to provide a method for manufacturing a stacked printed circuit board having a bump including a, to manufacture two printed circuit boards in one process as well as to provide a highly reliable product.
특히, 상술한 제조공정에서는 사용하는 분리형 캐리어에 따른 제조공정의 특수성이 나타나게 되는바, 일실시예로서는 상기 1단계의 상기 분리형캐리어는 동박복합체의 양면에 접합필름으로 Cu 층이 접합된 구조를 이용할 수 있다. 이 경우에는, 상기 1단계를 구성함에 있어서, 1a)상기 분리형캐리어상에 1차 범프를 포함하는 베이스층을 형성하는 단계; 1b)상기 베이스층상에 2차범프패드 및 2차범프를 형성하는 단계;를 포함하여 형성할 수 있다. 아울러 상기 1a)단계는, 상기 감광성물질(DFR)을 패터닝하고, 도금방식으로 범프구조를 구현하도록 할 수 있다. 특히 상기 1b)단계는, 1c) 상기 베이스층 상에 절연층을 적층하는 단계; 1d) 상기 절연층상에 적어도 1 이상의 표면처리층을 형성하는 단계; 1e) 상기 표면처리층을 패터닝하여 2차범프패드를 형성하고 그 위에 2차범프를 형성하는 단계; 로 이루어지는 내층 형성단계가 적어도 1회 이상 반복되는 공정을 포함하도록 형성함이 바람직하다.Particularly, in the above-described manufacturing process, the specificity of the manufacturing process according to the detachable carrier to be used appears. As an example, the detachable carrier of the first step may use a structure in which a Cu layer is bonded to both surfaces of the copper foil composite by a bonding film. have. In this case, in configuring the first step, 1a) forming a base layer including a primary bump on the split carrier; 1b) forming a secondary bump pad and a secondary bump on the base layer. In addition, in step 1a), the photosensitive material (DFR) may be patterned, and the bump structure may be implemented by plating. In particular, the step 1b), 1c) laminating an insulating layer on the base layer; 1d) forming at least one surface treatment layer on the insulating layer; 1e) patterning the surface treatment layer to form secondary bump pads and forming secondary bumps thereon; It is preferable to form the inner layer forming step including a step of repeating at least one or more times.
특히, 상술한 본 발명에 따른 제조공정에서의 상기 1d)단계는, 상기 표면처리층을 합금 증착층, Cu 증착층, Cu 도금층으로 형성할 수 있으며, 특히 상기 합금 증착층은, Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 물질로 이루어지는 단층 또는 복층 구조의 층으로 형성할 수 있다.In particular, the step 1d) in the above-described manufacturing process according to the present invention, the surface treatment layer may be formed of an alloy deposition layer, Cu deposition layer, Cu plating layer, in particular, the alloy deposition layer, Ni, Cr, It can be formed as a single layer or multilayer structure layer made of a material selected from Au, Ag, Pb, Pd.
그리고, 상술한 제조공정에서의 상기 1e)단계는 감광성물질(DFR)을 패터닝후 도금방식으로 범프구조를 구현할 수 있으며, 상기 범프구조의 도금처리후, 기계적 또는 화학적 연마를 수행하고 감광성물질을 박리하는 공정을 더 형성할 수 있다.In the above-described manufacturing process, step 1e) may implement a bump structure by plating after patterning the photosensitive material (DFR). After plating the bump structure, mechanical or chemical polishing may be performed to remove the photosensitive material. The process can be further formed.
어느 경우이던, 상술한 본 발명에 따른 제조공정은 분리형 캐리어를 제거하여 2개의 분리형 내층군으로 동시작업을 수행할 수 있어 공정의 효율성을 증진할 수 있도록 함이 바람직하다.In any case, it is preferable that the manufacturing process according to the present invention as described above can perform simultaneous operation with two separate inner layer groups by removing the detachable carrier so as to enhance the efficiency of the process.
이후 분리형 캐리어를 분리한 이후의 단계인 상기 3단계는, 2a) 상기 분리형내층군의 외면에 표면처리를 통해 충진범프패드를 형성하는 단계; 2b) 절연층과 동도금층으로 구현되는 최외각베이스층을 형성하는 단계; 2c) 상기 최외각베이스층에 비아 홀을 형성하는 단계; 2c) 상기 비아 홀을 충진하여 충진범프를 형성하는 단계; 2d) 상기 충진범프와 밀착된 동도금층에 회로패턴을 형성하는 단계; 를 포함하여 형성할 수 있다. 나아가 상기 2b) 단계는 레이저 드릴사용하여 비아 홀을 가공할 수 있다.Thereafter, the step 3 after separating the removable carrier may include: 2a) forming a filling bump pad through surface treatment on an outer surface of the removable inner layer group; 2b) forming an outermost base layer formed of an insulating layer and a copper plating layer; 2c) forming via holes in the outermost base layer; 2c) filling the via hole to form a filling bump; 2d) forming a circuit pattern on the copper plating layer in close contact with the filling bumps; It may be formed to include. Furthermore, step 2b) may process via holes using a laser drill.
상술한 본 발명에 따른 제조공정에 의하면, 다음과 같은 구조의 인쇄회로기판을 제조할 수 있게 된다.According to the manufacturing process according to the present invention described above, it is possible to manufacture a printed circuit board having the following structure.
구체적으로, 본 발명에 의해 제조되는 인쇄회로기판은, 절연물질층의 내부에 범프를 구비하여 각 층이 연결되는 적어도 1 이상의 내층; 상기 내층 외각에 형성되어 상기 내층과 충진범프패드 및 충진범프로 연결되는 최외각베이스층; 상기 최외각베이스층 상에 형성되는 회로패턴;을 포함하는 구조를 구비할 수 있다.Specifically, the printed circuit board manufactured by the present invention includes at least one inner layer to which each layer is connected by having a bump inside the insulating material layer; An outermost base layer formed on the inner shell and connected to the inner layer, the filling bump pad, and the filling bump; And a circuit pattern formed on the outermost base layer.
특히, 상술한 실시예에서의 제조공정에 따른 인쇄회로기판의 구조에서는 상기 내층이, 절연층 내에 1차범프를 구비한 베이스층; 상기 베이스층 상에 형성되며, 절연층 내에 상기 1차범프와 연결되는 2차범프패드 및 2차범프를 구비한 적어 도 1 이상의 2차내층;을 포함하여 이루어질 수 있다. 특히 이 경우에는 2개의 최외각베이스층에 형성되는 충진범프에 충진범프패드가 모두 형성되는 구조를 취할 수 있다.In particular, in the structure of the printed circuit board according to the manufacturing process in the above-described embodiment, the inner layer, the base layer having a primary bump in the insulating layer; And at least one secondary inner layer formed on the base layer and having a secondary bump pad and a secondary bump connected to the primary bump in the insulating layer. In this case, in particular, the filling bump pads formed on the two outermost base layers may have a structure in which both filling bump pads are formed.
또한, 본 발명에 따른 인쇄회로기판은 상기 1차범프 및 2차범프의 구조가 단면이 직사각형 또는 정사각형 형상인 것을 특징으로 하며, 나아가 상기 2차범프패드 및 충진범프패드는, 합금 증착층, Cu 증착층, Cu 도금층의 적층구조로 형성되며, 특히 상기 합금 증착층은, Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 물질로 형성되는 단층 또는 복층구조로 이루어지는 것이 바람직하다. 아울러 본 발명에서의 상기 충진범프는 단면이 사다리꼴 형상인 것을 특징으로 한다.In addition, the printed circuit board according to the present invention is characterized in that the first bump and the second bump structure has a rectangular or square cross-section, further, the secondary bump pad and the filling bump pad, an alloy deposition layer, Cu It is preferably formed of a laminated structure of a deposition layer and a Cu plating layer, and in particular, the alloy deposition layer is preferably formed of a single layer or a multilayer structure formed of a material selected from Ni, Cr, Au, Ag, Pb, and Pd. In addition, the filling bump in the present invention is characterized in that the cross section is trapezoidal shape.
본 발명에 따르면, 다층기판의 적층(Stacking)에 있어서, 분리형캐리어를 이용하여 하나의 공정으로 2개의 스택형 인쇄회로기판을 동시에 형성하여 제조공정을 단축하고, 생산성을 향상시키는 효과가 있다.According to the present invention, in stacking multilayer boards, two stacked printed circuit boards are simultaneously formed in one process using separate carriers to shorten the manufacturing process and improve productivity.
특히, 범프를 형성하여 베이스층을 형성하고, 계속적인 적층을 통해 내층을 구현하고, 최외각층은 비아 홀 충진방식을 적용하여 제조공정을 단축함과 동시에 층간 접착력을 향상시키며 신호전달의 저항을 최소화할 수 있도록 해, 고 신뢰성의 스택비아를 구비한 인쇄회로기판을 제공하는 효과가 있다.Particularly, bumps are formed to form a base layer, and the inner layer is realized through continuous lamination, and the outermost layer uses a via hole filling method to shorten the manufacturing process, improve interlayer adhesion, and minimize signal transmission resistance. This makes it possible to provide a printed circuit board having a highly reliable stack via.
특히, 내층 기판의 스택 비아 구조를 범프구조로 실현하되 횡단면이 직사각형 구조로 구현 가능한바, 동일 면적에 미세한 회로를 보다 정밀하고 많이 구현할 수 있게 되어 제품의 효율성을 높일 수 있는 장점도 구현된다.In particular, the stack via structure of the inner layer substrate may be realized as a bump structure, but the cross-section may be implemented as a rectangular structure, and thus the advantage of improving the efficiency of the product may be realized by enabling more precise and more minute circuits in the same area.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation according to the present invention. In the description with reference to the accompanying drawings, the same components are given the same reference numerals regardless of the reference numerals, and duplicate description thereof will be omitted. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
본 발명은 범프를 구비한 스택형 인쇄회로기판을 제조함에 있어서, 분리형 캐리어를 이용하여 2개의 인쇄회로기판을 동시에 제작할 수 있도록 하며, 특히 내부에 범프구조로 연결되는 내층과 최외각에 비아홀을 가공하여 충진하는 방식을 이용하여 제조하는 것을 그 요지로 한다.According to the present invention, in manufacturing a stacked printed circuit board having bumps, two printed circuit boards can be simultaneously manufactured using a separate carrier, and in particular, via holes are processed in an inner layer and an outermost part connected to a bump structure therein. The manufacturing method using the method of filling by the above is made into the summary.
도 2a 내지 도 2c는 본 발명에 따른 바람직한 실시예의 제조공정의 흐름도 및 공정도를 개략적으로 도시한 것이다.2a to 2c schematically show a flowchart and a process diagram of the manufacturing process of the preferred embodiment according to the present invention.
1.실시예Example
본 발명은 크게 분리형캐리어의 양면에 적어도 1 이상의 내층을 형성하는 1단계와 상기 분리형캐리어를 제거하여 상기 내층을 분리형내층군으로 분리하는 2단계, 그리고 상기 분리된 분리형내층군의 외각에 비아홀충진방식으로 충진범프가 형성된 최외각베이스층을 형성하는 3단계를 포함하여 이루어진다. 이 경우 내층은 범프를 통해 층간 연결을 구현하고, 최외각층은 비아 홀에 도금을 통한 충진범프를 통해 층간 연결을 구현할 수 있게 된다.The present invention is largely divided into a first step of forming at least one inner layer on both sides of the separate carrier and the second step of separating the inner layer into a separate inner layer group by removing the separate carrier, and a via hole filling method on the outer shell of the separated inner layer group. It comprises three steps to form the outermost base layer with the filling bump is formed. In this case, the inner layer may implement interlayer connection through bumps, and the outermost layer may implement interlayer connection through filling bumps through plating of via holes.
(1) 제1단계-분리형캐리어+내층형성단계(1) step 1-separate carrier + inner layer forming step
상기 1단계는, 우선 분리형 캐리어(C1) 상에 도금을 통해 1차범프(120)를 형성한다(S1~S2). 상기 분리형 캐리어(C1)는 동박복합체(110;절연체(b)의 양면에 동박(a)을 입힌 구조물)상에 양면접합필름(111)을 매개로 동박층(Cu)이 접착된 구조를 가짐이 바람직하다. 이는 추후에 박판 제품의 공정성을 용이하게 하기 위한 역할을 함과 동시에 추후 양면을 동시에 제품을 제작할 수 있도록 하여 공정의 생산성을 향상시킬 수 있는 효과를 구현할 수 있다. 상기 양면접합필름은 상기 동박복합체의 상하 표면의 외각부 부분에 형성되고, 이후 라미네이션을 통해 Cu층을 형성할 수 있다. 추후 상기 2단계의 분리공정에서는 위 양면접합필름을 제거하여 분리될 수 있게 된다. 상기 양면접합필름(111)이 형성된 부분의 이외의 부분은 동박복합체(110)의 상하표면과 상기 동박층 사이의 공간은 미세하게 이격되거나 서로 밀착되어도 접착되지 않는 구조로 형성됨이 바람직하다.In the first step, the
상기 1차범프의 형성은 드라이필름레지스트(DFR)을 이용하여 노광, 현상으로 패턴을 구현한 후, 전해도금을 이용하여 패턴 내부에 금속물질을 채워넣는 방식으로 구현될 수 있다. 물론 도금 후에 DFR을 박리하기 전에는 적정 범프의 높이 관리를 위해 화학적 또는 기계적 연마를 하는 공정이 추가될 수 있다.The formation of the first bump may be realized by implementing a pattern by exposure and development using a dry film resist (DFR) and then filling a metal material into the pattern using electroplating. Of course, before the DFR is peeled off after plating, a process of chemical or mechanical polishing may be added to control the height of the appropriate bumps.
다음으로 상기 1차범프(120)를 형성 후 절연층(121)을 적층한다(S 3). 1차범프를 구비한 절연층을 '베이스층'이라고 정의한다.Next, after forming the
구체적으로는 도금에 의해 1차범프(120)이 형성되면, DFR을 박리하고, 프리프레그 시트와 구리박막층을 적층한 후, 열과 압력을 통해 프레스 작업을 하여 압착하고, 이후 동박박막층을 에칭하여 제거하는 방식으로 구현할 수 있다. 이 경우 동박박막층은 열, 압력에 의한 프레스공정시 레진(Resin)의 흐름과 퍼짐성을 용이하게 하는 역할을 한다. 물론, 이경우에도 동박박막층을 제거한 후, 범프의 높이를 일정하게 하기 위해 기계적 또는 화학적 연마를 실시하여 적정한 범프높이를 구현할 수 있다.Specifically, when the
S 3단계 이후, S 4단계에서 2차 범프패드를 형성하기 위하여 베이스층상에 내층회로층(0.1~50㎛), 즉 표면처리층을 형성한다. 상기 표면처리층은 상기 베이스층상부에 합금증착층(131), Cu증착층(132), Cu도금층(133)을 각각 형성한다. 적층 후 DFR 을 도포하고 패턴을 형성하여 2차범프패드(130)을 패터닝한다. 상기 2차범프패드는 2차범프(140)을 형성함과 동시에 내층회로를 구현하게 된다. 상기 합금증착층(131)은 Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금으로 형성할 수 있다. 일례로, 상기 합금증착층(131)이 Ni, Cr의 합금을 증착하여, 향후 Cu도금층(133)과 1차 적층된 에폭시 층과의 접착력을 향상시킨다. 상기 합금증착층(131)은 0.05~0.1㎛로 형성함이 바람직하다. 아울러 Cu 증착층(132)은 상술한 합금증착층(131)과 향후 Cu 도금층(133)과의 접합력을 향상시키는 기능을 수행한다. 이후 상기 Cu 도금층(133)상에 내층회로역할을 하는 Cu 도금층(133)을 형성한다.After step S 3, an inner circuit layer (0.1 to 50 μm), that is, a surface treatment layer is formed on the base layer in order to form the second bump pad in step S 4. The surface treatment layer forms an
S 5단계에서는, 상술한 2차범프패드(130)의 최상층인 내층 회로층인 Cu 도금 층(133)위에 1차범프의 형성방법과 동일한 방법으로 DFR 도포 및 패터닝 후, 도금을 통해 2차범프(140)를 형성하고, 이후에 DFR이 박리되기 전에 기계적, 화학적 연마를 수행할 수 있다. In step S5, after applying and patterning the DFR on the
이후 상기 2차범프(140)상에 절연층(141)을 적층한다. 절연층의 적층은 S 3단계의 방법과 동일하다. 본 발명에서 2차범프패드(130)와 2차범프(140), 그리고 절연층(141)이 형성된 구조의 층을 '2차 내층'이라고 정의한다. 본 발명에서는 상기 2차 내층 구조를 적어도 1 이상 형성할 수 있다.Thereafter, an insulating
(2) 분리형 캐리어를 분리-분리형 내층군 형성(2) forming a separate-separable inner layer group of a detachable carrier
이후에는 S 7단계처럼 상기의 분리형캐리어(C1)을 제거하여 분리형 캐리어의 윗면과 아랫면에 형성된 구조물을 분리하여(분리된 구조물 각각을 '분리형 내층군'이라 정의한다.) 2개의 분리형 내층군을 동시작업하여 인쇄회로기판제조공정을 동시에 진행한다. 도시된 도면에서는 하나의 분리형 내층군만을 가지고 공정을 설명하기로 한다.Subsequently, as in step S7, the removable carrier C1 is removed to separate the structures formed on the upper and lower surfaces of the removable carrier (each separated structure is defined as a 'separable inner layer group'). Simultaneously work on the PCB manufacturing process. In the figure, the process will be described with only one separate inner layer group.
이상의 분리 공정은 분리형캐리어의 양면접합필름의 사용구간을 절개하여 내부 비접합부분을 통해 제품의 분리가 이루어질 수 있도록 한다.The above separation process is to cut the use section of the double-sided bonding film of the removable carrier so that the product can be separated through the internal non-bonded portion.
(3) 비아홀가공 및 충진범프를 구비한 최외각베이스층 형성(3) Formation of the outermost base layer with via hole processing and filling bumps
상기 분리형 내층군은 동일한 구조를 구비하고 있으며, 그중 하나의 구조물을 가지고 이후 공정을 설명한다. 상기 분리형 내층군의 양면에 표면처리를 수행하 여 충진범프패드를 형성한다(S 8). 상기 충진범프패드(150)의 형성공정은 S 3단계의 공정과 동일한 공정으로 수행된다. 역시 동일하게 합금증착층(151), Cu증착층(152), Cu도금층(153)의 구조를 구비한다. 도시된 것처럼, 초기 분리형 캐리어의 Cu(112)층도 함께 상기 충진범프패드(150)을 패터닝하면서 패터닝된 구조로 형성한다.The separate inner layer group has the same structure, one of which will be described later the process. Surface treatment is performed on both sides of the separate inner layer group to form a filling bump pad (S 8). The filling
S 9단계에서는 상기 충진범프패드(150)상에 절연층(154)과 동박층(155)을 형성한다. 상기 충진범프패드(150)와 절연층(154), 그리고 이후에 형성되는 충진범프를 포함하는 층을 '최외각베이스층'이라고 정의한다.In
S 10단계에서는 상기 최외각베이스층에 비아홀(H)을 가공한다. 상기 비아홀 가공은 레이저드릴을 이용하여 상기 충진범프패드(150)이 노출될 때까지 수행됨이 바람직하다. 이후 상기 비아홀(H)에 도금을 통해 비아홀을 충진하여 충진범프(160)을 형성한다.(S 11). 이후에 최외가베이스층의 동박층(155)를 가공하여 회로패턴(155a)을 형성한다. 이상과 같은 공정은 상기 분리형 내층군 2개가 동시공정으로 진행되며, 따라서 생산성이 향상되게 된다.In step S10, via holes H are processed in the outermost base layer. The via hole processing is preferably performed until the filling
도 3을 참조하여 본 발명에 따른 제조공정에 의해 제조되는 인쇄회로기판의 구조를 설명하기로 한다.Referring to Figure 3 will be described the structure of the printed circuit board manufactured by the manufacturing process according to the present invention.
본 발명에 따른 인쇄회로기판은 절연물질층의 내부에 범프를 구비하여 각 층이 연결되는 적어도 1 이상의 내층과, 상기 내층 외각에 형성되어 상기 내층과 비아홀을 충진한 충진범프로 연결되는 최외각베이스층, 그리고 상기 최외각베이스층 상에 형성되는 회로패턴을 포함하는 구조를 가질 수 있다.The printed circuit board according to the present invention includes at least one inner layer having bumps inside the insulating material layer and at least one inner layer to which each layer is connected, and an outermost base formed at the outer layer to fill the inner layer and the via hole. The layer may have a structure including a circuit pattern formed on the outermost base layer.
특히 도시된 것처럼, 본 발명이 실시예의 한 제조공정에서 제조된 인쇄회로기판은, 1차범프(120)와 절연층(120)을 포함하는 베이스층을 중심으로, 그 상부에 범프패드(130)와 범프구조(140), 절연층(141)로 형성되는 2차내층이 적어도 1 이상 형성되어 적층되는 구성을 가질 수 있다. 그리고 상기 범프패드(130)은 상술한 구조처럼 합금증착층(131), Cu증착층(132), Cu 도금층(133)의 3중 구조로 형성될 수 있다.As shown in particular, the printed circuit board manufactured in the manufacturing process according to the embodiment of the present invention includes a
아울러 상술한 구조에서 2차내층의 적층구조의 외각과 상기 베이스층의 외각에는 충진범프패드(150)과 충진범프(160), 절연층으로 형성되는 최외각베이스층이 형성될 수 있다. 특히 베이스층 외각에 형성되는 충진범프패드와 1차범프의 인접경계에는 Cu 층이 더 형성될 수있다. 충진범프패드(150)도 합금증착층(151), Cu증착층(152), Cu 도금층(153)의 3중 구조로 구현될 수 있다. 합금증착층의 형성물질은 상술한 바와 같이, Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금이 사용될 수 있다.In addition, in the above-described structure, the outermost base layer formed of the filling
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical idea of the present invention should not be limited to the embodiments of the present invention but should be determined by the equivalents of the claims and the claims.
도 1a 및 도 1b는 종래기술에 따른 인쇄회로기판의 제조공정에 대한 개념도 및 공정도이다.1A and 1B are conceptual views and process diagrams of a manufacturing process of a printed circuit board according to the prior art.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 제조공정에 대한 개념도 및 공정도이다.2A to 2C are conceptual diagrams and process diagrams of a manufacturing process according to an embodiment of the present invention.
도 3은 본 발명의 제조공정에 따른 인쇄회로기판의 구조에 대한 요부개념도이다.3 is a schematic view of the main part of a structure of a printed circuit board according to a manufacturing process of the present invention.
Claims (21)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090084013A KR20110026213A (en) | 2009-09-07 | 2009-09-07 | A build-up printed circuit board with via-holes of stack type using bump structure and manufacturing method of the same, detachable carrier using manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090084013A KR20110026213A (en) | 2009-09-07 | 2009-09-07 | A build-up printed circuit board with via-holes of stack type using bump structure and manufacturing method of the same, detachable carrier using manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110026213A true KR20110026213A (en) | 2011-03-15 |
Family
ID=43933346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090084013A KR20110026213A (en) | 2009-09-07 | 2009-09-07 | A build-up printed circuit board with via-holes of stack type using bump structure and manufacturing method of the same, detachable carrier using manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110026213A (en) |
-
2009
- 2009-09-07 KR KR1020090084013A patent/KR20110026213A/en active Search and Examination
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101375998B1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
JP4538486B2 (en) | Multilayer substrate and manufacturing method thereof | |
TWI448223B (en) | Multilayer printed circuit board and method for manufacturing same | |
TWI463928B (en) | Package substrate, package structure and methods for manufacturing same | |
JP2011199077A (en) | Method of manufacturing multilayer wiring board | |
TW201349957A (en) | Multilayer printed circuit board and method for manufacturing same | |
JP2006165496A (en) | Parallel multi-layer printed board having inter-layer conductivity through via post | |
CN113163622B (en) | Thermoplastic polyimide subtraction process for ultrathin rigid-flexible printed circuit board | |
JP2018032660A (en) | Printed wiring board and method for manufacturing the same | |
JP4460013B2 (en) | Wiring board manufacturing method | |
KR20100002664A (en) | Metal clad laminate and manufacturing method thereof | |
US20090090548A1 (en) | Circuit board and fabrication method thereof | |
KR101167422B1 (en) | Carrier member and method of manufacturing PCB using the same | |
KR101205464B1 (en) | Method for manufacturing a printed circuit board | |
KR101093173B1 (en) | A build-up printed circuit board with via-holes of stack type using bump structure and Manufacturing method of the same, Detachable Carrier using manufacturing method of the same | |
KR101088062B1 (en) | A build-up printed circuit board of stack type using bump structure and manufacturing method of the same | |
KR101075478B1 (en) | A build-up printed circuit board with via-holes of stack type using bump structure and Manufacturing method of the same, Detachable Carrier using manufacturing method of the same | |
KR100796981B1 (en) | Method for manufacturing printed circuit board | |
KR20110026213A (en) | A build-up printed circuit board with via-holes of stack type using bump structure and manufacturing method of the same, detachable carrier using manufacturing method of the same | |
KR20100132358A (en) | Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure | |
JP4503698B2 (en) | Wiring board manufacturing method | |
JP2004031828A (en) | Multi-layer printed circuit board | |
KR20060003847A (en) | A multi-layer board provide with interconnect bump hole of the inner layer rcc and therefor method | |
KR101231443B1 (en) | Printed circuit board and manufacturing method of the same | |
JP4398550B2 (en) | Bumped multilayer substrate manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment |