KR20110007191A

KR20110007191A - 가스 전자 증폭기를 제조하는 방법

Info

Publication number: KR20110007191A
Application number: KR1020107025503A
Authority: KR
Inventors: 올리베이라 루이 드; 핀토 세르제 듀어트
Original assignee: 세른 - 유러피언 오거니제이션 포 뉴클리어 리서치
Priority date: 2008-04-14
Filing date: 2008-04-14
Publication date: 2011-01-21
Also published as: JP5335893B2; EP2266129B1; US8597490B2; WO2009127220A1; CN102007566B; CN102007566A; EP2266129A1; JP2011517050A; PL2266129T3; US20110089042A1; KR101368554B1

Abstract

본 발명에 따른 가스 전자 증폭기를 제조하는 방법이 도시되어 있다. 이러한 방법은, 그 표면 상에 제 1 및 제 2 금속층(14, 16)을 가진 절연 시트(12)로 구성된 블랭크 시트(28)를 준비하는 단계와, 제 1 금속층을 통해 구멍(18)을 형성하도록 제 1 금속층이 광리소그래피에 의해 패터닝되는 제 1 금속층 구멍 형성 단계와, 제 1 금속층(14)에 형성된 구멍(18)이 제 1 표면 측부로부터 에칭함으로써 절연층(12)을 통해 연장되는 절연 시트 구멍 형성 단계와, 구멍(18)이 제 2 금속층(16)을 통해 연장되는 제 2 금속층 구멍 형성 단계를 포함한다. 일 실시예에 있어서, 제 2 금속층 구멍 형성 단계는, 제 1 금속층(14)이 제 2 금속층(16)의 에칭 동안에 영향을 받지 않는 상태로 남아 있도록, 전자화학적 에칭에 의해 수행된다. 다른 실시예에 있어서, 제 2 금속층 구멍 형성 단계에서, 제 1 및 제 2 금속층(14, 16)은 외부로부터 에칭되어, 이에 의해 제 1 및 제 2 금속층(14, 16)의 두께가 감소되고, 제 2 금속층(16)은 이와 동시에 제 1 금속층(14)과 절연 시트의 구멍(18)을 통해 에칭되며, 상기 에칭은 제 2 금속층을 통해 구멍(18)이 연장될 때까지 지속되고, 상기 제 1 및 제 2 금속층(14, 16)의 초기 평균 두께는 6.5㎛ 내지 25㎛ 사이, 바람직하게는 7.5㎛ 내지 12㎛ 사이이다.

Description

가스 전자 증폭기를 제조하는 방법{A METHOD OF MANUFACTURING A GAS ELECTRON MULTIPLIER}

본 발명은 가스 전자 증폭기(GEM)를 제조하는 방법에 관한 것이다.

가스 전자 증폭기의 구조 및 작동은 다수의 참고 문헌이 제공되어 있는 유럽 특허 제 0 948 803 B1 호에 설명되어 있다. 도 1은 가스 전자 증폭기의 일반적인 구조 및 기능을 보여주는 유럽 특허 제 0 948 803 B1 호로부터 취한 개략도이다. 도 1에는, 표류 전극(DE)과 수집 전극(CE) 사이에 가스 전자 증폭기(10)가 배치되어 있다. 가스 전자 증폭기(10)는 제 1 및 제 2 금속층(14, 16)으로 클래딩된 절연체 시트(12)로 이루어져 있다. 가스 전자 증폭기(10)에는, 복수의 관통 구멍(18)이 형성되어 있다. 이 관통 구멍(18)은 일반적으로 100㎛의 직경을 갖고 있다. 상기 관통 구멍(18)은 일반적으로 50 내지 300㎛의 피치를 가진 매트릭스 또는 어레이 패턴으로 배열되어 있다. 관통 구멍(18) 매트릭스의 개략도가 도 3에 도시되어 있는데, 이 도 3 역시 유럽 특허 제 0 948 803 B1 호로부터 얻은 것이다. 절연 시트(12)의 두께는 약 50㎛ 내지 300㎛일 수 있고, 제 1 및 제 2 금속 클래딩 층(14, 16)의 두께는 일반적으로 약 5㎛이다.

간단하게 말하자면, 도 1의 가스 전자 증폭기(10)의 기능은 아래와 같이 요약된다. 표류 전극(DE)과 수집 전극(CE) 사이에 전압이 가해진다. 또한, 제 1 및 제 2 금속층(14, 16) 사이에 전압이 가해져서, 각 관통 구멍(18)이 전기 쌍극자(electric dipole)와 같이 거동한다. 전기 쌍극자는 전기장 벡터(

)에 의해 표현되는데, 이것은 표류 전극(DE)과 가스 전자 증폭기(10) 사이의 전기장()과 가스 전자 증폭기(10)와 수집 전극(CE) 사이의 전기장(

)과 중첩된다. 3 개의 언급한 전기장 성분을 중첩하면 도 1에 개략적으로 지시되어 있는 전기장 라인 구조가 된다. 도 1에서 알 수 있는 바와 같이, 관통 구멍(18)에 의해 전기장의 국부적인 응축, 환언하면 국부적인 전기장 증폭 증대에 이르게 된다. 표류 전극(DE)과 수집 전극(CE) 사이의 공간은 가스로 충전되어 있다. 1차 전자가 표류 전극(DE)과 가스 전자 증폭기(10) 사이의 임의의 위치에서 발생되면, 전자는 전기장(

)으로 인하여 가스 전자 증폭기(10)를 향해 표류한다. 관통 구멍(18)에서, 전기장 진폭은 1차 전자로부터 전자 사태(electron avalanche)가 형성되도록 국부적으로 증대되고, 여기서 제 2 금속층(16)은 전자 사태에 대한 아웃포트 상태(outport phase)로서 작용한다. 1차 전자로부터의 전자 사태의 형성은 가스 전자 증폭기를 "전자 증폭기"로 만드는 것이다. 전자 사태는 이어서 전기장에 의해 수집 전극(CE)로 유인되고, 여기서 이것은 크게 증대된 신호로 검지될 수 있다.

도 1 및 도 3에는 가스 전자 증폭기(10)의 매우 작은 부분만이 도시되어 있는 반면, 역시 유럽 특허 제 0 948 803 B1 호로부터 취한 도 2는 전체 장치의 개략도를 도시하고 있다. 도 2로부터 알 수 있는 바와 같이, 가스 전자 증폭기(10)는 일반적으로 금속층(14, 16)과 복수 개의 구멍이 형성되어 있는 활성 영역(20)으로 이루어져 있다. 이 활성 영역(20)은 금속 코팅되어 있지 않지만 전형적으로 오직 절연 시트(12)로 구성된 프레임(22)에 의해 포위된다. 프레임(22) 상에는, 제 1 및 제 2 전극(24, 26)이 그 대향 측부에 형성되고, 이것은 제 1 및 제 2 금속층(14, 16)에 원하는 전기적 포텐셜을 가하는 것을 허용한다.

유럽 특허 제 0 948 803 B1 호에는 또한 가스 전자 증폭기(10)를 제조하기 위한 방법이 개시되어 있다. 상기 종래 기술 방법에 따르면, 2개의 동일한 필름 또는 마스크가 원하는 패턴의 구멍으로 인각되고, 이전에 광감성 수지로 코팅된 금속 클래드 블랭크 가스 전자 증폭기의 각 측부 상에 놓인다. 수지를 자외선에 노출시켜 현상한 후에, 수지는 형성될 구멍에 대응하는 금속층(14, 16)의 부분만 노출된다. 이어서, 금속층은 양측으로부터 동시에 에칭되어, 관통구멍(18)을 형성하기 위해 중간에서 만나는 양측부로부터 구멍이 성장된다.

종래 기술의 제조 방법은 감광성 수지를 노출하기 위해 사용되는 공동 조절(co-registering)에 의존한다. 블랭크 가스 전자 증폭기의 양 측부 상의 패턴의 양호한 합치는 활성 영역(20) 즉, 구멍(18)이 형성되는 영역이 너무 크지 않게 10 * 10cm이면 사실상 달성될 수 있다. 그러나, 최근에는 더 대향의 가스 전자 증폭기에 대한 요구가 있다. 더 큰 가스 전자 증폭기를 제조하려고 시도할 때, 발명자는 종래 기술의 제조 방법에 어려움이 발생한다는 것을 발견하였다. 특히, 더 대형의 가스 전자 증폭기에 있어서, 블랭크의 양 측부 상에서 적절한 패턴의 공동 조절을 보장하는 것이 매우 어렵다는 것이 밝혀졌다. 전술한 바와 같이, 통상적으로 광마스크는 광레지스트로 덮혀 있는 제 1 및 제 2 금속층(14, 16) 각각의 상부에 직접 배치되었다. 이 마스크를 충분한 정밀도로 프린팅할 수 있는 한편, 마스크가 프린팅되는 필름은, 필름이 더 큰 가스 전자 증폭기를 형성하도록 더 대형으로 된다면, 블랭크의 양 측부 상의 패턴의 정밀한 정렬을 보장하기에 충분하게 안정되지 않는다는 것이 밝혀졌다. 특히, 필름은 온도 및/또는 습도로 인하여 약간 변형되는 경향이 있고, 매우 작은 크기의 구멍이 형성되면, 이러한 왜곡이 2개의 패턴의 공동 조절을 심각하게 방해하기에 이미 충분하고, 이로 인하여 대향 측부로부터 형성된 2개의 절반체의 중심 축선이 허용할 수 없는 양인 15㎛ 이상만큼 이동되는 구멍으로 된다.

발명자는 더 안정적인 마스크 재료를 사용함으로써 이러한 문제점을 회피하려고 시도하였다. 예를 들어, 이러한 마스크를 유리로 제조하려는 시도가 있었다. 그러나, 결과는 만족스럽지 못하였다. 특히, 원하는 대형의 마스크 크기에 있어서, 유리의 평면도의 부족이 문제가 됨이 밝혀졌다.

본 발명의 목적은 대형 크기에서도 고품질의 가스 전자 증폭기를 제조할 수 있는 가스 전자 증폭기(10)를 제조하기 위한 방법을 제공하는 것이다.

이러한 문제점은 특허청구범위 제 1 항에 따른 방법에 의해 해결된다. 이러한 문제점에 대한 다른 해결 방안은 특허청구범위 제 12 항의 방법에 의해 제공된다. 바람직한 실시예가 종속항에 한정되어 있다.

본 발명의 제 1 양태에 따르면, 본 발명의 방법은,

각각 그 제 1 및 제 2 표면 상에 제 1 및 제 2 금속층이 마련되어 있는 절연 시트로 구성된 블랭크 시트를 준비하는 단계로서, 상기 제 1 및 제 2 금속층이 초기 두께를 갖는, 상기 블랭크 시트 준비 단계와,

상기 제 1 금속층을 관통하는 구멍을 형성하도록 제 1 금속층이 광리소그래피에 의해 패터닝되는 제 1 금속층 구멍 형성 단계와,

단지 상기 제 1 표면 측부로부터 에칭함으로써 제 1 금속층에 형성된 구멍이 절연층을 통해 연장되는 절연 시트 구멍 형성 단계와,

제 1 금속층과 절연 시트에 형성된 구멍이 제 2 금속층을 통해 연장되는 제 2 금속층 구멍 형성 단계를 포함하고,

상기 제 2 금속층 구멍 형성 단계는 식각제에 침지된 전극과 제 2 금속층 사이에 전압이 가해지는 전자화학적 에칭 공정을 포함하며, 상기 전압은 제 2 금속층이 에칭되도록 선택된다.

유럽 특허 제 0 948 803 B1 호에 기재되어 있는 방법과 달리, 본 발명의 방법에서는 이하에서 제 1 금속층이라 불리우는 오직 하나의 금속층만이 패터닝된다. 환언하면, 블랭크의 양 측부 상에서 패턴을 공동 조절할 필요가 없다. 제 1 금속층의 이러한 패턴으로부터, 구멍은 연속적인 단계에서 절연 시트와 제 2 금속층을 통해 성장된다.

이 방법의 어려운 부분은 제 2 금속층 구멍 형성 단계이다. 이 단계에서, 구멍은 제 2 금속층을 통해 에칭되어야만 하고, 이것은 일부의 에칭이 제 1 금속층 및 절연 시트를 통해 이미 형성된 구멍을 통해 수행되어야 한다는 것을 의미한다. 그러나, 이 제 2 금속층 에칭 단계에 있어서, 원리적으로 제 2 금속층이 에칭될 때, 제 1 금속층도 식각제에 노출되어 마찬가지로 에칭된다는 문제점이 있다. 실질적으로, 제 1 금속층은 에칭 단계에 의해 쉽게 손상됨이 밝혀져 있다(특히, 소정의 장소에서 절연 시트의 제 1 표면으로부터 금속이 완전히 제거되는 일이 발생할 수 있다). 0.5m² 또는 심지어 1m²의 대형의 표면 상에서 절대적으로 균일한 금속층을 제공하는 것이 매우 어렵기 때문에, 이것은 특히 대형 블랭크에서 발생될 것이다. 구멍 사이의 영역에서 절연 시트가 완전히 제거되지 않는다고 하여도, 제 1 금속층이 제 2 금속층 구멍 형성 단계 동안에 에칭된다면, 제1 금속층이 구멍을 포위하는 영역에서 에칭되어, 절연 시트 재료의 작은 링이 제 1 금속층 측부 상에서 노출되게 된다는 문제점이 여전히 있다. 이 노출된 절연 시트 재료의 링은 가스 전자 증폭기의 기능에 악영향을 주는 것으로 밝혀졌고, 이것은 노출된 표면 상에서 이온이 포획됨으로 인한 것이 명백하다.

그러나, 본 발명의 제 1 양태에 따르면, 제 2 금속층 구멍 형성 단계 동안의 제 1 금속층의 원하지 않는 에칭은 전자화학적 에칭 단계를 사용함으로써 회피될 수 있다. 전자화학적 에칭에 있어서, 안정된 전기 전압이 가해지지 않는다면, 식각제는 화학 작용을 통해 재료를 식각할 수 없다. 식각제에 침지된 추가의 전극과 에칭될 재료 사이에서 식각제에 전기 전압을 가함으로써, 전해 공정이 개시되고, 여기서 전류가 식각제에 흐르고, 이 식각제의 이온이 재료와 에칭 방식으로 반응한다. 본 발명의 이러한 양태에 따르면, 각 전압이 제 2 금속층과 침지된 전극 사이에서만 가해져서, 오직 제 2 금속층만이 에칭되는 한편, 제 1 금속층은 실질적으로 영향을 받지 않게 남아 있다. 이것은 제 1 금속층을 손상시키지 않고 제 2 금속층을 위해 선택적으로 제 2 금속층 구멍 형성 단계를 수행하는 것을 가능하게 한다.

바람직한 실시예에 있어서, 포텐셜은, 제 2 금속층이 애노드를 형성하고, 식각제에 침지된 전극이 캐소드를 형성하도록 선택된다. 전극은 바람직하게는 3 내지 8cm 만큼 제 2 금속층으로부터 이격되어 있다.

바람직한 실시예에 있어서, 제 2 금속층 구멍 형성 단계에 사용되는 식각제는 황산, 염산 및 황산구리를 포함한다.

바람직하게는, 제2 금속층 구멍 형성 단계 중 적어도 일부 동안에, 전극이 블랭크 시트의 제 1 금속층 측부 상에 제공되어, 제 2 금속층을 "내부로부터" 즉, 제 1 금속층과 절연 시트에 형성되어 있는 구멍을 통해 에칭된다. 더욱이, 전극은 제 2 금속층 구멍 형성 단계의 추가 부분 동안에 블랭크 시트의 제 2 금속층 측부 상에 제공되어, 외부로부터 즉, 제 2 금속층이 더 인접한 측부로부터 제 2 금속층을 에칭한다. 블랭크 시트의 제 2 금속층 측부 상에 제공된 전극을 이용한 전자화학적 에칭 단계는 적어도 내부로부터 즉, 구멍을 통해 에칭함으로써 제 2 금속 시트에 이미 형성되어 있는 구멍이 제 2 금속층을 통해 연장될 때까지 지속된다. 그러나, 이 에칭은 원하는 두께의 제 2 금속층이 얻어질 때까지 지속될 수 있다.

바람직하게는 내부로부터 즉, 제1 금속층과 절연 시트에 형성된 구멍을 통해 제 2 금속층을 전자화학적 에칭하는 것이, 상기 구멍이 제 2 금속층의 최종 두께보다 적어도 2㎛ 깊은 평균 깊이까지 제 2 금속층으로 연장될 때까지 지속된다. 그 후, 제 2 금속층이 외부로부터 에칭될 때, 제 2 금속층의 구멍은 노출될 것이고, 구멍의 에지는 일관된 품질을 갖게 될 것이다.

바람직한 실시예에 있어서, 제 2 금속층의 초기 두께는 제 1 금속층의 초기 두께를 5 내지 15㎛, 바람직하게는 8 내지 12㎛ 만큼 초과한다. 이 여분의 두께는 제 2 금속층의 구멍을 내부로부터 제 2 금속층의 최종 두께를 초과하는 깊이까지 먼저 에칭하기 위해 사용될 수 있다. 이어서, 제 2 금속층의 여분의 초기 두께는 외부로부터 에칭하는 것에 의해 제거될 수 있고, 이에 따라 제 2 금속층 내의 구멍이 노출된다. 바람직하게는, 제 1 및 제 2 금속층의 최종 두께는 2㎛ 미만 만큼 상이하여, 장치의 더 양호한 성능에 이르게 하는 것으로 생각되는 대칭 구조로 된다. 제 1 및 제 2 금속층의 평균 최종 두께는 바람직하게는 4㎛ 내지 7㎛ 사이이다.

전술한 바와 같이, 바람직한 실시예에 있어서, 제 2 금속층의 초기 두께는 제 1 금속층의 초기 두께보다 크다. 그러나, 상이한 두께의 클래딩층을 구비한 미리 제조된 블랭크 시트는 상업적으로 얻기 어려울 수 있다. 따라서, 바람직한 실시예에 있어서, 블랭크 시트를 준비하는 전술한 단계는 전해 공정에 의해 제 2 금속층의 두께를 추가하는 단계를 포함한다.

본 발명의 제 2 양태에 따르면, 발명자는 제 1 및 제 2 금속층의 초기 두께가 적절하게 선택된다면, 제 2 금속층 구멍 형성 단계가 평범한 화학적 에칭에 의해 즉, 전자화학적 에칭없이 수행될 수도 있다는 것을 알았다. 변형 방법에 따르면, 제 1 및 제 2 금속층은 외부로부터 에칭되어, 이에 의해 제 1 및 제 2 금속층의 초기 두께가 감소하며, 동시에 제 2 금속층은 내부로부터 즉 제 1 금속층 및 절연 시트 내의 구멍을 통해 에칭된다. 제 2 금속층 구멍 형성 단계에 있어서, 에칭은 구멍이 제 2 금속층을 통해 연장될 때까지 지속된다.

발명자는 만약 제 1 금속층 및 제 2 금속층의 초기 평균 두께가 6.5 내지 25㎛ 사이, 바람직하게는 7.5 내지 12㎛ 사이라면, 초대형의 크기에서도 고품질의 가스 전자 증폭기를 얻을 수 있다는 것을 발견하였다.

제 1 및 제 2 금속층에 대한 하한인 6.5㎛, 바람직하게는 7.5㎛는 제조 공정에서 양호한 산출량을 보장하기 위한 것이다. 이 하한 아래에서는, 모든 구멍이 제 2 금속층을 통해 연장될 때, 소정의 장소에서는 의도하지 않게 모든 금속이 아니더라도 너무 지나치게 에칭되어, 최종 가스 전자 증폭기의 기능을 손상시킬 우려가 있다.

다른 한편, 상한인 25㎛ 바람직하게는 12㎛는, 제 1 금속층 측부 상의 구멍 둘레의 노출된 절연 시트의 링이 허용가능한 폭(여기서, 허용가능한 폭은 최종 장치의 함수에 의해 결정된다)을 초과하지 않도록, 제 2 금속층 구멍 형성 단계가 지나치게 오래 걸리지 않게 하는 것을 보장할 것이다. 발명자의 관찰에 따르면, 이러한 노출된 링의 폭은 25㎛ 바람직하게는 15㎛를 초과하지 않아야 한다. 그러나, 아래의 특정 예에서 보여주고 있는 바와 같은 대응 에칭 단계 및 초기 두께를 적절하게 선택함으로써, 8㎛의 허용가능한 링형 구조를 전자화학적 에칭의 필요없이 얻을 수 있다.

본 발명의 제 2 양태의 제 2 금속층 구멍 형성 단계에 있어서, 블랭크는 바람직하게는 과황산 암모늄이 담겨져 있는 배쓰 내에서 에칭된다. 배쓰는 20℃ 내지 30℃, 바람직하게는 23℃ 내지 27℃로 유지되는 것이 바람직하다.

이하의 바람직한 실시예는 전술한 제조 방법 모두와 관련된 것이다.

바람직하게는, 제 1 및 제 2 금속층은 구리로 제조된다. 절연 시트는 바람직하게는 폴리이미드와 같은 폴리머 재료로 제조된다. 바람직한 실시예에 있어서, 박형 크롬층이 구리층과 절연층 사이에 제공되어 폴리이미드 상부에서의 구리의 접착력을 향상시킬 수 있다.

광리소그래피 제 1 금속층 구멍 형성 단계는 바람직하게는 광리소그래프를 양 금속층에 제공하는 단계와, 제 1 금속층의 상부에 마스크를 배치하여 구멍이 형성될 위치를 규정하는 단계와, 전체 제 2 금속층이 광레지스트에 의해 덮히고, 제 2 금속층이 구멍이 형성될 위치를 제외하고 광레지스트에 의해 덮히도록, 블랭크의 양 측부 상에 광레지스트를 노출시키고 현상하는 단계와, 상기 제 1 금속층 내에 구멍을 에칭하는 단계를 포함하고 있다. 바람직하게는, 제 1 금속층은 30℃ 내지 40℃의 온도에서 철 페클로라이드(iron perchloride)를 사용하여 에칭된다.

바람직한 실시예에 있어서, 절연 시트 구멍 형성 단계는, 제 1 금속층과 인접한 구멍의 단부의 직경이 제 2 금속층에 인접한 단부에서의 구멍의 두께와 20% 미만만큼, 바람직하게는 15% 미만만큼 상이하도록 수행된다. 이 구멍 직경의 허용가능한 편차를 어떻게 보장하는가에 대한 소정의 예가 아래에 제시되어 있다.

절연 시트 구멍 형성 단계는 바람직하게는 55% 내지 65%의 디아민 에틸렌과, 35% 내지 45%의 물과, 불순물로서 5 내지 10g/l의 KOH로 이루어진 배쓰에 블랭크 시트를 담그는 단계를 포함한다. 온도는 바람직하게는 60℃ 내지 80℃, 더 바람직하게는 65℃ 내지 75℃이다.

절연층 구멍 형성 공정에 있어서, 식각제는 질소 버블과 같은 버블을 내부에 발생시킴으로써 자극될 수 있다. 이러한 자극으로 인하여 원추형보다 더 원통형인 구멍으로 된다.

바람직하게는, 광리소그래피에 의해 제 1 및 제 2 금속층을 연결하기 위한 전극을 형성하는 추가의 단계가 있다. 이러한 추가의 광리소그래피 단계에 있어서, 도 2의 프레임(22)과 유사한 프레임과 도 2의 전극(24, 26)과 유사한 전극이 형성된다.

도 1은 표류 전극과 수집 전극 사이에 배치된 종래 기술의 가스 전자 증폭기에 대한 개략적인 단면도,
도 2는 종래 기술의 가스 전자 증폭기에 대한 개략적인 평면도,
도 3은 구멍의 매트릭스를 보여주는 도 2의 가스 전자 증폭기의 활성 영역의 작은 부분에 대한 확대도,
도 4는 본 발명의 제 1 실시예에 따른 가스 전자 증폭기의 제조의 다양한 단계에서의 블랭크 시트에 대한 일련의 단면도,
도 5는 본 발명의 제 2 실시예에 따른 가스 전자 증폭기의 제조의 다양한 단계에서의 블랭크 시트에 대한 일련의 단면도.

본 발명의 원리를 이해하고 증진시키기 위한 목적으로, 도면에 도시되어 있는 바람직한 실시예를 참고하고, 특정 언어를 사용하여 이를 설명하겠다. 그럼에도 불구하고, 이에 의해 본 발명의 보호범위에 대한 어떠한 제한도 의도되지 않으며, 도시되어 있는 본 발명의 원리에 대한 이러한 추가의 적용 및 예시된 방법의 이러한 변경 및 추가 변형은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 현재 및 미래에 일반적으로 상도할 수 있는 것으로 생각됨을 이해하여야 한다.

이하의 도면에 대한 설명에서, 상이한 도면의 유사 또는 대응 부분은 동일한 도면부호로 지시되었다.

도 4를 참조하면, 패널(A)은 가스 전자 증폭기(10)를 형성하기 위해 사용되는 블랭크 시트(28)의 단면을 보여주고 있다. 블랭크 시트(28)는 대략 15㎛의 두께를 가진 폴리이미드 시트(12)로 이루어져 있다. 폴리이미드(12)의 제 1 표면의 상부에는, 도 4에 도시되어 있는 바와 같은 상면, 크롬(30)의 박막 및 제 1 구리층(14)이 배치되어 있다. 크롬층(30)은 단지 약 0.1㎛이고, 폴리이미드 시트(12) 상에 제 1 구리층(14)의 접착을 촉진시키는 역할을 한다. 이하에서 "초기 두께"라고도 불리우는 블랭크 시트(28)의 제 1 구리층(14)의 두께는 최종 가스 전자 증폭기의 결과에 있어서 중요하다. 제 1 구리층(14)의 초기 두께는 6.5 내지 25㎛이고, 바람직하게는 7.5 내지 12㎛이다. 폴리이미드 시트(30)의 제 2 표면 상에는, 추가의 크롬층(30) 및 제 2 구리층(16)이 형성되고, 여기서 제 2 구리층(16)은 제 1 구리층(14)과 동일한 두께를 갖는다. 바람직한 실시예에 있어서, 총 블랭크 시트는 0.25m² 또는 심지어 1m²의 크기를 가질 수 있다.

1.1. 제 1 금속층 구멍 형성 단계

제 1 금속층 구멍 형성 단계에 있어서, 제 1 구리층(14)과 하부 크롬막(30)은 가스 전자 증폭기를 관통하여 형성되는 구멍(18)의 상부를 형성하도록 패터닝된다. 이러한 제 1 금속층 구멍 형성 단계에서, 제 1 및 제 2 구리층(14, 16)은 얇은 광레지스트(KL 1015)로 적층된다. 이어서, 보호 필름이 제 1 구리층(14) 상부에 배치되고, 그 위에 형성될 구멍(18)의 패턴이 인쇄된다. 제 2 구리층(16)의 상부에는 어떠한 마스크도 제공되지 않는다. 이어서, 블랭크 시트(28)가 양측으로부터의 강한 빛에 의해 노출된다. 이 노출은 DUPONT PC 130이라는 기계로 수행된다. 사용된 광레지스트는 노출 시에 화학적으로 더 안정되게 되는 네거티브 광레지스트(negative photoresist)이다. 그 후, 광레지스트는 35℃에서 0.7m/min의 속도로 RESCO 기계에서의 Na₂CO₃ 분사에 의해 현상된다. 현상 중에, 레지스트는 구멍(18)이 형성될 위치에서 제거된다. 광레지스트 내의 구멍의 직경이 조사된다. 본 실시형태에서는, 직경은 55㎛ ±2㎛이다.

다음에, 제 1 구리층(14)은, 구멍(18)이 제 1 구리층(14)을 관통하여 형성되고, 35℃에서 컨베이어 기계에서 에칭된다. 식각제로서, 철 페클로라이드(iron perchloride)가 35℃의 온도에서 사용된다. 에칭 후에, 제 1 구리층(14)의 구멍이 60㎛ ±2㎛의 크기를 갖는 것으로 조사되었다. 제 1 구리층(14) 내의 구멍을 가진 처리 부분이 도 4의 패널 B에 도시되어 있다. 제 2 구리층(16)은 완전히 광레지스트로 덮혀 있기 때문에 에칭되지 않았음에 유의하라.

다음에, 광레지스트가 에틸 알콜 배쓰(bath) 내에서 벗겨진다. 그 후, 구멍(18) 내의 얇은 크롬층이 블랭크 시트(28)를 60℃의 온도에서 15초 동안 과망간산칼륨 배쓰 내에 침지시킴으로써 벗겨진다(도 4의 패널 C를 참조).

1.2 절연 시트 구멍 형성 단계

다음에, 절연 시트 구멍 형성 단계에 있어서, 제 1 구리층(14)에 형성된 구멍이 폴리이미드층(12)을 통해 수직으로 연장된다. 이것은 60%의 디아민 에틸렌과, 40%의 물과, 불순물로서 7g/l의 KOH로 이루어진 배쓰 내에서 에칭함으로써 수행된다. 배쓰의 온도는 70℃이다.

도 4의 패널 D에서 알 수 있는 바와 같이, 폴리이미드 시트(12)를 통해 에칭된 구멍(18)은 제 2 금속층(16)을 향해 테이퍼진 다소 원추형의 형상을 갖게 될 것이다. 사실상, 발명자는 이러한 원추형으로 인하여 최종 가스 전자 증폭기(10)이 특히 양호하게 거동하게 될 수 있다는 것을 관찰하였다. 그러나, 제 1 구리층(14)에 인접한 단부의 폴리이미드층(12) 내의 구멍(18)의 직경은 제 2 구리층에 인접한 단부의 구멍의 직경과 20% 이상만큼, 바람직하게는 15% 미만만큼 상이하지 않아야 한다. 본 예에 있어서, 폴리이미드 시트(12)의 에칭은, 폴리이미드 시트(12) 내의 구멍의 상부 및 하부 직경이 10㎛ 미만만큼 상이하도록 수행된다. 폴리이미드층 내의 구멍(18)의 더 강한 원통형 형상은 식각제를 자극함으로써, 예를 들어 그 내부에 질소 버블을 도입함으로써 촉진될 수 있다.

1.3. 전극 및 프레임 형성 단계

도 4에 도시되어 있지는 않지만, 다음 추가의 광리소그래피 에칭 단계가 수행되는데, 여기서 프레임(22)이 가스 전자 증폭기(10)의 활성 영역(20) 둘레에 형성되고, 전극(24, 26)이 형성되어 도 2에 도시되어 있는 것과 유사한 방식으로 활성 영역(20)의 제 1 및 제 2 구리층(14, 16)을 연결시킨다. 광리소그래피 단계는 상기의 1.1에서 부분적으로 설명한 것과 유사하고, 따라서 그 설명을 다시 반복하지는 않는다.

1.4 제 2 금속층 구멍 형성 단계

다음에, 구멍(18)이 제 2 구리층(16)을 통해 연장된다. 이 에칭 단계는 25℃ 온도의 과황산 암모늄(ammonium persulfate) 배쓰에서 수행된다. 블랭크 시트(28)는 구멍(18)이 제 2 구리층(16)을 통해 연장될 때까지 배쓰 내에 유지된다. 이러한 에칭 단계의 종료는 시각적인 검사에 의해 쉽게 판단될 수 있다. 즉, 블랭크 시트(18)를 통해 빛이 반짝이자마자, 이 에칭 단계는 종료될 것이다.

이러한 에칭 단계에서, 제 1 및 제 2 구리층(14)은 "외부"로부터 에칭되는데, 즉 도 4를 참고하면, 제 1 구리층(14)은 상부로부터 에칭되고, 제 2 구리층(16)은 하부로부터 에칭된다. 또한, 제 2 구리층(16)은 "내부"로부터 즉, 구멍(18) 내부로부터 에칭된다. 이에 따라, 에칭 단계 동안에, 제 1 및 제 2 구리층(14, 16)은 모두, 그 두께가 도 4의 패널 E에 지시되어 있는 바와 같이 감소되도록, 에칭된다. 따라서, 제 1 및 제 2 구리층(14, 16)의 초기 두께는, 구멍(18)이 제 2 구리층(16)을 관통할 때에, 그 잔여 두께가 여전히 충분히 두껍고, 초기 구리층(14, 16)의 불균일성을 고려하여, 최종 구리층(14, 16)이 구멍(18) 사이의 영역에서 폴리이미드층(12)을 연속적으로 덮도록, 주의깊게 선택될 필요가 있다. 이 방법은 0.25m²의 또는 심지어 1m²까지의 활성 영역을 갖는 이전의 공지된 것보다 더 큰 가스 전자 증폭기 크기를 제조하기 위해 특별히 상정되기 때문에, 제 1 및 제 2 구리층(14, 16)의 초기 두께의 불균일성은 불가피하게 제한될 것이다. 이러한 이유로, 제 1 및 제 2 구리층(14, 16)의 초기 두께는 적어도 6.5㎛, 바람직하게는 적어도 7.5㎛로 되어, 제 2 구리층 구멍 형성 단계의 에칭에서 구리층(14, 16)의 손상이 회피될 것이다.

다른 한편, 제 1 및 제 2 구리층(14, 16)의 초기 두께는 너무 커서는 안된다. 제 2 구리층(16)을 관통하는 구멍(18)을 완성하기 위해 구리층(14, 16)을 에칭할 때, 제 1 구리층(14)은 각 구멍(18)의 에지 둘레의 영역으로부터 제거되어, 구멍(18)을 둘러싸는 폴리이미드 시트(12)의 제 1 표면 상의 링형 영역(32)이 형성되고, 이것은 더 이상 구리층(14)에 의해 덮히지 않게 된다. 발명자는 최종 가스 전자 증폭기의 운전에 있어서, 노출링(32)이 너무 크다면 성능이 열화될 것이라는 것을 발견하였다. 이 노출된 링 부분(32)의 폭은 15㎛ 보다, 바람직하게는 10㎛ 보다 작아야 한다. 구리층(14, 16)의 초기 두께가 클수록, 결국 노출된 링 부분(32)의 폭은 더 커진다. 이에 따라, 제 1 및 제 2 구리층(14, 16)의 초기 두께는 25㎛ 보다, 바람직하게는 12㎛ 보다 작을 것이다.

8㎛의 초기 구리층 두께와 앞서 요약한 바와 같은 처리 파라미터로 인하여, 폴리이미드 시트(12)의 제 1 표면 상의 노출된 링 부분(32)의 폭은 단지 8㎛이고, 이는 최종 가스 전자 증폭기(10)의 기능에 악영향을 주지 않게 충분히 좁다. 15㎛의 초기 두께로, 노출된 링형 부분(32)의 폭은 최종 가스 전자 증폭기(10)의 작동에서 열등한 것으로 밝혀진 약 15㎛이었지만, 여전히 허용가능하다. 또한, 추가의 링형 노출 부분(34)이 폴리이미드 시트(1)의 제 2 표면 상에 형성되지만, 이 링은 제 1 표면 상의 것보다 상당히 작다.

1.5. 세정 및 테스트

마지막으로, 전술한 바와 같이 형성된 구멍(18)을 가진 가스 전자 증폭기(10)가 자체로 알려진 방식으로 세정된다. 그러나, 일 실시예에 따른 세정 방법은, 노출된 링형 부분(32, 34)을 덮는 박형 크롬층(30)이 벗겨지지 않도록 선택된다. 특히, 어떠한 과망간산칼륨도 세정 단계에서 사용되지 않으며, 그 이유는 과망간산칼륨이 크롬층을 제거하기 때문이다. 크롬층이 노출된 링형 부분(32, 34) 상에 남아 있을 때, 최종 가스 전자 증폭기의 기능은 절연 폴리이미드가 직접 노출된다면 더 양호하게 될 것이다. 대안으로서, 세정 방법은 크롬층이 부분적으로 또는 완전히 제거되도록 선택될 수 있다.

마지막 단계로서, 제 1 및 제 2 구리층(14, 16) 사이에 약 600V의 전압을 인가하고, 감소된 30%의 습도로 그 사이에서 전류를 측정함으로써 장치를 테스트한다. 측정된 전류가 아래의 소정 임계값 아래에 있으면 테스트가 통과된다.

제 2 실시예

다음에, 본 발명의 제 2 실시예를 도 5를 참고하여 설명한다. 도 5의 패널 A에서 알 수 있는 바와 같이, 그 제 1 및 제 2 표면의 상부에 제 1 및 제 2 구리층(14, 16)과 폴리이미드 절연층(12)을 갖도록 다시 블랭크 시트(28)가 준비된다. 그러나, 이러한 경우에, 블랭크(28)는, 제 2 구리층(16)이 제 1 구리층(14) 보다 두껍도록 준비된다. 도시된 예에 있어서, 제 1 구리층(14)은 5㎛ 두께이고, 제 2 구리층(16)은 15㎛ 두께이다. 이러한 블랭크(28)는 각 측부에 5㎛의 구리 클래딩을 갖는 최초 블랭크(도시되어 있지 않음)의 제 2 금속층(16)에 10㎛의 구리를 전해적으로 추가함으로써 준비될 수 있다.

제 1 구리층(14)과 하부 크롬층의 패터닝은 상기 1.1 부분에서 설명한 것과 유사하게 수행되고, 여기서는 반복하지 않는다. 도 5의 패널 B는 패터닝 후의 블랭크 시트(28)를 보여주고, 여기서는 도 4와 대조적으로 4개의 구멍의 형성이 도시되어 있다.

절연 시트 구멍 형성 단계는 또한 상기 1.2 부분에서 설명한 제 1 실시예의 것과 유사하다. 그러나, 도 4의 패널 D와 비교한 바와 같이, 폴리이미드층(12)에 형성되어 있는 구멍(18)은 이러한 경우에 보다 원통형이다. 이것은 질소 버블에 의해 식가제를 자극함으로써 달성된다. 폴리이미드층(12)을 통한 구멍(18)의 제 1 및 제 2 측 단부는 5㎛ 미만만큼 상이하다. 보다 원통형인 구멍이 제 1 실시예에 사용될 수 있고, 보다 원추형인 구멍이 마찬가지로 제 2 실시형태에 사용될 수 있음을 이해하여야 한다. 또한, 전극(24, 26)(도 2 참조) 및 활성 영역(20)을 포위하는 프레임(22)의 형성단계는 제 1 실시예와 유사한 방식으로 수행된다.

제 1 실시예와 관련된 주요한 차이점은 제 2 금속층 구멍 형성 단계이다. 제 2 구리층(16)을 관통하는 구멍을 형성하기 위해, 이러한 실시예에서, 블랭크 시트(28)가 황산, 염산 및 황산구리에 기초한 배쓰에 침지된다. 또한, 전극(도시되어 있지 않음)이 제 1 구리층(14)을 향하는 측부 상의 블랭크 시트(28)로부터 약 5cm 떨어져 배쓰 내에 침지된다. 제 2 금속층(16)과 전극(도시되어 있지 않음) 사이에 전압이 인가되어, 전극이 캐소드를 형성하고, 제 2 구리층(16)이 애노드를 형성한다. 제 2 구리층(16)(애노드)와 캐소드(도시되어 있지 않음) 사이의 전압으로 인해, 전해 공정이 개시되고, 여기서 전류가 식각제 내에 흐르며, 식가제 내의 이온이 제 2 구리층(16)과 에칭 방식으로 반응한다. 이 방법의 공정에 있어서, 캐소드(도시되어 있지 않음)는 제 1 구리층(14)을 향하도록 배치되거나, 또는 환언하면 도 5에 도시되어 있는 바와 같이 블랭크 시트(28) 위에 배치되기 때문에, 제 2 구리층(16)은 "내부"로부터 즉, 제 1 구리층(14)과 폴리이미드층(12)에 형성된 구멍(18)을 통해 에칭된다. 이 전자화학적 에칭 단계는 구멍(18)이 제 2 구리층(16) 내로 적어도 7㎛의 깊이까지 연장될 때까지 지속된다. 전자화학적 에칭 동안에, 그 뉴트럴 포텐셜(neutral potential)로 인하여, 제 1 구리층(14)이 에칭되지 않는다.

다음에, 캐소드는 블랭크 시트(28)의 대향측에 배치되어, 이제 블랭크 시트(28)의 제 2 구리층(16) 측부를 향하게 된다. 전자화학적 에칭은, 이번에는 외부로부터 제 2 구리층(16)을 에칭하여, 그 두께가 약 5㎛에 도달하여 제 1 구리층(14)의 두께와 일치할 때까지 연속적으로 감소되도록 계속된다. 구멍은 이전 단계에서 적어도 7㎛의 깊이까지 제 2 구리층(16)으로 연장되었기 때문에, 구멍(18)은 도 5의 패널 D에 도시되어 있는 것과 같은 구조가 얻어지도록 노출될 것이다.

전자화학적 에칭은 바람직하게는 실온에서 약 0.5 A/dm²의 전류 밀도로 수행된다.

전자화학적 에칭은 제 1 구리층(14)을 손상시키지 않고 제 2 구리층(16)을 선택적으로 에칭하도록 허용한다. 또한, 전자화학적 에칭 방향을 변경함으로써, 즉 캐소드가 배치되는 측부를 스위칭함으로써, 더 우수한 형상 품질을 갖는 구멍이 얻어질 수 있다. 제 2 금속층 구멍 형성 공정 후에, 최종 가스 전자 증폭기는 전술한 것과 유사한 방식으로 세정 및 테스트된다.

비록, 바람직한 예시적인 실시예를 도면 및 전술한 발명의 상세한 설명에서 상세히 도시 및 설명하였지만, 이것은 완전히 예시적이며 발명을 제한하지 않는 것으로 간주어야 한다. 이와 관련하여, 바람직한 예시적인 실시예만을 도시 및 설명하였지만, 현재 또는 미래에 본 발명의 보호범위 내에 있는 모든 변형예 및 수정예도 보호되야 함에 유의하여야 한다.

10 : 가스 전자 증폭기 12 : 절연 시트/폴리이미드 시트
14, 16 : 제 1 및 제 2 금속층 18 : 관통 구멍
20 : 활성 영역 22 : 프레임
24, 26 : 제 1 및 제 2 전극 28 : 블랭크 시트
30 : 크롬 박막 32 : 링형 부분
34 : 추가 링형 부분

Claims

가스 전자 증폭기(GEM)(10)를 제조하기 위한 방법에 있어서,
상기 가스 전자 증폭기는 제 1 및 제 2 표면을 구비하는 절연 시트(12)와, 상기 제 1 및 제 2 표면의 상부에 각각 제공되는 제 1 및 제 2 금속층(14, 16)과, 상기 절연 시트(12)와 상기 제 1 및 제 2 금속층(14, 16)을 통해 연장되는 복수 개의 관통 구멍(18)을 포함하고,
상기 가스 전자 증폭기 제조 방법은,
각각 그 제 1 및 제 2 표면 상에 제 1 및 제 2 금속층(14, 16)이 마련되어 있는 절연 시트(12)로 구성된 블랭크 시트(blank sheet)(28)를 준비하는 단계로서, 상기 제 1 및 제 2 금속층(14, 16)이 초기 두께를 갖는, 상기 블랭크 시트(28) 준비 단계와,
상기 제 1 금속층(14)을 관통하는 관통 구멍(18)을 형성하도록 제 1 금속층(14)이 광리소그래피에 의해 패터닝되는 제 1 금속층 구멍 형성 단계와,
상기 제 1 표면 측부로부터 에칭함으로써 제 1 금속층(14)에 형성된 관통 구멍(18)이 절연층(12)을 통해 연장되는 절연 시트 구멍 형성 단계와,
제 1 및 제 2 금속층(14, 16)이 외부로부터 에칭되고, 이에 의해 상기 제 1 및 제 2 금속층(14, 16)의 초기 두께를 감소시키며, 이와 동시에 제 2 금속층(16)이 제 1 금속층(14)과 절연 시트(12) 내의 관통 구멍(18)을 통해 에칭되는, 제 2 금속층 구멍 형성 단계를 포함하고,
상기 에칭은 관통 구멍(18)이 제 2 금속층을 통해 연장될 때까지 지속되며,
상기 제 1 및 제 2 금속층(14, 16)의 초기 평균 두께는 6.5㎛ 내지 25㎛, 바람직하게는 7.5㎛ 내지 12㎛인
가스 전자 증폭기 제조 방법.
제 1 항에 있어서,
상기 제 1 및 제 2 금속층(14, 16)의 초기 평균 두께는, 제 2 금속층 구멍 형성 단계 후에, 절연 시트(12)가 제 1 금속층(14)으로부터 노출되는 상기 관통 구멍(18)을 포위하는 링형 영역(32)이 15㎛ 이하, 바람직하게는 10㎛ 이하의 폭을 갖도록 선택되는
가스 전자 증폭기 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 제 2 금속층 형성 단계에 있어서, 블랭크 시트(28)는 과황산 암모늄이 담겨져 있는 배쓰(bath) 내에서 에칭되는
가스 전자 증폭기 제조 방법.
제 3 항에 있어서,
상기 배쓰는 20℃ 내지 30℃의 온도로, 바람직하게는 23℃ 내지 27℃의 온도로 유지되는
가스 전자 증폭기 제조 방법.
가스 전자 증폭기(GEM)(10)를 제조하기 위한 방법에 있어서,
상기 가스 전자 증폭기는 제 1 및 제 2 표면을 구비하는 절연 시트(12)와, 상기 제 1 및 제 2 표면의 상부에 각각 제공되는 제 1 및 제 2 금속층(14, 16)과, 상기 절연 시트(12)와 상기 제 1 및 제 2 금속층(14, 16)을 통해 연장되는 복수 개의 관통 구멍(18)을 포함하고,
상기 가스 전자 증폭기 제조 방법은,
각각 그 제 1 및 제 2 표면 상에 제 1 및 제 2 금속층(14, 16)이 마련되어 있는 절연 시트(12)로 구성된 블랭크 시트(28)를 준비하는 단계로서, 상기 제 1 및 제 2 금속층(14, 16)이 초기 두께를 갖는, 상기 블랭크 시트(28) 준비 단계와,
상기 제 1 금속층(14)을 관통하는 관통 구멍(18)을 형성하도록 제 1 금속층(14)이 광리소그래피에 의해 패터닝되는 제 1 금속층 구멍 형성 단계와,
상기 제 1 표면 측부로부터 에칭함으로써 제 1 금속층(14)에 형성된 관통 구멍(18)이 절연층(12)을 통해 연장되는 절연 시트 구멍 형성 단계와,
상기 제 1 금속층(14) 및 절연 시트(12)에 형성되어 있는 관통 구멍(18)이 제 2 금속층(16)을 통해 연장되는, 제 2 금속층 구멍 형성 단계를 포함하고,
상기 제 2 금속층 구멍 형성 단계는 식각제에 침지된 전극과 제 2 금속층(16) 사이에 전압이 가해지는 전자화학적 에칭 공정을 포함하고,
상기 전압은 제 2 금속층(16)이 에칭되도록 선택되는
가스 전자 증폭기 제조 방법.
제 6 항에 있어서,
상기 전극과 제 2 금속층(16) 사이의 포텐셜은 상기 제 2 금속층(16)이 애노드를 형성하고, 식각제에 침지된 전극이 캐소드를 형성하도록 되어 있는
가스 전자 증폭기 제조 방법.
제 5 항 또는 제 6 항에 있어서,
상기 전자화학적 에칭에 사용되는 식각제는 황산, 염산 및 황산구리를 포함하는
가스 전자 증폭기 제조 방법.
제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 제 2 금속층 구멍 형성 단계 중 적어도 일부 동안에, 제 1 금속층(14)과 절연 시트(12)에 형성된 관통 구멍(18)을 통해 제 2 금속층(16)을 에칭하도록 브랭크 시트(28)의 제 1 금속층 측부 상에 전극이 제공되는
가스 전자 증폭기 제조 방법.
제 5 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 제 2 금속층 구멍 형성 단계 중 일부 동안에, 제 2 금속층(16)을 외부로부터 에칭하도록 블랭크 시트(28)의 제 2 금속층 측부 상에 전극이 제공되는
가스 전자 증폭기 제조 방법.
제 9 항에 있어서,
상기 블랭크 시트(28)의 제 2 금속층 측부 상에 제공된 전극을 가진 제 2 금속층(16)을 전자화학적 에칭하는 단계는, 적어도 상기 관통 구멍(18)이 상기 제 2 금속층(16)을 통해 연장될 때까지 지속되는
가스 전자 증폭기 제조 방법.
제 9 항 또는 제 10 항에 있어서,
상기 제 1 금속층(14) 및 절연 시트(12)에 형성되는 관통 구멍(18)을 통한 전자화학적 에칭은, 상기 관통 구멍(18)이 제 2 금속층(16)의 최종 두께보다 적어도 2㎛ 깊은 평균 깊이까지 상기 제 2 금속층(16) 내로 연장될 때까지, 지속되는
가스 전자 증폭기 제조 방법.
제 5 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 제 2 금속층(16)의 초기 두께는 5㎛ 내지 15㎛, 바람직하게는 8㎛ 내지 12㎛ 만큼 제 1 금속층의 초기 두께를 초과하는
가스 전자 증폭기 제조 방법.
제 5 항 내지 제 12 항 중 어느 한 항에 있어서,
상기 제 1 및 제 2 금속층(14, 16)의 최종 두께는 2㎛ 미만 만큼 상이한
가스 전자 증폭기 제조 방법.
제 5 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 제 1 및 제 2 금속층(14, 16)의 평균 최종 두께는 4㎛ 내지 7㎛ 사이인
가스 전자 증폭기 제조 방법.
제 5 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 블랭크 시트(28)를 준비하는 단계는 전해 공정에 의해 제 2 금속층(16)의 두께를 추가하는 단계를 포함하는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
상기 제 1 및 제 2 금속층(14, 16)은 구리로 제조되는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 절연 시트는 폴리머 재료, 바람직하게는 폴리이미드로 제조되는
가스 전자 증폭기 제조 방법.
제 16 항 및 제 17 항에 있어서,
상기 구리층(14, 16)과 절연 시트(12) 사이에는 크롬층(30)이 제공되는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
광리소그래피 제 1 금속층 구멍 형성 단계는,
양 금속층(14, 16) 상에 모두 광레지스트를 제공하는 단계와,
제 1 금속층(14)의 상부에 마스크를 배치하여 관통 구멍(18)이 형성될 위치를 규정하는 단계와,
전체 제 2 금속층(16)이 광레지스트에 의해 덮히고, 제 1 금속층은 관통 구멍(18)이 형성될 위치를 제외하고 광레지스트에 의해 덮히도록, 블랭크(28)의 양 측부 상에 광레지스트를 노출시키고 현상하는 단계와,
상기 제 1 금속층(14)층 내에 관통 구멍(18)을 에칭하는 단계를 포함하는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
상기 제 1 금속층은 철 페클로라이드(iron perchloride)를 이용하여 에칭되는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
상기 절연 시트 구멍 형성 단계는, 제 1 금속층(14)에 인접한 단부에서의 절연 시트(12) 내의 구멍의 직경이 제 2 금속층(16)에 인접한 단부에서의 상기 구멍의 직경과 20% 미만, 바람직하게는 15% 미만만큼 상이하도록 수행되는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 21 항 중 어느 한 항에 있어서,
상기 절연 시트 구멍 형성 단계는 55% 내지 65%의 디아민 에틸렌과, 35% 내지 45%의 물과, 불순물로서 5 내지 10g/l의 KOH를 포함하는 배쓰에 블랭크 시트(28)를 담그는 단계를 포함하는
가스 전자 증폭기 제조 방법.
제 22 항에 있어서,
상기 절연 시트 구멍 형성 단계는 60℃ 내지 80℃, 바람직하게는 65℃ 내지 75℃의 온도로 수행되는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 23 항 중 어느 한 항에 있어서,
상기 절연 시트 구멍 형성 단계에 있어서, 식각제는 그 내부에 버블 특히, 질소 버블을 발생시킴으로써 자극되는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 24 항 중 어느 한 항에 있어서,
상기 제 1 및 제 2 금속층(14, 16)을 전압원에 연결하기 위해 광리소그래피에 의해 전극을 형성하는 단계를 더 포함하는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
상기 제 2 금속층 구멍 형성 단계 이후에, 가스 전자 증폭기(10)를 세정하는 단계를 더 포함하고, 상기 세정 단계는 어떠한 노출된 크롬층도 제거하지 않도록 되어 있는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 26 항 중 어느 한 항에 있어서,
상기 관통 구멍(18)은 0.1m²보다 큰, 특히 0.5m²보다 큰 영역(20)에 동시에 형성되는
가스 전자 증폭기 제조 방법.
제 1 항 내지 제 27 항 중 어느 한 항에 있어서,
상기 관통 구멍은 20㎛ 내지 100㎛, 바람직하게는 50㎛ 내지 70㎛의 직경과, 50㎛ 내지 300㎛, 바람직하게는 100㎛ 내지 200㎛의 피치를 갖는
가스 전자 증폭기 제조 방법.