KR20110001985A - 병렬 증폭 스테이지를 갖는 전력 증폭기 및 관련 임피던스 매칭 네트워크 - Google Patents
병렬 증폭 스테이지를 갖는 전력 증폭기 및 관련 임피던스 매칭 네트워크 Download PDFInfo
- Publication number
- KR20110001985A KR20110001985A KR1020100062952A KR20100062952A KR20110001985A KR 20110001985 A KR20110001985 A KR 20110001985A KR 1020100062952 A KR1020100062952 A KR 1020100062952A KR 20100062952 A KR20100062952 A KR 20100062952A KR 20110001985 A KR20110001985 A KR 20110001985A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- main
- impedance matching
- intermediate node
- matching circuit
- Prior art date
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 103
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 103
- 230000004913 activation Effects 0.000 claims description 60
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 15
- 230000003213 activating effect Effects 0.000 claims description 7
- 230000009466 transformation Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 14
- 238000012546 transfer Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/27—A biasing circuit node being switched in an amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21196—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers the supply voltage of a power amplifier being switchable controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7233—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier, switched on or off by putting into parallel or not, by choosing between amplifiers by one or more switch(es), being impedance adapted by switching an adapted passive network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
증폭 장치는 드라이버 스테이지, 출력 터미널 매칭 네트워크 및 제 2 증폭 스테이지의 직렬 조합을 포함한다. 드라이버 스테이지는 드라이버 증폭기 및 출력 매칭 네트워크를 포함한다. 제 2 증폭 스테이지는 임피던스 변환 네트워크와 메인 증폭 스테이지의 병렬 조합을 포함한다. 메인 증폭 스테이지는 서로 병렬 배치되는 다수의 메인 증폭 브랜치와, 상기 병렬 조합과 직렬 배치되는 입력 매칭 네트워크를 포함한다. 각각의 메인 증폭 브랜치는 메인 증폭기와 입력 및 출력 임피던스 매칭 네트워크를 포함한다. 제어 회로는 메인 증폭 브랜치에 활성화 신호를 제공하여 선택적으로 턴온 및 턴오프시킨다. 장치는 증폭되는 신호의 경로에서 스위치를 갖지 않는다. 적어도 하나의 동작 모드에서, 제어 회로는 메인 증폭 브랜치의 적어도 두 개를 동시에 턴온시킨다.
Description
본 발명은 병렬 증폭 스테이지를 갖는 전력 증폭기 및 관련 임피던스 매칭 네트워크에 관한 것이다.
전력 증폭기는 다양한 장치에 사용된다. 그러한 장치의 한 종류는 모바일 전화기와 같은 휴대형 배터리 구동식 장치를 포함한다. 그러한 모바일 장치의 사이즈 및 배터리 용량의 제한으로 인해, 그 모바일 장치의 전류 소모 및 그에 따른 모바일 장치의 각 구성요소의 전류 소모는 엄격히 제한된다. 또한, 그러한 모바일 장치에 추가적인 기능들이 통합됨에 따라, 보다 많은 구성요소들이 제한된 배터리 용량을 공유하게 된다.
전형적으로, 전력 증폭기는 모바일 장치의 최대 전력 소모 구성요소들 중의 하나이며, 일부 모바일 전화기와 같은 일부의 장치에서 전력 증폭기는 풀타임(full-time)으로 동작된다. 따라서, 중요한 것은 전류 소모를 보존하고 배터리 수명을 연장하기 위해 전력 증폭기가 고도의 효율성을 가져야 한다는 것이다. 그러나, 일반적으로 모바일 장치에서 전력 증폭기로서 사용되는 종래의 클래스 AB 전력 증폭기는 최대 출력 전력 영역에서만 최대의 효율을 나타내고 있다. 따라서, 낮은 전력 영역에서 전력 증폭기의 효율을 개선하는 구조를 제공하도록 하는 여러 방안이 시도되었지만, 연구가 덜 수행되어 보다 높은 전력 레벨에서의 효율을 개선하는 방안을 찾지는 못했다.
한편, CDMA, GSM, EDGE 및 WCDMA와 같은 모바일 장치용 여러 상용 표준은 각각 최대의 출력 전력 규격을 가지고 있다. 따라서, 단일 전력 증폭기 모듈을 사용하여 그러한 표준들의 각각을 준수하는 장치용 효율 요건을 충족시키는 것이 매우 곤란하다. 따라서, 여러 표준 애플리케이션용 단일 전력 증폭기를 사용할 뿐만 아니라 모바일 장치의 효율 및 동작 시간을 개선하기 위해, 고전력 영역에서 최대 효율을 갖는 출력 전력 레벨을 변환할 수 있는 전력 증폭기가 필요하다.
기존의 전력 증폭기들은 효율을 개선하고 장시간의 동작 시간을 달성하기 위해 그들의 동작 전력 사용을 두 개 이상의 영역으로 분할했다. 그러나, 이러한 장치들은 저전력 영역 또는 고전력 영역에서만 그들의 전력 모드를 변환하기 때문에, 전력 효율을 개선하기에는 한계가 있었다. 또한 기존의 해결 방안의 단점으로는 RF 스위치가 전형적으로 모드 전환을 위해 사용되어, 성능 저하, 구조적 복잡성 및 제조 비용이 증가한다는 것이다. 이러한 일부 방안의 예와 그 한계에 대한 논의는 예시로서 제공될 것이다.
도 1은 증폭 장치(10)의 일 실시예의 기능 블럭도이다. 증폭 장치(10)는 입력 전력을 증폭하는 드라이버(100)와, 드라이버에 접속된 제 1 임피던스 매칭 유닛(130) 및 제 1 임피던스 매칭 유닛(130)에 접속된 제 2 임피던스 매칭 유닛(140)을 통해 드라이버(100)에 의해 증폭된 전력을 수신하고, 그 전력을 재증폭하여 재증폭된 전력을 출력하는 전력 스테이지(120)와, 전력 스테이지(120)에 접속되고, 저전력 모드와 고전력 모드에 따라 인가 전압을 제어하는 인가 전압 제어 회로(90)와, 제 1 임피던스 매칭 유닛(130)을 통해 드라이버(100)에 의해 증폭된 전력을 인가 전압 제어 회로(90)의 동작에 따라 수신하여 그 전력을 제 4 임피던스 매칭 유닛(160)에 전달하는 임피던스 변환기(170)와, 전력 스테이지(120)에 직렬로 접속되고, 전력 스테이지(120)에 의해 증폭된 전력을 제 4 임피던스 매칭 유닛(160)에 전달하는 제 3 임피던스 매칭 유닛(150)과, 제 3 임피던스 매칭 유닛(150) 및 임피던스 변환기(170)에 접속되고, 제 3 임피던스 매칭 유닛(150) 또는 임피던스 변환기(170)로부터 전달된 전력을 인가 전압 제어 회로(90)의 동작에 따라 출력 스테이지(80)로 전달하는 제 4 임피던스 매칭 유닛(160)을 포함한다.
증폭 장치(10)는 증가된 전력 효율을 획득하도록 두 개 이상의 전력 모드를 제공한다. 이러한 구조는 단일 경로에서 임의의 RF 스위치를 사용하지 않기 때문에, 다른 다중 전력 모드 전력 증폭기와 비교할 때 성능 저하는 거의 나타나지 않는다. 그러나, 이러한 구조는 그의 최대 출력 전력으로부터 10dB를 초과하게 저하된 지점에서 동작하며, 따라서 최대 출력 전력에서 대략 3 내지 6 dB만큼 저하된 지점으로부터의 고전력 영역에서 전력 재구성가능성 및 효율 개선은 달성될 수 없다.
도 2는 증폭 장치(10)의 다른 실시예의 기능 블럭도이다. 증폭 장치(20)는 입력 포트(202)에서 입력 신호(가령, RF 입력 신호("RF IN"))를 수신하고 그 입력 신호를 스위치 제어 신호에 응답하여 제 1 증폭기(220) 또는 제 2 증폭기(230)로 선택적으로 라우팅하도록 구성되는 스위칭 메카니즘(210)을 포함한다. 스위치 제어 신호에 의해 선택되는 제 1 동작 모드에서, 스위칭 메카니즘(210)은 그 입력 신호를 제 1 증폭기로 라우팅하며, 제 2 동작 모드에서, 스위칭 메카니즘(210)은 그 입력 신호를 바이패스 경로를 통해 제 2 증폭기(230)로 라우팅한다. 어떠한 모드에서도, 증폭된 신호는 출력 포트(206)로 출력된다. 개시된 여러 실시예에서, 제 1 증폭기(220) 그 자체는 다중 전력 모드로 동작하도록 구성된다. 제 1 증폭기(220)는 매칭 네트워크(272)와, 전치 증폭기(270), 지연소자(266), 저전력 증폭기(240), 고전력 증폭기(242), 임피던스 인버터(260) 및 매칭 네트워크(274)를 포함한다. 제 2 증폭기(230)는 매칭 네트워크(282) 및 초저전력 증폭기(280)를 포함한다.
증폭 장치(20)는 고전력 영역에서 이산 전력 모드를 갖는다. 고전력 영역에서 효율을 개선시키기 위한 잠재력에도 불구하고, RF 스위치(210)와 복잡한 위상 매칭 회로의 통합에 의해 야기되는 복잡성으로 인해 높은 생산성과 낮은 제조 비용을 실현하기가 곤란하다.
도 3은 증폭 장치(30)의 다른 실시예의 기능 블럭도이다. 증폭 장치(30)는 입력 네트워크(310), 출력 스테이지(330-1∼330-N), 출력 임피던스 매칭 네트워크(350), 스테이지간 매칭 네트워크(382) 및 바이어스 제어 네트워크(370)를 포함한다.
증폭 장치(30)는 고전력 영역을 위한 이산 전력 모드를 갖는다. 그러나, 전력 모드 각각에 대한 출력 매칭 회로(350)를 최적화하는 것이 곤란하다. 또한, 각각의 전력 모드를 위한 출력 스테이지(330-1∼330-N) 중의 하나만을 동작시킴으로써, 아키텍처는 최고 전력 모드에서 동작할 때라도 필수적으로 비활성 출력 스테이지에 대한 리던던트 칩 영역을 소비하게 된다. 또한, 회로가 저전력 영역에서 전류 소모를 감소시키는 합리적인 방안을 제공하지 않기 때문에, 전체 효율을 개선시키는 능력에 대해 제약이 가해질 것으로 보인다.
따라서, 저전력 출력 영역과 고전력 출력 영역 모두에서 효율을 증가시킬 수 있는 전력 증폭기가 필요하다.
실시예에서, 장치는 입력 터미널과, 출력 터미널과, 상기 입력 터미널에 접속된 입력 터미널 및 출력 터미널을 갖는 드라이버 증폭기와, 입력 터미널 및 출력 터미널을 가지며 제 1 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 1 활성화 신호를 수신하도록 구성된 제 1 메인 증폭기와, 입력 터미널 및 출력 터미널을 가지며 제 2 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 2 활성화 신호를 수신하도록 구성된 제 2 메인 증폭기와, 상기 제 1 활성화 신호 및 상기 제 2 활성화 신호를 상기 제 1 메인 증폭기 및 상기 제 2 메인 증폭기에 각각 제공하도록 구성된 제어 회로와, 상기 드라이버 증폭기의 출력 터미널과 제 1 중간 노드 사이에 직접 접속된 제 1 임피던스 매칭 회로와, 상기 제 1 중간 노드와 제 2 중간 노드 사이에 직접 접속된 제 2 임피던스 매칭 회로와, 상기 제 2 중간 노드와 상기 제 1 메인 증폭기의 입력 터미널 사이에 직접 접속된 제 3 임피던스 매칭 회로와, 상기 제 2 중간 노드와 상기 제 2 메인 증폭기의 입력 터미널 사이에 직접 접속된 제 4 임피던스 매칭 회로와, 상기 제 1 메인 증폭기의 출력 터미널과 제 3 중간 노드 사이에 직접 접속된 제 5 임피던스 매칭 회로와, 상기 제 2 메인 증폭기의 출력 터미널과 상기 제 3 중간 노드 사이에 직접 접속된 제 6 임피던스 매칭 회로와, 상기 제 1 중간 노드와 상기 제 3 중간 노드 사이에 직접 접속된 임피던스 변환 네트워크와, 상기 제 3 중간 노드와 상기 출력 터미널 사이에 직접 접속된 제 7 임피던스 매칭 회로를 포함한다.
다른 실시예에서, 장치는, 입력 터미널과, 출력 터미널과, 상기 입력 터미널과 제 1 중간 노드 사이에 직접 접속된 제 1 임피던스 매칭 회로와, 입력 터미널과 출력 터미널을 가지며 드라이버 증폭기를 선택적으로 활성화 및 비활성화시키는 드라이버 증폭기 활성화 신호를 수신하도록 구성된 드라이버 증폭기와, 입력 터미널 및 출력 터미널을 가지며 바이패스 증폭기를 선택적으로 활성화 및 비활성화시키는 바이패스 증폭기 활성화 신호를 수신하도록 구성된 바이패스 증폭기와, 상기 제 1 중간 노드와 상기 드라이버 증폭기의 입력 노드 사이에 직접 접속된 제 2 임피던스 매칭 회로와, 상기 제 1 중간 노드와 상기 바이패스 증폭기의 입력 노드 사이에 직접 접속된 제 3 임피던스 매칭 회로와, 입력 터미널과 출력 터미널을 가지며 제 1 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 1 활성화 신호를 수신하도록 구성된 제 1 메인 증폭기와, 입력 터미널 및 출력 터미널을 가지며 제 2 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 2 활성화 신호를 수신하도록 구성된 제 2 메인 증폭기와, 상기 드라이버 증폭기 활성화 신호를 상기 드라이버 증폭기에 제공하고, 상기 바이패스 증폭기 활성화 신호를 상기 바이패스 증폭기에 제공하며, 상기 제 1 활성화 신호 및 상기 제 2 활성화 신호를 상기 제 1 메인 증폭기 및 상기 제 2 메인 증폭기에 각각 제공하도록 구성되는 제어 회로와, 상기 드라이버 증폭기의 출력 터미널과 제 2 중간 노드 사이에 직접 접속된 제 4 임피던스 매칭 회로와, 상기 바이패스 증폭기의 출력 터미널과 상기 제 2 중간 노드 사이에 직접 접속된 제 5 임피던스 매칭 회로와, 상기 제 2 중간 노드와 제 3 중간 노드 사이에 직접 접속된 제 6 임피던스 매칭 회로와, 상기 제 3 중간 노드와 상기 제 1 메인 증폭기의 입력 터미널 사이에 직접 접속된 제 7 임피던스 매칭 회로와, 상기 제 3 중간 노드와 상기 제 2 메인 증폭기의 입력 터미널 사이에 직접 접속된 제 8 임피던스 매칭 회로와, 상기 제 1 메인 증폭기의 출력 터미널과 제 4 중간 노드 사이에 직접 접속된 제 9 임피던스 매칭 회로와, 상기 제 2 메인 증폭기의 출력 터미널과 상기 제 4 중간 노드 사이에 직접 접속된 제 10 임피던스 매칭 회로와, 상기 제 2 중간 노드와 상기 제 4 중간 노드 사이에 직접 접속된 임피던스 변환 네트워크와, 상기 제 4 중간 노드와 상기 출력 터미널 사이에 직접 접속된 제 11 임피던스 매칭 회로를 포함한다.
다른 실시예에서, 신호를 증폭하는 장치는 드라이버 증폭기 및 드라이버 증폭기 출력 매칭 네트워크를 포함한 드라이버 증폭기 스테이지와, 장치 출력 터미널 매칭 네트워크와, 상기 드라이버 증폭기 스테이지와 상기 장치 출력 터미널 매칭 네트워크 사이에 직렬로 배치된 제 2 증폭 스테이지를 포함한다. 제 2 증폭 스테이지는 임피던스 변환 네트워크와, 임피던스 변환 네트워크에 병렬로 배치된 메인 증폭 스테이지를 포함한다. 메인 증폭 스테이지는 서로 병렬로 배치된 다수의 메인 증폭 브랜치와, 상기 다수의 병렬 배치된 메인 증폭 스테이지와 직렬로 배치된 메인 증폭 스테이지 입력 매칭 네트워크를 포함한다. 메인 증폭 브랜치의 각각은 메인 증폭기와, 입력 임피던스 매칭 네트워크와, 출력 임피던스 매칭 네트워크를 포함한다. 제어 회로는 메인 증폭 브랜치의 각각에 활성화 신호를 제공하여 메인 증폭 브랜치를 선택적으로 턴온 및 턴오프하도록 구성된다. 상기 장치는 증폭되는 신호 경로에서 스위치를 가지지 않으며, 적어도 하나의 동작 모드에서 제어 회로는 메인 증폭 브랜치의 적어도 두 개를 동시에 턴온하도록 구성된다.
본 발명에 의하면, 저전력 출력 영역과 고전력 출력 영역 모두에서 효율을 증가시킬 수 있는 전력 증폭기가 제공될 수 있다.
실시예들은 첨부 도면과 함께 판독될 때 후술되는 상세한 설명으로부터 최상으로 이해된다. 다양한 특징들은 전적으로 실척으로 도시되지는 않는다는 것이다. 실제로, 도면에 도시된 치수들은 설명을 명료하게 하기 위해 임의로 증가되거나 감소될 수 있다. 어떠한 경우든 유사한 참조 부호는 유사한 요소를 나타낸다.
도 1은 일 공지의 증폭 장치의 기능 블럭도이다.
도 2는 다른 공지의 증폭 장치의 기능 블럭도이다.
도 3은 다른 공지의 증폭 장치의 기능 블럭도이다.
도 4는 일 실시예의 증폭 장치의 기능 블럭도이다.
도 5는 다른 실시예의 증폭 장치의 기능 블럭도이다.
도 6은 다른 실시예의 증폭 장치의 기능 블럭도이다.
도 7은 다른 실시예의 증폭 장치의 기능 블럭도이다.
도 8은 도 4에 도시된 것과 같은 증폭 장치 및 클래스 AB에 대한 출력 전력에 대한 효율을 도시한 도면이다.
도 1은 일 공지의 증폭 장치의 기능 블럭도이다.
도 2는 다른 공지의 증폭 장치의 기능 블럭도이다.
도 3은 다른 공지의 증폭 장치의 기능 블럭도이다.
도 4는 일 실시예의 증폭 장치의 기능 블럭도이다.
도 5는 다른 실시예의 증폭 장치의 기능 블럭도이다.
도 6은 다른 실시예의 증폭 장치의 기능 블럭도이다.
도 7은 다른 실시예의 증폭 장치의 기능 블럭도이다.
도 8은 도 4에 도시된 것과 같은 증폭 장치 및 클래스 AB에 대한 출력 전력에 대한 효율을 도시한 도면이다.
아래의 상세한 설명은 설명을 목적으로 하며 제한의 목적으로 사용되지 않으며, 특정의 세부사항을 개시하는 실시예는 본 발명의 교시에 따라 실시예의 완벽한 이해를 제공하기 위해 기술된다. 그러나, 당업자에게는 본 명세서에 개시된 특정 세부사항을 벗어나는 본 발명의 교시에 따른 다른 실시예가 첨부된 특허청구범위 내에서 유지된다는 것이 자명할 것이다. 또한, 널리 알려진 장치 및 방법의 설명은 실시예의 불명료성을 피하기 위해 생략될 수도 있다. 그러한 방법 및 장치는 명확히 본 발명의 영역 내에 포함된다.
제 1 장치가 제 2 장치에 접속될 때, 달리 언급이 없으면 이는 하나 이상의 중간 장치들이 두 개의 장치들을 서로 접속하는데 사용될 수 있는 경우를 포함한다. 그러나, 제 1 장치가 제 2 장치에 직접 접속될 때, 이는 두 개의 장치가 임의의 중간 또는 개입 장치를 가지지 않고 서로 접속되는 경우만을 포함한다. 유사하게도, 신호가 임의의 장치에 접속될 때, 이는 하나 이상의 중간 장치들이 이 신호를 그 장치에 접속하는데 사용될 수 있는 경우를 포함한다. 그러나, 신호가 임의의 장치에 직접 접속될 때, 이는 신호가 중간의 임의의 장치를 가지지 않고 장치에 직접 접속되는 경우만을 포함한다.
도 4는 일 실시예의 증폭 장치(400)의 기능 블럭도이다. 증폭 장치(400)는 입력 터미널(405)과, 제 1 임피던스 매칭 회로(412)와, 제 2 임피던스 매칭 회로(424)와, 드라이버 증폭기(410)와, 제 1 메인 증폭기(430-1)와, 제 2 메인 증폭기(430-2)와, 제어 로직 회로(420)와, 제 3 임피던스 매칭 회로(432-1)와, 제 4 임피던스 매칭 회로(432-2)와, 제 5 임피던스 매칭 회로(434-1)와, 제 6 임피던스 매칭 회로(434-2)와, 임피던스 변환 네트워크(440)와, 제 7 임피던스 매칭 회로(452)와, 출력 터미널(455)을 포함한다.
드라이버 증폭기(410)는 입력 터미널과 출력 터미널을 포함하되, 상기 입력 터미널은 입력 터미널(405)에 접속된다. 제 1 메인 증폭기(430-1)는 입력 터미널 및 출력 터미널을 가지며, 제 1 메인 증폭기(430-1)를 선택적으로 활성화 및 비활성화시키는 제 1 활성화 신호를 수신하도록 구성된다. 제 2 메인 증폭기(430-2)는 입력 터미널 및 출력 터미널을 가지며, 제 2 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 2 활성화 신호를 수신하도록 구성된다. 제어 로직 회로(420)는 상기 제 1 활성화 신호 및 상기 제 2 활성화 신호를 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2)에 각각 제공하도록 구성된다. 제 1 임피던스 매칭 회로(412)는 드라이버 증폭기(410)의 출력 터미널과 제 1 중간 노드(415) 사이에 직접 접속된다. 제 2 임피던스 매칭 회로(424)는 제 1 중간 노드(415)와 제 2 중간 노드(425) 사이에 접속된다. 제 3 임피던스 매칭 회로(432-1)는 제 2 중간 노드(425)와 제 1 메인 증폭기(430-1)의 입력 터미널 사이에 직접 접속된다. 제 4 임피던스 매칭 회로(432-2)는 제 2 중간 노드(425)와 제 2 메인 증폭기(430-2)의 입력 터미널 사이에 직접 접속된다. 제 5 임피던스 매칭 회로(434-1)는 제 1 메인 증폭기(430-1)의 출력 터미널과 제 3 중간 노드(435) 사이에 직접 접속된다. 제 6 임피던스 매칭 회로(434-2)는 제 2 메인 증폭기(430-2)의 출력 터미널과 제 3 중간 노드(435) 사이에 직접 접속된다. 임피던스 변환 네트워크(440)는 제 1 중간 노드(415)와 제 3 중간 노드(435) 사이에 직접 접속된다. 제 7 임피던스 매칭 회로(452)는 제 3 중간 노드(435)와 상기 출력 터미널(455) 사이에 직접 접속된다.
제 1 메인 증폭기(430-1)와, 제 3 임피던스 매칭 회로(432-1)와, 제 5 임피던스 매칭 회로(434-1)는 함께 제 1 메인 증폭 브랜치를 형성하는 것으로 간주될 수 있으며, 제 2 메인 증폭기(430-2)와, 제 4 임피던스 매칭 회로(432-2)와, 제 6 임피던스 매칭 회로(434-2)는 함께 제 2 메인 증폭 브랜치를 형성하는 것으로 간주될 수 있다. 제 1 메인 증폭 브랜치 및 제 2 메인 증폭 브랜치와 제 2 임피던스 매칭 회로(424)는 함께 메인 증폭 스테이지를 형성하는 것으로 간주될 수 있으며, 이는 임피던스 변환 네트워크(440)와 병렬로 배치된다. 메인 증폭 스테이지와 임피던스 변환 네트워크(440)의 병렬 조합은 제 2 증폭 스테이지를 형성하는 것으로 간주될 수 있다.
일부 실시예에서, 제 1 메인 증폭기(430-1)의 사이즈는 제 2 메인 증폭기(430-2)의 사이즈보다 크므로, 제 1 메인 증폭기(430-1)의 최대 전력 출력 레벨은 제 2 메인 증폭기(430-2)의 최대 전력 출력 레벨보다 크다. 다른 실시예에서, 제 1 메인 증폭기(430-1)의 사이즈는 제 2 메인 증폭기(430-2)의 사이즈와 대략 동일할 수 있다.
유리한 이점을 갖는 배열에서, 제 1 활성화 신호 및 제 2 활성화 신호는 제 1 메인 증폭기(430-1)와 제 2 메인 증폭기(430-2)를 제각기 턴온 및 턴오프하기 위한 바이어스 신호들이다. 그 결과, 증폭 장치(400)는 증폭 장치(400)에 의해 증폭되는 신호의 신호 경로에서 임의의 스위치(가령, RF 스위치)를 포함하지 않는다.
동작시에, 증폭 장치(400)는 메인 증폭 스테이지를 두 개의 증폭 브랜치로 분할하여 증폭 장치(400)의 고전력 영역에서 전력 효율 개선을 달성할 수 있다. 예상되는 출력 전력에서 최대 효율을 획득하기 위해, 메인 증폭 스테이지는 제어 로직 회로(420)에 의해 조작되며, 제어 로직 회로는 HBT, pHEMT, CMOS 또는 임의의 다른 처리를 통해 제조될 수 있다. 증폭 장치(400)가 최고 전력 범위에서 동작할 때, 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2)는 모두 최대 출력 전력 및 효율을 달성하기 위해 대응하는 활성화 신호에 의해 턴온된다. 중간 전력 범위에서, 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2)는 대응하는 활성화 신호에 의해 턴오프된다. 제 2 내지 제 6 임피던스 매칭 회로(424, 432-1, 432-2, 434-1 및 434-2)는 부하 임피던스를 최적화하여 의도한 전력 레벨에서 보다 높은 효율을 획득한다. 저전력 모드에서, 메인 증폭 스테이지는 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2) 전부를 턴오프함으로써 완전히 비활성화되며, RF 신호는 드라이버 증폭기(410)로부터 임피던스 변환기(440)를 통해 출력 터미널(455)로 전달되며, 임피던스 변환기는 저전력 범위에서 높은 효율을 달성하기 위해 부하 임피던스를 적절히 높게 변환한다.
보다 상세하게, 아래의 표 1은 제어 로직 회로(420)로부터의 활성화 신호에 응답하는 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2)의 활성화의 일 실시예를 도시한다.
표 1에서, 제 1 메인 증폭기(430-1)는 제 2 메인 증폭기(430-2)보다 높은 최대 출력 전력 레벨을 갖는다는 것을 암시한다. 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2)의 최대 출력 전력 레벨이 동일한 대안의 실시예에서, 증폭 장치(400)는 단지 세 개의 동작 모드만을 가질 수 있으며, 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2) 중의 다른 하나는 중간 전력 모드에서 턴온된다.
제어 로직 회로(420)는 (가령, 원하는 전력 모드에 대응하는 모바일 전화 또는 다른 장치 내의 외부 회로로부터) 입력되는 하나 이상의 외부 제어 신호에 따라 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2)에 인가되는 제 1 활성화 신호 및 제 2 활성화 신호를 조정한다.
저전력 모드에서, 드라이버(410)는 입력 전력을 증폭하여 증폭된 전력을 최적화된 제 1 임피던스 매칭 회로(412)를 통해 임피던스 변환 네트워크(440)로 전달한다. 이에 비해, 고전력 모드에서, 드라이버(410)는 입력 전력을 증폭하여 증폭된 전력을 최적화된 제 1 임피던스 매칭 회로(412) 및 최적화된 제 2 임피던스 매칭 회로(424)를 통해 메인 증폭 스테이지로 전달한다.
따라서, 저전력 모드에서, 출력 전력은 메인 증폭 스테이지 대신, 최적화된 제 1 임피던스 매칭 회로(412) 및 최적화된 임피던스 변환 네트워크(440)를 통과함으로써 생성되므로, 제어 로직 회로(420)는 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2)에 인가되는 활성화 신호를 조정하여 제 1 및 제 2 메인 증폭기들을 턴오프한다. 이는 증폭 장치(400)의 전력 소모를 감소시킨다.
이에 비해, 고전력 모드에서, 출력 전력은 제 1 임피던스 매칭 회로(412), 제 2 임피던스 매칭 회로(424) 및 메인 증폭 스테이지를 통과함으로써 증가하므로, 제어 로직 회로(420)는 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2)에 인가되는 활성화 신호를 조정하여 제 1 메인 증폭기 및 제 2 메인 증폭기를 모두 턴온시킨다.
제 1 임피던스 매칭 유닛(412)은 동작 모드에 무관하게 최적의 동작을 위하여 최적화된 회로이다. 제 1 임피던스 매칭 유닛(412)은 드라이버(410)에 의해 증폭된 입력 전력을 증폭 장치(400)의 동작 모드에 따라 메인 증폭 스테이지 및 임피던스 변환 네트워크(440)에 전달한다.
제 2 임피던스 매칭 회로(424)는 원하는 동작 모드에 따른 최적의 동작을 위해 최적화된 회로이다. 저전력 모드에서, 제 2 임피던스 매칭 회로(424)는 드라이버(410)에 의해 증폭된 전력을 제 1 임피던스 매칭 회로(412)를 통해 임피던스 변환 네트워크(440)에 전달하며 다른 모드들에서는 메인 증폭 스테이지로 전달한다. 다른 모드들에서, 제 2 임피던스 매칭 회로(424)는 또한 스테이지간 매칭 회로로서 기능하며, 이는 드라이버(410)로부터 메인 증폭 스테이지로의 고효율 전력 전달을 가능하게 한다. 제 2 임피던스 매칭 회로(424)는 전력 매칭을 제공하기 위한 목적을 위해 제 1 임피던스 매칭 회로(412) 및 임피던스 변환 네트워크(440)와 연계하여 동작한다.
임피던스 변환 네트워크(440)는 저전력 모드 또는 다른 전력 모드에 따라 임피던스를 적절히 변환하는 임피던스 변환 회로이다. 저전력 모드에서, 임피던스 변환 네트워크(440)는 메인 증폭 스테이지를 바이패스시키는 경로를 형성하며, 이에 따라 드라이버(410)의 출력은 제 3 중간 노드(435)를 통해 증폭 장치(400)의 출력 터미널(455)에 전달된다.
드라이버(410)의 출력 전력은 제 1 중간 노드(415)에 도달한다. 제 1 중간 노드(415)에서, 경로는 제 1 임피던스 매칭 회로(412)를 경유하는 전력 모드에 따라 분할된다.
저전력 모드에서, 메인 증폭 스테이지는 제어 로직 회로(420)에 의해 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2)에 인가되는 활성화 신호에 의해 완전히 턴오프되며, 제 1 임피던스 매칭 회로(412)로부터 볼 때의 메인 증폭 스테이지의 입력 임피던스는 제 1 임피던스 매칭 회로(412)로부터 볼 때의 메인 증폭 스테이지를 바이패스하는 경로의 입력 임피던스보다 높다. 유리한 배열에서, 제 1 임피던스 매칭 회로(412)로부터 볼 때의 메인 증폭 스테이지의 입력 임피던스는 제 1 임피던스 매칭 회로(412)로부터 볼 때의 메인 증폭 스테이지를 바이패스하는 경로의 입력 임피던스보다 실질적으로 높다(가령, 적어도 두 배 높으며, 일부 실시예에서는 적어도 3 배 더 높다).
임피던스 변환 네트워크(440)의 설계는 제 5 임피던스 매칭 회로(434-1) 및 제 6 임피던스 매칭 회로(434-2)와 제 7 임피던스 매칭 회로(452)와 연계하여 최적화되어 저전력 모드에서 제 1 임피던스 매칭 회로(412)로부터 볼 때의 임피던스 레벨을 낮추게 된다. 따라서, 저전력 모드에서, 드라이버(410)에 의해 증폭되어 제 1 중간 노드(415)로 전달되는 전력 신호는 최적화되어, 임피던스 변환 네트워크(440)로 입력되는 전력의 양은 메인 증폭 스테이지 내로 입력되는 전력의 양보다 상당히 많다. 출력 전력 신호는 제 5 임피던스 매칭 회로(434-1) 및 제 6 임피던스 매칭 회로(434-2)와 제 7 임피던스 매칭 회로(452)와 연계한 임피던스 변환 네트워크(440)의 임피던스 변환 동작에 의해 메인 증폭 스테이지로의 전력 누설을 최소화하면서 출력 터미널(455)로 전달된다.
다른 전력 모드(가령, 고전력, 중간-고 전력, 중간-저 전력 모드)에서, 제 1 메인 증폭기(430-1) 및 제 2 메인 증폭기(430-2)와 메인 증폭 스테이지 중의 적어도 하나는 제어 로직 회로(420)에 의해 인가되는 대응하는 활성화 신호에 응답하여 온(on)된다. 그러한 경우, 제 1 임피던스 매칭 회로(412)로부터 볼 때의 메인 증폭 스테이지의 입력 임피던스는 제 1 임피던스 매칭 회로(412)로부터 볼 때 (임피던스 변환 네트워크(440)를 경유한) 메인 증폭 스테이지를 바이패스하는 경로의 입력 임피던스보다 작다. 임피던스 변환 네트워크(440)는 제 5 임피던스 매칭 회로(434-1) 및 제 6 임피던스 매칭 회로(434-2)와 제 7 임피던스 매칭 회로(452)와 연계하여 최적으로 설계되며, 그 결과, 저전력 모드를 제외한 전력 모드들에서, 바이패스 경로의 입력 임피던스는 메인 증폭 스테이지의 입력 임피던스보다 높게 된다. 제 2 임피던스 매칭 회로(424)는 전력 모드들에서의 스테이지간 매칭을 제공하면서 제 1 임피던스 매칭 회로(412)로부터 볼 때의 임피던스 레벨을 상승시키도록 설계된다. 따라서, 드라이버(410)에 의해 증폭되어 제 1 중간 노드(415)로 전달되는 대부분의 전력은 메인 증폭 스테이지에 의해 증폭되고, 최적화된 제 5 임피던스 매칭 회로(434-1) 및 최적화된 제 6 임피던스 매칭 회로(434-2)와 최적화된 제 4 임피던스 매칭 유닛(160)에 의해 임피던스 변환 네트워크(440)로의 전력 누설을 최소화하면서 증폭 장치(400)의 출력 터미널(455)로 전달된다.
제 1 임피던스 매칭 회로(412)로부터 볼 때의 메인 증폭 스테이지를 바이패스하는 경로의 입력 임피던스는 저전력 모드를 제외한 전력 모드에서의 제 1 임피던스 매칭 회로(412)와 함께 드라이버(410)와 메인 증폭 스테이지 간의 스테이지간 매칭 유닛을 형성하며, 그 결과, 드라이버(410)의 출력 전력은 전력 반사없이 메인 증폭 스테이지로 잘 전달된다.
유리한 배열에서, 이러한 전력 모드들에서, 제 1 임피던스 매칭 회로(412)로부터 볼 때 바이패스 경로의 입력 임피던스가 제 1 임피던스 매칭 회로(412)로부터 볼 때의 메인 증폭 스테이지의 입력 임피던스보다 사실상 높다(가령, 적어도 두 배 높으며, 일부 실시예에서는 적어도 3배 높다).
도 5는 증폭 장치(500)의 다른 실시예의 기능 블럭도이다.
증폭 장치(500)는 증폭 장치(400)의 전반적인 확장예이다. 증폭 장치(500)에서, 메인 증폭 스테이지는 전체 N개의 메인 증폭 브랜치를 포함하며, 여기서, N＞2이다. 제 N 메인 증폭 브랜치는 제 N 메인 증폭기(430-N), 임피던스 매칭 회로(432-N) 및 임피던스 매칭 회로(434-N)을 포함한다.
증폭 장치(500)는 고전력 범위에서 두 개 이상의 동작 모드를 사용함으로써 추가적인 전력 효율 개선을 제공할 수 있다. 메인 증폭 스테이지는 원하는 만큼의 증폭 스테이지를 가질 수 있으며, 원하는 만큼의 전력 모드들을 제공할 수 있으며, 턴온되는 메인 증폭 브랜치들의 조합은 제어 로직 회로(420)에 의해 공급되는 활성화 신호에 의해 결정된다. 각각의 메인 증폭 브랜치에 대한 임피던스 매칭 회로는 적절히 설계되며, 그 결과, 부하 임피던스는 각각의 동작 모드에 대해 최적화되어 증폭 장치(500)의 효율을 개선시킨다.
이와는 달리, 증폭 장치(500)의 동작은 증폭 장치(400)의 동작과 유사하며, 따라서 그 상세한 설명은 반복되지 않을 것이다.
도 6은 증폭 장치(600)의 다른 실시예의 기능 블럭도이다. 증폭 장치(600)는 입력 터미널(605)과, 제 1 임피던스 매칭 회로(602)와, 제 2 임피던스 매칭 회로(604)와, 제 3 임피던스 매칭 회로(606)와, 드라이버 증폭기(610)와, 바이패스 증폭기(611)와, 제어 로직 회로(620)와, 제 4 임피던스 매칭 회로(612)와, 제 5 임피던스 매칭 회로(614)와, 제 6 임피던스 매칭 회로(624)와, 제 1 메인 증폭기(630-1)와, 제 2 메인 증폭기(630-2)와, 제 7 임피던스 매칭 회로(632-1)와, 제 8 임피던스 매칭 회로(632-2)와, 제 9 임피던스 매칭 회로(634-1)와, 제 10 임피던스 매칭 회로(634-2)와, 임피던스 변환 회로(640)와, 제 11 임피던스 매칭 회로(652)와, 출력 터미널(655)을 포함한다.
제 1 임피던스 매칭 회로(602)는 입력 터미널(605)과 제 1 중간 노드(607) 사이에 직접 접속된다. 드라이버 증폭기(610)는 입력 터미널과 출력 터미널을 가지며 드라이버 증폭기(610)를 선택적으로 활성화 및 비활성화시키는 드라이버 증폭기 활성화 신호를 수신하도록 구성된다. 바이패스 증폭기(611)는 입력 터미널과 출력 터미널을 가지며 바이패스 증폭기(611)를 선택적으로 활성화 및 비활성화시키는 바이패스 증폭기 활성화 신호를 수신하도록 구성된다. 제 2 임피던스 매칭 회로(604)는 제 1 중간 노드(607)와 드라이버 증폭기(610)의 입력 노드 사이에 직접 접속된다. 제 3 임피던스 매칭 회로(606)는 제 1 중간 노드(607)와 바이패스 증폭기(611)의 입력 노드 사이에 직접 접속된다. 제 1 메인 증폭기(630-1)는 입력 터미널과 출력 터미널을 가지며 제 1 메인 증폭기(630-1)를 선택적으로 활성화 및 비활성화시키는 제 1 활성화 신호를 수신하도록 구성된다. 제 2 메인 증폭기(630-2)는 입력 터미널과 출력 터미널을 가지며 제 2 메인 증폭기(630-2)를 선택적으로 활성화 및 비활성화시키는 제 2 활성화 신호를 수신하도록 구성된다. 제어 로직 회로(620)는 드라이버 증폭기(610)에 드라이버 증폭기 활성화 신호를 제공하며, 바이패스 증폭기(611)에 바이패스 증폭기 활성화 신호를 제공하며, 제 1 메인 증폭기(630-1) 및 제 2 메인 증폭기(630-2) 각각에 제 1 활성화 신호 및 제 2 활성화 신호를 제공하도록 구성된다. 제 4 임피던스 매칭 회로(612)는 드라이버 증폭기(610)의 출력 터미널과 제 2 중간 노드(615) 사이에 직접 접속된다. 제 5 임피던스 매칭 회로(614)는 바이패스 증폭기(611)의 출력 터미널과 제 2 중간 노드(615) 사이에 직접 접속된다. 제 6 임피던스 매칭 회로(624)는 제 2 중간 노드(615)와 제 3 중간 노드(625) 사이에 직접 접속된다. 제 7 임피던스 매칭 회로(632-1)는 제 3 중간 노드(625)와 제 1 메인 증폭기(630-1)의 입력 터미널 사이에 직접 접속된다. 제 8 임피던스 매칭 회로(632-2)는 제 3 중간 노드(625)와 제 2 메인 증폭기(630-2)의 입력 터미널 사이에 직접 접속된다. 제 9 임피던스 매칭 회로(634-1)는 제 1 메인 증폭기(630-1)의 출력 터미널과 제 4 중간 노드(635) 사이에 직접 접속된다. 제 10 임피던스 매칭 회로(634-2)는 제 2 메인 증폭기(630-2)의 출력 터미널과 제 4 중간 노드(635) 사이에 직접 접속된다. 임피던스 변환 네트워크(640)는 제 2 중간 노드(615)와 제 4 중간 노드(635) 사이에 직접 접속된다. 제 11 임피던스 매칭 회로(652)는 제 4 중간 노드(635)와 출력 터미널(655) 사이에 직접 접속된다.
증폭 장치(600)와 증폭 장치(400) 간의 기본적인 차이점은 초저전력 범위에서 드라이버 증폭기(610) 대신에 제어 로직 회로(620)에 의해 활성화되는 추가적인 소형 사이즈의 바이패스 증폭기(611)를 가져서 커다란 정지 전류 감소를 달성한다는 것이다.
이와는 달리, 증폭 장치(600)의 동작은 증폭 장치(400)의 동작과 유사하며, 따라서 그 상세한 설명은 반복되지 않는다.
도 7은 증폭 장치(700)의 다른 실시예의 기능 블럭도이다. 증폭 장치(700)는 증폭 장치(600)의 전반적인 확장예이다. 증폭 장치(600)에서, 메인 증폭 스테이지는 전체 N개의 메인 증폭 브랜치를 포함하며, 여기서 N＞2이다. 제 N 메인 증폭 브랜치는 제 N 메인 증폭기(630-N), 임피던스 매칭 회로(632-N) 및 임피던스 매칭 회로(634-N)를 포함한다.
증폭 장치(700)는 고전력 범위에서 두 개 이상의 동작 모드를 사용함으로써 추가적인 전력 효율 개선을 제공할 수 있다. 메인 증폭 스테이지는 원하는 만큼의 증폭 스테이지를 가질 수 있으며, 원하는 만큼의 전력 모드들을 제공할 수 있으며, 턴온되는 메인 증폭 브랜치들의 조합은 제어 로직 회로(620)에 의해 공급되는 활성화 신호에 의해 결정된다. 각각의 메인 증폭 브랜치에 대한 임피던스 매칭 회로는 적절히 설계되며, 그 결과, 부하 임피던스는 각각의 동작 모드에 대해 최적화되어 증폭 장치(700)의 효율을 개선시킨다.
이와는 달리, 증폭 장치(700)의 동작은 증폭 장치(600)의 동작과 유사하며, 따라서 그 상세한 설명은 반복되지 않을 것이다.
도 8은 표준 클래스 AB 증폭기와 도 4에 도시된 것과 같은 증폭 장치에 대한 출력 전력에 대한 효율을 도시한 도면이다. 통상의 RF 전력 효율 경향을 갖는 표준 클래스 AB 증폭기와 비교하여, 도 4에 따른 증폭 장치는 전체 성능의 감소없이 저전력 영역 및 고전력 영역 모두에서 효율을 증가시킬 수 있다.
전술한 바와 같은 증폭 장치는 고출력 전력 영역 및 저전력 영역에서 이산 전력 모드를 포함한다. 최대 출력 전력 레벨 아래로의 10dB 초과 레벨 영역이나 고전력 영역에서만 이산 전력 모드를 갖는 이전의 증폭 장치와 비교할 때 본 발명에서 기술되는 증폭 장치는 최대 전력으로부터 대략 3 내지 6dB 만큼 백오프(backed off)된 영역과 최대 출력 전력 아래로 10dB 초과 레벨의 저전력 영역 모두에서 전력 모드를 제공할 수 있다. 고전력 영역에서 여분의 전력 모드를 추가함으로써, 증폭 장치는 관심 영역에서 그 효율을 개선시킬 수 있다. 그 결과, EDGE 신호와 같이 고전력 영역에서 확률 밀도 함수의 대부분을 갖는 애플리케이션용 모바일 장치에서 배터리 수명과 그에 따른 동작 시간을 크게 증가시킬 수 있다.
이에 따른 본 발명의 결과로서, 선형 GSM과 CDMA, WCDMA 및 WLAN 등의 쌍과 같이 다양한 최대 전력 레벨을 필요로 하는 여러 애플리페이션용으로 여러 전력 범위를 갖는 최대 전력 효율을 갖는 단일 모듈을 달성할 수 있다.
전술한 실시예는 추가적인 RF 스위치 또는 복잡한 위상 지연 회로를 사용하지 않고 구현되었기 때문에, 중복되는 전력 손실과 복잡성이 회피된다. 또한, 최고 전력 영역에서 메인 스테이지의 완벽한 활성화로 인해, MMIC 다이 사이즈를 감소시킬 수 있으며 이에 따라 제조 비용을 절감할 수 있다. 본 발명은 다른 종래 기술보다 높은 성능 및 제조 이점을 도출할 수 있으며 따라서 표준 배터리 레벨을 충족시킬 수 있다.
실시예가 개시되고 있지만, 당업자라면 본 교시에 따른 다양한 변형예가 첨부된 특허청구범위 내에서 가능하다는 것을 이해할 것이다. 따라서, 실시예는 첨부된 특허청구범위 내의 것을 제외하고는 제한되지 않는다.
400: 증폭 장치 405: 입력 터미널
410: 드라이버 증폭기 420: 제어 로직 회로
440: 임피던스 변환 네트워크 455: 출력 터미널
410: 드라이버 증폭기 420: 제어 로직 회로
440: 임피던스 변환 네트워크 455: 출력 터미널
Claims (16)
- 입력 터미널과,
출력 터미널과,
상기 입력 터미널에 접속된 입력 터미널 및 출력 터미널을 갖는 드라이버 증폭기와,
입력 터미널 및 출력 터미널을 가지며 제 1 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 1 활성화 신호를 수신하도록 구성된 제 1 메인 증폭기와,
입력 터미널 및 출력 터미널을 가지며 제 2 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 2 활성화 신호를 수신하도록 구성된 제 2 메인 증폭기와,
상기 제 1 활성화 신호 및 상기 제 2 활성화 신호를 상기 제 1 메인 증폭기 및 상기 제 2 메인 증폭기에 각각 제공하도록 구성된 제어 회로와,
상기 드라이버 증폭기의 출력 터미널과 제 1 중간 노드 사이에 직접 접속된 제 1 임피던스 매칭 회로와,
상기 제 1 중간 노드와 제 2 중간 노드 사이에 직접 접속된 제 2 임피던스 매칭 회로와,
상기 제 2 중간 노드와 상기 제 1 메인 증폭기의 입력 터미널 사이에 직접 접속된 제 3 임피던스 매칭 회로와,
상기 제 2 중간 노드와 상기 제 2 메인 증폭기의 입력 터미널 사이에 직접 접속된 제 4 임피던스 매칭 회로와,
상기 제 1 메인 증폭기의 출력 터미널과 제 3 중간 노드 사이에 직접 접속된 제 5 임피던스 매칭 회로와,
상기 제 2 메인 증폭기의 출력 터미널과 상기 제 3 중간 노드 사이에 직접 접속된 제 6 임피던스 매칭 회로와,
상기 제 1 중간 노드와 상기 제 3 중간 노드 사이에 직접 접속된 임피던스 변환 네트워크와,
상기 제 3 중간 노드와 상기 출력 터미널 사이에 직접 접속된 제 7 임피던스 매칭 회로를 포함하는
장치.
- 제 1 항에 있어서,
입력 터미널과 출력 터미널을 가지며 제 3 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 3 활성화 신호를 수신하도록 구성되는 제 3 메인 증폭기와,
상기 제 2 중간 노드와 상기 제 3 메인 증폭기의 입력 터미널 사이에 직접 접속된 제 8 임피던스 매칭 회로와,
상기 제 3 메인 증폭기의 출력 터미널과 상기 제 3 중간 노드 사이에 직접 접속된 제 9 임피던스 매칭 회로를 더 포함하는
장치.
- 제 1 항에 있어서,
상기 제 1 활성화 신호 및 상기 제 2 활성화 신호는 상기 제 1 메인 증폭기 및 상기 제 2 메인 증폭기를 각각 턴온 및 턴오프하는 바이어스 신호인
장치.
- 제 1 항에 있어서,
상기 제 1 활성화 신호 및 상기 제 2 활성화 신호는 적어도 하나의 동작 모드에서 상기 제 1 메인 증폭기 및 상기 제 2 메인 증폭기를 동시에 턴온하도록 구성되는
장치.
- 제 1 항에 있어서,
상기 제 1 메인 증폭기 및 상기 제 2 메인 증폭기는 각각 클래스 AB 증폭 모드에서 동작하도록 바이어스되는
장치.
- 입력 터미널과,
출력 터미널과,
상기 입력 터미널과 제 1 중간 노드 사이에 직접 접속된 제 1 임피던스 매칭 회로와,
입력 터미널과 출력 터미널을 가지며 드라이버 증폭기를 선택적으로 활성화 및 비활성화시키는 드라이버 증폭기 활성화 신호를 수신하도록 구성된 드라이버 증폭기와,
입력 터미널 및 출력 터미널을 가지며 바이패스 증폭기를 선택적으로 활성화 및 비활성화시키는 바이패스 증폭기 활성화 신호를 수신하도록 구성된 바이패스 증폭기와,
상기 제 1 중간 노드와 상기 드라이버 증폭기의 입력 노드 사이에 직접 접속된 제 2 임피던스 매칭 회로와,
상기 제 1 중간 노드와 상기 바이패스 증폭기의 입력 노드 사이에 직접 접속된 제 3 임피던스 매칭 회로와,
입력 터미널과 출력 터미널을 가지며 제 1 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 1 활성화 신호를 수신하도록 구성된 제 1 메인 증폭기와,
입력 터미널 및 출력 터미널을 가지며 제 2 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 2 활성화 신호를 수신하도록 구성된 제 2 메인 증폭기와,
상기 드라이버 증폭기 활성화 신호를 상기 드라이버 증폭기에 제공하고, 상기 바이패스 증폭기 활성화 신호를 상기 바이패스 증폭기에 제공하며, 상기 제 1 활성화 신호 및 상기 제 2 활성화 신호를 상기 제 1 메인 증폭기 및 상기 제 2 메인 증폭기에 각각 제공하도록 구성되는 제어 회로와,
상기 드라이버 증폭기의 출력 터미널과 제 2 중간 노드 사이에 직접 접속된 제 4 임피던스 매칭 회로와,
상기 바이패스 증폭기의 출력 터미널과 상기 제 2 중간 노드 사이에 직접 접속된 제 5 임피던스 매칭 회로와,
상기 제 2 중간 노드와 제 3 중간 노드 사이에 직접 접속된 제 6 임피던스 매칭 회로와,
상기 제 3 중간 노드와 상기 제 1 메인 증폭기의 입력 터미널 사이에 직접 접속된 제 7 임피던스 매칭 회로와,
상기 제 3 중간 노드와 상기 제 2 메인 증폭기의 입력 터미널 사이에 직접 접속된 제 8 임피던스 매칭 회로와,
상기 제 1 메인 증폭기의 출력 터미널과 제 4 중간 노드 사이에 직접 접속된 제 9 임피던스 매칭 회로와,
상기 제 2 메인 증폭기의 출력 터미널과 상기 제 4 중간 노드 사이에 직접 접속된 제 10 임피던스 매칭 회로와,
상기 제 2 중간 노드와 상기 제 4 중간 노드 사이에 직접 접속된 임피던스 변환 네트워크와,
상기 제 4 중간 노드와 상기 출력 터미널 사이에 직접 접속된 제 11 임피던스 매칭 회로를 포함하는
장치.
- 제 6 항에 있어서,
입력 터미널과 출력 터미널을 가지며 제 3 메인 증폭기를 선택적으로 활성화 및 비활성화시키는 제 3 활성화 신호를 수신하도록 구성되는 제 3 메인 증폭기와,
상기 제 3 중간 노드와 상기 제 3 메인 증폭기의 입력 터미널 사이에 직접 접속된 제 12 임피던스 매칭 회로와,
상기 제 3 메인 증폭기의 출력 터미널과 상기 제 4 중간 노드 사이에 직접 접속된 제 13 임피던스 매칭 회로를 더 포함하는
장치.
- 제 6 항에 있어서,
상기 제 1 활성화 신호 및 상기 제 2 활성화 신호는 상기 제 1 메인 증폭기와 상기 제 2 메인 증폭기를 각각 턴온 및 턴오프시키는 바이어스 신호인
장치.
- 제 6 항에 있어서,
상기 제 1 활성화 신호 및 상기 제 2 활성화 신호는 적어도 하나의 동작 모드에서 상기 제 1 메인 증폭기 및 상기 제 2 메인 증폭기를 동시에 턴온시키도록 구성되는
장치.
- 제 6 항에 있어서,
상기 제 1 메인 증폭기 및 상기 제 2 메인 증폭기는 각각 클래스 AB 증폭 모드에서 동작하도록 바이어스되는
장치.
- 제 6 항에 있어서,
상기 드라이버 증폭기 활성화 신호는 상기 드라이버 증폭기를 턴온 및 턴오프하기 위한 바이어스 신호이며, 상기 바이패스 증폭기 활성화 신호는 상기 바이패스 증폭기를 턴온 및 턴오프하기 위한 바이어스 신호인
장치.
- 신호를 증폭하는 신호 증폭 장치에 있어서,
드라이버 증폭기 및 드라이버 증폭기 출력 매칭 네트워크를 포함한 드라이버 증폭기 스테이지와,
장치 출력 터미널 매칭 네트워크와,
상기 드라이버 증폭기 스테이지와 상기 장치 출력 터미널 매칭 네트워크 사이에 직렬로 배치된 제 2 증폭 스테이지―상기 제 2 증폭 스테이지는 임피던스 변환 네트워크와, 상기 임피던스 변환 네트워크에 병렬로 배치된 메인 증폭 스테이지를 포함하되, 상기 메인 증폭 스테이지는 서로 병렬로 배치된 다수의 메인 증폭 브랜치와, 상기 다수의 병렬 배치된 메인 증폭 스테이지와 직렬로 배치된 메인 증폭 스테이지 입력 매칭 네트워크를 포함하며, 상기 메인 증폭 브랜치의 각각은 메인 증폭기와, 입력 임피던스 매칭 네트워크와, 출력 임피던스 매칭 네트워크를 포함함―와,
상기 메인 증폭 브랜치의 각각에 활성화 신호를 제공하여 상기 메인 증폭 브랜치를 선택적으로 턴온 및 턴오프하도록 구성된 제어 회로를 포함하며,
상기 신호 증폭 장치는 증폭되는 신호 경로에서 스위치를 가지지 않으며,
적어도 하나의 동작 모드에서, 상기 제어 회로는 상기 메인 증폭 브랜치의 적어도 두 개를 동시에 턴온하도록 구성되는
신호 증폭 장치.
- 제 12 항에 있어서,
상기 다수의 메인 증폭 브랜치는 적어도 세 개의 메인 증폭 브랜치를 포함하는
신호 증폭 장치.
- 제 12 항에 있어서,
상기 드라이버 증폭기 스테이지와 병렬로 배치된 바이패스 증폭기 스테이지―상기 바이패스 증폭기 스테이지는 바이패스 증폭기, 바이패스 증폭기 입력 매칭 네트워크 및 바이패스 증폭기 출력 매칭 네트워크를 포함함―와,
장치 입력 터미널 매칭 네트워크를 더 포함하며,
상기 드라이버 증폭기 스테이지는 드라이버 증폭기 스테이지 입력 매칭 네트워크를 포함하며,
상기 장치 입력 터미널 매칭 네트워크는 상기 드라이버 증폭기 스테이지 입력 매칭 네트워크 및 상기 바이패스 증폭기 스테이지 입력 매칭 네트워크에 접속되는
신호 증폭 장치.
- 제 12 항에 있어서,
상기 활성화 신호는 상기 메인 증폭 브랜치의 증폭기들을 턴온 및 턴오프하기 위한 바이어스 신호인
신호 증폭 장치.
- 제 12 항에 있어서,
상기 메인 증폭기의 각각은 클래스 AB 증폭 모드에서 동작하도록 바이어스되는
신호 증폭 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/494,414 | 2009-06-30 | ||
| US12/494,414 US7944291B2 (en) | 2009-06-30 | 2009-06-30 | Power amplifier having parallel amplification stages and associated impedance matching networks |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110001985A true KR20110001985A (ko) | 2011-01-06 |
Family
ID=43380023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100062952A KR20110001985A (ko) | 2009-06-30 | 2010-06-30 | 병렬 증폭 스테이지를 갖는 전력 증폭기 및 관련 임피던스 매칭 네트워크 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7944291B2 (ko) |
| KR (1) | KR20110001985A (ko) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8536950B2 (en) * | 2009-08-03 | 2013-09-17 | Qualcomm Incorporated | Multi-stage impedance matching |
| US8102205B2 (en) * | 2009-08-04 | 2012-01-24 | Qualcomm, Incorporated | Amplifier module with multiple operating modes |
| US8149050B2 (en) * | 2009-11-13 | 2012-04-03 | Qualcomm, Incorporated | Cascaded amplifiers with transformer-based bypass mode |
| US8466745B2 (en) * | 2010-08-25 | 2013-06-18 | Yaohui Guo | Hybrid reconfigurable multi-bands multi-modes power amplifier module |
| WO2012098863A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 高周波電力増幅器 |
| JP5519558B2 (ja) * | 2011-03-10 | 2014-06-11 | ルネサスエレクトロニクス株式会社 | 高周波電力増幅装置 |
| WO2012157645A1 (ja) * | 2011-05-18 | 2012-11-22 | 株式会社村田製作所 | 電力増幅器およびその動作方法 |
| US9083293B2 (en) * | 2011-05-19 | 2015-07-14 | Mediatek Inc. | Signal transceiver |
| KR20140060562A (ko) * | 2011-10-27 | 2014-05-20 | 미쓰비시덴키 가부시키가이샤 | 고주파 증폭기 모듈 및 고주파 증폭기 모듈 유닛 |
| US8598951B1 (en) * | 2012-04-02 | 2013-12-03 | Anadigics, Inc. | Linear multi-mode power amplifier for dynamic supply operation |
| CN103580610B (zh) * | 2013-11-21 | 2016-03-16 | 无锡中普微电子有限公司 | 多模功率放大器及相应的移动通信终端 |
| TWI560999B (en) * | 2014-04-23 | 2016-12-01 | Realtek Semiconductor Corp | Radio frequency power amplifier and method for increasing power added efficiency and linearity |
| US9685918B2 (en) * | 2014-08-04 | 2017-06-20 | Skyworks Solutions, Inc. | Voltage mode power combiner for radio frequency linear power amplifier |
| US9991856B2 (en) * | 2014-09-25 | 2018-06-05 | Skyworks Solutions, Inc. | Variable load power amplifier supporting dual-mode envelope tracking and average power tracking performance |
| KR102163049B1 (ko) | 2015-02-24 | 2020-10-08 | 삼성전기주식회사 | 전력 증폭기 및 전력 증폭기의 출력 제어 방법 |
| US10749478B2 (en) * | 2016-05-03 | 2020-08-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Amplifier arrangement |
| CN107846199B (zh) * | 2016-09-21 | 2022-09-30 | 北京普源精电科技有限公司 | 双通道功率放大器 |
| CN107124146A (zh) * | 2017-05-03 | 2017-09-01 | 宜确半导体（苏州）有限公司 | 一种射频功率放大器 |
| KR102029558B1 (ko) * | 2017-12-27 | 2019-10-07 | 삼성전기주식회사 | 광대역 선형화가 개선된 파워 증폭 장치 |
| US11283416B2 (en) * | 2018-08-13 | 2022-03-22 | Skyworks Solutions, Inc. | Loadline switchable push/pull power amplifier |
| CN112771778B (zh) * | 2018-11-30 | 2024-07-23 | 华为技术有限公司 | 功率放大器电路 |
| US10536186B1 (en) | 2019-03-15 | 2020-01-14 | Integrated Device Technology, Inc. | Transmit-receive switch with integrated power detection |
| US11022629B2 (en) | 2019-07-29 | 2021-06-01 | Analog Devices, Inc. | Low-glitch range change techniques |
| CN115776282A (zh) * | 2021-09-09 | 2023-03-10 | 中兴通讯股份有限公司 | 功率放大器架构、控制方法、电路板以及控制器 |
| US20230353095A1 (en) * | 2022-04-29 | 2023-11-02 | Avago Technologies International Sales Pte. Limited | Linearization of differential rf power amplifier by bias control using cross-coupling components |
| CN114978067A (zh) * | 2022-05-19 | 2022-08-30 | 深圳飞骧科技股份有限公司 | 功率放大器和芯片 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100651159B1 (ko) | 2002-06-01 | 2006-11-29 | 김송강 | 고효율 전력 증폭기 |
| US6894561B2 (en) | 2002-09-20 | 2005-05-17 | Triquint Semiconductor, Inc. | Efficient power control of a power amplifier by periphery switching |
| US7161422B2 (en) | 2003-01-03 | 2007-01-09 | Junghyun Kim | Multiple power mode amplifier with bias modulation option and without bypass switches |
| KR20040062783A (ko) | 2003-01-03 | 2004-07-09 | 주식회사 케이티 | Ｔｄｓｌ 기반 ｔ-ｌａｎ 전송장치에 의한 누화간섭 영향저감 장치 |
| US7023270B2 (en) | 2003-01-03 | 2006-04-04 | Junghyun Kim | High efficiency power amplifier |
| US8130043B2 (en) | 2003-09-25 | 2012-03-06 | Anadigics, Inc. | Multi-stage power amplifier with enhanced efficiency |
| US7157966B2 (en) | 2004-12-17 | 2007-01-02 | Fairchild Semiconductor Corporation | Multi-mode power amplifier |
| US7382186B2 (en) | 2005-01-24 | 2008-06-03 | Triquint Semiconductor, Inc. | Amplifiers with high efficiency in multiple power modes |
| US7248111B1 (en) | 2005-04-14 | 2007-07-24 | Anadigics, Inc | Multi-mode digital bias control for enhancing power amplifier efficiency |
| US7385445B2 (en) * | 2005-07-21 | 2008-06-10 | Triquint Semiconductor, Inc. | High efficiency amplifier circuits having bypass paths |
| KR100821197B1 (ko) | 2005-10-17 | 2008-04-11 | 한국전자통신연구원 | 고효율 혼합모드 전력 증폭기 |
| US7479827B2 (en) | 2006-03-21 | 2009-01-20 | Fairchild Semiconductor Corporation | Multi-mode power amplifier with high efficiency under backoff operation |
| US7741904B2 (en) * | 2008-01-14 | 2010-06-22 | Micro Mobio Corporation | Efficient integrated linear amplifier module |
-
2009
- 2009-06-30 US US12/494,414 patent/US7944291B2/en active Active
-
2010
- 2010-06-30 KR KR1020100062952A patent/KR20110001985A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US7944291B2 (en) | 2011-05-17 |
| US20100327969A1 (en) | 2010-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110001985A (ko) | 병렬 증폭 스테이지를 갖는 전력 증폭기 및 관련 임피던스 매칭 네트워크 | |
| EP2005578B1 (en) | High efficiency load insensitive power amplifier | |
| US7049886B2 (en) | High efficiency power amplifier with multiple power modes | |
| US7215192B2 (en) | High efficiency power amplifier | |
| US20080012635A1 (en) | Multiple power mode amplifier with bias modulation option and without bypass switches | |
| JP2006512847A (ja) | 高効率多重モード電力増幅装置 | |
| JP2008092521A (ja) | 小型電力増幅器 | |
| US6930546B2 (en) | Bypass switch topology for low-noise amplifiers | |
| US8378744B2 (en) | Multi-mode power amplifier | |
| CN113315477A (zh) | 一种射频放大器及其控制方法 | |
| KR100654644B1 (ko) | 최적화된 전력 효율을 갖는 전력 증폭기 | |
| CN115913126B (zh) | 射频功率放大器及射频前端模组 | |
| Park et al. | Demonstration of on-chip appended power amplifier for improved efficiency at low power region | |
| CN211089599U (zh) | 功率放大模块以及通信终端 | |
| CN219514046U (zh) | 低噪声放大器 | |
| KR100749932B1 (ko) | 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력증폭 장치 | |
| KR100531373B1 (ko) | 전력 증폭기 | |
| Abdo et al. | Architecture considerations of LTE/WCDMA wideband power amplifier for efficiency improvement | |
| JP5578053B2 (ja) | 電力増幅器 | |
| Deltimple et al. | A SiGe controlled-class power amplifier applied to reconfigurable mobile systems | |
| Kim et al. | A Highly Efficient GaAs HBT MMIC Balanced Power Amplifier for W‐CDMA Handset Applications | |
| JP2012253675A (ja) | 可変出力増幅器 | |
| KR20040095759A (ko) | 전력 증폭기 | |
| KR20040093218A (ko) | 전력 증폭기 | |
| KR20050030794A (ko) | 임피던스 변환 회로 및 이를 이용한 전력 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |