KR20100054466A - 반도체 메모리 장치 및 그 특성 정보 처리 방법 - Google Patents

반도체 메모리 장치 및 그 특성 정보 처리 방법 Download PDF

Info

Publication number
KR20100054466A
KR20100054466A KR1020080113412A KR20080113412A KR20100054466A KR 20100054466 A KR20100054466 A KR 20100054466A KR 1020080113412 A KR1020080113412 A KR 1020080113412A KR 20080113412 A KR20080113412 A KR 20080113412A KR 20100054466 A KR20100054466 A KR 20100054466A
Authority
KR
South Korea
Prior art keywords
memory device
memory cell
semiconductor memory
characteristic information
nonvolatile memory
Prior art date
Application number
KR1020080113412A
Other languages
English (en)
Inventor
김유성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080113412A priority Critical patent/KR20100054466A/ko
Publication of KR20100054466A publication Critical patent/KR20100054466A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 반도체 메모리 장치의 특성 정보 처리 방법은 반도체 메모리 장치의 특성 정보가 저장된 불휘발성 메모리 셀을 포함하는 반도체 메모리 장치가 제공되는 단계와, 상기 반도체 메모리 장치에 외부 전원이 공급되는 단계와, 상기 불휘발성 메모리 셀에 저장된 특성 정보가 독출되는 단계와, 상기 독출된 특성 정보가 반도체 메모리 장치의 제어부에 포함된 레지스터에 저장되는 단계를 포함하는 것을 특징으로 한다.
불휘발성 메모리 셀, 특성 정보

Description

반도체 메모리 장치 및 그 특성 정보 처리 방법{Semiconductor memory device and method for managing of characteristic information thereof }
본원 발명은 반도체 메모리 장치 및 그 동작에 사용되는 각종 특성 정보의 처리방법에 관한 것이다.
통상적인 반도체 메모리 장치의 동작에는 메모리 셀의 특성에 대한 각종 정보를 저장하는 장치를 포함한다. 일반적으로는 퓨즈 또는 메탈 옵션 형태의 장치를 통해 물리적으로 정보를 저장한다. 즉, 퓨즈의 접속 여부등을 기초로 각종 특성 정보를 저장시켜 놓고, 반도체 메모리 장치의 구동시마다 해당 특성 정보를 읽어 들여, 그를 기초로 각 메모리 장치를 구동시키게 된다. 상기 각종 특성 정보에는 각 메모리 장치가 웨이퍼 레벨에 있을 때, 프로브 테스트(probe test)를 통하여 결정된 메모리의 특성, 또는 패키징 단계에서의 테스트를 통하여 결정된 메모리의 특성들이 포함된다. 예를 들어, 바이어스 정보, 타이밍 정보, 리던던시 정보, 배드 블록 어드레스에 관한 정보들이다.
다만 상기와 같이 물리적인 방법에 의하여 각종 특성 정보를 저장하는 방식은 해당 장치의 부피가 일반 메모리 셀에 비하여 크다는 문제점이 있다. 또한, 퓨 즈 컷팅, 메탈 본딩과 같이 물리적으로 특정 데이터를 한번 저장하게 되면, 해당 정보를 다시 수정하는 것이 불가능하다는 문제점이 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 물리적 저장 장치를 불휘발성 메모리 셀로 대체하고 그를 이용하여 각종 특성 정보를 저장하는 반도체 메모리 장치의 특성 정보 처리방법을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본원 발명의 반도체 메모리 장치의 특성 정보 처리 방법은 반도체 메모리 장치의 특성 정보가 저장된 불휘발성 메모리 셀을 포함하는 반도체 메모리 장치가 제공되는 단계와, 상기 반도체 메모리 장치에 외부 전원이 공급되는 단계와, 상기 불휘발성 메모리 셀에 저장된 특성 정보가 독출되는 단계와, 상기 독출된 특성 정보가 반도체 메모리 장치의 제어부에 포함된 레지스터에 저장되는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 반도체 메모리 장치의 특성 정보 처리 방법은 반도체 메모리 장치의 특성 정보가 저장된 불휘발성 메모리 셀을 포함하는 반도체 메모리 장치가 제공되는 단계와, 상기 반도체 메모리 장치에 외부 전원이 공급되는 단계와, 상기 반도체 메모리 장치의 특정 패드가 전원전압 단자와 접속된 경우 불휘발성 메모리 셀의 독출 명령의 입력여부에 따라 상기 불휘발성 메모리 셀에 저장된 특성 정보가 독출되는 단계와, 상기 반도체 메모리 장치의 특정 패드가 접지단자와 접속된 경우 상기 상기 불휘발성 메모리 셀에 저장된 특성 정보가 독출되는 단계와, 상 기 독출된 특성 정보가 반도체 메모리 장치의 제어부에 포함된 레지스터에 저장되는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 반도체 메모리 장치는 메인 메모리 셀과, 상기 메인 메모리 셀의 특성 정보가 저장되는 불휘발성 메모리 셀과, 상기 불휘발성 메모리 셀에 저장된 특성 정보에 따라 상기 메인 메모리 셀에 대한 데이터 기입 동작 또는 데이터 독출 동작을 수행하는 제어부를 포함하는 것을 특징으로 한다.
전술한 본원 발명에 따라 특성 정보를 저장하기 위한 물리적 저장 장치를 제거하고, 이를 불휘발성 메모리로 대체 하게 되므로, 반도체 메모리 장치를 더욱 집적시키는 효과가 있다. 또한, 불휘발성 메모리는 제품의 완성 후에도 데이터를 갱신하는 것이 가능하므로, 상기 특성 정보를 수정할 수 있는 기능이 추가된다. 한편, 퓨즈 형태로 된 물리적 저장 장치의 경우 퓨즈 컷팅에 소요되는 시간이 상당한 바 이 시간도 절약할 수 있는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본원 발명에 적용되는 반도체 메모리 장치를 도시한 도면이다.
상기 반도체 메모리 장치(100)는 각종 데이터가 저장되는 메인 메모리 셀(110), 상기 메모리 셀에 대한 특성 정보가 저장되는 불휘발성 메모리 셀(120), 상기 반도체 메모리 장치의 동작을 제어하는 제어부(130)를 포함한다.
상기 메인 메모리 셀(110)은 외부에서 입력되는 데이터가 저장되며, 저장된 데이터를 독출할 수 있다. 상기 메인 메모리 셀(110)로는 DRAM, SRAM과 같은 휘발성 메모리 셀, FERAM, 낸드(NAND) 플래쉬 또는 노아(NOR) 플래쉬 형태의 불휘발성 메모리 셀 등이 될 수 있다.
상기 불휘발성 메모리 셀(120)에는 상기 메인 메모리 셀(110)에 대한 각종 특성 정보가 저장된다. 바람직하게는, 상기 불휘발성 메모리 셀로는 NAND 플래쉬 또는 NOR 플래쉬 형태의 불휘발성 메모리 셀이 사용된다. 불휘발성 메모리 셀이므로 그 특성상 외부 전원의 공급이 차단되어도 한번 저장된 정보는 그대로 유지된다. 또한, 불휘발성 메모리 셀이므로 이미 저장된 정보를 삭제하고 새로운 정보를 저장할 수 있다. 이러한 면에서 종래의 퓨즈와 같은 물리적 정보 저장장치와는 다른 특성을 갖는다, 부피 측면에서도 불휘발성 메모리 셀의 부피가 훨씬 작은 특성을 가진다.
한편, NAND 플래쉬 또는 NOR 플래쉬 형태의 불휘발성 메모리 셀을 사용하는 경우, 각 셀의 프로그램, 독출, 소거 동작시에 데이터를 임시저장하는 페이지 버퍼(미도시 됨)가 추가로 구성된다. 또한, 상기 NAND 플래쉬 메모리 셀을 사용하는 경우 충분한 독출 마진을 확보하여, 데이터의 신뢰성을 높힌다. 즉, MLC(Multi level cell) 형태의 셀 보다는 SLC(Single level cell) 형태의 셀을 사용하여 각 레벨간의 마진을 충분히 확보하도록 한다. 또한 ECC(Error correct code)알고리즘을 사용하여 에러가 발생한 경우에도 오류를 바로 잡을 수 있도록 한다. 이러한 조치를 통하여 물리적 저장장치에 근접하는 데이터 신뢰성을 확보한다.
상기 특성 정보는 각 메모리 장치가 웨이퍼 레벨에 있을 때, 프로브 테스트를 통하여 결정된 메모리의 특성, 또는 패키징 단계에서의 테스트를 통하여 결정된 메모리의 특성들이 포함된다. 예를 들어, 바이어스 정보, 타이밍 정보, 리던던시 정보, 배드 블록 어드레스에 관한 정보들이다.
상기 제어부(130)는 외부 데이터를 메인 메모리 셀(110)에 저장시키거나, 메인 메모리 셀(110)에 저장된 정보를 독출하여 외부로 출력하는 경우, 반도체 메모리 장치(100)의 각 구성요소를 제어하는 역할을 수행한다. 이때, 상기 불휘발성 메모리 셀(120)에 저장된 각종 특성 정보를 이용하여 그에 맞게 메인 메모리 셀(110)에 대한 동작을 수행한다.
상기 제어부(130)는 복수의 레지스터(132, 134, 136)를 포함한다. 상기 레지스터들은 상기 불휘발성 메모리 셀(120)에 저장된 각종 특성 정보를 저장하는데 사용된다. 즉, 상기 반도체 메모리 장치(100)의 파워업 시에 상기 불휘발성 메모리 셀(120)에 저장된 각종 특성 정보가 독출되어 상기 각 레지스터(132, 134, 136)로 저장되고, 상기 제어부(130)는 각 레지스터(132, 134, 136)에 저장된 정보를 이용하여 반도체 메모리 장치(100)의 동작을 제어하게 된다.
도 2는 본원 발명의 일 실시예에 따른 반도체 메모리 장치의 특성 정보 처리방법을 도시한 순서도이다.
먼저 파워 온 리셋 신호(POR)가 입력되어 반도체 메모리 장치에 외부 전원이 공급된다(단계 210). 상기 파워 온 리셋 신호는 칩의 초기화를 위한 신호로서 리셋신호가 외부 핀을 통해 입력되는 경우 핀의 추가에 의한 칩 가격의 상승을 일으키게 되므로, 별도의 리셋 핀을 사용하는 대신에 외부 전원이 공급되기 시작할때 자동적으로 리셋신호가 한 번 생성될 수 있게 한다.
다음으로, 반도체 메모리 장치의 PSL(Power on select logic) 패드의 상태에 따라 불휘발성 메모리 셀의 독출 여부를 결정한다(단계 220). 상기 PSL 패드가 접지(VSS)와 연결되는 경우는 별도의 동작 없이 상기 불휘발성 메모리 셀(120)에 저장된 특성 정보를 독출하는 단계(240)를 수행한다. 반면에 상기 PSL 패드가 전원 전압(VCC)과 연결된 경우에는 불휘발성 메모리 셀의 독출 명령의 입력 여부에 따라 상기 단계(240)의 수행 여부를 결정한다(단계 230).
상기 불휘발성 메모리 셀의 독출 명령이 입력된 경우에는 상기 불휘발성 메모리 셀의 독출 단계(240)를 수행하고, 그렇지 않은 경우에는 대기 상태를 유지 한다(단계 260). 즉, 파워 온 리셋 신호(POR)의 인가 후에, 불휘발성 메모리 셀의 독출 동작 없이 제어부에 의하여 별도의 동작을 수행하게 된다.
상기 불휘발성 메모리 셀의 독출(240) 동작은 통상적인 불휘발성 메모리 셀의 독출 방법에 따라 수행된다. 즉, 불휘발성 메모리 셀과 접속된 페이지 버퍼를 이용하여 특정 셀의 프로그램 여부를 판단하게 된다. 이 독출 동작에 따라 불휘발성 메모리 셀에 미리 저장된 특성 정보가 독출된다. 한편, 상기 특성 정보는 각 메모리 장치가 웨이퍼 레벨에 있을 때, 프로브 테스트 후 또는 패키징 단계에서의 테스트 후 저장된다. 즉, 통상적인 불휘발성 메모리 셀의 프로그램 동작에 따라 각종 특성 정보가 저장된다. 아울러 상기 테스트 동작 후 뿐만 아니라 정상적인 반도체 메모리 장치의 동작 중에서도 사용자의 선택에 따라 상기 특성 정보를 수정할 수 있다.
다음으로, 상기 불휘발성 메모리 셀로부터 독출된 데이터를 제어부(130)의 각 레지스터에 저장시킨다. 상기 특성 정보는 반도체 메모리 장치의 동작에 필수적인 정보로서, 이를 제어부(130)내에 임시저장하여 해당 정보를 억세스하는데 소요되는 시간을 최소화 시키도록 한다.
도 1은 본원 발명에 적용되는 반도체 메모리 장치를 도시한 도면이다.
도 2는 본원 발명의 일 실시예에 따른 반도체 메모리 장치의 특성 정보 처리방법을 도시한 순서도이다.
<도면의 주요 부분에 대한 설명>
100: 반도체 메모리 장치
110: 메인 메모리 셀
120: 불휘발성 메모리 셀
130: 제어부

Claims (9)

  1. 반도체 메모리 장치의 특성 정보가 저장된 불휘발성 메모리 셀을 포함하는 반도체 메모리 장치가 제공되는 단계와,
    상기 반도체 메모리 장치에 외부 전원이 공급되는 단계와,
    상기 불휘발성 메모리 셀에 저장된 특성 정보가 독출되는 단계와,
    상기 독출된 특성 정보가 반도체 메모리 장치의 제어부에 포함된 레지스터에 저장되는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 특성 정보 처리 방법.
  2. 제1항에 있어서, 상기 반도체 메모리 장치의 특정 패드가 전원전압 단자 또는 접지단자와 접속되었는지 여부에 따라 상기 불휘발성 메모리 셀의 독출 여부가 결정되는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 특성 정보 처리 방법.
  3. 제1항에 있어서, 상기 불휘발성 메모리 셀은 NAND 플래쉬 메모리 또는 NOR 플래쉬 메모리인 것을 특징으로 하는 반도체 메모리 장치의 특성 정보 처리 방법.
  4. 제1항에 있어서, 상기 불휘발성 메모리 셀은 SLC(single level cell) 형태의 NAND 플래쉬 메모리인 것을 특징으로 하는 반도체 메모리 장치의 특성 정보 처리 방법.
  5. 반도체 메모리 장치의 특성 정보가 저장된 불휘발성 메모리 셀을 포함하는 반도체 메모리 장치가 제공되는 단계와,
    상기 반도체 메모리 장치에 외부 전원이 공급되는 단계와,
    상기 반도체 메모리 장치의 특정 패드가 전원전압 단자와 접속된 경우 불휘발성 메모리 셀의 독출 명령의 입력여부에 따라 상기 불휘발성 메모리 셀에 저장된 특성 정보가 독출되는 단계와,
    상기 반도체 메모리 장치의 특정 패드가 접지단자와 접속된 경우 상기 상기 불휘발성 메모리 셀에 저장된 특성 정보가 독출되는 단계와,
    상기 독출된 특성 정보가 반도체 메모리 장치의 제어부에 포함된 레지스터에 저장되는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 특성 정보 처리 방법.
  6. 메인 메모리 셀과,
    상기 메인 메모리 셀의 특성 정보가 저장되는 불휘발성 메모리 셀과,
    상기 불휘발성 메모리 셀에 저장된 특성 정보에 따라 상기 메인 메모리 셀에 대한 데이터 기입 동작 또는 데이터 독출 동작을 수행하는 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 제어부는 상기 특성 정보가 저장되는 복수의 레지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제6항에 있어서, 상기 불휘발성 메모리 셀은 NAND 플래쉬 메모리 또는 NOR 플래쉬 메모리인 것을 특징으로 하는 반도체 메모리 장치.
  9. 제6항에 있어서, 상기 불휘발성 메모리 셀은 SLC(single level cell) 형태의 NAND 플래쉬 메모리인 것을 특징으로 하는 반도체 메모리 장치.
KR1020080113412A 2008-11-14 2008-11-14 반도체 메모리 장치 및 그 특성 정보 처리 방법 KR20100054466A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080113412A KR20100054466A (ko) 2008-11-14 2008-11-14 반도체 메모리 장치 및 그 특성 정보 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113412A KR20100054466A (ko) 2008-11-14 2008-11-14 반도체 메모리 장치 및 그 특성 정보 처리 방법

Publications (1)

Publication Number Publication Date
KR20100054466A true KR20100054466A (ko) 2010-05-25

Family

ID=42279190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113412A KR20100054466A (ko) 2008-11-14 2008-11-14 반도체 메모리 장치 및 그 특성 정보 처리 방법

Country Status (1)

Country Link
KR (1) KR20100054466A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9180822B2 (en) 2010-07-30 2015-11-10 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Vehicle with sound wave reflector
CN106128507A (zh) * 2016-06-27 2016-11-16 联想(北京)有限公司 信息处理方法及存储设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9180822B2 (en) 2010-07-30 2015-11-10 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Vehicle with sound wave reflector
US9517732B2 (en) 2010-07-30 2016-12-13 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Headrest speaker arrangement
CN106128507A (zh) * 2016-06-27 2016-11-16 联想(北京)有限公司 信息处理方法及存储设备

Similar Documents

Publication Publication Date Title
JP4129381B2 (ja) 不揮発性半導体記憶装置
US8634267B2 (en) Flash memory chip power management for data reliability and methods thereof
CN101369453B (zh) 闪存存储器设备和控制闪存存储器设备的方法
JP4761959B2 (ja) 半導体集積回路装置
JP3730423B2 (ja) 半導体記憶装置
US7692984B2 (en) System and method for initiating a bad block disable process in a non-volatile memory
US7248502B2 (en) Non-volatile semiconductor memory device
JP2006294143A (ja) 不揮発性半導体記憶装置
WO2016180093A1 (zh) Flash芯片读写控制电路和方法、AMOLED应用电路
JP2009146474A (ja) 不揮発性半導体記憶装置
JP2000268584A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2008108326A (ja) 記憶装置およびその自己テスト方法
KR102019567B1 (ko) 반도체 기억장치 및 이의 동작 설정 방법
KR20130011033A (ko) 불휘발성 메모리를 포함하는 메모리 시스템 및 그것의 제어 방법
JP2002358795A (ja) 不揮発性半導体記憶装置および製造方法
KR100823169B1 (ko) 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법
JP2008251154A (ja) 不揮発性半導体記憶装置
CN109254723B (zh) 非易失性存储器中的存储器扇区注销的方法和系统
KR20100054466A (ko) 반도체 메모리 장치 및 그 특성 정보 처리 방법
KR20080019115A (ko) 플래시 메모리 장치
JP2006338083A (ja) メモリコントローラ
US20060282626A1 (en) Memory device and method of controlling operation of the memory device
JP2013065365A (ja) 不揮発性半導体記憶装置及びその試験方法
JP2005316793A (ja) フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2009032313A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application