KR20100032341A - 세라믹 전자부품 및 그 제조방법 - Google Patents

세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR20100032341A
KR20100032341A KR1020090087556A KR20090087556A KR20100032341A KR 20100032341 A KR20100032341 A KR 20100032341A KR 1020090087556 A KR1020090087556 A KR 1020090087556A KR 20090087556 A KR20090087556 A KR 20090087556A KR 20100032341 A KR20100032341 A KR 20100032341A
Authority
KR
South Korea
Prior art keywords
ceramic
external electrode
ceramic component
component body
electrode
Prior art date
Application number
KR1020090087556A
Other languages
English (en)
Other versions
KR101074227B1 (ko
Inventor
세이지 코가
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20100032341A publication Critical patent/KR20100032341A/ko
Application granted granted Critical
Publication of KR101074227B1 publication Critical patent/KR101074227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

세라믹 부품 본체의 단부에 금속 소결체로 이루어지는 외부전극을 형성할 때에 발생하는 응력에 의한 영향이 적은 세라믹 전자부품과 그 제조방법을 얻는다.
적층 세라믹 콘덴서(10)는 세라믹 부품 본체(12)를 포함하고, 그 단면(端面)에 도출된 내부전극(14)에 접속되는 제1의 외부전극(20)이 형성된다. 제1의 외부전극(20)은 그 단부가 세라믹 부품 본체(12)의 측면으로부터 떨어지도록 형성된다. 제1의 외부전극(20)의 전체를 덮도록 도전성 수지로 이루어지는 제2의 외부전극(22)이 형성되고, 그 위에 제1 및 제2의 도금층(24, 26)이 형성된다. 제1의 외부전극(20)은 도전성 금속분말과, 이 도전성 금속분말의 소결 개시 온도보다 연화점이 높은 글래스 프릿을 포함하는 도전 페이스트를 세라믹 부품 본체(12)의 단부에 부여하고 열처리함으로써 형성된다.
적층 세라믹 콘덴서, 금속 소결체, 도전성 수지, 연화점, 글래스 프릿

Description

세라믹 전자부품 및 그 제조방법{CERAMIC ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME}
이 발명은 세라믹 전자부품 및 그 제조방법에 관한 것이고, 특히 예를 들면, 적층 세라믹 콘덴서 등과 같은 세라믹 부품 본체의 단면에 단자전극이 형성된 세라믹 전자부품과 그 제조방법에 관한 것이다.
도 9는 종래의 세라믹 전자부품의 한 예를 나타내는 도해도이다. 세라믹 전자부품(1)은 세라믹 전자부품 본체(2)를 포함한다. 세라믹 전자부품 본체(2)는 내부전극(3)의 층과 세라믹층(4)으로 구성된다. 세라믹 전자부품 본체(2)의 2개의 단면에는 내부전극(3)이 도출되고, 이 내부전극(3)에 접속되도록 금속층(5)이 형성된다. 금속층(5)은 세라믹 전자부품 본체(2)의 단면에 금속분말을 포함하는 도전성 페이스트를 프린팅함으로써 형성된다. 금속층(5)은 세라믹 부품 본체(2)의 단면에서 측면의 일부에 돌아 들어가도록 형성된다. 또한, 금속층(5)상에는 도전성 수지층(6)이 형성된다. 도전성 수지층(6)은 금속분말과 에폭시 수지 등의 열경화성 수지의 혼합물을 금속층(5)상에 부여해서 열경화시킴으로써 형성된다. 도전성 수지층(6)은 금속층(5) 전체를 덮도록 형성된다. 도전성 수지층(6)상에는 Ni 등으로 이 루어지는 하층막과, Sn 등으로 이루어지는 표층막으로 구성되는 도금막(7)이 형성된다.
세라믹 전자부품 본체의 단면에 금속층을 형성한 세라믹 전자부품에서는 온도의 상승 및 하강을 반복하는 열 충격 사이클 때문에, 금속층에 큰 스트레스가 초래되어 세라믹 부품 본체에 크랙(crack)이 생길 수 있다. 이러한 스트레스는 세라믹 부품 본체의 측면에 있어서의 금속층의 단부에 집중되기 때문에, 이 부분에서 세라믹 부품 본체에 크랙이 생기기 쉽다. 또한, 세라믹 전자부품을 배선 기판에 설치했을 때, 세라믹 전자부품과 배선 기판의 열 팽창 계수의 차이에 의해, 열 충격 사이클에 의해서, 이러한 스트레스가 증대해서 세라믹 부품 본체에 크랙이 발생하기 쉬워진다.
이에 대해서, 금속층(5)을 도전성 수지층(6)으로 덮음으로써 금속층(5)에 발생하는 스트레스를 완화해서, 세라믹 부품 본체(2)에 크랙이 발생하는 것을 방지할 수 있는 것이 기재되어 있다(특허문헌 1 참조).
또한, 세라믹 부품 본체(2)의 측면에 있어서의 금속층(5)의 돌아 들어가는 길이와 도전성 수지층(6)의 돌아 들어가는 길이의 비를 소정의 비율로 함으로써, 금속층(5)의 열변형에 의해 세라믹 부품 본체(2)에 크랙이 발생하거나, 배선 기판의 휨에 의해 배선 기판에 설치한 세라믹 전자부품에 크랙이 발생하는 것을 방지할 수 있는 것이 기재되어 있다(특허문헌 2 참조).
특허문헌 1:일본국 공개특허공보 2001-76957호
특허문헌 2:일본국 공개특허공보 평10-284343호
이러한 세라믹 전자부품에서는 세라믹 전자부품 본체의 단면에 도전성 페이스트를 부여해서 프린팅할 때에, 금속 소결 수축에 의한 응력이 세라믹 전자부품 본체의 측면에 있어서의 금속층의 단부에 집중한다. 이러한 응력은 도전성 수지층으로 금속층을 덮어도 완화할 수 없으며, 세라믹 전자부품이 설치된 배선 기판이 휘어서 배선 기판의 휨에 의한 응력이 가해지면, 금속층의 단부에 있어서 세라믹 부품 본체에 크랙이 발생하기 쉬워진다. 이러한 크랙이 내부전극까지 도달하면 세라믹 전자부품의 특성에 영향을 미치고, 예를 들면 적층 세라믹 콘덴서의 경우, 정전 용량의 저하라는 사태를 일으킨다.
그러므로, 이 발명의 주된 목적은 세라믹 부품 본체의 단부에 금속 소결체로 이루어지는 외부전극을 형성할 때에 발생하는 응력에 의한 영향이 적은 세라믹 전자부품과 그 제조방법을 제공하는 것이다.
이 발명은 내부전극이 도출된 2개의 단면과, 2개의 상기 단면 사이를 연결하는 측면을 가지는 세라믹 부품 본체, 내부전극에 접속되도록 해서 세라믹 부품 본체의 2개의 단면에서 측면의 일부에 돌아 들어가도록 형성되는 금속 소결체로 이루어지는 제1의 외부전극, 및 적어도 세라믹 부품 본체의 측면에 있어서의 제1의 외부전극 전체를 덮도록 형성되는 도전성 수지로 이루어지는 제2의 외부전극을 포함하고, 제2의 전극으로 덮인 제1의 외부전극의 단부가 세라믹 부품 본체의 측면으로 부터 떨어진 구조인 세라믹 전자부품이다.
여기서, 제1의 외부전극은 Cu와 Si 또는 B를 주성분으로 하고 알칼리 금속, 알칼리 토류 금속, 및 천이(遷移) 금속 중 적어도 1종을 함유하는 유리를 포함하는 재료로 구성할 수 있다.
금속 소결체로 이루어지는 제1의 외부전극의 단부가 세라믹 부품 본체의 측면으로부터 떨어져 있다. 이것은 제1의 외부전극의 소결시에 발생하는 응력이 제1의 외부전극의 단부가 일어나도록 작용했기 때문이다.
이러한 형상의 제1의 외부전극은 Cu와 같은 비교적 낮은 융점을 가지는 도전성 분말과, Si 또는 B를 주성분으로 하고 알칼리 금속, 알칼리 토류 금속, 및 천이 금속 중 적어도 1종을 함유하는 유리를 포함하는 재료를 사용했을 때에 얻을 수 있다.
이러한 세라믹 전자부품에 있어서, 세라믹 부품 본체의 측면과 접하고 있는 제1의 외부전극의 거리를 a, 세라믹 부품 본체의 단면에서 세라믹 부품 본체의 측면에 있어서의 제1의 외부전극의 단부까지의 거리를 A, 세라믹 부품 본체의 측면에서 제1의 외부전극의 외면까지의 두께를 b, 세라믹 부품 본체의 측면에서 제2의 외부전극의 외면까지의 두께를 B로 했을 때, a/A의 비율이 10∼90%이고, b/B의 비율이 10∼90%인 것이 바람직하다.
a/A의 비율이 10% 미만이면서 b/B의 비율이 10% 미만인 경우, 제1의 외부전극이 세라믹 부품 본체의 측면에 거의 형성되지 않아, 거의 돌아 들어가지 않는 상태가 된다. 이 경우, 제2의 외부전극을 구성하는 도전성 수지와 세라믹 부품 본체 의 고착력이 약하기 때문에, 가공 도중에 도전성 수지가 벗겨져서 떨어질 가능성이 있다.
a/A의 비율이 10% 미만인 경우, 제1의 외부전극의 단부와 세라믹 부품 본체의 측면의 사이에 제2의 외부전극이 들어가기 때문에 제2의 외부전극이 벗겨져서 떨어질 가능성은 작아지나, 세라믹 부품 본체의 측면에 접하고 있는 제1의 외부전극이 적어, 세라믹 부품 본체의 모서리부로부터 수분이 침입할 가능성이 있다.
a/A의 비율이 90%를 넘을 경우, 제1의 외부전극의 단부에 있어서의 세라믹 부품 본체의 측면으로부터 떨어져 있는 부분의 거리가 작아, 금속 소결 수축에 의한 응력이 충분히 흡수되지 않고 세라믹 부품 본체에 가해질 가능성이 있다.
b/B의 비율이 90%를 넘을 경우, 세라믹 부품 본체의 측면에 있어서, 제1의 외부전극을 덮는 제2의 외부전극의 두께가 작아, 세라믹 전자부품을 설치한 배선 기판의 휨에 의해 제1의 외부전극에 가해지는 응력이 제2의 외부전극에 의해 완화되지 않을 가능성이 있다.
이에 반해, a/A의 비율이 10∼90%의 범위이고, b/B의 비율이 10∼90%의 범위이면, 금속 소결 수축에 의한 응력은 세라믹 부품 본체로부터 떨어진 제1의 외부전극의 단부에서 흡수되고, 세라믹 전자부품이 설치된 배선 기판의 휨에 의한 응력은 제2의 외부전극에서 완화된다.
또한, 이 발명은 세라믹층과 내부전극층을 가지며 2개의 단면에 내부전극이 도출된 세라믹 부품 본체를 준비하는 공정, 도전성 금속분말과, 도전성 금속분말의 소결 개시 온도보다 연화점이 높은 글래스 프릿과, 유기 비히클을 가지는 도전성 페이스트를 준비하는 공정, 도전성 페이스트에 세라믹 부품 본체의 2개의 단면을 침지해서, 세라믹 부품 본체의 2개의 단면 및 거기에서 연장하는 측면의 일부에 도전성 페이스트를 부여하는 공정, 도전성 금속분말의 소결 개시 온도보다 높고 글래스 프릿의 연화점보다 낮은 온도로 열처리함으로써, 세라믹 부품 본체의 측면으로부터 단부가 떨어진 상태에서 금속분말의 소결을 진행한 뒤, 글래스 프릿의 연화점보다 높은 온도로 프린팅함으로써 제1의 외부전극을 형성하는 공정, 및 적어도 세라믹 부품 본체의 측면에 있어서의 제1의 외부전극을 덮도록 도전성 수지 페이스트를 부여해서 제2의 외부전극을 형성하는 공정을 포함하는 세라믹 전자부품의 제조방법이다.
이러한 전자부품의 제조방법에 있어서, 도전성 금속분말은 P를 포함하는 Cu인 것이 바람직하다.
도전성 금속분말과, 이 도전성 금속분말의 소결 개시 온도보다 연화점이 높은 글래스 프릿과 유기 비히클을 가지는 도전성 페이스트에 세라믹 부품 본체의 단면을 침지하고, 도전성 금속분말의 소결 개시 온도보다 높고 글래스 프릿의 연화점보다 낮은 온도로 열처리함으로써 글래스 프릿이 연화되지 않은 상태에서 도전성 금속분말의 소결이 개시된다. 이때, 글래스 프릿은 연화 유동하고 있지 않기 때문에, 유리에 의한 세라믹과 제1의 외부전극 계면의 밀착이 없는 상태에서 금속분말의 소결이 진행되고, 소결 수축에 의한 응력에 의해 제1의 외부전극의 단부가 세라믹 부품 본체의 측면으로부터 뜨도록 형성된다. 그 후, 글래스 프릿의 연화점보다 높은 온도로 프린팅함으로써, 글래스 프릿이 연화 유동하고, 세라믹 부품 본체와 제1의 외부전극이 밀착한 상태에서 금속 소결체, 즉 제1의 외부전극이 형성된다.
여기서, Cu 분말에 P를 함유시킴으로써 소결 개시 온도를 저하시킬 수 있고, P의 함유량의 조정에 의해 소결 개시 온도를 조정할 수 있다
이 발명에 의하면, 금속분말을 소결해서 형성되는 제1의 외부전극의 소결 수축에 의한 응력이 세라믹 부품 본체에 그다지 가해지지 않는다. 또한, 제1의 외부전극상에 도전성 수지로 이루어지는 제2의 외부전극이 형성되어 있기 때문에, 세라믹 전자부품을 설치한 배선 기판으로부터 전해지는 응력이 제2의 외부전극에서 완화된다. 이 때문에, 세라믹 전자부품을 설치한 배선 기판에 휨이 생겨도, 제1의 외부전극의 단부에 있어서, 세라믹 부품 본체에 크랙이 발생하기 어렵다. 따라서, 배선 기판의 휨에 의한 세라믹 전자부품의 특성의 변화를 방지할 수 있다.
또한, 이 발명의 방법에 의하면, 세라믹 부품 본체의 단면에 금속 소결체로 이루어지는 외부전극을 형성할 때에 생기는 응력의 영향이 적은 세라믹 전자부품을 제조할 수 있다.
이 발명의 상술의 목적, 그 이외의 목적, 특징 및 이점은 도면을 참조해서 실행하는 이하의 발명의 실시를 위한 구체적인 내용의 설명으로부터 더욱 명확해질 것이다.
도 1은 이 발명의 세라믹 전자부품의 하나의 예로서의 적층 세라믹 콘덴서의 내부 구조를 나타내는 도해도이다. 적층 세라믹 콘덴서(10)는 대향하는 단면과 이 들 단면을 접속하는 측면을 가지는 세라믹 부품 본체(12)를 포함한다. 세라믹 부품 본체(12)는 복수의 내부전극(14)의 층과 세라믹층(16)으로 구성된다. 복수의 내부전극(14)은 세라믹 부품 본체(12)의 내부에서 대향해서 서로 겹치고, 교대로 대향하는 단면에 도출된다.
세라믹 부품 본체(12)는 유전체 세라믹 재료로 형성된 세라믹 그린 시트상에 도전성 페이스트로 내부전극 패턴을 형성하고, 복수의 세라믹 그린 시트를 적층해서 각각의 세라믹 부품 본체(12)의 형상으로 절단하고, 얻어진 칩을 소성함으로써 형성된다.
세라믹 부품 본체(12)의 양 단면에는 단자전극(18)이 형성된다. 단자전극(18)은 내부전극(14)에 전기적으로 접속되는 제1의 외부전극(20)을 포함한다. 제1의 외부전극(20)은 도 2에 나타내는 바와 같이, 세라믹 부품 본체(12)의 단면에서 측면의 일부에 돌아 들어가도록 형성된다. 제1의 외부전극(20)은 그 단부가 세라믹 부품 본체(12)의 측면으로부터 떨어지도록 형성된다.
제1의 외부전극(20)을 형성하기 위해서는 도전성 금속분말과 글래스 프릿과 유기 비히클을 포함하는 도전성 페이스트가 준비된다. 여기서, 글래스 프릿의 연화점이 도전성 금속분말의 소결 개시 온도보다 높아지도록 도전성 금속분말과 글래스 프릿이 선택된다. 이러한 도전성 금속분말로서는 예를 들면 소결 개시 온도가 500℃인 금속분말이 사용되고, 글래스 프릿으로서는 예를 들면 연화점이 600℃인 글래스 프릿이 사용된다. 이러한 도전성 페이스트에 세라믹 부품 본체(12)의 단면을 침지함으로써, 세라믹 부품 본체(12)의 단면에서 측면의 일부에 돌아 들어가도록 해 서 도전성 페이스트가 부착된다.
도전성 페이스트가 부여된 세라믹 부품 본체(12)를 열처리함으로써 제1의 전극(20)이 형성된다. 여기서, 통상의 도전성 페이스트를 사용했을 경우, 글래스 프릿의 연화점이 금속분말의 소결 개시 온도보다 낮기 때문에 연화 유동한 글래스 프릿의 작용에 의해 금속분말이 소결해서 형성된 금속 소결체는 그 선단까지 세라믹 부품 본체(12)에 밀착해서 형성된다.
이에 반해, 글래스 프릿의 연화점보다 낮은 소결 개시 온도를 가지는 금속분말을 사용해서 글래스 프릿을 금속분말에 대하여 5∼15질량% 첨가했을 경우, 그 소결 개시 온도보다 높고 글래스 프릿의 연화점보다 낮은 온도로 열처리함으로써, 글래스 프릿이 연화 유동하고 있지 않은 상태에서 금속분말의 소결이 개시된다. 이 때문에 연화된 글래스 프릿의 작용을 얻을 수 없으며, 금속분말의 소결 수축시에 그 단부가 세라믹 부품 본체(12)의 측면으로부터 뜨도록 해서 제1의 외부전극(18)이 형성된다. 그 후, 글래스 프릿의 연화점 이상의 온도로 열처리함으로써, 글래스 프릿이 연화 유동해서 제1의 외부전극(18)이 세라믹 부품 본체(12)에 밀착해서 형성된다.
이렇게, 금속분말의 소결 수축시에 그 단부가 뜨도록 형성되기 때문에, 제1의 외부전극(18)의 형성시에 있어서의 응력이 세라믹 부품 본체(12)에 그다지 가해지지 않는다. 여기서, 제1의 외부전극(18)의 단부로부터 어느 정도의 길이를 뜨게 할지에 대해서는 글래스 프릿의 연화점의 고저(高低)에 따라서 조정된다. 글래스 프릿의 연화점이 낮으면, 글래스 프릿의 연화 운동이 촉진되어 소결 금속이 세라믹 부품 본체에 밀착하기 때문에 길이 방향의 들뜸이 작아진다. 반대로, 글래스 프릿의 연화점이 높으면, 글래스 프릿의 연화 운동이 억제되어서 소결 금속의 단부에 있어서의 길이 방향의 들뜸이 커진다.
또한, 제1의 외부전극(18)의 단부를 어느 정도의 높이로 뜨게 할지에 대해서는 금속분말의 소결 개시 온도와 글래스 프릿의 연화점의 차이 및 글래스 프릿의 함유량에 따라서 조정된다. 금속분말의 소결 개시 온도와 글래스 프릿의 연화점의 차이가 클수록 금속분말의 소결이 진행하기 때문에 높이 방향으로 뜨기 쉬워진다.
이러한 도전성 페이스트로 사용되는 금속 페이스트로서는 예를 들면 아토마이즈(atmys)법으로 얻어지는 Cu 분말 등을 사용할 수 있다. 그리고, 금속분말의 소결 개시 온도를 조정하기 위해서는 Cu 분말의 입경을 작게 하거나, Cu 분말에 P를 함유시킴으로써 소결 개시 온도를 낮출 수 있다. 또한, 글래스 프릿의 연화점을 조정하기 위해서, 그물코 구성 원소인 B, Si에 알칼리 금속, 알칼리 토류 금속, 천이 금속 등을 첨가하는 것을 생각할 수 있다. 이러한 글래스 프릿으로서, 예를 들면 B-Si-Zn계 글래스 프릿 등을 사용할 수 있다.
제1의 외부전극(20)상에는 도전성 수지로 이루어지는 제2의 외부전극(22)이 형성된다. 제2의 외부전극(22)은 예를 들면 Ag 필러와 에폭시계 수지 등의 열경화성 수지와, 용제를 포함하는 도전성 수지에 세라믹 부품 본체(12)의 단면을 침지해서 제1의 외부전극(20)상에 열경화성 수지를 부여한 뒤 열경화시킴으로써 형성된다. 제2의 외부전극(22)은 제1의 외부전극(20)의 전체를 덮고, 또한 세라믹 부품 본체(12)의 측면의 일부에 걸쳐서 형성된다.
또한, 제2의 외부전극(22)상에는 예를 들면 Ni 등에 의해 제1의 도금층(24)이 형성된다. 또한, 제1의 도금층(24)상에는 예를 들면, Sn 등에 의해 제2의 도금층(26)이 형성된다.
이 적층 세라믹 콘덴서(10)는 예를 들면 배선 기판 등에 솔더링되어서 사용된다. 여기서, 배선 기판에 휨이 생기면 적층 세라믹 콘덴서(10)에 응력이 걸린다. 도 9에 나타내는 것과 같은 종래의 세라믹 전자부품(1)의 경우, 제1의 외부전극(금속층(5))의 형성시에, 금속분말의 소결 수축에 의한 응력이 제1의 외부전극(금속층(5))의 단부에 집중한다. 이 때문에, 배선 기판에 휨이 생기고, 그 응력이 세라믹 전자부품(1)에 가해지면, 제1의 외부전극(금속층(5))의 단부에 있어서 세라믹 부품 본체(2)에 크랙이 발생하기 쉬어진다.
이에 반해, 이 적층 세라믹 콘덴서(10)에서는 제1의 외부전극(20)의 형성시에, 금속분말의 소결 수축에 의한 응력에 의해 제1의 외부전극(20)의 단부가 떠서, 세라믹 부품 본체(12)의 측면으로부터 떨어진 구조로 되어 있다. 이 때문에, 금속분말의 소결 수축에 의한 응력이 세라믹 부품 본체(12)에 그다지 가해지고 있지 않으며, 배선 기판의 휨에 의한 응력이 가해져도 세라믹 부품 본체(12)에 크랙이 발생하기 어렵다.
또한, 제1의 외부전극(20)이 도전성 수지로 이루어지는 제2의 외부전극(22)으로 덮여 있기 때문에, 배선 기판의 휨에 의한 응력이 제2의 외부전극(22)에서 완화되어, 세라믹 부품 본체(12)에 가해지는 응력을 작게 하고 있다. 이 때문에, 더욱 세라믹 부품 본체(12)에 크랙이 발생하기 어렵다.
여기서, 도 2에 나타내는 바와 같이, 세라믹 부품 본체(12)의 측면과 접하고 있는 제1의 외부전극(20)의 거리를 a, 세라믹 부품 본체(12)의 단면에서 세라믹 부품 본체(12)의 측면에 있어서의 제1의 외부전극(20)의 단부까지의 거리를 A, 세라믹 부품 본체(12)의 측면에서 제1의 외부전극(20)의 외면까지의 두께를 b, 세라믹 부품 본체(12)의 측면에서 제2의 외부전극(22)의 외면까지의 두께를 B로 했을 때, a/A의 비율이 10∼90%이고, b/B의 비율이 10∼90%인 것이 바람직하다.
a/A의 비율이 10% 미만이면서 b/B의 비율이 10% 미만인 경우, 제1의 외부전극(20)이 세라믹 부품 본체(12)의 측면에 거의 형성되지 않아, 거의 돌아 들어가지 않는 상태가 된다. 이 경우, 제2의 외부전극(22)을 구성하는 도전성 수지와 세라믹 부품 본체(12)의 고착력이 약하기 때문에, 가공 도중에 도전성 수지가 벗겨져서 떨어질 가능성이 있다.
a/A의 비율이 10% 미만인 경우, 제1의 외부전극(20)의 단부와 세라믹 부품 본체(12)의 측면의 사이에 제2의 외부전극(22)이 들어가기 때문에, 제2의 외부전극(22)이 벗겨져서 떨어질 가능성은 작아지나, 세라믹 부품 본체(12)의 측면에 접하고 있는 제1의 외부전극(20)이 적어, 세라믹 부품 본체(12)의 모서리부로부터 수분이 침입할 가능성이 있다.
a/A의 비율이 90%를 넘을 경우, 제1의 외부전극(20)의 단부에 있어서의 세라믹 부품 본체(12)의 측면으로부터 떨어져 있는 부분의 거리가 작아, 금속 소결 수축에 의한 응력이 충분히 흡수되지 않고 세라믹 부품 본체(12)에 가해질 가능성이 있다.
b/B의 비율이 90%를 넘을 경우, 세라믹 부품 본체(12)의 측면에 있어서, 제1의 외부전극(20)을 덮는 제2의 외부전극(22)의 두께가 작아, 적층 세라믹 콘덴서(10)를 설치한 배선 기판의 휨에 의해 제1의 외부전극(20)에 가해지는 응력이 제2의 외부전극(22)으로 인해 완화되지 않을 가능성이 있다.
이에 반해, a/A의 비율이 10∼90%의 범위이고, b/B의 비율이 10∼90%의 범위이면, 금속 소결 수축에 의한 응력은 세라믹 부품 본체(12)로부터 떨어진 제1의 외부전극(20)의 단부에서 흡수되고, 세라믹 전자부품(12)이 설치된 배선 기판의 휨에 의한 응력은 제2의 외부전극(22)에서 완화된다.
한편, 여기서는 적층 세라믹 콘덴서(10)에 대해서 설명해 왔지만, 이 발명은 세라믹 부품 본체(12)와 그 단면에 형성되는 단자전극(18)을 가지는 세라믹 전자부품에 적용할 수 있고, 예를 들면 칩 저항이나 칩 인덕터 등에도 적용할 수 있다.
(실시예 1)
적층 세라믹 콘덴서를 제작하기 위해서, 세라믹 부품 본체(12)로서, 1.0mm×0.5mm×0.5mm 사이즈 및 3.2mm×2.5mm×2.5mm 사이즈의 소성 후, 세라믹 칩을 준비했다. 세라믹 칩은 내부전극층과 세라믹층이 교대로 적층되어, 내부전극이 대향하는 단면에 도출된 것이다. 이 세라믹 칩에 제1의 외부전극(20)으로서의 금속전극을 형성했다. 이 때문에, Cu 분말, 글래스 프릿, 아크릴, 바니시(varnish), 용제를 3-롤(three-roll mill)로 혼합/분산시킨 도전성 페이스트를 준비하고, 이 도전성 페이스트에 세라믹 칩의 단면을 침지한 뒤 소성함으로써 금속전극을 형성했다. 소성은 도전성 페이스트를 도포한 세라믹 칩을 벨트 로(belt furnace)로 최고 온도 870 ℃를 5분간 유지하는 온도 프로필로 실행했다.
금속전극의 단부를 세라믹 칩의 측면으로부터 떨어뜨리는 시료에 대해서는 도전성 페이스트에 사용되는 Cu 분말로서, 글래스 프릿의 연화점보다 낮은 소결 개시 온도를 갖는 것을 사용했다. 그리고, Cu 분말의 소결 개시 온도 이상이면서 글래스 프릿의 연화점보다 낮은 온도로 열처리한 뒤, 최고 온도 870℃를 5분간 유지하는 온도 프로필로 금속전극을 형성했다.
또한, 금속전극의 위에, 제2의 외부전극(22)으로서의 수지전극을 형성했다. 이 때문에, Ag 필러, 에폭시계 수지, 용제를 3-롤로 혼합/분산한 도전성 수지 페이스트를 준비했다. 이 도전성 수지 페이스트에 금속전극을 형성한 세라믹 칩의 단면을 침지하고, 금속전극의 전체를 덮도록 해서 도전성 수지 페이스트를 도포했다. 도전성 수지 페이스트를 도포한 세라믹 칩을 200℃의 오븐에서 2시간 가열해서 수지를 경화시켜 수지전극을 형성했다. 또한, 수지전극상에 Ni 도금층 및 Sn 도금층을 순차 형성해서 적층 세라믹 콘덴서를 제작했다.
얻어진 적층 세라믹 콘덴서를 유리 에폭시계의 시험 기판에 설치했다. 이 때문에, 시험 기판에 납 프리 솔더의 솔더 페이스트를 인쇄하고, 그 위에 적층 세라믹 콘덴서를 배치했다. 적층 세라믹 콘덴서를 배치한 시험 기판을 최고 온도 240℃의 리플로우 로(reflow furnace)에 통과시키고 시험 기판상에 적층 세라믹 콘덴서를 실장했다.
다음으로 도 3에 나타내는 바와 같이, 적층 세라믹 콘덴서가 아래를 향하도록 시험 기판을 측정기에 배치했다. 여기서, 시험 기판의 양 단부를 지지해서 중앙 부를 밀고, 적층 세라믹 콘덴서 실장부를 시험 기판 상부로부터 5mm 휘게 해서 그대로 5초간 유지했다.
시험 기판을 휘게 하기 전후의 정전 용량을 비교해서 10% 이상 용량이 저하한 것을 불량으로 판정했다. 또한, 수지전극에 대해서, 탈락이 발생했는지 여부를 확인하고, 탈락이 발생한 것을 불량으로 판정했다. 또한, 온도 70℃, 습도 95%의 습식 분위기 중에 있어서, 1000시간 방치하는 내습성 시험을 실시하고, 절연저항의 열화가 있었던 것을 불량으로 판정했다.
도 2에서의 a, A, b, B에 대해서, a/A 및 b/B의 값을 바꿔서 이들 시험을 실행하고, 그 결과를 표 1에 나타냈다. 표 1에 있어서, ◎는 불량률 1% 미만, ○는 불량률 1% 이상 10% 미만, △은 불량률 10% 이상 20% 미만, ×는 불량률 20% 이상인 것을 나타낸다. 또한, 표 1에서의 시료번호의 *표시는 본 발명의 범위 외인 것을 나타낸다.
Figure 112009057002669-PAT00001
표 1에 있어서, 시료번호 1은 도 4에 나타내는 바와 같이, 금속전극이 돌아 들어가지 않는 것이다. 이러한 적층 세라믹 콘덴서에서는 세라믹 칩의 측면에 금속전극 형성시의 응력이 집중하고 있지 않기 때문에, 세라믹 칩에 크랙이 발생하지 않으며, 정전 용량 저하에 관한 불량률은 1% 미만이다. 그러나 수지전극과 세라믹 칩의 고착력이 약하기 때문에, 수지전극 탈락이 많이 발생했다. 또한, 세라믹 칩의 모서리부에 금속전극이 형성되어 있지 않기 때문에, 그 부분으로부터 수분이 침입해서 내습성 시험에서 절연저항의 저하가 보였다.
시료번호 2∼9는 도 5에 나타내는 바와 같이, 금속전극이 세라믹 칩의 모서리부로부터 측면 전체에서 뜬 상태의 것이다. 또한, 시료번호 10∼36은 도 6에 나타내는 바와 같이, 금속전극의 단부로부터 일정한 길이만큼 세라믹 칩의 측면에서 뜬 상태의 것이다. 이들 적층 세라믹 콘덴서에서는 금속전극 형성시에 금속분말의 소결 수축에 의한 응력의 집중이 적기 때문에, 세라믹 칩에 크랙이 발생하기 어렵고, 정전 용량 저하에 관한 불량률이 작다.
또한, 시료번호 9, 16, 24에 대해서는 b/B의 비율이 100%이며, 도 7에 나타내는 바와 같이, 세라믹 칩의 측면에 있어서, 튀어나온 금속전극의 최고점의 두께와 그 주위의 수지전극의 두께가 동일하며, 금속전극의 최고점이 노출되어 있는 것이다. 이러한 적층 세라믹 콘덴서에 대해서는 시험 기판의 휨에 의한 응력이 수지전극에서 완화되지 않고, 금속전극의 단부에 응력이 집중해서 세라믹 칩에 크랙이 발생하여, 정전 용량 저하에 관한 불량률이 많아지고 있다. 또한, b/B의 비율이 95%인 시료번호 8, 15, 23의 적층 세라믹 콘덴서, 즉 금속전극상의 수지전극의 두께가 적은 경우에 대해서도 정전 용량의 불량률의 약간의 증가가 보였다. 또한, 시료번호 34∼36과 같이 a/A의 비율이 95%인 경우, 금속전극의 뜬 길이가 짧기 때문에, 금속분말의 소결 수축에 의한 응력이 남아서 정전 용량 저하에 관한 불량률의 약간의 증가가 보였다.
시료번호 2∼36과 같이, 금속전극의 단부가 뜬 구조인 적층 세라믹 콘덴서에서는 뜬 금속전극과 세라믹 칩의 사이에 수지전극이 들어가, 수지전극 탈락에 관한 불량률은 적었다. 단, 시료번호 2, 10, 17, 31, 34와 같이 b/B의 비율이 5%인 경우, 금속전극의 두께가 작기 때문에, 금속전극과 세라믹 칩의 사이에 들어가는 수지전극의 양이 적어, 수지전극 탈락에 관한 불량률의 약간의 증가가 보였다.
시료번호 2∼9와 같이, 세라믹 칩의 모서리부로부터 측면 전체에서 금속전극이 떠 있을 경우, 세라믹 칩의 모서리부로부터의 수분의 침입을 충분히 막을 수 없기 때문에, 내습성 시험에 있어서의 불량률이 다소 많이 보였다. 또한, 시료번호 10∼16과 같이, a/A의 비율이 5%인 경우, 세라믹 칩의 모서리부 주변이 금속전극으로 덮이기는 하지만, 내습성 시험에 있어서의 불량률의 약간의 증가가 보였다.
또한, 시료번호 37은 도 8에 나타내는 바와 같이, 금속전극의 단부가 떠 있지 않은 종래의 적층 세라믹 콘덴서이며, 금속분말의 소결 수축시의 응력이 금속전극의 단부에 집중되고, 시험 기판의 휨에 의한 응력이 가해져서 세라믹 칩에 크랙이 발생하여, 정전 용량 저하에 관한 불량률이 커졌다. 또한, 수지전극이 금속전극과 세라믹 칩의 사이에 들어가지 않기 때문에, 수지전극 탈락에 관한 불량률이 다소 많이 보였다.
이 실시예로부터 알 수 있듯이, 금속전극의 단부가 세라믹 칩의 측면으로부터 떨어지고, 금속전극의 전체를 덮도록 수지전극이 형성됨으로써, 적층 세라믹 콘덴서를 설치한 기판에 휨이 발생해도 불량이 발생하기 어려워진다. 특히, a/A의 비율이 10%∼90%이면서 b/B의 비율이 10%∼90%일 때, 뛰어난 효과가 얻어지는 것을 알 수 있다.
도 1은 이 발명의 세라믹 전자부품으로서의 적층 세라믹 콘덴서의 내부 구조의 한 예를 나타내는 도해도이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 한 끝을 확대한 도해도이다.
도 3은 실시예에 있어서의 시험 방법을 나타내는 도해도이다.
도 4는 실시예에 있어서의 적층 세라믹 콘덴서의 단부의 한 예를 나타내는 도해도이다.
도 5는 실시예에 있어서의 적층 세라믹 콘덴서의 단부의 다른 예를 나타내는 도해도이다.
도 6은 실시예에 있어서의 적층 세라믹 콘덴서의 단부의 또 다른 예를 나타내는 도해도이다.
도 7은 실시예에 있어서의 적층 세라믹 콘덴서의 단부의 별도의 예를 나타내는 도해도이다.
도 8은 실시예에 있어서의 적층 세라믹 콘덴서의 단부의 별도의 다른 예를 나타내는 도해도이다.
도 9는 종래의 세라믹 전자부품의 한 예를 나타내는 도해도이다.
(부호의 설명)
10 적층 세라믹 콘덴서
12 세라믹 부품 본체
14 내부전극
16 세라믹층
18 단자전극
20 제1의 외부전극
22 제2의 외부전극
24 제1의 도금층
26 제2의 도금층

Claims (5)

  1. 내부전극이 도출된 2개의 단면(端面)과, 2개의 상기 단면 사이를 연결하는 측면을 가지는 세라믹 부품 본체,
    상기 내부전극에 접속되도록 해서 상기 세라믹 부품 본체의 2개의 단면에서 측면의 일부에 돌아 들어가도록 형성되는 금속 소결체로 이루어지는 제1의 외부전극, 및
    적어도 상기 세라믹 부품 본체의 측면에 있어서의 상기 제1의 외부전극 전체를 덮도록 형성되는 도전성 수지로 이루어지는 제2의 외부전극을 포함하고,
    상기 제2의 외부전극으로 덮인 상기 제1의 외부전극의 단부가 상기 세라믹 부품 본체의 측면으로부터 떨어진 구조인 것을 특징으로 하는 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 제1의 외부전극은 Cu와 Si 또는 B를 주성분으로 하고 알칼리 금속, 알칼리 토류 금속, 및 천이 금속 중 적어도 1종을 함유하는 유리를 포함하는 것을 특징으로 하는 세라믹 전자부품.
  3. 제1항 또는 제2항에 있어서,
    상기 세라믹 부품 본체의 측면과 접하고 있는 상기 제1의 외부전극의 거리를 a, 상기 세라믹 부품 본체의 단면에서 상기 세라믹 부품 본체의 측면에 있어서의 상기 제1의 외부전극의 단부까지의 거리를 A, 상기 세라믹 부품 본체의 측면에서 상기 제1의 외부전극의 외면까지의 두께를 b, 상기 세라믹 부품 본체의 측면에서 상기 제2의 외부전극의 외면까지의 두께를 B로 했을 때, a/A의 비율이 10∼90%이고, b/B의 비율이 10∼90%인 것을 특징으로 하는 세라믹 전자부품.
  4. 세라믹층과 내부전극층을 가지며, 2개의 단면에 상기 내부전극이 도출된 세라믹 부품 본체를 준비하는 공정,
    도전성 금속분말과, 상기 도전성 금속분말의 소결 개시 온도보다 연화점이 높은 글래스 프릿과, 유기 비히클을 가지는 도전성 페이스트를 준비하는 공정,
    상기 도전성 페이스트에 상기 세라믹 부품 본체의 2개의 단면을 침지(浸漬)해서, 상기 세라믹 부품 본체의 2개의 단면 및 거기에서 연장하는 측면의 일부에 상기 도전성 페이스트를 부여하는 공정,
    상기 도전성 금속분말의 소결 개시 온도보다 높고 상기 글래스 프릿의 연화점보다 낮은 온도로 열처리함으로써, 상기 세라믹 부품 본체의 측면으로부터 단부가 떨어진 상태에서 상기 금속분말의 소결을 진행한 뒤, 상기 글래스 프릿의 연화점보다 높은 온도로 프린팅함으로써 제1의 외부전극을 형성하는 공정, 및
    적어도 상기 세라믹 부품 본체의 측면에 있어서의 상기 제1의 외부전극을 덮도록 도전성 수지 페이스트를 부여해서 제2의 외부전극을 형성하는 공정을 포함하는 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  5. 제4항에 있어서,
    상기 도전성 금속분말은 P를 포함하는 Cu인 것을 특징으로 하는 세라믹 전자부품의 제조방법.
KR1020090087556A 2008-09-17 2009-09-16 세라믹 전자부품 및 그 제조방법 KR101074227B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008237660A JP5211970B2 (ja) 2008-09-17 2008-09-17 セラミック電子部品の製造方法
JPJP-P-2008-237660 2008-09-17

Publications (2)

Publication Number Publication Date
KR20100032341A true KR20100032341A (ko) 2010-03-25
KR101074227B1 KR101074227B1 (ko) 2011-10-14

Family

ID=41328470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090087556A KR101074227B1 (ko) 2008-09-17 2009-09-16 세라믹 전자부품 및 그 제조방법

Country Status (4)

Country Link
US (1) US8102641B2 (ko)
EP (1) EP2166548B1 (ko)
JP (1) JP5211970B2 (ko)
KR (1) KR101074227B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228752B1 (ko) * 2011-11-04 2013-01-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR101245250B1 (ko) * 2010-06-04 2013-03-19 가부시키가이샤 무라타 세이사쿠쇼 칩형 전자부품
KR101532180B1 (ko) * 2014-02-27 2015-06-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9240280B2 (en) 2013-09-24 2016-01-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR20170061372A (ko) * 2015-11-26 2017-06-05 삼성전기주식회사 커패시터 및 그 제조방법
US9978519B2 (en) 2013-09-24 2018-05-22 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102652343B (zh) * 2009-12-11 2014-07-23 株式会社村田制作所 层叠型陶瓷电子部件
JP5699819B2 (ja) * 2010-07-21 2015-04-15 株式会社村田製作所 セラミック電子部品
JP2012059742A (ja) * 2010-09-06 2012-03-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
DE102011056515B4 (de) * 2011-12-16 2023-12-07 Tdk Electronics Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
KR101245347B1 (ko) * 2011-12-29 2013-03-25 삼화콘덴서공업주식회사 적층 세라믹 커패시터
KR101761753B1 (ko) * 2012-03-19 2017-07-26 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR101771742B1 (ko) 2012-11-26 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품
CN104103421A (zh) * 2013-04-12 2014-10-15 华新科技股份有限公司 具有缓冲层的积层陶瓷电容器
US9209507B1 (en) * 2013-06-14 2015-12-08 Triquint Semiconductor, Inc. Monolithic wideband high power termination element
KR101434108B1 (ko) 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR20150041490A (ko) * 2013-10-08 2015-04-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101630034B1 (ko) 2014-04-21 2016-06-13 삼성전기주식회사 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판
JP6252393B2 (ja) * 2014-07-28 2017-12-27 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6274045B2 (ja) * 2014-07-28 2018-02-07 株式会社村田製作所 セラミック電子部品およびその製造方法
JP2015046644A (ja) * 2014-12-11 2015-03-12 株式会社村田製作所 積層セラミック電子部品
KR102293032B1 (ko) 2015-04-21 2021-08-24 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US20170044416A1 (en) * 2015-08-10 2017-02-16 Delavan Inc Particulates for additive manufacturing techniques
JP6851747B2 (ja) * 2016-08-17 2021-03-31 太陽誘電株式会社 積層セラミック電子部品
JP6946876B2 (ja) * 2017-09-08 2021-10-13 Tdk株式会社 電子部品及び電子部品装置
JP7040534B2 (ja) * 2017-12-29 2022-03-23 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
JP7040063B2 (ja) * 2018-01-31 2022-03-23 Tdk株式会社 電子部品
JP7089404B2 (ja) * 2018-05-22 2022-06-22 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7332128B2 (ja) * 2019-01-10 2023-08-23 株式会社マテリアル・コンセプト 電子部品及びその製造方法
WO2020195523A1 (ja) * 2019-03-28 2020-10-01 株式会社村田製作所 チップ型セラミック電子部品およびその製造方法
JP2022067931A (ja) * 2020-10-21 2022-05-09 Tdk株式会社 電子部品
KR20220059824A (ko) * 2020-11-03 2022-05-10 삼성전기주식회사 적층형 전자 부품
WO2024142606A1 (ja) * 2022-12-28 2024-07-04 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867748B2 (ja) * 1991-06-25 1999-03-10 三菱マテリアル株式会社 チップ型積層セラミックスコンデンサ
JP2967660B2 (ja) * 1992-11-19 1999-10-25 株式会社村田製作所 電子部品
JPH10284343A (ja) * 1997-04-11 1998-10-23 Mitsubishi Materials Corp チップ型電子部品
JP3397107B2 (ja) * 1997-11-26 2003-04-14 松下電器産業株式会社 セラミック電子部品
JP2000277371A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP2001015371A (ja) * 1999-06-29 2001-01-19 Murata Mfg Co Ltd チップ型セラミック電子部品及びその製造方法
JP3376970B2 (ja) 1999-09-08 2003-02-17 株式会社村田製作所 セラミック電子部品
JP3376971B2 (ja) * 1999-09-09 2003-02-17 株式会社村田製作所 セラミック電子部品
JP3460683B2 (ja) * 2000-07-21 2003-10-27 株式会社村田製作所 チップ型電子部品及びその製造方法
US6627509B2 (en) * 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
JP2003318059A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層セラミックコンデンサ
JP4051298B2 (ja) * 2003-01-29 2008-02-20 京セラ株式会社 セラミック電子部品
JP4158713B2 (ja) * 2004-02-03 2008-10-01 住友金属鉱山株式会社 外部電極用銅ペースト組成物
JP4574246B2 (ja) * 2004-06-28 2010-11-04 京セラ株式会社 チップ型電子部品およびその製法
DE112005001527B4 (de) * 2004-07-06 2019-10-02 Murata Manufacturing Co., Ltd. Elektrisch leitfähige Paste und eine elektrisch leitfähige Paste aufweisendes keramisches Elektronikbauelment
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245250B1 (ko) * 2010-06-04 2013-03-19 가부시키가이샤 무라타 세이사쿠쇼 칩형 전자부품
KR101228752B1 (ko) * 2011-11-04 2013-01-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
US9240280B2 (en) 2013-09-24 2016-01-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
US9978519B2 (en) 2013-09-24 2018-05-22 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
KR101532180B1 (ko) * 2014-02-27 2015-06-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20150101920A (ko) * 2014-02-27 2015-09-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20170061372A (ko) * 2015-11-26 2017-06-05 삼성전기주식회사 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
US20100067170A1 (en) 2010-03-18
JP2010073780A (ja) 2010-04-02
KR101074227B1 (ko) 2011-10-14
US8102641B2 (en) 2012-01-24
EP2166548B1 (en) 2017-01-18
EP2166548A1 (en) 2010-03-24
JP5211970B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
KR101074227B1 (ko) 세라믹 전자부품 및 그 제조방법
US7558047B2 (en) Electronic component and method for producing the same
US10068709B2 (en) Electronic component and method for manufacturing the same
US8174816B2 (en) Ceramic electronic component
US7612983B2 (en) Monolithic ceramic electronic component and method for manufacturing the same
KR101953655B1 (ko) 적층 세라믹 전자부품
KR101245250B1 (ko) 칩형 전자부품
KR101645625B1 (ko) 전자 부품, 전자 부품과 접합 대상물의 접합 구조체의 형성방법
JP5440309B2 (ja) 積層セラミック電子部品の製造方法
US9202640B2 (en) Ceramic electronic component and manufacturing method thereof
US20070242416A1 (en) Surface-mounting ceramic electronic component
US8988855B2 (en) Method of manufacturing ceramic electronic component including heating an electrode layer to form a conductive layer including an alloy particle
WO2006129542A1 (ja) 電子部品および電子部品の製造方法
US20200168400A1 (en) Multilayer ceramic electronic component
JP2003318059A (ja) 積層セラミックコンデンサ
JP2009170706A (ja) 積層電子部品
JP5582069B2 (ja) セラミック多層基板
EP1855516A1 (en) Ceramic multilayer board and method for manufacturing same
JP4544896B2 (ja) 電子部品
JPH07201636A (ja) 積層電子部品及びその製造方法
US20090230596A1 (en) Method of manufacturing multi-layered ceramic substrate
US11817266B2 (en) Conductive paste and ceramic electronic component
JPH11340082A (ja) 積層チップ部品とその製造方法
JP2005217128A (ja) セラミック電子部品
JP4428001B2 (ja) セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 9