KR20090124339A - 유기 박막트랜지스터 및 그 제조방법 - Google Patents

유기 박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20090124339A
KR20090124339A KR1020080050477A KR20080050477A KR20090124339A KR 20090124339 A KR20090124339 A KR 20090124339A KR 1020080050477 A KR1020080050477 A KR 1020080050477A KR 20080050477 A KR20080050477 A KR 20080050477A KR 20090124339 A KR20090124339 A KR 20090124339A
Authority
KR
South Korea
Prior art keywords
organic semiconductor
layer
semiconductor layer
copper
electrode
Prior art date
Application number
KR1020080050477A
Other languages
English (en)
Other versions
KR101438038B1 (ko
Inventor
허재석
노영훈
박세영
강호철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080050477A priority Critical patent/KR101438038B1/ko
Publication of KR20090124339A publication Critical patent/KR20090124339A/ko
Application granted granted Critical
Publication of KR101438038B1 publication Critical patent/KR101438038B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 박막트랜지스터 및 그 제조방법에 관한 것으로, 개시된 본 발명은 하부기판상에 형성된 게이트전극;상기 게이트전극을 포함한 하부기판상에 형성되는 게이트절연막;상기 게이트절연막상에 형성된 유기반도체층; 및 상기 유기반도체층상에 형성되고 일정간격 이격되어 상기 게이트전극 양측에 배치되는 구리층으로 이루어진 소스전극과 드레인전극을 포함하여 구성되는 것을 특징으로 한다.
구리층, 구리산화막, SAM(Self assembly monolayer), 유기반도체층

Description

유기 박막트랜지스터 및 그 제조방법{Organic thin film transistor and method for fabricating the same}
본 발명은 유기 박막트랜지스터 및 그 제조방법에 관한 것으로서, 보다 상세하게는 유기박막트랜지스터의 금속배선 재질로 사용되던 고가의 금(Au) 대신에 구리를 이용하여 금속배선을 형성하는 유기 박막트랜지스터 및 그 제조방법에 관한 것이다.
통상적으로, 박막 트랜지스터는 이미지 표시용 디스플레이에서 스위칭 소자로 사용되는 것으로, 박막 트랜지스터중 유기박막트랜지스터는 반도체층 재료로서 반도체성 유기물질을 사용하고, 유리기판 대신에 플렉시블(flexible)한 기판을 용이하게 사용할 수 있다는 점을 제외하고는 실리콘 박막트랜지스터와 비교하여 구조적으로 유사한 형태를 갖는다.
이러한 관점에서, 종래기술에 따른 유기박막트랜지스터 및 그 제조방법에 대해 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 유기박막트랜지스터 및 그 제조방법을 설명하기 위한 개략적인 단면도이다.
종래기술에 따른 유기박막트랜지스터는, 도 1에 도시된 바와 같이, 하부기판 (11)상에 금속을 사용하여 형성된 게이트전극(13)과, 상기 게이트전극(13)을 포함한 하부기판(11)상에 형성되는 게이트절연막(15)과, 상기 게이트절연막(15)상에 형성된 유기반도체층(17)과, 상기 유기반도체층(17)상에 형성되고 일정간격 이격되어 상기 게이트전극(13) 양측에 위치하는 소스전극(23a)과 드레인전극(23b)을 포함하여 구성된다.
여기서, 상기 소스전극(23a)과 드레인전극(23b)는 금속 무기물질인 크롬층 (19)과 금(Au)층(21)의 적층 구조로 구성되어 있다.
상기 구성으로 이루어지는 유기박막트랜지스터 제조방법에 대해 도 1을 참조하여 설명하면 다음과 같다.
먼저, 하부기판(11)상에 게이트전극 형성용 금속층을 형성한후 이를 마스크공정을 통해 선태적으로 식각하여 게이트전극(13)을 형성한다.
그다음, 상기 게이트전극(13)을 포함한 하부기판(11)상에 무기물질을 이용하여 게이트절연막(15)을 형성한다.
이어서, 상기 게이트절연막(15)상에 유기물질을 이용하여 유기반도체층(17)을 형성한다.
그다음, 상기 유기반도체층(17)상에 소스/드레인전극을 형성하기 위해 크롬층과 금속층, 예를 들어 금(Au)을 스퍼터링방법으로 증착한후 마스크공정을 통해 선택적으로 식각하여 일정간격만큼 이격되게 크롬층(19)과 금층(21)이 적층된 소스전극(23a)과 드레인전극(23b)을 형성하므로써 유기박막트랜지스터를 완성한다.
그러나, 상기 종래기술에 따른 유기박막트랜지스터 및 그 제조방법에 의하면 다음과 같은 문제점이 있다.
종래기술에 따른 유기박막트랜지스터 및 그 제조방법은 유기 박막트랜지스터의 금속배선은 게이트전극 및 배선 위치에 상관없이 유기전도체사이의 일함수(work function) 조화를 위해 주로 금(Au)으로 형성하는데, 이렇게 유기박막트랜지스터의 금속배선의 타겟물질(target material)로서 상당히 고가인 금(Au)을 사용하기 때문에 제품의 제조비용이 증가하므로 양산 적용에 많은 제약이 따른다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 유기박막트랜지스터의 금속배선 물질로 고가의 금(Au) 대신에 저가인 구리를 이용하여 금속배선을 형성하여 금속배선과 유기반도체층사이의 일함수 조화를 구현함으로써 제품의 제조비용 및 전기적 특성을 향상시킬 수 있는 유기 박막트랜지스터 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 유기박막트랜지스터는 하부기판상에 형성된 게이트전극과, 상기 게이트전극을 포함한 하부기판상에 게이트절연막과, 상기 게이트절연막상에 형성된 유기반도체층과, 서로 일정간격 이격되어 상기 게이트전극 양측의 유기반도체층상에 형성되고 구리막(Cu)이 포함된 소스전극과 드레인전극을 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 유기박막트랜지스터는 하부기판상에 형성된 게이트전극과, 상기 게이트전극을 포함한 하부기판상에 게이트절연막과, 상기 게이트절연막상에 형성된 유기반도체층과, 서로 일정간격 이격되어 상기 게이트전극 양측의 유기반도체층상에 형성되고 구리막(Cu)과 구리산화막(CuO)의 적층 구조로 이루어진 소스전극과 드레인전극을 포함하여 구성되는 것을 특징으로 한다.
그리고, 상기 목적을 달성하기 위한 본 발명에 따른 유기박막트랜지스터는 하부기판상에 형성된 게이트전극과; 상기 게이트전극을 포함한 하부기판상에 게이트절연막과, 상기 게이트절연막상에 형성된 구리막 또는, 구리막과 구리산화막(또는 SAM)의 적층 구조로 이루어진 소스전극과 드레인전극과; 상기 소스전극과 드레인전극을 포함한 게이트절연막전면에 형성된 유기반도체층을 포함하여 구성되는 것을 특징으로 한다.
더우기, 상기 목적을 달성하기 위한 본 발명에 따른 유기박막트랜지스터 제조방법은 하부기판상에 게이트전극을 형성하는 단계와; 상기 게이트전극을 포함한 하부기판상에 유기반도체층을 형성하는 단계와, 상기 유기반도체층상에 구리막과 구리산화막의 적층 구조로 이루어지는 소스전극과 드레인전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 합니다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 유기박막트랜지스터 제조방법은 하부기판상에 일정간격 이격되어 형성되고 구리막으로 이루어진 소스전극과 드레인전극을 형성하는 단계와; 상기 소스전극과 드레인전극을 포함한 하부기판상에 유기반도체층을 형성하는 단계와, 상기 유기반도체층상에 게이트절연막을 형성하는 단계와, 상기 게이트절연막상에 게이트전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 합니다.
상기에서 설명한 바와 같이, 본 발명에 따른 유기박막트랜지스터 및 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 유기박막트랜지스터 및 그 제조방법은 유기박막트랜지스터의 금속배선 형성시에, 금(Au)에 비해 상대적으로 저가인 구리(Cu), 또는 구리막표면에 구리산화막이나 SAM(self assembly monolayer)을 형성시켜 금속배선과 유기반도체층사이의 일함수 조화를 구현하므로써, 소자의 특성을 향상시킬 수 있다. 특히, 기존의 금속배선을 구리로 대체함으로써 유기 박막트랜지스터의 제조 비용이 절감되고, 비저항이 낮아서 배선저항을 낮출 수 있다.
또한, 본 발명은 구리산화막 및 SAM(self assembly monolayer) 형성을 통해 다양한 유기반도체와의 접촉(contact) 특성을 손쉽게 개선할 수 있으므로, 유기박막 트랜지스터의 소자 및 패널 특성을 향상시킬 수 있다.
그리고, 구리는 연성이 우수하여 구리배선을 적용한 유기박막트랜지스터는 플렉시블(flexible) 표시장치에도 손쉽게 적용이 가능하다.
이하, 본 발명의 제1실시예에 따른 유기박막트랜지스터 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 유기박막트랜지스터의 단면도이다.
도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 유기박막트랜지스터 제조공정 단면도이다.
본 발명의 제1 실시예에 따른 유기박막트랜지스터는, 도 2에 도시된 바와 같이,하부기판(101)상에 무기금속물질을 사용하여 형성된 게이트전극(103)과, 상기 게이트전극(103)을 포함한 하부기판(101)상에 형성되는 게이트절연막(105)과, 상기 게이트절연막(105)상에 형성된 유기반도체층(107)과, 상기 유기반도체층(107)상에 형성되고 일정간격 이격되어 상기 게이트전극(103) 양측에 위치하는 소스전극 (109a)과 드레인전극(109b)을 포함하여 구성된다.
여기서, 상기 유기반도체층(107)은 p형 또는 n형 유기반도체로 구성되며, p형 유기반도체로는 LCPBC(Liquid Crystal Polyfluorene Block Copolymer), 폴리사이오핀(Polythiophene), 펜타센(Pentacene), 폴리-3-헥실티오펜 (Poly-3-hexylthion- phene), 플로렌-비티오펜(Fouoren-bithiophene) 등이 사용될 수 있고, n형 유기반도체로는 루테튬 비스프탈로시아닌(Lutetium bisphthalocyanine), 툴륨 비스프탈로시아닌 (thulium bisphthalocyanine), 테트라시아노퀴노 디메탄 (Tetracyano- quinodime- thane; TCNQ), C60, C70, 1,4,5,8-나프탈렌 테트라카르복실 디안하이드라이드 (1,4,5,8-naphthalene tetracarboxylic dianhydride; NTCDA), 1,4,5,8-나프탈렌 테트라카르복실 디이미드(1,4,5,8-naphthalene tetracarboxylic diimide NTCDI), 11,11,12,12-테트라시아노나프소2,6-퀴노디메탄(11,11,12,12-Tetracyanona - phtho-2,6-quinodimethane; TCNNQ), NTCDI-C8H, NTCDI-C12H, NTCDI-C18H, NTCDI- BnCF3, NTCDI-C8F 등이 사용될 수 있다.
또한, 상기 게이트절연막(105)은 유기반도체층(107)과 게이트전극(103)을 절연하는 층으로서 무기 또는 유기물질로 구성될 수 있다.
그리고, 상기 게이트전극(103)은 트랜지스터 구조에 따라 스태거드 구조인 경우 탑게이트(top gate)형으로, 인버티드 스태거드(inverted staggered) 구조인 경우 바텀게이트(bottom gate)형으로 형성되어 있다. 그리고, 상기 바텀게이트형으로는 탑컨택(top contact) 형과 바텀컨택(bottom contact) 형으로 구분할 수 있다.
즉, 도 2의 인버티드 스태거드 구조인 경우, 게이트전극(103)은 하부기판상의 일 영역에 구비되고, 게이트절연막(105)은 게이트전극(103)과 하부기판(101)상에 구비되며, 유기반도체층(107)은 게이트절연막(105)의 일영역상의 유기반도체층과 대응되는 위치에 구비되며, 소스/드레인전극(109a, 109b)은 적어도 일부분이 유기반도체층(107)상에 구비된다.
또한, 상기 소스전극(109a)과 드레인전극(109b)는 무기 금속물질인 구리(Cu) 금속으로 형성된다. 여기서, 상기 구리는 약 200∼3000Å 두께로 형성되는데, 바람직하게는 약 800Å 정도로 형성된다.
한편, 전술에서는 도 2에 따라 지면상 인버티드 스태거드 구조로써 본 발명에 따른 유기박막트랜지스터를 설명하였으나, 본 발명이 적용되는 유기박막트랜지스터는 전술한 인버티드 스태거드 구조(탑컨택형 또는 바텀컨택형)이외에 스태거드 구조, 인버티드 코플레너 구조(inverted coplanar structure) 및 코플레너 구조 (coplanar structure) 등의 구조에서도 적용될 수 있음을 당업자는 양지할 것이다.
이하에서는 본 발명의 제1 실시예에 따른 인버티드 스태거드 구조의 유기박막트랜지스터 제조방법에 대해 도 3a 내지 도 3c를 참조하여 설명한다. 이를 통해, 당업자는 다른 타입의 유기박막 트랜지스터에도 제1실시예에 따른 전극이 용이하게 적용될 수 있다는 것을 인식할 것이다. 다만, 본 발명의 요지를 흐리지 않기 위해 전극 형성단계를 제외한 나머지 단계에 대해서는 간략히 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 유기박막트랜지스터 제조 공정 단면도이다.
도 3a에 도시된 바와 같이, 하부기판(101)상에 게이트전극을 형성하기 위해 금속물질을 타겟으로 이용한 스퍼터링방법을 통해 금속물질층(미도시)을 증착한다. 이때, 상기 금속물질로는 크롬(Cr), 구리(Cu), 알루미늄(Al), 알루미늄합금(Al alloy), 텅스텐(W), 몰리브덴(Mo), 은(Ag) 계열 등의 금속물질중에서 적어도 하나 또는 그 이상을 선택하여 사용한다.
그다음, 도면에는 도시하지 않았지만, 상기 금속물질층상에 포토레지스트를 도포하고 이어 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
이어서, 상기 패터닝된 포토레지스트를 마스크로 사용하여 상기 금속물질층을 선택적으로 식각하여 게이트전극(103)을 형성하고, 패터닝된 포토레지스트를 제거한다.
또한, 상기 게이트전극(103)은 경우에 따라서 상기 금속물질 중에서 적어도 하나 또는 그 이상이 포함된 액상재료를 이용하여 액상공정을 통해 형성할 수도 있다. 이때, 스핀코팅(spin coating)같이 전면 도핑하는 경우에는 상기 포토레지스트 방법을 이용하여 게이트전극을 패터닝하여, 잉크젯과 같이 다이렉트(Direct) 패터닝 공법을 이용하는 경우에는 별도의 포토레지스트 공정없이 게이트전극을 형성할 수 있다.
그다음, 도 3b에 도시된 바와 같이, 상기 게이트전극(103)을 포함한 하부기 판 (101) 전면에 무기절연물질을 증착하거나 또는 유기절연물질을 도포하여 게이트절연막(105)을 형성한다.
이때, 상기 게이트절연막(105)은 실리콘산화물(SiOx) 또는 실리콘질화물 (SiNx) 등의 무기절연물질을 이용하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate: PMMA), 폴리프로필렌(Polypropylene), 불소계물질(CYTOPTM), 폴리바이닐알코올(Polyvinylalcohol), 폴리바이닐페놀(Polyvinylphenol), PET(Polyethylene terephthalate), 폴리자일렌계 물질(Poly-p-xylylene), CYMM(Cyanopulluane), 폴리메틸스타일렌 (Poly-methylstyrene)와 같은 유기절연물질을 이용하여 형성한다. 하지만, 여기서는 이후 형성될 유기반도체층과의 접촉특성때문에 무기절연물질보다는 유기절연물질을 사용하는 것이 바람직하다.
이어서, 상기 게이트절연막(105)상에 유기반도체 재료를 코팅하여 유기반도체층(107)을 형성한다. 이때, 상기 유기반도체층(107)으로 사용되는 유기반도체 재료로는 p형 또는 n형 유기반도체로 구성되며, p형 유기반도체로는 LCPBC(Liquid Crystal Polyfluorene Block Copolymer), 폴리사이오핀(Polythiophene), 펜타센 (Pentacene), 폴리-3-헥실티오펜(Poly-3-hexylthionphene), 플로렌-비티오펜 (Fouoren-bithiophene) 등이 사용될 수 있고, n형 유기반도체로는 루테튬 비스프탈로시아닌(Lutetium bisphthalocyanine), 툴륨 비스프탈로시아닌 (thulium bisphthalocyanine), 테트라시아노퀴노 디메탄 (Tetracyanoquinodime- thane; TCNQ), C60, C70, 1,4,5,8-나프탈렌 테트라카르복실 디안하이드라이드 (1,4,5,8-naphthalene tetracarboxylic dianhydride; NTCDA), 1,4,5,8-나프탈렌 테트라카르복실 디이미드(1,4,5,8-naphthalene tetracarboxylic diimide NTCDI), 11,11,12,12-테트라시아노나프소2,6-퀴노디메탄(11,11,12,12-Tetracyanona- phtho-2,6-quinodimethane; TCNNQ), NTCDI-C8H, NTCDI-C12H, NTCDI-C18H, NTCDI- BnCF3, NTCDI-C8F 등이 사용될 수 있다.
또한, 상기 유기반도체층(107)은 잉크젯장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치 또는 스핀(spin) 코팅장치 등을 이용하여 형성한다.
따라서, 본 발명에서는 유기박막트랜지스터 소자 제작에 사용되는 유기반도체의 종류에 따라 구리전극을 단독으로 사용하거나, 또는 표면처리된 (구리산화막 (CuOx) 또는 SAM (Self assembly monolayer) 등) 구리(Cu)를 접촉(contact) 전극으로 적용하게 된다.
그다음, 도면에는 도시하지 않았지만, 상기 유기반도체층(107)상에 포토레지스트(photoresist)(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토레지스트(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
이어서, 상기 패터닝된 포토레지스트를 마스크로 사용하여 상기 유기반도체층 (109)을 선택적으로 식각하여 유기반도체층(109)을 형성하고, 상기 패터닝된 포토레지스트를 제거한다.
그다음, 도 3c에 도시된 바와 같이, 상기 패터닝된 유기반도체층(107)상에 소스/드레인전극을 형성하기 위해 구리(Cu)를 타겟 물질로 이용한 스퍼터링방법으로 증착하여 구리층(미도시)을 형성한다. 이때, 상기 구리층은 약 200∼3000 Å 두께로 증착한다.
이어서, 상기 구리층(미도시)상에 포토레지스트(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
그다음, 패터닝된 포토레지스트를 마스크로 사용하여 상기 구리층(미도시)을 선택적으로 식각하여 상기 게이트전극(103)양측 상부의 유기반도체층(107)상에 소스전극(109a)과 드레인전극(109b)을 형성하고, 상기 패터닝된 포토레지스트를 제거하므로써 유기박막트랜지스터를 완성한다. 이때, 상기 유기박막트랜지스터의 게이트전극(103), 게이트절연막(105), 유기반도체층(107) 및 소스/드레인전극(109a, 109b)이 모두 유기물질로 형성되는 경우에는 저온 공정이 가능하므로 상기 하부기판(101)은 플렉시블(flexible)한 특성의 플라스틱 기판 또는 필름으로도 사용가능하다.
따라서, 이렇게 유기 박막트랜지스터의 금속배선 형성시에, 기존의 고가인 금(Au) 대신에 저가인 구리(Cu)를 사용하므로써 유기 박막트랜지스터의 제조비용 절감이 가능하다.
한편, 본 발명의 제2 실시예에 따른 유기박막트랜지스터에 대해 도 4를 참조하여 설명하면 다음과 같다. 본 발명의 제 2실시예는 구리배선과 유기반도체층사이 에 구리산화막 또는 SAM(Self assembly monolayer)을 추가로 형성한 경우이다.
도 4는 본 발명의 제2 실시예에 따른 유기박막트랜지스터의 단면도이다.
본 발명의 제2 실시예에 따른 유기박막트랜지스터는, 도 4에 도시된 바와 같이,하부기판(201)상에 무기금속물질을 사용하여 형성된 게이트전극(203)과, 상기 게이트전극(203)을 포함한 하부기판(201)상에 형성되는 게이트절연막(205)과, 상기 게이트절연막(205)상에 형성된 유기반도체층(207)과, 상기 유기반도체층(207)상에 형성되고, 일정간격 이격되어 상기 게이트전극(103) 양측에 위치하는 구리산화막 (CuOx)(209)과 구리막(211)의 적층 구조로 이루어진 소스전극(213a)과 드레인전극 (213b)을 포함하여 구성된다.
여기서, 상기 유기반도체층(207)은 p형 또는 n형 유기반도체로 구성되며, p형 유기반도체로는 LCPBC(Liquid Crystal Polyfluorene Block Copolymer), 폴리사이오핀(Polythiophene), 펜타센(Pentacene), 폴리-3-헥실티오펜 (Poly-3-hexylthion- phene), 플로렌-비티오펜(Fouoren-bithiophene) 등이 사용될 수 있고, n형 유기반도체로는 루테튬 비스프탈로시아닌(Lutetium bisphthalocyanine), 툴륨 비스프탈로시아닌 (thulium bisphthalocyanine), 테트라시아노퀴노 디메탄 (Tetracyano- quinodime- thane; TCNQ), C60, C70, 1,4,5,8-나프탈렌 테트라카르복실 디안하이드라이드 (1,4,5,8-naphthalene tetracarboxylic dianhydride; NTCDA), 1,4,5,8-나프탈렌 테트라카르복실 디이미드(1,4,5,8-naphthalene tetracarboxylic diimide NTCDI), 11,11,12,12-테트라시아노나프소2,6-퀴노디메탄 (11,11,12,12-Tetra- cyanona - phtho-2,6-quinodimethane; TCNNQ), NTCDI-C8H, NTCDI-C12H, NTCDI-C18H, NTCDI- BnCF3, NTCDI-C8F 등이 사용될 수 있다.
또한, 상기 게이트절연막(205)은 유기반도체층(207)과 게이트전극(203)을 절연하는 층으로서 무기 또는 유기물질로 구성될 수 있다.
그리고, 상기 게이트전극(203)은 트랜지스터 구조에 따라 스태거드 구조인 경우 탑게이트형으로, 인버티드 스태거드 구조인 경우 바텀게이트(탑컨택형, 바텀컨택형 포함)형으로 형성되어 있다.
즉, 도 4의 인버티드 스태거드 구조인 경우, 게이트전극(203)은 하부기판상의 일 영역에 구비되고, 게이트절연막(205)은 게이트전극(203)과 하부기판(201)상에 구비되며, 유기반도체층(207)은 게이트절연막(205)의 일영역상의 유기반도체층과 대응되는 위치에 구비되며, 소스/드레인전극(213a, 213b)은 적어도 일부분이 유기반도체층(207)상에 구비된다.
또한, 상기 소스전극(213a)과 드레인전극(213b)는 무기 금속물질인 구리(Cu) 금속으로 형성된다. 여기서, 상기 구리는 약 200∼3000Å 두께로 형성되는데, 바람직하게는 약 800Å 정도로 형성된다.
한편, 전술에서는 도 4에 따라 지면상 인버티드 스태거드 구조로써 본 발명에 따른 유기박막트랜지스터를 설명하였으나, 본 발명이 적용되는 유기박막트랜지스터는 전술한 인버티드 구조이외에 스태거드 구조, 인버티드 코플레너 구조(inverted coplanar structure) 및 코플레너 구조(coplanar structure) 등의 구조에서도 적용될 수 있음을 당업자는 양지할 것이다.
이하에서는 본 발명의 제2 실시예에 따른 인버티드 스태거드 구조의 유기박 막트랜지스터 제조방법에 대해 도 5a 내지 도 5c를 참조하여 설명한다. 이를 통해, 당업자는 다른 타입의 유기박막 트랜지스터에도 제2 실시예에 따른 전극이 용이하게 적용될 수 있다는 것을 인식할 것이다. 다만, 본 발명의 요지를 흐리지 않기 위해 전극 형성단계를 제외한 나머지 단계에 대해서는 간략히 설명하기로 한다.
도 5a 내지 도 5c는 본 발명의 제2 실시예에 따른 유기박막트랜지스터 제조공정 단면도이다.
도 5a에 도시된 바와 같이, 하부기판(201)상에 게이트전극을 형성하기 위해 금속물질을 타겟으로 이용한 스퍼터링방법을 통해 금속물질층(미도시)을 증착한다. 이때, 상기 금속물질로는 크롬(Cr), 구리(Cu), 알루미늄(Al), 알루미늄합금(Al alloy), 텅스텐(W), 몰리브덴(Mo), 은(Ag) 계열 등의 금속물질중에서 적어도 하나 또는 그 이상을 선택하여 사용한다.
그다음, 도면에는 도시하지 않았지만, 상기 금속물질층상에 포토레지스트를 도포하고 이어 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
이어서, 상기 패터닝된 포토레지스트를 마스크로 사용하여 상기 금속물질층을 선택적으로 식각하여 게이트전극(203)을 형성하고, 패터닝된 포토레지스트를 제거한다.
그다음, 도 5b에 도시된 바와 같이, 상기 게이트전극(203)을 포함한 하부기판 (201) 전면에 무기절연물질을 증착하거나 또는 유기절연물질을 도포하여 게이트 절연막(205)을 형성한다.
이때, 상기 게이트절연막(205)은 실리콘산화물(SiOx) 또는 실리콘질화물 (SiNx) 등의 무기절연물질을 이용하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate: PMMA), 폴리프로필렌(Polypropylene), 불소계물질(CYTOPTM), 폴리바이닐알코올(Polyvinylalcohol), 폴리바이닐페놀(Polyvinylphenol), PET(Polyethylene terephthalate), 폴리자일렌계 물질(Polyxylylene), CYMM(Cyanopulluane), 폴리메틸스타일렌 (Polymethylstyrene)와 같은 유기절연물질을 이용하여 형성한다. 하지만, 여기서는 이후 형성될 유기반도체층과의 접촉특성때문에 무기절연물질보다는 유기절연물질을 사용하는 것이 바람직하다.
이어서, 상기 게이트절연막(205)상에 유기반도체 재료를 코팅하여 유기반도체층(207)을 형성한다. 이때, 상기 유기반도체층(207)으로 사용되는 유기반도체 재료로는 p형 또는 n형 유기반도체로 구성되며, p형 유기반도체로는 LCPBC(Liquid Crystal Polyfluorene Block Copolymer), 폴리사이오핀(Polythiophene), 펜타센 (Pentacene), 폴리-3-헥실티오펜(Poly-3-hexylthionphene), 플로렌-비티오펜 (Fouoren-bithiophene) 등이 사용될 수 있고, n형 유기반도체로는 루테튬 비스프탈로시아닌(Lutetium bisphthalocyanine), 툴륨 비스프탈로시아닌 (thulium bisphthalocyanine), 테트라시아노퀴노 디메탄 (Tetracyanoquinodime- thane; TCNQ), C60, C70, 1,4,5,8-나프탈렌 테트라카르복실 디안하이드라이드 (1,4,5,8- naphthalene tetracarboxylic dianhydride; NTCDA), 1,4,5,8-나프탈렌 테트라카르복실 디이미드(1,4,5,8-naphthalene tetracarboxylic diimide NTCDI), 11,11,12,12-테트라시아노나프소2,6-퀴노디메탄(11,11,12,12-Tetracyanona- phtho-2,6-quinodimethane; TCNNQ), NTCDI-C8H, NTCDI-C12H, NTCDI-C18H, NTCDI- BnCF3, NTCDI-C8F 등이 사용될 수 있다.
또한, 상기 유기반도체층(207)은 잉크젯장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치 또는 스핀(spin) 코팅장치 등을 이용하여 형성한다.
따라서, 본 발명에서는 유기박막트랜지스터 소자 제작에 사용되는 유기반도체의 종류에 따라 전술한 구리전극(Cu electrode)을 단독으로 사용하거나, 또는 후술하게 될, 표면처리된 (구리산화막 (CuOx) 또는 SAM (Self assembly monolayer) 등) 구리(Cu)를 접촉전극 (contact electrode)으로 적용하게 된다.
그다음, 도면에는 도시하지 않았지만, 상기 유기반도체층(107)상에 포토레지스트(photoresist)(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토레지스트(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
이어서, 상기 패터닝된 포토레지스트를 마스크로 사용하여 상기 유기반도체층 (207)을 선택적으로 식각하여 유기반도체층(207)을 형성하고, 상기 패터닝된 포토레지스트를 제거한다.
그다음, 5b에 도시된 바와 같이, 상기 유기반도체층(207)상에 구리산화막 (CuOx)(209) 또는 SAM(Self assembly monolayer)을 증착한다.
이때, 상기 구리산화막(209) 형성에 있어서의 증착공정에 대해 설명하면 다음과 같다.
먼저, 상기 구리산화막(209)은 산화막 형성조건에 따라 Cu2O, CuO, CuO3 또는 이러한 산화막이 혼재된 형태로 구리막 표면에 형성되는데, 이 구리산화막(209)는 플라즈마 (plasma), 열처리, 화학적 처리(Chemical treatment), 또는 스퍼터링 (sputtering) 등의 방법으로 모두 형성이 가능하다.
먼저, 산소 플라즈마를 이용하여 구리산화막을 형성하는 경우에, 1차로 구리막(미도시)을 구리 타겟을 이용한 스퍼터링방법으로 증착한후 일정한 공정 조건하에서 산소(O2) 플라즈마를 실시하여 구리산화막(209)을 형성한다. 이때, 상기 구리산화막(209)의 두께는 약 50∼500Å 정도로서, Cu2O와 CuO가 약 1:1의 비율로 혼재된 산화막을 형성한다.
이렇게, 구리산화막의 두께는 15∼500Å 까지 적용 가능하며, 그에 따라 상기 구리산화막 형성조건은 달라질 수 있다.
한편, 열처리를 통해 구리산화막을 형성하는 경우에는 핫플레이트(Hot Plate) 또는 오븐(Oven) 등을 이용하여 원하는 산화막 형성 두께에 따라 50∼300 도의 온도에서 약 10초 ∼ 15분동안 열처리하여 약 15∼500 Å 두께의 구리산화막을 형성할 수 있다.
또한편, 화학적 처리(Chemical treatment)를 이용하여 구리산화막을 형성하 는 경우에, 산소(O2)를 내어 놓는 염기류 또는 과산화물(peroxide)을 모두 사용 가능하며, 가장 일반적으로 과산화수소(Hydrogen peroxide)(H2O2)용액에 약 1∼30분동안 처리하면 15∼500 Å 두께의 산화막을 얻을 수 있다. 이때, 이 경우에 기판 온도를 약 100도 이하에서 가열할 필요가 있다.
한편, 스퍼터링방법으로 산화막을 형성하는 경우에, 미리 형성된 구리산화막 (CuO 또는 Cu2O) 타겟을 이용하여 형성할 수도 있다.
위와 같은 방법으로 형성된 구리산화막들은 그 형성방법과 상관없이 그 조성에 따라 약 4.9∼6.8 eV 정도의 호모 레벨(HOMO level)을 가진다.
또한편, 상기 SAM(Self assembly monolayer)를 형성하는 경우에 있어서의 공정에 대해 설명하면 다음과 같다.
전술한 상기 SAM(Self assembly monolayer)은, 구리막(Cu) 표면의 일함수 (work function)을 증가시킬 수 있으며, 구리막(Cu) 표면에 형성되는 Thiol(-SH) 또는 TCNQ(tetracyanoquinodimethane) 계열의 재료를 사용하여, 딥 코팅(Dip coating), 스핀코팅(Spin coating), 스프레이 코팅(Spray coating), 프린팅 (Printing0 등의 모든 용액 공정을 이용하여 형성이 가능하다. 특히, SAM(Self assembly monolayer)층은 Thiol(-SH) 을 지니고 있어 구리와 화학적 결합을 손쉽게 형성하는 물질 및 환원 구조를 지녀서 구리 표면과 물리적 결합을 하는 물질까지 모두 적용이 가능하다.
또한, 상기 SAM(Self assembly monolayer) 재료의 경우에는, 특히 일함수 (work function) 증가 극대화를 위하여 벤젠링(Benzen ring)에 플루오르(F)가 최소한 하나 이상이 연결된 구조를 갖는다.
그리고, SAM(Self assembly monolayer)은 상기 용액 공정공법을 이용하여 약 30초 ∼ 15분정도 도포한후 알콜류 용액을 이용하여 잔여 SAM 물질을 제거하여 구리막표면에 SAM(Self assembly monolayer)층을 형성한다.
그다음, 도 5c에 도시된 바와 같이, 상기 구리산화막(209)상에 소스/드레인전극을 형성하기 위해 구리(Cu)를 타겟 물질로 이용한 스퍼터링방법으로 증착하여 구리층(211)을 형성한다. 이때, 상기 구리층(211)은 약 200∼3000 Å 두께로 증착한다.
이어서, 상기 구리층(미도시)상에 포토레지스트(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
그다음, 패터닝된 포토레지스트를 마스크로 사용하여 상기 구리층(211)과 구리산화막(209)을 선택적으로 식각하여 상기 게이트전극(203)양측 상부의 유기반도체층 (209)상에 소스전극(213a)과 드레인전극(213b)을 형성하고, 상기 패터닝된 포토레지스트를 제거하므로써 유기박막트랜지스터를 완성한다.
이때, 상기 소스전극(213a)과 드레인전극(213b)은 선택적으로 식각된 구리산화막(209)과 구리막(211)의 적층 구조로 구성된다.
이렇게, 구리배선인 소스전극(213a) 및 드레인전극(213b)과 유기반도체층 (207)사이에 구리산화막 또는 SAM을 형성하므로써, 금속배선과 유기반도체사이의 접촉(contact) 특성을 최적화할 수 있다.
또한, 상기 유기박막트랜지스터의 게이트전극(203), 게이트절연막(205), 유기반도체층(207) 및 소스/드레인전극(213a, 213b)이 모두 유기물질로 형성되는 경우에는 저온 공정이 가능하므로 상기 하부기판(201)은 플렉시블(flexible)한 특성의 플라스틱 기판 또는 필름으로도 사용가능하다.
따라서, 이렇게 유기 박막트랜지스터의 금속배선 형성시에, 기존의 고가인 금(Au) 대신에 저가인 구리(Cu)를 사용하므로써 유기 박막트랜지스터의 제조비용 절감이 가능하다.
한편, 본 발명의 또다른 실시예로서, 본 발명에 따른 유기 박막트랜지스터의 구조 및 하부물질에 따라 구리 배선과 하부층과의 접착력 향상이 필요할 경우, 구리배선과 하부층사이에 MoTi와 같은 금속층을 추가로 형성하여 유기박막트랜지스터를 구현할 수도 있다.
또한편, 본 발명의 제3 실시예에 따른 스태거드 구조의 유기박막트랜지스터에 대해 도 6을 참조하여 설명하면 다음과 같다.
도 6은 본 발명의 제3 실시예에 따른 유기박막트랜지스터의 단면도이다.
본 발명의 제3 실시예에 따른 스태거드 구조의 유기박막트랜지스터는, 도 6에 도시된 바와 같이,하부기판(301)상에 일정간격 이격되어 형성된 소스전극(303a) 및드레인전극(303b)과, 이들 소스전극(303a) 및 드레인전극(303b)을 포함한 하부기판 (301)전면에 형성된 유기반도체층(305)과, 상기 유기반도체층(305)상에 형성된 게이트절연막(307)과, 상기 게이트절연막(307)상에 형성된 게이트전극(309)을 포함 하여 구성된다.
여기서, 상기 소스전극(303a)과 드레인전극(303b)은 금속 무기물질인 구리 (Cu) 금속으로 형성된다. 여기서, 상기 구리(Cu)는 약 200∼3000Å 두께로 형성되며, 바람직하게는 약 800Å 정도 두께로 형성된다.
또한, 상기 유기반도체층(305)은 p형 또는 n형 유기반도체로 구성되며, p형 유기반도체로는 LCPBC(Liquid Crystal Polyfluorene Block Copolymer), 폴리사이오핀(Polythiophene), 펜타센(Pentacene), 폴리-3-헥실티오펜 (Poly-3-hexylthion- phene), 플로렌-비티오펜(Fouoren-bithiophene) 등이 사용될 수 있고, n형 유기반도체로는 루테튬 비스프탈로시아닌(Lutetium bisphthalocyanine), 툴륨 비스프탈로시아닌 (thulium bisphthalocyanine), 테트라시아노퀴노 디메탄 (Tetracyanoqui- nodime- thane; TCNQ), C60, C70, 1,4,5,8-나프탈렌 테트라카르복실 디안하이드라이드 (1,4,5,8-naphthalene tetracarboxylic dianhydride; NTCDA), 1,4,5,8-나프탈렌 테트라카르복실 디이미드(1,4,5,8-naphthalene tetracarboxylic diimide NTCDI), 11,11,12,12-테트라시아노나프소2,6-퀴노디메탄 (11,11,12,12-Tetra- cyanona- phtho-2,6-quinodimethane; TCNNQ), NTCDI-C8H, NTCDI-C12H, NTCDI-C18H, NTCDI- BnCF3, NTCDI-C8F 등이 사용될 수 있다.
그리고, 상기 게이트절연막(307)은 유기반도체층(305)과 게이트전극(303)을 절연하는 층으로서 무기 또는 유기물질로 구성될 수 있다.
한편, 상기 구리배선인 소스전극(303a) 및 드레인전극(303b)과 유기반도체층 (305)사이에 금속배선과 유기반도체사이의 접촉(contact) 특성을 최적화하기 위해 구리산화막 또는 SAM(Self assembly monolayer)을 형성할 수도 있다.
또한편, 본 발명의 제3 실시예에 따른 스태거드 구조의 유기박막트랜지스터 제조방법에 대해 도 7a 내지 도 7c를 참조하여 설명한다. 이를 통해, 당업자는 다른 타입의 유기박막 트랜지스터에도 제1실시예에 따른 전극이 용이하게 적용될 수 있다는 것을 인식할 것이다. 다만, 본 발명의 요지를 흐리지 않기 위해 전극 형성단계를 제외한 나머지 단계에 대해서는 간략히 설명하기로 한다.
도 7a 내지 도 7c는 본 발명의 제3 실시예에 따른 유기박막트랜지스터 제조공정 단면도이다.
도 7a에 도시된 바와 같이, 하부기판(301)상에 소스/드레인전극을 형성하기 위해 구리(Cu)를 타겟 물질로 이용한 스퍼터링방법으로 증착하여 구리층(미도시)을 형성한다. 이때, 상기 구리층은 약 200∼3000 Å 두께로 증착한다.
이어서, 상기 구리층(미도시)상에 포토레지스트(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
그다음, 패터닝된 포토레지스트를 마스크로 사용하여 상기 구리층(미도시)을 선택적으로 식각하여 서로 일정간격만큼 이격된 소스전극(303a)과 드레인전극 (303b)을 형성하고, 상기 패터닝된 포토레지스트를 제거한다.
그다음, 도 7b에 도시된 바와 같이, 상기 소스전극(303a)과 드레인전극(303b)을 포함한 하부기판(301)상에 유기반도체 재료를 코팅하여 유기반도체층(305)을 형성한다. 이때, 상기 유기반도체층(305)은 p형 또는 n형 유기반도체로 구성되며, p형 유기반도체로는 LCPBC(Liquid Crystal Polyfluorene Block Copolymer), 폴리사이오핀(Polythiophene), 펜타센(Pentacene), 폴리-3-헥실티오펜 (Poly-3-hexylthionphene), 플로렌-비티오펜(Fouoren-bithiophene) 등이 사용될 수 있고, n형 유기반도체로는 루테튬 비스프탈로시아닌(Lutetium bisphthalocyanine), 툴륨 비스프탈로시아닌 (thulium bisphthalocyanine), 테트라시아노퀴노 디메탄 (Tetracyanoquinodime- thane; TCNQ), C60, C70, 1,4,5,8-나프탈렌 테트라카르복실 디안하이드라이드 (1,4,5,8-naphthalene tetracarboxylic dianhydride; NTCDA), 1,4,5,8-나프탈렌 테트라카르복실 디이미드(1,4,5,8-naphthalene tetracarboxylic diimide NTCDI), 11,11,12,12-테트라시아노나프소2,6-퀴노디메탄 (11,11,12,12-Tetracyanona- phtho-2,6-quinodimethane; TCNNQ), NTCDI-C8H, NTCDI-C12H, NTCDI-C18H, NTCDI- BnCF3, NTCDI-C8F 등이 사용될 수 있다.
또한, 상기 유기반도체층(305)은 잉크젯장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치 또는 스핀(spin) 코팅장치 등을 이용하여 형성한다.
한편, 본 발명에서는 유기박막트랜지스터 소자 제작에 사용되는 유기반도체의 종류에 따라 구리전극(Cu eletrode)을 단독으로 사용하거나, 또는 표면처리된 (구리산화막 (CuOx) 또는 SAM (Self assembly monolayer) 등) 구리(Cu)를 접촉 전극 (contact)으로 적용할 수도 있으나, 여기서 이 실시예에 대한 설명은 생략하기로 한다.
그다음, 도면에는 도시하지 않았지만, 상기 유기반도체층(305)상에 포토레지 스트(photoresist)(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토레지스트(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
이어서, 상기 패터닝된 포토레지스트를 마스크로 사용하여 상기 유기반도체층 (305)을 선택적으로 식각하여 유기반도체층(305)을 형성하고, 상기 패터닝된 포토레지스트를 제거한다. 여기서, 상기 유기반도체층(305)은 별도의 마스크를 이용하지 않고 소스/드레인전극을 형성하기 위한 구리층상에 형성한후 이들 유기반도체층 (305)과 구리층을 동시에 패터닝하여 형성할 수도 있다.
그다음, 상기 유기반도체층(305)상부에 무기절연물질을 증착하거나 또는 유기절연물질을 도포하여 게이트절연막(307)을 형성한다.
이때, 상기 게이트절연막(307)은 실리콘산화물(SiOx) 또는 실리콘질화물 (SiNx) 등의 무기절연물질을 이용하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate: PMMA), 폴리프로필렌(Polypropylene), 불소계물질(CYTOPTM), 폴리바이닐알코올(Polyvinylalcohol), 폴리바이닐페놀(Polyvinylphenol), PET(Polyethylene terephthalate), 폴리자일렌계 물질(Polyxylylene), CYMM(Cyanopulluane), 폴리메틸스타일렌 (Polymethylstyrene)와 같은 유기절연물질을 이용하여 형성한다. 하지만, 여기서는 이후 형성될 유기반도체층과의 접촉특성때문에 무기절연물질보다는 유기절연물질을 사용하는 것이 바람직하다.
이어서, 도 7c에 도시된 바와 같이, 상기 게이트절연막(307)상에 게이트전극을 형성하기 위해 금속물질을 타겟으로 이용한 스퍼터링방법을 통해 금속물질층(미도시)을 증착한다. 이때, 상기 금속물질로는 크롬(Cr), 구리(Cu), 알루미늄(Al), 알루미늄합금(Al alloy), 텅스텐(W), 몰리브덴(Mo), 은(Ag) 계열 등의 금속물질중에서 적어도 하나 또는 그 이상을 선택하여 사용한다.
그다음, 도면에는 도시하지 않았지만, 상기 금속물질층상에 포토레지스트를 도포하고 이어 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
이어서, 상기 패터닝된 포토레지스트를 마스크로 사용하여 상기 금속물질층을 선택적으로 식각하여 게이트전극(309)을 형성하므로써 본 발명의 제3 실시예에 따른 스태거드 구조의 유기 박막트랜지스터를 완성한다.
한편, 본 발명의 제4 실시예에 따른 유기박막트랜지스터에 대해 도 8을 참조하여 설명하면 다음과 같다. 본 발명의 제 4실시예는 인버티드 스태거드형인 바텀게이트형 구조로서, 여기서는 버텀컨택(bottom contact)인 경우, 즉 구리막과, 구리산화막(CuOx) 또는 SAM으로 적층된 소스/드레인전극상부에 유기반도체층이 형성된 경우에 대해 설명하도록 한다.
도 8은 본 발명의 제4 실시예에 따른 인버티드 스태거드 구조의 바텀컨택형 유기박막트랜지스터의 단면도이다.
본 발명의 제4 실시예에 따른 유기박막트랜지스터는, 도 8에 도시된 바와 같 이,하부기판(501)상에 무기금속물질을 사용하여 형성된 게이트전극(503)과, 상기 게이트전극(503)을 포함한 하부기판(501)상에 형성되는 게이트절연막(505)과, 상기 게이트절연막(505)상에 형성되고, 구리산화막(CuOx)(507)과 구리막(509)의 적층 구조로 이루어진 소스전극(511a)과 드레인전극(511b)과, 상기 소스전극(511a)과 드레인전극(511b)을 포함한 게이트절연막(505)상에 형성된 유기반도체층(513)을 포함하여 구성된다.
여기서, 상기 게이트전극(503)은 트랜지스터 구조에 따라 스태거드 구조인 경우 탑게이트형으로 형성되는데, 여기서는 인버티드 스태거드 구조인 경우 바텀게이트의 바텀컨택형으로 형성되어 있다.
즉, 도 8의 인버티드 스태거드 구조인 경우, 게이트전극(503)은 하부기판상의 일 영역에 구비되고, 게이트절연막(505)은 소스전극(511a)과 드레인전극(511b)과 게이트전극(503)사이에 구비되며, 유기반도체층(513)은 게이트절연막(505)의 일영역상의 소스전극(511a)과 드레인전극(511b)상에 구비된다.
또한, 상기 소스전극(511a)과 드레인전극(511b)는 구리산화막(CuOx)(507)과 구리막(509)의 적층 구조로 형성되는데, 무기 금속물질인 구리(Cu) 금속을 사용한다. 이때, 상기 구리산화막(CuOx)(507)대신에 SAM(Self Assembly Monolayer)을 사용할 수도 있다.
상기 유기반도체층(513)은 p형 또는 n형 유기반도체로 구성되며, p형 유기반도체로는 LCPBC(Liquid Crystal Polyfluorene Block Copolymer), 폴리사이오핀(Polythiophene), 펜타센(Pentacene), 폴리-3-헥실티오펜 (Poly-3-hexylthion- phene), 플로렌-비티오펜(Fouoren-bithiophene) 등이 사용될 수 있고, n형 유기반도체로는 루테튬 비스프탈로시아닌(Lutetium bisphthalocyanine), 툴륨 비스프탈로시아닌 (thulium bisphthalocyanine), 테트라시아노퀴노 디메탄 (Tetracyano- quinodime- thane; TCNQ), C60, C70, 1,4,5,8-나프탈렌 테트라카르복실 디안하이드라이드 (1,4,5,8-naphthalene tetracarboxylic dianhydride; NTCDA), 1,4,5,8-나프탈렌 테트라카르복실 디이미드(1,4,5,8-naphthalene tetracarboxylic diimide NTCDI), 11,11,12,12-테트라시아노나프소2,6-퀴노디메탄 (11,11,12,12-Tetra- cyanona - phtho-2,6-quinodimethane; TCNNQ), NTCDI-C8H, NTCDI-C12H, NTCDI-C18H, NTCDI- BnCF3, NTCDI-C8F 등이 사용될 수 있다.
한편, 상기 본 발명의 제4 실시예에 따른 인버티드 스태거드 구조의 유기박막트랜지스터 제조방법에 대해서는 본 발명의 제2 실시예의 제조방법과 동일하므로 생략하기로 한다.
이렇게 본 발명의 복수의 실시예에 따른 유기박막트랜지스터 구조에 대해 설명하였는데, 이 실시예중에서 본 발명의 제3 실시예에 따른 스태거드 구조의 유기박막트랜지스터의 전기적 특성이 도 9에 도시된 바와 같다. 이 경우는 유기반도체층 재료로, 펜타센(Pentacene)을 적용한 예이다.
도 9는 본 발명의 제1 실시예에 따른 유기박막트랜지스터를 적용한 경우의 소자의 전기적 특성을 도시한 도면이다.
도 9에 도시된 바와 같이, 채널부인 소스전극과 드레인전극간에 일정한 전압, 예를들어 - 1V, -10V, -20V 를 인가했을때, 게이트전압에 따른 드레인전류값의 변화를 알 수 있다.
특히, 게이트전압값이 작은 경우에 그에 따른 드레인전류값이 높게 나타남을 알 수 있는데, 이는 금속배선 형성시에 기존의 고가인 금(Au)을 사용한 경우에 비해 높게 나타남을 알 수 있다.
따라서, 금속배선 형성시에 기존의 고가인 금(Au) 대신에 구리(Cu)를 사용하더라도 유기박막트랜지스터의 전기적 특성을 향상시킬 수 있음을 알 수 있다.
한편, 본 발명의 제1실시예에 따른 유기 박막트랜지스터를 적용한 표시장치 및 그 제조방법에 대해 도 10을 참조하여 설명하면 다음과 같다. 여기서는 지면상 인버티드 스태거드 구조로써 본 발명의 제1 실시예에 따른 유기박막트랜지스터를 적용한 경우에 대해 설명하였으나, 본 발명이 적용되는 유기박막트랜지스터는 전술한 인버티드 스태거드 구조이외에 스태거드 구조, 인버티드 코플레너 구조 (inverted coplanar structure) 및 코플레너 구조(coplanar structure) 등의 구조에서도 적용될 수 있음을 당업자는 양지할 것이다.
도 10은 본 발명의 제1실시예에 따른 유기 박막트랜지스터를 적용한 표시장치의 개략적인 단면도이다.
본 발명의 제1 실시예에 따른 인버티드 스태거드 유기박막트랜지스터을 적용한 표시장치는, 도 10에 도시된 바와 같이, 하부기판(401)상에 무기금속물질을 사용하여 형성된 게이트전극(403)과, 상기 게이트전극(403)을 포함한 하부기판(401)상에 형성되는 게이트절연막(405)과, 상기 게이트절연막(405)상에 형성된 유기반도체층(409)과, 상기 유기반도체층(409)상에 형성되고 일정간격 이격되어 상기 게이 트전극(403) 양측에 위치하는 소스전극(411a) 및 드레인전극(411b)과; 상기 소스전극 (411a) 및 드레인전극(411b)을 포함한 하부기판(401) 전면에 형성되고 상기 드레인전극(411b) 일부를 노출시키는 보호막(413)과, 상기 보호막(413)상에 형성되고 상기 드레인전극(411b)과 전기적으로 연결되는 화소전극(417)을 포함하여 구성되는 유기박막트랜지스터 어레이기판과; 상부기판(421)상에 형성되고 화소영역사이에 배치되어 광을 차단하는 블랙매트릭스(423)와, 상기 블랙매트릭스(423)사이의 상부기판(401)상에 형성된 컬러필터층(425)과, 상기 컬러필터층(425)상에 형성된 공통전극(427)을 포함하여 구성된 컬러필터 어레이기판과; 상기 유기박막트랜지스터 어레이기판과 컬러필터 어레이기판사이에 개재된 액정층(441)을 포함하여 구성된다.
여기서, 상기 유기박막트랜지스터를 구성하는 소스전극(411a) 및 드레인전극 (411b)은 기존의 고가인 금(Au)대신에 구리(Cu) 재질로 구성된다.
또한, 상기 소스전극(411a) 및 드레인전극(411b)과 유기반도체층(409)사이에 표면처리된 (구리산화막 (CuOx) 또는 SAM (Self assembly monolayer) 등) 구리(Cu)를 접촉 전극 (contact)으로 적용할 수도 있으나, 여기서 이 실시예에 대한 설명은 생략하기로 한다.
그리고, 상기 화소전극(417)과 공통전극(427)상에는 각각 배향막이 형성되어 있지만 도면에서는 이들을 도시하지 않았다.
또한, 본 발명은 TN 모드의 표시장치에 적용한 경우에 대해 설명하고 있으나, IPS 모드, FFS 모드 등의 표시장치, OLED(organic light emitted diode) 장치 또는 반도체장치에도 적용가능하다. 특히, 본 발명을 IPS 모드의 표시장치에 적용 하는 경우에, 공통전극은 유기박막트랜지스터 어레이기판에 형성하여 사용한다.
한편, 본 발명의 제1실시예에 따른 유기 박막트랜지스터를 적용한 표시장치 제조방법에 대해 도 10을 참조하여 설명하면 다음과 같다.
도 10에 도시된 바와 같이, 하부기판(401)상에 게이트전극을 형성하기 위해 금속물질을 타겟으로 이용한 스퍼터링방법을 통해 금속물질층(미도시)을 증착한다. 이때, 상기 금속물질로는 크롬(Cr), 구리(Cu), 알루미늄(Al), 알루미늄합금(Al alloy), 텅스텐(W), 몰리브덴(Mo), 은(Ag) 계열 등의 금속물질중에서 적어도 하나 또는 그 이상을 선택하여 사용한다.
그다음, 도면에는 도시하지 않았지만, 상기 금속물질층상에 포토레지스트를 도포하고 이어 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
이어서, 상기 패터닝된 포토레지스트를 마스크로 사용하여 상기 금속물질층을 선택적으로 식각하여 게이트전극(403)을 형성하고, 패터닝된 포토레지스트를 제거한다.
그다음, 상기 게이트전극(403)을 포함한 하부기판 (401) 전면에 무기절연물질을 증착하거나 또는 유기절연물질을 도포하여 게이트절연막(105)을 형성한다.
이때, 상기 게이트절연막(105)은 실리콘산화물(SiOx) 또는 실리콘질화물 (SiNx) 등의 무기절연물질을 이용하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate: PMMA), 폴리프로 필렌(Polypropylene), 불소계물질(CYTOPTM), 폴리바이닐알코올(Polyvinylalcohol), 폴리바이닐페놀(Polyvinylphenol), PET(Polyethylene terephthalate), 폴리자일렌계 물질(Polyxylylene), CYMM(Cyanopulluane), 폴리메틸스타일렌 (Polymethylstyrene)와 같은 유기절연물질을 이용하여 형성한다. 하지만, 여기서는 이후 형성될 유기반도체층과의 접촉특성때문에 무기절연물질보다는 유기절연물질을 사용하는 것이 바람직하다.
이어서, 상기 게이트절연막(405)상에 유기반도체 재료를 코팅하여 유기반도체층(409)을 형성한다. 이때, 상기 유기반도체층(409)은 p형 또는 n형 유기반도체로 구성되며, p형 유기반도체로는 LCPBC(Liquid Crystal Polyfluorene Block Copolymer), 폴리사이오핀(Polythiophene), 펜타센(Pentacene), 폴리-3-헥실티오펜 (Poly-3-hexylthionphene), 플로렌-비티오펜(Fouoren-bithiophene) 등이 사용될 수 있고, n형 유기반도체로는 루테튬 비스프탈로시아닌(Lutetium bisphthalocyanine), 툴륨 비스프탈로시아닌 (thulium bisphthalocyanine), 테트라시아노퀴노 디메탄 (Tetracyanoquinodime- thane; TCNQ), C60, C70, 1,4,5,8-나프탈렌 테트라카르복실 디안하이드라이드 (1,4,5,8-naphthalene tetracarboxylic dianhydride; NTCDA), 1,4,5,8-나프탈렌 테트라카르복실 디이미드(1,4,5,8-naphthalene tetracarboxylic diimide NTCDI), 11,11,12,12-테트라시아노나프소2,6-퀴노디메탄 (11,11,12,12-Tetracyanona- phtho-2,6-quinodimethane; TCNNQ), NTCDI-C8H, NTCDI-C12H, NTCDI-C18H, NTCDI- BnCF3, NTCDI-C8F 등이 사용될 수 있다.
또한, 상기 유기반도체층(409)은 잉크젯장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치 또는 스핀(spin) 코팅장치 등을 이용하여 형성한다.
따라서, 본 발명에서는 유기박막트랜지스터 소자 제작에 사용되는 유기반도체의 종류에 따라 구리전극을 단독으로 사용하거나, 또는 표면처리된 (구리산화막 (CuOx) 또는 SAM (Self assembly monolayer) 등) 구리(Cu)를 접촉(contact) 전극으로 적용하게 된다.
그다음, 도면에는 도시하지 않았지만, 상기 유기반도체층(107)상에 포토레지스트(photoresist)(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토레지스트(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
이어서, 상기 패터닝된 포토레지스트를 마스크로 사용하여 상기 유기반도체층 (409)을 선택적으로 식각하여 유기반도체층(409)을 형성하고, 상기 패터닝된 포토레지스트를 제거한다.
그다음, 상기 패터닝된 유기반도체층(409)상에 소스/드레인전극을 형성하기 위해 구리(Cu)를 타겟 물질로 이용한 스퍼터링방법으로 증착하여 구리층(미도시)을 형성한다. 이때, 상기 구리층은 약 200∼3000 Å 두께로 증착한다.
이어서, 상기 구리층(미도시)상에 포토레지스트(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
그다음, 패터닝된 포토레지스트를 마스크로 사용하여 상기 구리층(미도시)을 선택적으로 식각하여 상기 게이트전극(403)양측 상부의 유기반도체층(409)상에 소스전극(411a)과 드레인전극(411b)을 형성하고, 상기 패터닝된 포토레지스트를 제거하므로써 유기박막트랜지스터를 완성한다.
이때, 상기 유기박막트랜지스터의 게이트전극(403), 게이트절연막(405), 유기반도체층(409) 및 소스/드레인전극(411a, 411b)이 모두 유기물질로 형성되는 경우에는 저온 공정이 가능하므로 상기 하부기판(101)은 플렉시블(flexible)한 특성의 플라스틱 기판 또는 필름으로도 사용가능하다.
따라서, 이렇게 유기 박막트랜지스터의 금속배선 형성시에, 기존의 고가인 금(Au) 대신에 저가인 구리(Cu)를 사용하므로써 유기 박막트랜지스터의 제조비용 절감이 가능하다.
이어서, 상기의 유기 박막트랜지스터가 형성된 하부기판(401)상에 BCB, 아크릴계 물질, 폴리이미드와 같은 유기절연물질로 보호막(413)을 형성한다.
그다음, 상기 보호막(413)에 형성된 콘택홀(미도시)을 통해 상기 드레인전극 (411b)에 전기적으로 연결되도록 상기 보호막(413)의 화소영역에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 과 같은 투명한 재질로 이루어진 화소전극 (417)을 형성한다.
한편, 상기 하부기판(401)에 대향되어 합착되는 상부기판(421)에는 화소영역을 제외한 부분에서 빛을 차광하는 블랙매트릭스(423)를 형성한다.
그다음, 상기 상부기판(421)상에 색상을 구현하기 위한 컬러필터층(425)을 형성하고, 그 위에 화소를 구동하기 위한 공통전극(427)을 형성한다.
이어서, 이와 같은 상부기판(421)과 하부기판(401)을 일정공간을 갖고 합착하고, 이들 기판사이에 액정층(441)을 형성하므로써 유기박막트랜지스터를 적용한 표시장치 제조를 완료한다.
한편, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 유기박막트랜지스터의 개략적인 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인버티드 스태거드 구조의 유기박막트랜지스터의 개략적인 단면도이다.
도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 유기박막트랜지스터의 제조공정 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 인버티드 스태거드 구조의 유기박막트랜지스터의 개략적인 단면도이다.
도 5a 내지 도 5c는 본 발명의 제2 실시예에 따른 인버티드 스태거드 구조의 유기박막트랜지스터의 제조공정 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 스태거드 구조의 유기박막트랜지스터의 개략적인 단면도이다.
도 7a 내지 도 7c는 본 발명의 제3 실시예에 따른 스태거드 구조의 유기박막트랜지스터의 제조공정 단면도이다.
도 8은 본 발명의 제4 실시예에 따른 스태거드 구조의 유기박막트랜지스터의 개략적인 단면도이다.
도 9는 본 발명의 제1 실시예에 따른 인버터드 스태거드 구조의 유기박막트랜지스터의 전기적 특성을 나타낸 도면이다.
도 10은 본 발명의 제1 실시예에 따른 인버터드 스태거드 구조의 유기박막트랜지스터를 적용한 표시장치의 개략적인 단면도이다.
- 도면의 주요부분에 대한 부호설명
101 : 하부기판 103 : 게이트전극
105 : 게이트절연막 107 : 유기반도체층
109a : 소스전극 109b : 드레인전극

Claims (14)

  1. 하부기판상에 형성된 게이트전극;
    상기 게이트전극을 포함한 하부기판상에 형성되는 게이트절연막;
    상기 게이트절연막상에 형성된 유기반도체층; 및
    상기 유기반도체층상에 형성되고 일정간격 이격되어 상기 게이트전극 양측에 배치되는 구리(Cu)층으로 이루어진 소스전극과 드레인전극을 포함하여 구성되는 것을 특징으로 하는 유기박막 트랜지스터.
  2. 제1항에 있어서, 상기 소스전극 및 드레인전극과, 유기반도체층사이에 구리산화막 또는, SAM(Self assembly monolayer) 층이 더 구비되어 있는 것을 특징으로 하는 유기박막 트랜지스터.
  3. 제1항에 있어서, 상기 소스전극 및 드레인전극과, 유기반도체층사이에 MoTi 층 또는 유기막이나 무기막이 더 구비된 것을 특징으로 하는 유기박막 트랜지스터.
  4. 제1항에 있어서, 상기 유기박막트랜지스터는 TN모드, IPS모드 또는 FFS모드의 액정표시장치, OLED(Organic lighted emitted diode) 또는 반도체장치에 적용되는 것을 특징으로 하는 유기박막트랜지스터.
  5. 하부기판상에 형성된 게이트전극과;
    상기 게이트전극을 포함한 하부기판상에 게이트절연막과;
    상기 게이트절연막상에 형성된 구리막 또는, 구리막과 구리산화막의 적층 구조로 이루어진 소스전극과 드레인전극과;
    상기 소스전극과 드레인전극을 포함한 게이트절연막전면에 형성된 유기반도체층;을 포함하여 구성되는 것을 특징으로 하는 유기박막트랜지스터.
  6. 하부기판상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 포함한 하부기판상에 게이트절연막을 형성하는 단계;
    상기 게이트절연막상에 유기반도체층을 형성하는 단계; 및
    상기 유기반도체층상에 일정간격 이격되어 상기 게이트전극 양측에 위치하도록 구리층으로 이루어진 소스전극과 드레인전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 하는 유기박막 트랜지스터 제조방법.
  7. 제6항에 있어서, 상기 소스전극 및 드레인전극과, 유기반도체층사이에 구리산화막 또는 SAM(Self assembly monolayer) 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기박막 트랜지스터 제조방법.
  8. 제6항에 있어서, 상기 소스전극 및 드레인전극과, 유기반도체층사이에 MoTi 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기박막 트랜지스터 제조 방법.
  9. 제6항에 있어서, 상기 구리층은 200∼3000Å 두께로 형성하는 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  10. 제7항에 있어서, 상기 구리산화막은 열처리(heat treatment)방법, 플라즈마(plasma)방법 또는 화학적 처리(chemical treatment)방법을 이용하여 형성하는 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  11. 제7항에 있어서, 상기 구리산화막은 열처리(heat treatment)방법, 플라즈마 (plasma)방법 또는 화학적 처리(chemical treatment)방법을 이용하여 형성하는 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  12. 제7항에 있어서, 상기 구리산화막은 15∼500 Å 두께로 형성하는 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  13. 제7항에 있어서, 상기 SAM층은 화학적(chemical) 또는 물리적 흡수(physical absorbtion)방법을 이용하여 형성하는 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  14. 제13항에 있어서, 상기 화학적 흡수(chemical absorption)하는 SAM층은 구리와 반응하는 작용기가 Thiol(-SH)인 것을 특징으로 하는 유기박막트랜지스터 제조방법.
KR1020080050477A 2008-05-29 2008-05-29 유기 박막트랜지스터 및 그 제조방법 KR101438038B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080050477A KR101438038B1 (ko) 2008-05-29 2008-05-29 유기 박막트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050477A KR101438038B1 (ko) 2008-05-29 2008-05-29 유기 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090124339A true KR20090124339A (ko) 2009-12-03
KR101438038B1 KR101438038B1 (ko) 2014-09-05

Family

ID=41686281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050477A KR101438038B1 (ko) 2008-05-29 2008-05-29 유기 박막트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101438038B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130117557A (ko) * 2012-04-18 2013-10-28 삼성전자주식회사 유기 반도체 소자 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6953947B2 (en) 1999-12-31 2005-10-11 Lg Chem, Ltd. Organic thin film transistor
JP2004346082A (ja) 2003-09-16 2004-12-09 Tetsuya Nishio 第3級アミン化合物およびそれを使用した有機半導体装置
KR100696489B1 (ko) 2005-01-29 2007-03-19 삼성에스디아이 주식회사 박막 트랜지스터, 이를 제조하는 방법 및 이를 구비하는평판 디스플레이 장치
JP2008066510A (ja) 2006-09-07 2008-03-21 Ricoh Co Ltd 薄膜トランジスタとその製造方法及び表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130117557A (ko) * 2012-04-18 2013-10-28 삼성전자주식회사 유기 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR101438038B1 (ko) 2014-09-05

Similar Documents

Publication Publication Date Title
US7919778B2 (en) Making organic thin film transistor array panels
US7800101B2 (en) Thin film transistor having openings formed therein
US20090026445A1 (en) Organic thin film transistor array panel and method for manufacturing the same
US7737448B2 (en) Thin film transistor array panel and manufacture thereof
KR100659103B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
US20050287719A1 (en) Organic thin film transistor array panel and manufacturing method thereof
US8399311B2 (en) Thin film transistor array panel and method of manufacture
CN1893108B (zh) 平板显示装置及其制造方法
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR100647704B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
US20100051911A1 (en) Organic Thin Film Transistor Array Panel and Method of Manufacturing the Same
KR101438038B1 (ko) 유기 박막트랜지스터 및 그 제조방법
KR20070071180A (ko) 유기박막트랜지스터 및 그 제조방법
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR20070073393A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101510898B1 (ko) 유기박막 트랜지스터
KR100659124B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
US8546179B2 (en) Method of fabricating a self-aligned top-gate organic transistor
KR101380225B1 (ko) 액정표시장치용 어레이 기판
KR101482551B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법
KR101435474B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR100708695B1 (ko) 평판표시장치 및 그의 제조방법
KR20080041448A (ko) 유기 박막 트랜지스터 기판의 제조 방법
KR100656920B1 (ko) 유기 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 4