KR20090112082A - Method for programing non-volatile random access memory - Google Patents

Method for programing non-volatile random access memory Download PDF

Info

Publication number
KR20090112082A
KR20090112082A KR1020080037767A KR20080037767A KR20090112082A KR 20090112082 A KR20090112082 A KR 20090112082A KR 1020080037767 A KR1020080037767 A KR 1020080037767A KR 20080037767 A KR20080037767 A KR 20080037767A KR 20090112082 A KR20090112082 A KR 20090112082A
Authority
KR
South Korea
Prior art keywords
program
memory cell
voltage
programmed
memory
Prior art date
Application number
KR1020080037767A
Other languages
Korean (ko)
Inventor
이호석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080037767A priority Critical patent/KR20090112082A/en
Publication of KR20090112082A publication Critical patent/KR20090112082A/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

PURPOSE: A method for programming non-volatile random access memory is provided to improve the reliability of the non-volatile memory device by increasing the margin for searching for the programmed memory cell. CONSTITUTION: A method for programming non-volatile random access memory is as follows. The memory cell under-programmed among the loop of the multiple times after the final verification action with is searched for(S4). The memory cell under-programmed which is searched is programmed with compensation(S6). The compensation program evaluates the compensation program voltage level.

Description

비휘발성 메모리 소자의 프로그램 방법{METHOD FOR PROGRAMING NON-VOLATILE RANDOM ACCESS MEMORY}Program method of nonvolatile memory device {METHOD FOR PROGRAMING NON-VOLATILE RANDOM ACCESS MEMORY}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 비휘발성 메모리 소자의 프로그램 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacturing technology of semiconductor devices, and more particularly, to a method of programming nonvolatile memory devices.
반도체 메모리 소자 중, 비휘발성 메모리 소자는 전원 공급이 중단되어도 저장된 데이터(data)가 지워지지 않는 특성이 있으며, 플래시 메모리 소자(flash memory device)가 비휘발성 메모리 소자를 대표한다. Among the semiconductor memory devices, nonvolatile memory devices do not erase stored data even when power supply is interrupted. A flash memory device represents a nonvolatile memory device.
도 1은 비휘발성 메모리 소자를 나타낸 회로도이다.1 is a circuit diagram illustrating a nonvolatile memory device.
도 1을 참조하면, 비휘발성 메모리 소자의 메모리 셀 블록(block)은, 복수의 셀 스트링(ST)을 포함하고, 각 셀 스트링(ST)은 비트라인들(BL1~BL3)과 연결된다. 이때, 설명의 편의를 위해 비트라인은 3개 만을 도시한 것일 뿐, 더 많은 비트라인을 포함하는 것이 바람직하다.Referring to FIG. 1, a memory cell block of a nonvolatile memory device includes a plurality of cell strings ST, and each cell string ST is connected to bit lines BL1 to BL3. In this case, for convenience of description, only three bit lines are illustrated, and it is preferable to include more bit lines.
구체적으로, 각 셀 스트링(ST)은 드레인 선택 트랜지스터(DST, Drain Select Transistor), 메모리 셀(Ca, C1~Cn) 및 소스 선택 트랜지스터(SST, Source Select Transistor)가 직렬로 연결된 구조를 갖는다. 그리고, 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL, Common Source Line)과 연결된다.In detail, each cell string ST has a structure in which a drain select transistor DST, memory cells Ca, C1 to Cn, and a source select transistor SST are connected in series. The source select transistor SST is connected to a common source line CSL.
그리고, 드레인 선택 트랜지스터(DST)들의 게이트는 서로 연결되어 드레인 선택 라인(DSL)이 되고, 소스 선택 트랜지스터(SST)들의 게이트는 서로 연결되어 소스 선택 라인(SSL)이 된다. 또한, 메모리 셀들(Ca~Cc, C1~Cn)의 게이트가 서로 연결되어 워드라인(WL0~WLn)이 된다. The gates of the drain select transistors DST are connected to each other to form a drain select line DSL, and the gates of the source select transistors SST are connected to each other to form a source select line SSL. In addition, gates of the memory cells Ca to Cc and C1 to Cn are connected to each other to form word lines WL0 to WLn.
한편, 비휘발성 메모리 소자는 프로그램(program) 및 소거(erase) 동작을 수행하는데, 최근, 프로그램된 메모리 셀들의 문턱전압 분포를 좁히기 위해 ISPP(Increasement Step Pulse Program) 방식의 프로그램 동작이 각광받고 있다.Meanwhile, nonvolatile memory devices perform program and erase operations. Recently, in order to narrow threshold voltage distributions of programmed memory cells, an ISPP (Increasement Step Pulse Program) type program operation has been in the spotlight.
ISPP 방식의 프로그램 동작을 설명하면 다음과 같다.The program operation of the ISPP method is as follows.
선택된 워드라인(WL0)에 15V이상의 프로그램 전압을 인가하고, 나머지 워드라인(WL1~WLn)에는 메모리 셀(C1~Cn)들이 턴온(turn on)되도록 패스(pass) 전압을 인가한다. 또한, 비트라인에는 접지 전압(0V)을 인가하여 1차 프로그램 동작을 실시한다.A program voltage of 15 V or more is applied to the selected word line WL0, and a pass voltage is applied to the remaining word lines WL1 to WLn so that the memory cells C1 to Cn are turned on. In addition, the first program operation is performed by applying a ground voltage (0V) to the bit line.
이어서, 선택된 워드라인(WL0)을 공유하는 메모리 셀들(Ca~Cc)의 문턱 전압이 목표 전압까지 상승하였는지를 검증한다.Subsequently, it is verified whether the threshold voltages of the memory cells Ca to Cc sharing the selected word line WL0 have risen to the target voltage.
만약, 문턱 전압이 목표 전압까지 상승하지 않았을 경우에는, 프로그램 전압의 레벨(level)을 상승시켜 2차 프로그램 동작을 실시한다. 그리고, 문턱 전압이 목표 전압까지 상승한 메모리 셀에 대해서는, 추가적인 프로그램 동작을 실시하지 않는다.If the threshold voltage does not rise to the target voltage, the secondary program operation is performed by raising the level of the program voltage. In addition, no additional program operation is performed on the memory cell whose threshold voltage rises to the target voltage.
그러나, 워드라인(WL0)을 공유하는 메모리 셀들(Ca~Cc)의 프로그램 특성은 서로 다르다. 즉, 특정 메모리 셀, 예컨대 제1 메모리 셀(Ca)의 프로그램 속도 - 문턱 전압의 상승 속도 - 가 나머지 메모리 셀들(Cb, Cc)보다 빠를 수 있다. 이 경우, 1차 프로그램 동작을 실시한 후, 검증 동작을 실시하는 과정에서 각각의 비트라인(BL1~BL3)을 통해 흐르는 전류량이 달라진다.However, the program characteristics of the memory cells Ca to Cc sharing the word line WL0 are different from each other. That is, a program speed of a specific memory cell, for example, the first memory cell Ca, a rising speed of a threshold voltage, may be faster than the remaining memory cells Cb and Cc. In this case, after performing the primary program operation, the amount of current flowing through each of the bit lines BL1 to BL3 is changed in the process of performing the verify operation.
예를 들어, 제1 메모리 셀(Ca)의 문턱 전압이 목표 전압까지는 상승하지 못하였더라도 나머지 메모리 셀(Cb, Cc)의 문턱 전압보다 더 높게 상승했기 때문에, 나머지 비트라인(BL2, BL3)에 흐르는 전류의 양이 해당 비트라인(BL1)에 흐르는 전류의 양보다 많다. 그리고, 스트링들 사이의 공통 소스 라인(CSL)이 저항 성분으로 작용하므로, 공통 소스 라인(CSL)에서의 전압이 높아진다.For example, although the threshold voltage of the first memory cell Ca has risen higher than the threshold voltages of the remaining memory cells Cb and Cc even though the threshold voltage of the first memory cell Ca has not increased to the target voltage, the current flows to the remaining bit lines BL2 and BL3. The amount of current is greater than the amount of current flowing in the corresponding bit line BL1. Since the common source line CSL between the strings acts as a resistance component, the voltage at the common source line CSL is increased.
이로 인해, 해당 비트라인(BL1)의 프리차지(precharge) 전압이 방전(discharge)되기도 전에 공통 소스 라인(CSL)의 전압이 높아지므로, 제1 메모리 셀(Ca)의 바디 바이어스(body bias)가 높아진다. 이를 '공통 소스 라인의 노이즈(noise)'라 한다.As a result, the voltage of the common source line CSL is increased before the precharge voltage of the bit line BL1 is discharged, so that the body bias of the first memory cell Ca is increased. Increases. This is called the noise of the common source line.
그리고, 제1 메모리 셀(Ca)의 바디 바이어스가 높아짐에 따라, 제1 메모리 셀(Ca)의 문턱 전압이 높아지는 것과 같은 현상이 발생하고, 제1 메모리 셀(Ca)의 문턱 전압이 목표 전압까지 높아지지 않았음에도 불구하고 목표 전압보다 높은 것으로 판단한다. 그 결과, 제1 메모리 셀(Ca)은 추가로 프로그램되지 않으며, 제1 메모리 셀(Ca)은 목표 전압보다 낮은 상태로 프로그램된다. 이를 언더(under) 프로그램이라 한다. In addition, as the body bias of the first memory cell Ca increases, a phenomenon occurs such that the threshold voltage of the first memory cell Ca increases, and the threshold voltage of the first memory cell Ca reaches a target voltage. Although not high, it is determined to be higher than the target voltage. As a result, the first memory cell Ca is not further programmed, and the first memory cell Ca is programmed to be lower than the target voltage. This is called an under program.
이와 같이 언더 프로그램이 발생하면, 제1 메모리 셀(Ca)이 프로그램 대상 셀에 해당하였음에도 불구하고, 리드(read) 동작시 소거 상태로 검출되는 오동동작이 발생되어 비휘발성 메모리 소자의 신뢰성을 열화시킨다.When the under program occurs as described above, although the first memory cell Ca corresponds to the cell to be programmed, a malfunction may be detected in an erased state during a read operation, thereby deteriorating the reliability of the nonvolatile memory device. .
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 프로그램 대상 메모리 셀의 언더 프로그램을 방지하는 비휘발성 메모리 소자의 프로그램 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a program method of a nonvolatile memory device which prevents an underprogram of a memory cell to be programmed.
상기의 목적을 달성하기 위한 본 발명은, 한 회의 프로그램 동작과 한 회의 검증 동작을 포함하는 한 회의 루프와, 상기 루프를 복수 회로 반복하는 비휘발성 메모리 소자의 프로그램 방법에 있어서, 상기 복수 회의 루프 중 최종 검증 동작 후, 언더 프로그램된 메모리 셀을 검색하는 단계 및 검색된 상기 언더 프로그램된 메모리 셀을 보상 프로그램하는 단계를 포함하는 비휘발성 메모리 소자의 프로그램 방법을 제공한다.According to one aspect of the present invention, there is provided a loop comprising one program operation and one verify operation, and a method of programming a nonvolatile memory device which repeats the loop a plurality of times, wherein After a final verify operation, there is provided a method of programming a non-volatile memory device comprising the step of retrieving the under-programmed memory cell and the compensation program of the retrieved under-programmed memory cell.
상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명의 비휘발성 메모리 소자의 프로그램 방법은, 언더 프로그램된 메모리 셀을 검색하는 마진을 향상시키고, 검색된 언더 프로그램된 메모리 셀을 보상 프로그램시켜서 비휘발성 메모리 소자의 신뢰성을 향상시킨다.The program method of the nonvolatile memory device of the present invention, which is based on the above-described problem solving means, improves the margin for searching for an underprogrammed memory cell and compensates for the detected underprogrammed memory cell to compensate for the nonvolatile memory device. To improve the reliability.
실시예를 설명하기에 앞서, 본 발명은 정상 ISPP 방식의 프로그램 동작 후, 언더 프로그램된 메모리 셀을 검색하고, 검색된 언더 프로그램된 메모리 셀을 추가로 프로그램시키는 것을 특징으로 한다.Prior to describing the embodiment, the present invention is characterized in that after the program operation of the normal ISPP method, the under programmed memory cell is searched, and the searched under programmed memory cell is further programmed.
특히, 언더 프로그램된 메모리 셀을 검색하는 단계는, ISPP 방식의 프로그램 동작에서 실시한 최종 검증 동작의 전압 레벨보다 높은 레벨에서 진행한다.In particular, the step of searching for the under-programmed memory cell proceeds at a level higher than the voltage level of the final verify operation performed in the ISPP type program operation.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작을 나타낸 순서도이다.2 is a flowchart illustrating a program operation of a nonvolatile memory device according to an exemplary embodiment of the present invention.
도 2에 도시된 바와 같이, 비휘발성 메모리 소자의 프로그램 동작은, 정상 ISPP 방식의 프로그램을 진행하는 단계(S1)와, 검증 전압 레벨을 상향 이동시키는 단계(S2)와, 상향된 검증 전압으로 검증을 진행하는 단계(S3)와, 언더 프로그램된 메모리 셀을 검색하는 단계(S4)와, 언더 프로그램된 메모리 셀만을 추출하는 단계(S5)와, 추출한 언더 프로그램된 메모리 셀을 보상 프로그램하는 단계(S6)를 포함한다.As shown in FIG. 2, the program operation of the nonvolatile memory device includes the steps of performing a normal ISPP program (S1), a step of shifting the verify voltage level upward (S2), and verifying with an elevated verify voltage. (S3), searching for underprogrammed memory cells (S4), extracting only underprogrammed memory cells (S5), and compensating program for extracted underprogrammed memory cells (S6). ).
이하, 상술한 바와 같은 프로그램 동작에 대응하는 타이밍(timing)도로서, 도 3을 참조하여 설명한다.Hereinafter, a timing diagram corresponding to the program operation as described above will be described with reference to FIG. 3.
도 2 및 도 3에 도시된 바와 같이, 정상 ISPP 방식의 프로그램을 진행하는 단계(S1)는, 한 회의 프로그램 동작(PGM)과, 한 회의 검증 동작(VER)을 포함하는 한 회의 루프(LOOP1)와, 상술한 루프(LOOP1)를 복수 회로 반복하는 것을 특징으로 한다. 이때, 루프 횟수의 증가에 대응하여, 프로그램 전압 레벨 또한 순차적으로 증가시키는 것이 바람직하다.As shown in Figs. 2 and 3, the step S1 of executing a normal ISPP scheme program includes one conference loop LOOP1 including one program operation PGM and one verification operation VER. And the above-described loop LOOP1 is repeated a plurality of times. At this time, in response to an increase in the number of loops, it is preferable to sequentially increase the program voltage level.
다음으로, 정상 ISPP 방식의 프로그램에서 발생한 언더 프로그램된 메모리 셀을 검색한다. 이를 위해, 정상 ISPP 방식의 프로그램 내, 최종 검증 동작의 전압 레벨을 상향 이동시키는 단계(S2)와, 상향된 검증 전압으로 검증을 진행하는 단계(S3)와, 언더 프로그램된 메모리 셀을 검색하는 단계(S4)를 순차적으로 진행한다.Next, an under programmed memory cell generated in a normal ISPP program is searched for. To this end, in the normal ISPP scheme, the voltage level of the final verify operation is shifted upward (S2), the verify is performed at the elevated verify voltage (S3), and the underprogrammed memory cell is searched. (S4) proceeds sequentially.
이렇게, 정상 ISPP 방식의 프로그램 동작 후, 상향된 검증 전압으로 검증을 진행하게 되면, 정상 ISPP 방식의 프로그램 동작 내 최종 검증 동작에서 검색하지 못한 언더 프로그램된 메모리 셀을 검색할 수 있다.In this way, after the normal ISPP program operation is performed and the verification is performed with the increased verification voltage, the under programmed memory cell that is not searched in the final verify operation in the normal ISPP program operation may be searched.
이를 뒷받침하는 도면으로, 도 4는 메모리 셀들의 문턱전압 분포도를 나타낸 도면이다.4 is a diagram illustrating threshold voltage distribution diagrams of memory cells.
도 4에 도시된 바와 같이, 언더 프로그램된 메모리 셀(UPGM)은 실질적으로는 제1검증 전압(PV1) - 제1검증 전압(PV1)은 정상 ISPP 방식의 프로그램 동작 내 최종 검증 동작의 검증 전압임. - 보다 전압 레벨이 낮지만, 검증 동작에서는 제1검증 전압(PV1)보다 높은 전압 레벨처럼 보이게 된다.As shown in FIG. 4, the under-programmed memory cell UPGM is substantially a first verify voltage PV1-a first verify voltage PV1 is a verify voltage of a final verify operation in a program operation of a normal ISPP method. . Although the voltage level is lower, the verify operation looks like a voltage level higher than the first verify voltage PV1.
이때, 본 발명과 같이 상향된 제2검증 전압(PV2)으로 검증하게 되면, 상술한 언더 프로그램된 메모리 셀(UPGM)은 제2검증 전압(PV2)보다 낮은 전압 레벨에 위치 함으로, 검색이 가능하다.In this case, when the second verification voltage PV2 is verified as in the present invention, the under-programmed memory cell UPGM is located at a voltage level lower than the second verification voltage PV2, so that the search is possible. .
즉, 제2검증 전압(PV2)으로 진행하는 검증 동작은 정상 ISPP 방식의 프로그램 내 검증 동작의 마진(margin)을 충분히 확보하게 해주는 동작이라고도 표현할 수 있다.That is, the verification operation proceeding to the second verification voltage PV2 may also be expressed as an operation for sufficiently securing a margin of the verification operation in the program of the normal ISPP method.
그리고, 제2검증 전압(PV2)는 제1검증 전압(PV1)보다 높고, 제1검증 전압(PV1)으로 실시한 검증 동작에서 발생된 언더 프로그램된 메모리 셀(UPGM)을 충분히 검색할 수 있는 레벨일 것이 바람직하다.The second verification voltage PV2 is higher than the first verification voltage PV1 and is a level capable of sufficiently searching for the underprogrammed memory cell UPGM generated in the verification operation performed by the first verification voltage PV1. It is preferable.
계속해서, 도 2 및 도 3에 도시된 바와 같이, 언더 프로그램된 메모리 셀이 검색되지 않을 경우에는 비휘발성 메모리 소자의 프로그램 동작을 종료하고, 그렇지 않을 경우는 다음 단계를 진행한다.Subsequently, as shown in FIGS. 2 and 3, when the under programmed memory cell is not searched, the program operation of the nonvolatile memory device is terminated. Otherwise, the next step is performed.
즉, 언더 프로그램된 메모리 셀을 추출(S5)한다.That is, the underprogrammed memory cell is extracted (S5).
이는, 정상적으로 프로그램된 메모리 셀에 추가적인 프로그램 전압을 인가하게 되면, 자칫 오버 프로그램될 수 있기 때문에 진행하는 단계이다. 즉, 언더 프로그램된 메모리 셀만을 추출하여 추가적인 프로그램 동작을 수행하기 위한 단계인 것이다.This is a step that proceeds because if an additional program voltage is applied to a normally programmed memory cell, it can be over programmed. That is, the step of extracting only the under-programmed memory cells to perform an additional program operation.
그리고, 정상적으로 프로그램된 메모리 셀은 프로그램 금지(inhibit) 동작을 진행하여 오버 프로그램을 방지한다.In addition, the normally programmed memory cell performs a program inhibit operation to prevent an over program.
다음으로, 추출한 언더 프로그램된 메모리 셀을 보상 프로그램하는 단계(S6)를 진행한다.Next, a step S6 of compensating for the extracted under programmed memory cell is performed.
이때, 미흡하게나마 문턱전압이 증가한 언더 프로그램된 메모리 셀이 오버 프로그램되는 것을 방지할 수 있을 만큼의 보상 프로그램 전압 레벨을 평가하고, 이를 언더 프로그램된 메모리 셀에 인가하는 것이 바람직하다. 즉, 언더 프로그램된 메모리 셀을 보상 프로그램하는 단계(S6)에서는 보상 프로그램 전압 레벨을 평가하는 단계까지 포함해야 한다.In this case, it is desirable to evaluate a compensation program voltage level sufficient to prevent overprogramming the underprogrammed memory cell having an increased threshold voltage and apply it to the underprogrammed memory cell. That is, in the step S6 of compensating the underprogrammed memory cell, the compensation program voltage level must be evaluated.
그리고, 오버 프로그램되는 것을 방지하기 위해, 보상 프로그램 전압은 정상 ISPP 방식의 프로그램 내 최종 프로그램 전압보다 낮은 전압 레벨인 것이 바람직하다. 이는 상술한 바와 같이, 언더 프로그램된 메모리 셀도 미흡하게나마 문턱전압이 상승하였기 때문이다.And, in order to prevent overprogramming, the compensation program voltage is preferably at a voltage level lower than the final program voltage in the program of the normal ISPP scheme. This is because, as described above, the undervoltage of the underprogrammed memory cell is insufficient.
그리고, 보상 프로그램을 진행한 후에는 비휘발성 메모리 소자의 프로그램 동작을 종료한다.After the compensation program is performed, the program operation of the nonvolatile memory device is terminated.
도 5는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 프로그램 방법을 통해 얻어진 메모리 셀의 문턱전압 분포도를 나타낸 도면이다.FIG. 5 is a diagram illustrating a threshold voltage distribution diagram of a memory cell obtained through a program method of a nonvolatile memory device according to an exemplary embodiment of the present invention.
여기서, 제1검증 전압(PV1)은 정상 ISPP 방식의 프로그램 동작의 검증 전압 레벨이고, 제2검증 전압(PV2)은 검증 전압을 상향 이동시킨 후 진행한 검증 동작(S3)의 전압 레벨을 의미한다.Here, the first verification voltage PV1 is a verification voltage level of a program operation of a normal ISPP method, and the second verification voltage PV2 is a voltage level of the verification operation S3 which is performed after the verification voltage is moved upward. .
도 5에 도시된 바와 같이, 제1검증 전압(PV1)보다 높은 전압 레벨로 보이는 언더 프로그램된 메모리 셀(UPGM)이 프로그램 레벨로 이동하였음을 확인할 수 있다. As shown in FIG. 5, it can be seen that the under programmed memory cell UPGM, which is seen as a voltage level higher than the first verification voltage PV1, has moved to the program level.
이는 제1검증 전압(PV1)에서 검색이 안되었던 언더 프로그램된 메모리 셀(UPGM)이 제1검증 전압(PV1)보다 높은 레벨의 제2검증 전압(PV2)에서는 검색되었 기 때문이고, 검색된 언더 프로그램된 메모리 셀(UPGM)을 보상 프로그램하였기 때문이다.This is because the under programmed memory cell UPGM, which has not been searched at the first verification voltage PV1, has been searched at the second verification voltage PV2 at a level higher than the first verification voltage PV1. This is because the programmed memory cell UPGM is compensated for.
그리고, 보상 프로그램하기 전에, 정상 프로그램된 메모리 셀을 추출하고, 보상 프로그램 전압 레벨을 평가하였기 때문에, 문턱전압 분포도 우측 레벨의 증가는 방지된다. 즉, 문턱전압 분포도의 폭 증가는 방지된다.Since the normal programmed memory cell is extracted and the compensation program voltage level is evaluated before the compensation program, the increase in the threshold voltage distribution right level is prevented. That is, the increase in the width of the threshold voltage distribution is prevented.
따라서, 본 발명의 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작 후, 메모리 셀들의 문턱전압 분포폭은 바람직한 프로그램 문턱전압 레벨을 중심으로, 그 폭이 감소한다.Therefore, after the program operation of the nonvolatile memory device according to the embodiment of the present invention, the width of the threshold voltage distribution of the memory cells decreases around the desired program threshold voltage level.
전술한 바와 같은 본 발명의 실시예는, 정상 ISPP 방식의 프로그램 동작 후, 언더 프로그램된 메모리 셀을 검색하고, 검색된 언더 프로그램된 메모리 셀을 추가로 프로그램시키는 것을 특징으로 한다.The embodiment of the present invention as described above is characterized in that after the program operation of the normal ISPP method, the under programmed memory cell is searched and the searched under programmed memory cell is further programmed.
그리고, 언더 프로그램된 메모리 셀을 검색하는 단계는, ISPP 방식의 프로그램 동작에서 실시한 최종 검증 동작의 전압 레벨보다 높은 레벨 및 언더 프로그램된 메모리 셀을 검색할 수 있을 만큼의 전압 레벨에서 검증한다.The searching of the under programmed memory cell is performed at a level higher than that of the final verify operation performed in the ISPP program operation and at a voltage level sufficient to search for the under programmed memory cell.
이를 통해, 언더 프로그램된 메모리 셀을 검색하는 마진을 향상시키며, 검색된 언더 프로그램된 메모리 셀을 보상 프로그램시켜, 비휘발성 메모리 소자의 신뢰성을 향상시킨다.As a result, the margin for searching for the underprogrammed memory cell is improved, and the detected underprogrammed memory cell is compensated for, thereby improving the reliability of the nonvolatile memory device.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill.
도 1은 비휘발성 메모리 소자를 나타낸 회로도.1 is a circuit diagram illustrating a nonvolatile memory device.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작을 나타낸 순서도.2 is a flowchart illustrating a program operation of a nonvolatile memory device according to an exemplary embodiment of the present invention.
도 3은 도 2의 프로그램 동작에 대응하는 타이밍(timing)도.3 is a timing diagram corresponding to the program operation of FIG.
도 4는 메모리 셀들의 문턱전압 분포도를 나타낸 도면.4 is a diagram illustrating a threshold voltage distribution of memory cells.
도 5는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 프로그램 방법을 통해 얻어진 메모리 셀의 문턱전압 분포도를 나타낸 도면.5 is a diagram illustrating a threshold voltage distribution of a memory cell obtained through a program method of a nonvolatile memory device according to an exemplary embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
S1 : 정상 ISPP 방식의 프로그램을 진행하는 단계S1: step of executing a normal ISPP method
S2 : 검증 전압 레벨을 상향 이동시키는 단계S2: moving up the verify voltage level
S3 : 상향된 검증 전압으로 검증을 진행하는 단계S3: Step of performing verification with an increased verification voltage
S4 : 언더 프로그램된 메모리 셀을 검색하는 단계S4: searching for the under programmed memory cell
S5 : 언더 프로그램된 메모리 셀만을 추출하는 단계S5: extracting only under programmed memory cells
S6 : 추출한 언더 프로그램된 메모리 셀을 보상 프로그램하는 단계S6: Compensation program for the extracted under programmed memory cell

Claims (5)

  1. 한 회의 프로그램 동작과 한 회의 검증 동작을 포함하는 한 회의 루프와, 상기 루프를 복수 회로 반복하는 비휘발성 메모리 소자의 프로그램 방법에 있어서,In one program loop including one program operation and one verification operation, and a method of programming a nonvolatile memory device repeating the loop a plurality of times,
    상기 복수 회의 루프 중 최종 검증 동작 후, 언더 프로그램된 메모리 셀을 검색하는 단계; 및Retrieving an under programmed memory cell after a last verify operation of the plurality of loops; And
    검색된 상기 언더 프로그램된 메모리 셀을 보상 프로그램하는 단계Compensating for the found underprogrammed memory cell
    를 포함하는 비휘발성 메모리 소자의 프로그램 방법.Program method of a nonvolatile memory device comprising a.
  2. 제1항에 있어서,The method of claim 1,
    상기 언더 프로그램된 메모리 셀을 검색하는 단계는,The searching of the under programmed memory cell may include:
    상기 최종 검증 동작의 전압 레벨을 상향 이동시키는 단계; 및Shifting the voltage level of the last verify operation upward; And
    상향된 검증 전압으로 검증을 진행하는 단계를 포함하여 언더 프로그램된 메모리 셀을 검색하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.And verifying the underprogrammed memory cell by performing verification with an elevated verification voltage.
  3. 제1항에 있어서,The method of claim 1,
    상기 보상 프로그램하는 단계는, 보상 프로그램 전압 레벨을 평가하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.The programming of the compensation method includes the step of evaluating a compensation program voltage level.
  4. 제1항에 있어서,The method of claim 1,
    상기 보상 프로그램하는 단계는, 상기 복수 회의 루프 중 최종 프로그램 동작의 전압 레벨보다 낮은 프로그램 전압 레벨로 진행하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.The programming of the compensation method, characterized in that the progress of the program voltage level lower than the voltage level of the last program operation of the plurality of loops.
  5. 제1항에 있어서,The method of claim 1,
    상기 언더 프로그램된 메모리 셀을 검색한 후, 검색된 언더 프로그램된 메모리 셀만을 추출하는 단계를 더 포함하는 비휘발성 메모리 소자의 프로그램 방법.And extracting only the searched under programmed memory cells after searching for the under programmed memory cells.
KR1020080037767A 2008-04-23 2008-04-23 Method for programing non-volatile random access memory KR20090112082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080037767A KR20090112082A (en) 2008-04-23 2008-04-23 Method for programing non-volatile random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080037767A KR20090112082A (en) 2008-04-23 2008-04-23 Method for programing non-volatile random access memory

Publications (1)

Publication Number Publication Date
KR20090112082A true KR20090112082A (en) 2009-10-28

Family

ID=41553311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080037767A KR20090112082A (en) 2008-04-23 2008-04-23 Method for programing non-volatile random access memory

Country Status (1)

Country Link
KR (1) KR20090112082A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8374035B2 (en) 2010-11-24 2013-02-12 Samsung Electronics Co., Ltd. Non-volatile memory device, method of operating the same, and electronic device having the same
US9330768B2 (en) 2013-12-02 2016-05-03 SK Hynix Inc. Semiconductor memory device, memory system including the same and operating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8374035B2 (en) 2010-11-24 2013-02-12 Samsung Electronics Co., Ltd. Non-volatile memory device, method of operating the same, and electronic device having the same
US8675412B2 (en) 2010-11-24 2014-03-18 Samsung Electronics Co., Ltd. Non-volatile memory device, method of operating the same, and electronic device having the same
US9330768B2 (en) 2013-12-02 2016-05-03 SK Hynix Inc. Semiconductor memory device, memory system including the same and operating method thereof

Similar Documents

Publication Publication Date Title
US8982629B2 (en) Method and apparatus for program and erase of select gate transistors
KR100766241B1 (en) Method of programming a flash memory device
US8238153B2 (en) Program method of flash memory device
US8526239B2 (en) Semiconductor memory device and method of operating the same
US8773911B2 (en) Semiconductor device and erase methods thereof
KR100894784B1 (en) Programming method of flash memory device
US8611155B2 (en) Semiconductor memory device and program methods thereof
KR20120121170A (en) Semiconductor device and operating method thereof
US20100124121A1 (en) Method of erasing flash memory device
US9047961B2 (en) Method of operating semiconductor device
KR101264019B1 (en) Operating method of semiconductor device
US8537632B2 (en) Method of erasing semiconductor memory device
US8351267B2 (en) Method of programming nonvolatile memory device
KR20120005831A (en) Memory device and method for operating the same
US8804426B2 (en) Methods of operating semiconductor device
US8630119B2 (en) Method for operating non-volatile memory device
KR20110002243A (en) Method of program operating for nonvolatile memory device
KR20090112082A (en) Method for programing non-volatile random access memory
US9349481B2 (en) Semiconductor memory device and method of operating the same
KR20090052507A (en) Operating method of a flash memory device
US20150270003A1 (en) Non-volatile memory and method for programming the same
KR20070034328A (en) Programming method of flash memory device
KR101604857B1 (en) Method for programming a semiconductor memory device
KR20130006298A (en) Semiconductor device and operating method thereof
KR20130006300A (en) Operating method of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination