KR20090093024A - 직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막 및이의 제조방법 - Google Patents

직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막 및이의 제조방법

Info

Publication number
KR20090093024A
KR20090093024A KR1020080018321A KR20080018321A KR20090093024A KR 20090093024 A KR20090093024 A KR 20090093024A KR 1020080018321 A KR1020080018321 A KR 1020080018321A KR 20080018321 A KR20080018321 A KR 20080018321A KR 20090093024 A KR20090093024 A KR 20090093024A
Authority
KR
South Korea
Prior art keywords
silicon
nanocrystalline silicon
thin film
hydrogenated
nanocrystalline
Prior art date
Application number
KR1020080018321A
Other languages
English (en)
Other versions
KR100980325B1 (ko
Inventor
조남희
심재현
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020080018321A priority Critical patent/KR100980325B1/ko
Publication of KR20090093024A publication Critical patent/KR20090093024A/ko
Application granted granted Critical
Publication of KR100980325B1 publication Critical patent/KR100980325B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)

Abstract

본 발명은 직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막에 관한 것이다.
본 발명에 의한 수소화된 나노결정 실리콘 박막은 저온에서 수 나노 크기로 형성될 수 있고, 직류바이어스를 통하여 박막 내의 나노결정의 비율을 증가시켜 결함이 적은 나노결정 실리콘 박막을 사용함으로써, 기존 실리콘 제조 기술을 이용하여 광특성이 우수한 광방출 다이오드, 광학 메모리 소자 및 태양전지를 제조할 수 있다.

Description

직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막 및 이의 제조방법{Hydrogenated nanocrystalline silicon thin films using DC bias and preparation method thereof}
본 발명은 직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막 및 이의 제조방법에 관한 것이다.
빛은 시각정보의 매체로 정보를 직접 전달처리하는 기능을 가진다. 반도체 집적회로의 발전을 기반으로, 수광 소자와 전자회로가 집적되어 빛을 받아들여서 처리하는 IC 부품이 개발, 사용되고 있다. 주로 광센서에 해당하는 포토다이오드와 증폭기가 집적된 형태로 가전, 산업용 기기에 크게 이용되어오고 있으며, 최근에는 CMOS(complementary metal-oxide semiconductor)회로에 포토다이오드를 내장한 CMOS 이미지 센서가 실용화되어 수요가 크게 증대되고 있다. 반도체 파운드리(foundry)에서도 이미지센서가 내장된 공정을 표준공정으로 제공하고 있어, 빛을 받아들여 동작하는 회로의 SoC(System on Chip)개발이 가속화될 것이다.
빛이 센서에 이용되는 것뿐만 아니라 통신에 응용되어 고속, 고용량의 통신시스템을 이룰 수 있게 되었다. 반도체 소자로 개발된 반도체레이저, 광검출기, 광도파로, 광스위치 소자, 광증폭기 각각의 소자를 하나의 칩에 집적화하려는 연구가 진행되고 있다. 이에, 고도의 집적화 기술이 발전되어 있는 실리콘 메모리 집적기술을 광전집적기술에 적용시키려는 연구가 진행되고 있다.
그러나, 벌크실리콘(bulk silicon)은 간접천이형 반도체로서, 종래의 광집적기술에 사용되던 도핑된 갈륨아세나이드(GaAs), 인듐포스포러스(InP)등이 직접천이(direct transition)하여 천이된 모든 전자가 빛으로 전환되는 것과 달리, 과열과 진동으로서 수평천이가 포함되어 있어서 상온에서 거의 발광특성을 구현할 수 없어 실리콘 메모리 집적기술을 이용하여 집적하여도, 방광효율이 떨어지는 문제가 있다.
이러한 문제를 해결하는 방법으로, 나노결정 실리콘을 제조하여 광전집적소자에 사용하는 연구가 Canham 그룹에 의해 발표되었다[Appl. Phys. Lett., 57, 1046(1990)].
상기 연구에서는 나노결정 실리콘이 600 ~ 800 nm 파장에서 발광 현상이 있음을 발표하였다. 이러한 주된 요인은 양자 제한 효과(Quantum confinement effect, QCE)로 설명하였다.
벌크실리콘이 나노결정 실리콘으로 크기가 작아짐에 따라, 페르미 파장(페르미 준위에 해당하는 파장)이 물질의 실제 크기와 유사하게된다. 이로 인해 실리콘에 존재하는 전자는 공간적으로 제한된 운동을 하게 되고 저차원의 특성과 이방성질이 나타나 전자의 파동성이 두드러지게 되고 운동이 한정되고 경계되어 에너지 준위가 불연속해지는 양자 제한효과가 나타난다. 상기 QCE는 나노결정의 크기가 작을수록 더 커지는 경향이 있으며, 결정의 크기가 2 nm인 경우 에너지 밴드갭이 2.7 eV이상까지 증가하고, 광전이율도 벌크실리콘에 비하여 크게 증가한다고 보고되었다[Phys.ReV.B, 48, 7(1993)]. 또한, 상기 나노결정은 결정질이기 때문에 비정질 실리콘보다 높은 이동도를 갖고 있고, 낮은 열화현상때문에 고효율의 광전집적소자를 구현시킬 수 있다.
한편, 나노결정을 생성하는 방식은 원자단위부터 크기를 증가시키는 상향식(Bottom up) 방식과 벌크물질에서 리소그래피(Lithography) 또는 식각(eching) 공정을 이용하여 깍아내려 작은 크기의 입자를 만드는 하향식(Top-down) 방식이 있다. 상기 하향식 방식은 복잡한 단계를 거쳐야하고, 수 nm 크기의 나노결정은 제조할 수 없는 문제가 있다.
상향식 방식에서 가장 대표적인 방법은 상온 정도의 저온에서 스퍼터링(sputtering)이나 이온주입법(implantation)에 의해 비정질 실리콘 속에 반도체 원자들을 물리적인 방법으로 혼합한 후 고온에서 열처리하여 나노상을 열역학적으로 형성시키는 방법이 있다. 특히, PECVD(plasma enhanced chemical vapor deposition)기법으로 제조된 수소화된 나노결정 실리콘은 비정질 실리콘 공정과 같은 저온에서 나노결정 실리콘을 제조할 수 있는 장점이 있다.
한편, 플라즈마(plasma)는 전자와 이온집단이 열운동을 하여 공간을 자유롭게 움직이고 있는 상태로, 전자, 이온 및 전하를 보유하지 않은 전자기체, 이온 기체, 중성기체의 중성입자 집단이 공존하고 있는 상태를 말하며, 전자입자 집단이지만, 전자밀도와 이온 밀도가 같기 때문에 거시적으로 전기적 중성이 유지되고 있다.
보통 플라즈마 생성에는 기체방전이 이용되고, 상기 기체의 압력이 10²내지 수 Torr의 저압에서 방전시키는 것을 글로우 방전(Glow Discharge)이라고 한다. 기체 방전의 방식에는 직류 방전(Direct Current glow discharge), 고주파 방전(Radio Frequency glow discharge) 및 펄스 방전(Pulse 방전) 등이 있다.
직류방전에 의한 방법은 전극 간에 직류전압을 더하여, 기체를 방전시켜 플라즈마를 만든다. 이 방법에 의한 플라즈마는 오래전부터 연구에 응용되고 있다. 공업적으로도 전원부와, 전극관계가 비교적 싼 가격으로 설정될 수 있다는 장점이 있다.
고주파 전원을 이용한 방법은 전극을 방전관 내에 직접 투입하지 않고도 방전을 얻을 수 있기 때문에 고주파 전원을 이용한 방전은 넓은 분야에서 응용되고 있다.
Nozawa 그룹은 직류 바이어스에 따른 기판과 플라즈마사이의 시스 포텐셜(sheath potential)이 이온 충격(ion bombarding)을 가속시켜 대전된 이온들의 가열 효과가 기판의 온도를 증가시킨다고 보고 하였다[R. Nozawa, H. Takeda, M. Ito, M. Hori, and T. Goto, J. Appl. Phys. 81 (1997) 8035].
이에 본 발명자들은 고주파 장전을 이용하여 수소화된 실리콘을 증착시키고, 직류 바이어스를 인가하여 수소화된 나노결정 실리콘을 포함하는 박막을 제조함으로써, 우수한 광방출 특성을 나타냄을 확인하고 본 발명을 완성하였다.
본 발명의 목적은 직류 바이어스를 이용한 수소화된 나노결정실리콘 박막을 제공함에 있다.
본 발명의 다른 목적은 직류 바이어스를 이용한 수소화된 나노결정실리콘 박막의 제조방법을 제공함에 있다.
상기의 목적을 해결하기위하여, 본 발명은 직류 바이어스를 이용한 수소화된 나노결정실리콘 박막을 제공한다.
또한, 본 발명은 직류 바이어스를 이용한 수소화된 나노결정실리콘 박막의 제조방법을 제공한다.
본 발명에 의한 수소화된 나노결정 실리콘 박막은 저온에서 수 나노 크기로 형성될 수 있고, 직류바이어스를 통하여 박막내 나노결정의 비율을 증가시켜 결함이 적은 나노결정 실리콘 박막을 사용함으로써, 기존 실리콘 제조 기술을 이용하여 광특성이 우수한 광방출 다이오드, 광학 메모리 소자 및 태양전지를 제조할 수 있다.
도 1은 본 발명에 따른 일실시예에 따른 라만 스펙트럼이고((a) 실시예 1,(b) 실시예 2,(c) 실시예 3,(d) 실시예 4,(e) 실시예 5 및(f) 실시예 6);
도 2는 상기 도 1의 라만 스펙트럼을 로렌츠안 피팅으로 나타낸 그래프이고((a) 실시예 2, (b) 실시예 3, (c)실시예 4 및 (d) 실시예 5);
도 3은 본 발명에 따른 일실시예의 X선 회절 그래프이고((a)의 ① 실시예 1,② 실시예 2,③ 실시예 3,④ 실시예 4,⑤ 실시예 5,⑥ 실시예 6,(b) 실시예 2의 확대 그래프,(c) 실시예 4의 확대 그래프 및 (d) 실시예 5의 확대 그래프);
도 4는 본 발명에 따른 일실시예의 고배율 전자투과현미경(HRTEM)사진과 제한시야전자회절(SAED)사진이고((a) 실시예 5 및 (b) 실시예 6);
도 5는 본 발명에 따른 일실시예의 단면을 측정한 고배율 전자투과현미경(HRTEM) 사진이고((c) 실시예 5);
도 6는 본 발명에 따른 일실시예의 원자힘 현미경(AFM)사진이고(((a) 실시예 1,(b) 실시예 4,(c) 실시예 5 및 (d) 실시예 6);
도 7은 본 발명에 따른 일실시예의 변환 적외선 분광기(FT-IR)그래프이고((a) 실시예 1,(b) 실시예 2,(c) 실시예 3,(d) 실시예 4,(e) 실시예 5 및 (f) 실시예 6);
도 8은 본 발명에 따른 일실시예의 광루미네센스(PL)그래프이고((a) 실시예 1,(b) 실시예 2,(c) 실시예 3,(d) 실시예 4,(e) 실시예 5 및(f) 실시예 6);
도 9은 본 발명에 따른 실시예 2의 광방출(EL)그래프이고(순방향 전압을 각각 (a) 3 V,(b) 5 V,(c) 6 V,(d) 8 V 및 (e) 10 V으로 인가함);
도 10는 본 발명에 따른 일실시예의 전류 전압 특성(I-V)그래프이다((a) 실시예 1,(b) 실시예 2,(c) 실시예 3,(d) 실시예 4,(e) 실시예 5 및 (f) 실시예 6).
이하 상세히 설명한다.
본 발명에 따른 박막의 수소화된 나노결정 실리콘은 Si-H2 또는 Si-H3결합으로 이루어진 비정질 실리콘에 의해 둘러싸여 박막을 형성할 수 있다. 상기 박막 내 수소화된 나노결정 실리콘의 비율은 4% 이상인 것이 바람직하다.
이때, 상기 수소화된 나노결정 실리콘은 그 비율이 높을수록 바람직하나, 4% 미만인 경우, 수소화된 나노결정 실리콘을 포함하는 박막의 광특성이 저하되는 문제가 있다.
본 발명에 따른 수소화된 나노결정 실리콘은 1 ~ 10 nm 크기인 것이 바람직하다. 상기 나노결정 실리콘이 1 nm 미만이면, 비정질 실리콘으로 변하는 문제가 있고, 10 nm를 초과하면 나노결정 실리콘의 양자 특성이 감소하여 발광특성이 저해되는 문제가 있다.
또한, 본 발명은 수소화된 비정질 실리콘박막을 증착시키는 단계(단계 1);및 상기 단계 1에 있어서, 증착된 비정질 실리콘박막에 고주파 방전기과 직류 바이어스를 인가하여 나노결정 실리콘을 형성시키는 단계(단계 2);로 이루어지는 것을 특징으로 하는 수소화된 나노결정 실리콘을 포함하는 박막의 제조방법을 제공한다.
본 발명에 따른 상기 단계 1의 나노결정 실리콘은 SiH4 및 H2의 혼합기체를 사용하여 수소화된 비정질 실리콘 박막을 증착시키는 단계이다. 상기 SiH4는 본 발명에 따른 나노결정 실리콘의 실리콘 공급원으로서 H2 기체와 혼합하여 사용할 수 있다.
상기 단계 1의 혼합기체는 SiH4 기체 2 ~ 4 sccm 과 H2 기체 90 ~ 110 sccm으로 PECVD 내로 주입될 수 있다. 이때, H2 기체가 90 sccm 미만으로 주입되면, 박막내 비정질 실리콘의 비율이 증가하는 문제가 있고, 110 sccm 을 초과하여 주입되면, 실리콘 나노결정크기가 수십 내지 수백 나노미터로 형성되어 박막의 발광 특성이 저하되는 문제가 있다.
본 발명에 따른 나노결정 실리콘 제조방법의 단계 2는 상기 단계 1에서 기판에 증착된 비정질 실리콘 박막을 고주파 방전과 직류 바이어스를 인가하여 나노결정 실리콘을 형성시키는 단계이다.
상기 단계 2의 고주파 방전은 이온에너지와 이온 유동으로 인해 대전된 입자의 가열효과 때문에 별도의 가열장치 없이도 기판의 온도를 증가시켜 증착된 나노결정 실리콘에 영향을 미칠 수 있다. 또한, 상기 단계 2의 직류 바이어스를 인가하는 것도 대전된 이온이 증착될 기판에 최적으로 결합할 수 있는 부분을 찾기 위한 에너지를 공급할 수 있기 때문에 나노결정 실리콘 형성에 영향을 미칠 수 있으나, 상기 고주파 방전에 대한 나노결정 실리콘 형성효과가 더 우세할 수 있다.
본 발명에 따른 상기 단계 2의 고주파는 90 ~ 110 W로 방전될 수 있다. 이때, 상기 단계 2의 고주파가 110 W를 초과하면 플라즈마내 박막형성에 관여하는 Si-Hn(n=1,2,3)라디칼들이 서로 반응하여 챔버 내벽에 분말형태로 존재하는 문제가 있고, 90 W 미만이면 플라즈마 형성이 되지 않는 문제가 있다.
또한, 상기 단계 2의 직류 바이어스는 0 ~ -400 V의 범위에서 인가될 수 있도록 조절하는 것이 바람직하다. 이때, -400 V을 초과하여 인가되면 박막내 실리콘 결정크기가 수십 나노이상으로 성장하는 문제가 있고, 0 V 미만이면 비정질실리콘으로 존재하는 문제가 있다.
이하, 본 발명의 실시예에 의해 더욱 상세히 설명한다. 단, 하기의 실시예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기의 실시예에 의해 제한되는 것은 아니다.
<실시예 1> 수소화된 나노결정 실리콘 박막제조
1)수소화된 비정질 실리콘 형성(단계 1)
상업적으로 구입가능한 p-Si 웨이퍼(wafer)를 PECVD(Plasma Enhanced Chemical Vapor Deposition)장치에 위치시키고, SiH4 3 sccm 및 H2 100 sccm의 혼합기체를 실온에서 주입시켜 상기 웨이퍼에 수소화된 비정질 실리콘을 형성시킨다.
2)수소화된 나노결정 실리콘 제조(단계 2)
수소화된 비정질 실리콘을 100 W의 고주파를 유지하면서 0 V의 직류 바이어스를 가해주어 수소화된 나노결정 실리콘을 제조하였다.
<실시예 2 - 6 > 수소화된 나노결정 실리콘 박막제조
상기 실시예 1의 단계 2에서 -40 V, -60 V, -100 V, -200 V, -400의 직류 바이어스를 가해주는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 나노결정 실리콘 박막을 제조하였다.
<분석> 나노결정 실리콘 박막의 분석
1) 실리콘 나노결정의 형상 및 크기
① 라만 분광기 측정
본 발명에 따른 나노결정 실리콘의 형상 및 크기를 분석하기 위해, 시료를 손상시키지 않으면서, 작은 크기의 시료로 분석가능한 라만 분광기(Jobin Yvon, T64000)분석을 실시하여 도 1에 나타내었고, 도 1의 그래프를 로렌츠안 피팅(Lorentzian fitting)을 하여 도 2에나타내었다.
도 1에 나타낸 바와 같이, 약 521 cm-1 피크는 실리콘 단결정에 의해 발생되는 피크로서 실리콘 웨이퍼 기판의 영향으로 발생되는 피크로 사료된다. 실시예 2 내지 6으로 직류 바이어스가 증가 인가됨에 따라 약 480 cm-1의 피크가 증가하는 것을 알 수 있다. 이를 통하여, 실시예 2 내지 6은 직류 바이어스 인가로 인해 상기 비정질 실리콘이 실리콘 나노결정으로 형성되는 것을 알 수 있다.
도 2에 나타낸 바와 같이, 실리콘 단결정 피크인 521 cm-1 가 약 2 cm-1 너비를 나타냄을 알 수 있다. 수소화된 나노결정 실리콘으로부터 얻어지는 라만 그래프의 진동방향에 따라 150 cm-1 피크인 횡 음향 방식(transverse acoustic,TA), 300 cm-1 피크인 종 음향 방식(longitudinal acoustic,LA), 380 cm-1 피크인 종 광학 방식(longitudinal optical,LO) 이 모두 나타나고, 횡광학 방식(transverse optical,TO)피크는 비정질 실리콘으로부터 나오는 480 cm-1의 횡 광학 방식transverse optical,TO1)피크와 나노결정 실리콘으로부터 나오는 510 cm-1의 횡 광학 방식(transverse optical,TO2)피크가 나타나는 것으로 나노결정 실리콘이 형성된 것을 확인하였고, 전체 박막내에는 나노결정 실리콘뿐만 아니라 비정질 실리콘이 혼재되어 있는 것을 확인하였다.
또한, 상기 나노결정 실리콘의 크기가 수 나노 크기가 되면, 라만 활성 모드(Raman active mode)는 브릴로린 존(Brillouin zone)의 중앙으로 제한되지 않을 수 있기에, 상기의 그래프가 상기 나노결정 실리콘의 크기가 10 nm 이상의 크기에서 3 nm로 감소함에 따라 520 cm- 1 에서 500 cm- 1 으로 이동할 수 있으며, 2 nm이하의 결정은 다시 비정질 실리콘으로 돌아갈 수 있다.
한편, Wu 그룹은 벌크실리콘의 라만 이동 값 2.0 cm-1 에 비하여 평균 나노 크기 d를 갖는 결정의 라만 이동 ΔW과의 하기와 같은 관계식을 구하였다. 하기의 식을 이용하여, 나노결정 실리콘의 평균 크기를 구하였다.
본 발명에 따른 실시예 2(-40V)와 실시예 4(-100V)를 비교하면, 라만 이동은 13.5cm-1 에서 21 cm- 1으로 이동하여, 이 수치를 상기 수학식 1에 대입 하면 실시예 2의 나노결정 실리콘 평균 크기는 2.42 nm 이고, 실시예 4의 나노결정 실리콘 평균 크기는 1.94 nm로 크기가 감소한 것을 알 수 있다. 그러나 실시예 6(-400V)의 라만 이동은 4.6 cm- 1 으로, 그 크기는 4.14 nm로 증가하였음을 알 수 있다.
한편, 실시예 3(-60V)의 라만 이동은 26 cm- 1 으로 1.38 nm로 가장 작은 크기를 가지나, 결정 부피 비율 Xc의 값이 1% 이하인 것으로 나타났다.
본 발명에 따른 나노결정 실리콘 박막내 결정 부피 비율을 수학식 2로 계산하여 표 1에 나타내었다.
실시예 TO1(cm-1) TO2(cm-1) dXRD(nm) dRaman(nm) E(eV) Xc(%)
실시예 1 - 480 - - - -
실시예 2 507.5 479 2.64 2.24 1.97 7.8
실시예 3 - 479 - 1.38 - ≤1
실시예 4 500 481 2.40 2.20 2.20 5.2
실시예 5 506.6 480 2.40 2.00 2.00 14.1
실시예 6 516.4 480 10.5 4.14 1.70 56.5
표 1에 나타낸 바와 같이, 나노결정 실리콘의 크기가 작아짐에 따라 불규칙한 수소화된 비정질 실리콘의 비율이 증가한다. 이는 상기 결정 중심에 있는 원자의 수가 결정크기를 증가시키는 표면의 원자수 보다 증가되는 것을 나타낸다.
② X선 회절 분석
도 3은 본 발명에 따른 실리콘 나노결정의 형상 및 크기를 분석하기 위해, X-선 회절(a Pohang steel & iron cooperation(POSCO) bealine(8C1) at Pohang Light Source(PLS) in Korea)분석을 실시하여 나타낸 것이다. 이를 통하여 계산된 실리콘 나노결정의 크기는 상기 표 1에 함께 나타내었다.
도 3에서 나타난 바와 같이, 실시예 1 과 실시예 3은 결정을 나타내는 피크가 거의 없는 반면, (111)결정을 나타내는 28.4°피크가 실시예 2, 실시예 4 및 실시예 5에 넓게 나타나고, 실시예 6은 28.4°피크뿐만 아니라 (220)결정을 나타내는 47.3°피크 또한 예리하게 나타난다. 이를 통해 실시예 1과 실시예 3은 대부분이 비정질 실리콘이고, 실시예 2, 실시예 4 및 실시예 5에는 (111)방향의 나노결정 실리콘이 생성되었으며, 실시예 6은 (111)방향과 (220)방향을 갖고 있는 나노결정 실리콘이 생성된 것을 확인하였다.
XRD 그래프의 반가폭(full-width at half-maxium,FWHM)을 이용한 하기 수학식 1로 표기된 scherrer의 방정식으로 평균 나노결정 실리콘의 크기를 계산하여 표 l에 나타내었다.
(λ=1.5405, F= FWHM)
표 1에 나타낸 바와 같이, 실시예 2는 2.6 nm, 실시예 4는 2.1 nm, 실시예 5는 2.4 nm 이며, 상기 XRD를 통해 계산된 나노결정 실리콘의 크기는 상기 라만을 통해 계산된 나노결정 실리콘의 크기와 유사한 결과이다. 추가적으로 라만을 통한 나노결정 실리콘의 크기는 XRD를 통한 나노결정 실리콘 크기보다 작게 나타나는데 이것은 나노 입자의 경계층으로 인한 인장 변형률(tensile strain)에 의한 것일 수 있다.
도 4는 고배율 투과 전자 현미경(High resolution transmihigh-resolution transmission electron microscopy, HRTEM)을 가속전압 1.25 MV으로 하여 실시예 5(도 4의 (a))와 실시예 6(도 4의 (b))를 측정한 사진이고, 실시예 6의 단면을 측정한 사진은 도 5(도 4의(c))에 나타내었다.
도 4에 나타난 바와 같이, 실시예 5는 약 2 nm이하의 크기를 갖고 실시예 6은 보다 큰 ~ 4 nm이하의 크기를 갖고 있음을 확인하였다. 특히 실시예 6의 단면도를 통하여, 실시예 6은 나노결정 실리콘이 결합되거나, 겹쳐져 있고 실리콘 기판 주위에 높은 밀도의 나노결정 실리콘을 관찰할 수 있다. 또한, 실리콘 박막 내부에 있는 나노결정 실리콘의 크기는 4 nm 내지 12 nm으로 XRD 및 라만을 통해 측정한 결정 크기와 일치하는 것을 확인하여, 본 발명에 따른 나노결정 실리콘의 크기를 재확인하였다.
한편, 실시예 5와 실시예 6의 결정구조를 알아보기위하여, 각각의 SAED( selected area electron diffraction)패턴을 관찰하여 도 4의 삽입하여 나타내었다.
도 4의 삽입 그림에서 나타난 바와 같이, 실시예 5는 비정질 실리콘을 나타내는 확산 환(diffuse ring)이 주로 관찰되는 반면, 실시예 6은 연속적인 선명 환(sharp ring)이 포개어져 있는 것을 관찰하였다. 상기 실시예 6의 패턴은 (111)면, (220)면으로 이루어진 전형적인 다이아몬드 결정구조를 갖고 있다. 또한, 수 개의 원자로 이루어진 2 nm 이하의 나노결정 실리콘도 상대적으로 큰 나노결정 실리콘과 같은 간격을 유지하고 있어, 이를 통해 실시예 4의 XRD에 의해 측정된 넓은 (111)방향 피크는 다이아몬드 실리콘 구조와 같은 것을 알 수 있다.
즉, 도 4의 결과를 통해 실시예 5는 확산 환들을 포함하여 상대적으로 낮은 결정 비율을 갖고 있으며, 실시예 6는 높은 결정 비율을 갖고 있음을 확인하여, 직류 바이어스에 따라 결정 비율이 변화하는 것을 알 수 있다.
도 5는 본 발명에 따른 나노결정 실리콘 박막의 표면 형태(surface morphology)를 알아보기위하여, 실시예 1, 실시예4, 실시예 5 및 실시예 6에 대하여원자힘 현미경(AFM, Digital Instrument, Nanoscope Multimode Ⅳa)을 측정하였다.
도 5에 나타낸 바와 같이, 실시예 1, 실시예4, 실시예 5 및 실시예 6의 제곱평균제곱근(RMS) 표면 거칠기 값 중 실시예 6의 RMS가 약 400 Å까지의 범위로 가장 컸으며, 실시예 1의 값이 가장 작았다.
상기의 분석을 통해, -400V의 직류 바이어스로 인해 증착된 실리콘 박막은 파괴되지만, 직류 바이어스를 인가해주지 않은 박막에 비해 박막내 결정이 차지하는 비율이 큰 나노결정 실리콘이 제조되는 것을 확인하였다.
2) 실리콘 나노결정의 화학적 특성
① 적외선 분광기 측정
본 발명에 따른 나노결정 실리콘 박막의 화학적인 특성을 측정하기 위하여, 퓨리에 변환 적외선 분광기(Fourier Transform Infra Red spectrometer, FTIR, IFS66v/s, Bruker)을 분석하여 도 6에 나타내었다.
Nozawa 그룹[R. Nozawa, H. Takeda, M. Ito, M. Hori, and T. Goto, J. Appl. Phys. 85 (1999) 1172]의 2000 cm-1 피크는 Si-H(mono-hydride)을 나타내고, 2090 cm-1 및 2140 cm- 1는 각각 Si-H2, Si-H3 을 나타낸다는 보고를 참조하여, 본 발명에 따른 실시예 1 내지 6을 분석한 결과, 실시예 1 및 실시예 3은 주로 Si-H3 을나타내어 비정질 실리콘으로 이루어져 있고, 실시예 2, 실시예 4, 실시예 5 및 실시예 6은 Si-H, Si-H2 및 Si-H3 모두 나타나 비정질 실리콘과, 실리콘 나노결정이 혼재되어 있고, 특히 실시예 6은 Si-H의 피크가 매우 크게 나타나 실리콘 나노결정이 고밀도로 존재하고 있는 것을 확인하였다.
상기 FT-IR 결과는 상기 XRD 및 Raman의 결과와 일치하여, 인가된 직류 바이어스의 증가에 따라 기판의 가열현상이 증가하여 결정도와 결정 크기가 증가하는 것을 알 수 있다.
또한, 상기 FT-IR 결과를 바탕으로 각각 Si-H, Si-H2 및 Si-H3를 나타내는 피크의 세기의 합을 전체 박막으로 간주하고, 나노결정 실리콘의 피크를 Si-H로 간주하여 박막내 나노결정 실리콘의 비율을 나타내는 하기 수학식 3 및 본 발명자들의 종래 연구를 참조하여[J.-H. Shim and N.-H. Cho, Appl. Sur. Sci. 234 (2004) 268], 2 nm 이하의 실리콘 나노결정의 표면은 주로 Si-H3로 이루어져 있고, 약 5nm 크기의 실리콘 나노결정은 주로 Si-H로 이루어져 있다.
나아가, 비정질 실리콘에 있는 실리콘 입자들은 Si-H3가 환원되어 길어지는 것을 확인하였다.
3) 나노결정 실리콘 박막의 광학적 특성
본 발명에 따른 나노결정 실리콘 박막의 광학적인 특성을 특정하기 위해, 상기 제조방법의 단계 2에서 형성된 수소화된 나노결정 실리콘 박막에 반투명 ZnO:Ga막을 고주파 마그네트론 스퍼터(RF magenetron sputter)를 이용하여 200 W로 5 분 동안 증착하였다.
① 광루미네센스(PL) 측정
광루미네센스(photoluminescence, PL, SPEX, 1403)를 헬륨-카드뮴(He-Cd)레이저의 325 nm 파장으로 측정하여 도 8 및 표 2에 나타내었다.
본 발명에 따른 나노결정 실리콘 박막은 바이어스가 증가함에 따라, 나노결정 실리콘입자의 크기가 1.9 nm에서 4.0 nm로 증가하여 PL 피크의 위치가 560 nm에서 700 nm로 이동하는 그래프를 나타내었다.
이것은 양자점 제한 효과(Quantum confinement effect)로 인해, 나노결정 실리콘의 밴드갭(band gap), 진동세기의 증가, 효과적이고 가시적인 루미네센스가 증가된것을 나타낸다. 이에, 전형적인 반가폭 300 ~ 400eV을 갖는 실리콘 나노결정의 PL 폭 변화는 상기 결정의 크기가 변화하는 것이라고 알려져 있다[25. K.L. Narasimhan, S. Banerjee, A.K. Srivastava, and A. Sardesai, Appl. Phys. Lett. 62 (1993) 331].
본 발명에 따른 나노결정 실리콘 박막의 PL 스펙트럼을 John-Singh model[P.F. Trwoga, A.J. Kenyon, and C.W. Pitt, J. Appl. Phys. 83 (1998) 3789.]에 적용시켜 상기 나노결정의 평균 크기 측정하여 XRD, Raman 및 TEM을 통한 크기와 유사한 것을 확인하였다.
E( eV ) = PL energy
Eg = 벌크 비정질 실리콘 밴드갭 (1.56 eV)
C = confinement parameter (2.40 eVㆍÅ2)
d = 결정 크기 (Å)
실시예 2 실시예 4 실시예 5 6실시예
PL peak 값 1.97 2.20 2.00 1.70
결정 크기 2.42 1.94 2.34 4.14
② 광 방출(EL) 특성
도 9는 본 발명에 따른 나노결정 실리콘 박막의 광 방출(light emission, EL,Cs-1000,MINOLTA)을 측정한 것이다. 분석은 암실에서 순방향으로 3 ~ 10 V 전압을 인가하여 진행하였다.
도 9에 나타난 바와 같이, 3 V 전압을 실시예 5에 인가하였을 때 EL이 거이 나타나지 않았는데, 이것은 매우 낮은 전압을 인가하였을 때 양자 효율이 일정하다는 것을 나타낸다. 또한, 전압을 높게 인가할수록, 피크가 이동하지 않아 실리콘 나노결정으로 주입되는 되는 전자가 일정하여, 실리콘 나노결정의 크기가 균일한 것을 알 수 있다. 한편 최대 10 V 전압을 인가하였을 때 포화된 부분에서 파괴가 일어난다.
EL의 세기 분포와 폭 너비가 PL과 유사하여, 나노결정 실리콘 내에 위치하는 방출 엑시톤(exciton)을 확인하였다.
4) 나노결정 실리콘 박막의 전류-전압(I-V) 특성
도 10은 본 발명에 따른 수소화된 나노결정 실리콘 박막의 I-V의 특성을 측정하여 나타낸 것이다. I-V를 측정하기 위하여, 도 10의 상단 삽입 그림과 같이 ZnO:Ga/nc-Si:H/p-type Si wafer/Pt 소자를 형성하여 측정하였다.
순방향 바이어스가 증가할 때 암 전류는 증가하고, 나노결정 실리콘층에서 방사하며 재결합(recombination)하는 만큼 전자의 여기가 증가한다.
도 10에 나타낸 바와 같이, 역방향 누설 전류(reverse leakage current)가 순 방향 누설 전류보다 매우 약하고, 이것은 본 발명에 따른 나노결정 실리콘 박막이 좋은 정류특성을 갖고 있는 것을 알 수 있다. 나아가, 높은 음 직류 전압이 나노결정 실리콘에 인가되면, 전류 밀도가 순 방향 전압 영역에서 점점 더 증가한다. 이러한 경향은 본 발명에 따른 나노결정 실리콘이 인가되는 전압에 의해 여기되기에 충분히 많은 수가 있다는 것을 알 수 있다.
반면, 도 10(c) 그래프는 급격히 감소하는데, 이것은 상기 나노결정이 QCE에 제한되도록 인가되는 전압으로 전자가 수송되기에 충분히 작은 크기를 갖고 있는 것을 나타낸다.
이로부터, 본 발명에 따른 실리콘 나노결정의 박막은 다양한 음 직류 전압에 민감하게 변화할 수 있음을 알 수 있다.

Claims (8)

  1. 직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막.
  2. 제1항에 있어서, 상기 수소화된 나노결정 실리콘이 Si-H2 또는 Si-H3결합으로 이루어진 비정질 실리콘에 의해 둘러싸여 있는 것을 특징으로 하는 수소화된 나노결정 실리콘을 포함하는 박막.
  3. 제1항에 있어서, 상기 실리콘 나노결정은 1 ~ 10 nm의 크기를 갖는 것을 특징으로 하는 수소화된 나노결정 실리콘을 포함하는 박막.
  4. 수소화된 비정질 실리콘 박막을 증착시키는 단계(단계 1); 및
    상기 단계 1에 있어서, 증착된 나노결정 실리콘은 고주파 방전과 직류 바이어스를 인가하여 나노결정 실리콘을 형성시키는 단계(단계 2)를 포함하여 이루어지는 PECVD법을 이용하여 수소화된 나노결정 실리콘 박막의 제조방법.
  5. 제4항에 있어서, 상기 단계 1의 나노결정 실리콘은 SiH4 및 H2의 혼합기체를 사용하여 생성하는 것을 특징으로 하는 PECVD법을 이용하여 수소화된 나노결정 실리콘 박막의 제조방법.
  6. 제5항에 있어서, 상기 혼합기체는 SiH4 기체 2 ~ 4 sccm 과 H2 기체 90 ~ 110 sccm 혼합인 것을 특징으로 하는 PECVD법을 이용하여 수소화된 나노결정 실리콘을 포함하는 박막의 제조방법.
  7. 제4항에 있어서, 상기 단계 2의 고주파 방전은 90 ~ 110 W의 범위 내에서 수행되는 것을 특징으로 하는 수소화된 나노결정 실리콘 박막의 제조방법.
  8. 제4항에 있어서, 상기 단계 2의 직류 바이어스는 0 ~ -400 V를 가해주는 것을 특징으로 하는 PECVD법을 이용하여 수소화된 나노결정 실리콘을 포함하는 박막의 제조방법.
KR1020080018321A 2008-02-28 2008-02-28 직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막의 제조방법 KR100980325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080018321A KR100980325B1 (ko) 2008-02-28 2008-02-28 직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080018321A KR100980325B1 (ko) 2008-02-28 2008-02-28 직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막의 제조방법

Publications (2)

Publication Number Publication Date
KR20090093024A true KR20090093024A (ko) 2009-09-02
KR100980325B1 KR100980325B1 (ko) 2010-09-07

Family

ID=41301554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018321A KR100980325B1 (ko) 2008-02-28 2008-02-28 직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막의 제조방법

Country Status (1)

Country Link
KR (1) KR100980325B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105483654A (zh) * 2016-01-22 2016-04-13 华北电力大学（保定） 一种用于生成纳米晶硅薄膜的装置
CN105568250A (zh) * 2016-01-22 2016-05-11 华北电力大学（保定） 一种pecvd沉积氢化纳米晶硅薄膜的制备方法
CN113941320A (zh) * 2021-10-18 2022-01-18 合肥工业大学 一种晶体硅纳米片薄膜光电极及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105483654A (zh) * 2016-01-22 2016-04-13 华北电力大学（保定） 一种用于生成纳米晶硅薄膜的装置
CN105568250A (zh) * 2016-01-22 2016-05-11 华北电力大学（保定） 一种pecvd沉积氢化纳米晶硅薄膜的制备方法
CN113941320A (zh) * 2021-10-18 2022-01-18 合肥工业大学 一种晶体硅纳米片薄膜光电极及其制备方法
CN113941320B (zh) * 2021-10-18 2024-01-30 合肥工业大学 一种晶体硅纳米片薄膜光电极及其制备方法

Also Published As

Publication number Publication date
KR100980325B1 (ko) 2010-09-07

Similar Documents

Publication Publication Date Title
Cheng et al. Si-Rich $\hbox {Si} _ {\rm x}\hbox {C} _ {1-{\rm x}} $ Light-Emitting Diodes With Buried Si Quantum Dots
Das et al. Electrical transport phenomena prevailing in undoped nc-Si/a-SiNx: H thin films prepared by inductively coupled plasma chemical vapor deposition
Xiaowei et al. ZnO nanostructures and their applications
KR20040043071A (ko) 질화물 반도체 나노상 광전소자 및 그 제조방법
Wang et al. Light emitting devices based on nanocrystalline-silicon multilayer structure
Tai et al. Wavelength-shifted yellow electroluminescence of Si quantum-dot embedded 20-pair SiNx/SiOx superlattice by Ostwald ripening effect
Mitrofanov et al. Near-Infrared-Emitting Cd x Hg1–x Se-Based Core/Shell Nanoplatelets
Yu et al. Electroluminescence from Er-doped ZnGa2O4 spinel nanofilms fabricated by atomic layer deposition on silicon
Tiour et al. Opto-structural properties of Si-rich SiNx with different stoichiometry
KR100980325B1 (ko) 직류 바이어스를 이용한 수소화된 나노결정 실리콘 박막의 제조방법
Ren et al. Facile synthesis and photoluminescence mechanism of ZnO nanowires decorated with Cu nanoparticles grown by atomic layer deposition
Jin et al. Near-infrared electroluminescence from metal-oxide-semiconductor devices with erbium-doped gadolinium oxide on silicon
Wang et al. CdS@ SiO2 Core–Shell Electroluminescent Nanorod Arrays Based on a Metal–Insulator–Semiconductor Structure
Li et al. Selective surface engineering of perovskite microwire arrays
Jeong et al. Breakdown characteristics of deep-ultraviolet Al0. 6Ga0. 4N pin avalanche photodiodes
Lu et al. Fabrication and characteristics of nitrogen-doped nanocrystalline diamond/p-type silicon heterojunction
Li et al. Correlation between photo response and nanostructures of silicon quantum dots in annealed Si-rich nitride films
Someno et al. Photoluminescence of nanocrystalline silicon quantum dots with various sizes and various phosphorus doping concentrations prepared by very high frequency plasma
Li et al. The evolution of PL properties of hydrogenated Si-rich silicon carbide/amorphous carbon nano-multilayer films grown by PECVD
Suendo et al. Luminescence of polymorphous silicon carbon alloys
Reitano et al. Room temperature blue light emission from ECR-CVD deposited nano-crystalline SiC
Ma et al. Quantum-confined photoluminescence from size-controlled boron doped nanocrystalline-Si: H/a-SiCx: H superlattice
da Silva et al. Wurtzite Gallium Phosphide via Chemical Beam Epitaxy: Impurity-Related Luminescence vs Growth Conditions
Ma et al. Effects of nitrogen impurities on the microstructure and electronic properties of P-doped Si nanocrystals emebedded in silicon-rich SiNx films
Kang et al. Light‐emitting diode applications of colloidal CdSe/ZnS quantum dots embedded in TiO2–δ thin film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee