KR20090078394A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20090078394A
KR20090078394A KR1020080004206A KR20080004206A KR20090078394A KR 20090078394 A KR20090078394 A KR 20090078394A KR 1020080004206 A KR1020080004206 A KR 1020080004206A KR 20080004206 A KR20080004206 A KR 20080004206A KR 20090078394 A KR20090078394 A KR 20090078394A
Authority
KR
South Korea
Prior art keywords
hard mask
film
layer
mask film
semiconductor device
Prior art date
Application number
KR1020080004206A
Other languages
English (en)
Inventor
안상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080004206A priority Critical patent/KR20090078394A/ko
Publication of KR20090078394A publication Critical patent/KR20090078394A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 반도체 기판상에 층간절연막을 형성하는 단계; 상기 층간 절연막 상에 스핀온 방식으로 제1 하드마스크막을 형성하는 단계; 상기 제1 하드마스크막상에 제2 하드마스크막을 형성하는 단계; 및 상기 제2 하드마스크막 상에 포토레지스트막을 형성하는 단계를 포함한다.
SOC, 오버레이 리시듀얼(Overlay Residual), 멀티레이어

Description

반도체 소자의 제조 방법{Method for manufacturing semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자를 제조하기 위한 하드마스크막 공정 시 발생할 수 있는 응력(Stress)에 의한 기판의 구부러짐 현상을 해소하여 기판상의 패턴 정렬에 대한 정확도를 향상시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 패턴 크기가 감소할수록 특히 노광 공정을 진행함에 있어서 반도체 기판과 노광 마스크간의 정렬은 매우 중요하다. 이것은 반도체 기판과 노광 마스크 간의 정확한 정렬이 이루어져야만 임의의 패턴을 반도체 기판상의 정확한 위치에 원하는 크기로 형성할 수 있기 때문이다.
최근, 반도체 소자의 고집적화에 의해 요구되어지는 패턴의 사이즈가 점점 줄어듦에 따라, 노광 및 식각 공정에서 필요한 하드마스크가 기존의 질화막 하드마스크나 산화막 하드마스크에서 비정질 카본 하드마스크로 대체되고 있다. 50nm급디램(DRAM) 소자의 스토리지 노드 마스크 공정에서는 층간 절연막 상에 비정질 카본 하드마스크를 약 5000 내지 6000Å 두께로 형성하고, 비정질 카본 하드 마스크상에 반사 방지막의 기능을 하기 위한 SiON을 약 550 내지 650Å 두께로 형성할 수 있다. 또한, 50nm급 플래시 메모리 소자의 드레인 콘택 마스크 공정에서는 층간 절연막 상에 비정질 카본 하드마스크를 약 2500 내지 3500Å 두께로 형성하고, 비정질 카본 하드 마스크상에 반사 방지막의 기능을 하기 위한 SiON을 약 350 내지 450Å의 두께로 형성한다.
그러나, 이러한 50nm급의 디램 소자의 스토리지 노드 마스크나 플래시 메모리 소자의 드레인 콘택 마스크에서 높은 두께의 저온 비정질 카본 하드마스크를 이용한 CVD(Chemical Vapor Deposition) 방식으로 저온 비정질 카본 하드마스크를 증착할 때 압축 응력이 발생하여 기판 일그러짐 현상이 발생하는 문제가 있었다. 즉, 이러한 기판 일그러짐 현상은 비정질 카본 하드 마스크의 두께가 증가함에 따라 기하급수적으로 증가하여 공정의 신뢰성을 저하시킬 수 있다.
도 1a 및 도 1b는 종래 기술에 따른 저온 비정질 카본 하드마스크를 높은 두께로 증착함에 따라 기판 일그러짐 현상이 발생하여 변형된 패턴 정렬 상태를 오버레이 측정법을 이용해 나타낸 결과이다. 오버레이 측정이란 반도체 소자의 제조 공정에서 전(前) 공정과 현(現) 공정에서 형성된 패턴(Pattern)들 간의 정렬 상태를 나타내는 수치이다. 이러한 오버레이를 측정하는 방법은 기판상에 형상된 오버레이 패턴과 레티클상의 오버레이 마크를 중첩시켜 노광했을 때 기판상에 남아있는 오버레이 패턴 크기를 측정하는 것이 보통이다. 즉, 패턴의 정렬 상태가 양호할 경우 오버레이 패턴과 마크가 정확하게 일치하여 오버레이 리시듀얼(Overlay Residual)이 존재하지 않게 되며, 패턴의 정렬 상태가 불량할 경우 오버레이 패턴과 마크가 일치하지 않아 오버레이 리시듀얼이 존재하는 원리를 이용한 것이다.
도 1a를 참조하면, 디램 소자의 스토리지 노드 마스크에서의 기판 일그러짐이 발생했을 때 오버레이 측정 결과이다. 오버레이 리시듀얼 수치는 약 25 내지 30nm(110)를 보이고 있다. 이는 패턴 정렬이 보정되어 질 수 없는 수치이다. 또한, 도 1b를 참조하면, 플래시 메모리 소자의 드레인 콘택 마스크에서의 기판 일그러짐이 발생했을 때 오버레이 측정 결과이며, 오버레이 리시듀얼 수치는 약 13 내지 17nm(112)를 보이고 있다. 이 수치 또한 패턴 정렬이 보정되어 질 수 없는 수치이다. 이때, 도 1a 및 도 1b에 의하여 두 소자간 오버레이 리시듀얼 수치에 차이를 보이는 이유는 상기에서 설명한 바와 같이 디램 소자의 스토리지 노드 마스크의 높이가 플래시 메모리의 드레인 콘택 마스크의 높이보다 높기 때문에 더 많은 기판 일그러짐 현상이 발생한 것이다.
전술한 바와 같이, 기판 일그러짐 현상에 의해 패턴의 정렬 상태가 불량하게 됨으로 인해 소자 수율이 감소하고 재 작업으로 인해 공정 시간(Turn Around Time)이 증가되는 문제가 있었다.
전술한 문제를 해결하기 위해 본 발명은, 반도체 소자를 제조하기 위한 하드마스크막 공정 시 발생할 수 있는 응력에 의한 기판의 구부러짐 현상을 해소하여 기판상의 패턴 정렬에 대한 정확도를 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는데 목적이 있다.
전술한 목적을 달성하기 위해 본 발명은, 반도체 기판상에 층간절연막을 형성하는 단계; 상기 층간 절연막 상에 스핀온 방식으로 제1 하드마스크막을 형성하는 단계; 상기 제1 하드마스크막상에 제2 하드마스크막을 형성하는 단계; 및 상기 제2 하드마스크막 상에 포토레지스트막을 형성하는 단계를 포함한다.
본 발명에서, 상기 제1 하드마스크막은 비정질 카본으로 형성된다.
본 발명에서, 상기 제2 하드마스크막은 실리콘을 함유한 BARC로 형성된다.
본 발명에서, 상기 제2 하드마스크막은 반사 방지층 역할 및 하드마스크 역할을 동시에 수행하는 다기능 하드마스크막이다.
본 발명에서, 상기 제1 하드마스크막이 플래시 메모리 소자의 드레인 콘택 마스크의 하드마스크로 사용되는 경우, 상기 제1 하드마스크막과 상기 제2 하드마스크막은 2.5 : 1 내지 6 : 1 비율로 형성된다.
본 발명에서, 상기 제1 하드마스크막이 디램의 스토리지 노드 마스크의 하드마스크로 사용되는 경우, 상기 제1 하드마스크막과 상기 제2 하드마스크막은 4 : 1 내지 12 : 1 비율로 형성된다.
본 발명에 따르면, 50nm 이하의 반도체 소자를 제조하기 위한 하드마스크막 증착 공정 시, CVD 방식으로 높은 두께의 질화막 하드마스크막이나 산화막 하드마스크막을 증착하는 대신, 스핀 온 방식을 이용하여 카본으로 이루어진 하드마스크막을 형성함으로써 기판에 가해지는 응력을 감소시켜 기판 일그러짐 현상을 개선할 수 있다. 이로써, 노광 공정 시 오버레이 리시듀얼(Overlay Residual)을 감소시켜 기판상의 패턴 정확도를 향상시킴으로써 소자 수율 증가 및 공정 시간을 단축시킬 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 자세히 설명한다.
본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
도 2a를 참조하면, 본 발명의 제1 실시예에 따른 50nm급 플래시 메모리 소자의 드레인 콘택에서 사용되는 하드마스크 형성 방법을 설명하기 위한 공정 단면도이다. 셀렉트 라인(SL)들(미도시), 메모리 셀들(미도시) 및 게이트 라인(GL)들(미도시)을 포함하는 다수의 소자가 구비된 반도체 기판(210) 상에 층간절연막(212)을 형성하고, 층간절연막(212) 상에 스핀 온(Spin On)방식으로 제1 하드마스크막(214) 을 형성한다. 이어서, 제1 하드마스크막(214) 상에 제2 하드마스크막(216) 및 포토레지스트막(218)을 순차적으로 형성한다. 특히, 제1 하드마스크막(214)은 스핀 온 방식에 의하여 스핀 온 카본막(Spin On Carbon, SOC)으로 형성된다. 즉, 카본막을 이용한 스핀 온 방식으로 형성된 제1 하드마스크막(214)은 공정 특성상 기존의 질화막 하드마스크막이나 산화막 하드마스크막을 이용한 CVD 방식으로 형성된 하드마스크막에 비해 기판에 가해지는 응력을 감소시킬 수 있다. 또한, 스핀 온 카본막으로 이루어진 제1 하드마스크막(214)이 본 발명의 제1 실시예에서와 같이 50nm급 플래시 메모리 소자를 형성하기 위한 드레인 콘택 마스크의 하드마스크로 사용될 경우, 제1 하드마스크막(214)과 제2 하드마스크막(216)은 2.5 : 1 내지 6 : 1 비율로 형성되는 것이 바람직하다. 예를 들어, 제1 하드마스크막(214)은 2500 내지 3000Å 두께로 형성할 수 있다.
이후, 제1 하드마스크막(214)의 밀도를 증가시키기 위하여 베이킹(Baking) 공정을 실시할 수 있다. 이때, 베이킹 공정은 180 내지 250℃의 온도에서 실시될 수 있다.
이어서, 제1 하드마스크막(214) 상의 제2 하드마스크막(216)은 500 내지 1000Å 두께의 실리콘(Si)을 함유한 BARC(Bottom Anti-Reflective Coating)로 형성될 수 있다. 이때, 제2 하드마스크막(216)은 반사방지층 역할 및 하드마스크 역할을 동시에 수행하는 다기능 하드마스크막으로써의 기능을 한다. 즉, 제2 하드마스크막(216)은 실리콘을 함유한 BARC 물질로써 주로 반사방지막 역할을 한다. 또한, 제2 하드마스크막(216)은 제2 하드마스크막(216)에 포함된 실리콘(Si) 성분이 후속 의 포토리소그래피 공정 시 O2 플라즈마와 반응하여 SiO2층으로 변화되어 포토레지스트막 만으로 하부층 예를 들어, 제1 하드마스크막(214)을 식각하는 공정 시 식각 마진을 높여줄 수 있도록 하드마스크의 역할을 할 수 있다.
따라서, 50nm급 플래시 메모리 소자를 제조하기 위하여 드레인 콘택 하드마스크막 증착 공정 시 CVD 방식으로 높은 두께의 질화막 하드마스크막이나 산화막 하드마스크막을 증착하는 대신, 스핀 온 방식을 이용하여 카본으로 이루어진 하드마스크막을 형성함으로써 기판에 가해지는 응력을 감소시켜 기판 일그러짐 현상을 개선할 수 있다. 이로써, 노광 공정 시 오버레이 리시듀얼(Overlay Residual)을 감소시켜 기판상의 패턴 정확도를 향상시킴으로써 소자 수율 증가 및 공정 시간을 단축시킬 수 있다.
도 2b를 참조하면, 본 발명의 제2 실시예에 따른 50nm급 디램 소자의 스토리지 노드에서 사용되는 하드마스크 형성 방법을 설명하기 위한 공정 단면도이다. 본 발명의 제1 실시예에서와 동일한 방법으로 다수의 소자(미도시)가 구비된 반도체 기판(211) 상에 층간절연막(213)을 형성하고, 층간절연막(213) 상에 스핀 온 방식으로 제1 하드마스크막(215)을 형성한다. 이어서, 제1 하드마스크막(215) 상에 제2 하드마스크막(217) 및 포토레지스트막(219)을 순차적으로 형성한다. 이때, 본 발명의 제1 실시예에서와 동일하게 제1 하드마스크막(215)은 카본을 이용한 스핀 온 방식으로 형성된다. 또한, 제1 하드마스크막(215)이 본 발명의 제2 실시예에서처럼 50nm급 디램 소자의 스토리지 노드의 하드마스크로 사용될 경우, 제1 하드마 스크막(215)과 제2 하드마스크막(217)은 4 : 1 내지 12 : 1 비율로 형성되는 것이 바람직하다. 예를 들어, 제1 하드마스크막(215)은 6000 내지 8000Å 두께로 형성될 수 있다. 이어서, 제1 하드마스크막(215) 상의 제2 하드마스크막(217)은 주로 반사방지층을 역할과 더불어 부수적으로는 제1 하드마스크막 식각 공정 시 식각 마진을 높여주도록 하드마스크 역할을 하는 다기능 하드마스크로서 사용될 수 있으며, 700 내지 1500Å의 두께의 실리콘을 함유한 BARC로 형성할 수 있다.
따라서, 본 발명의 제1 및 제2 실시예에 따라 형성되는 제1 하드마스크막은 포토리소그래피 공정에서 패터닝을 할 때 사용되는 트랙(Track)에서 스핀 온(Spin-On) 방식으로 코팅되어 형성되므로 기존의 CVD 방식에 비해 기판에 가해지는 응력을 최소화시킬 수 있다. 이에 따라, 기판 일그러짐 현상이 발생하지 않아 기판상의 패턴 정렬 정확도를 향상시켜 수율을 증가시키고 공정 시간을 단축시킬 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
도 1a는 종래 기술에 따른 디램 소자의 스토리지 노드 마스크에서 기판 일그러짐이 발생했을 때 오버레이 측정 결과를 나타내는 예시도이다.
도 1b는 종래 기술에 따른 플래시 메모리 소자의 드레인 콘택 마스크에서 기판 일그러짐이 발생했을 때 오버레이 측정 결과를 나타내는 예시도이다.
도 2a는 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 2b는 본 발명의 제2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
210, 211 : 반도체 기판 212, 213 : 층간 절연막
214, 215 : 제1 하드마스크막 216, 217 : 제2 하드마스크막
218, 219 : 포토레지스트막

Claims (6)

  1. 반도체 기판상에 층간절연막을 형성하는 단계;
    상기 층간 절연막 상에 스핀온 방식으로 제1 하드마스크막을 형성하는 단계;
    상기 제1 하드마스크막상에 제2 하드마스크막을 형성하는 단계; 및
    상기 제2 하드마스크막 상에 포토레지스트막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 하드마스크막은 비정질 카본으로 형성되는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제2 하드마스크막은 실리콘을 함유한 BARC로 형성되는 반도체 소자의 제조 방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 제2 하드마스크막은 반사 방지층 역할 및 하드마스크 역할을 동시에 수행하는 다기능 하드마스크막인 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제1 하드마스크막이 플래시 메모리 소자의 드레인 콘택 마스크의 하드마스크로 사용되는 경우, 상기 제1 하드마스크막과 상기 제2 하드마스크막은 2.5 : 1 내지 6 : 1 비율로 형성되는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제1 하드마스크막이 디램의 스토리지 노드 마스크의 하드마스크로 사용되는 경우, 상기 제1 하드마스크막과 상기 제2 하드마스크막은 4 : 1 내지 12 : 1 비율로 형성되는 반도체 소자의 제조 방법.
KR1020080004206A 2008-01-15 2008-01-15 반도체 소자의 제조 방법 KR20090078394A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080004206A KR20090078394A (ko) 2008-01-15 2008-01-15 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080004206A KR20090078394A (ko) 2008-01-15 2008-01-15 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090078394A true KR20090078394A (ko) 2009-07-20

Family

ID=41336493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080004206A KR20090078394A (ko) 2008-01-15 2008-01-15 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090078394A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190094366A (ko) * 2016-12-15 2019-08-13 에이에스엠 아이피 홀딩 비.브이. 기판 상에 구조물을 형성하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190094366A (ko) * 2016-12-15 2019-08-13 에이에스엠 아이피 홀딩 비.브이. 기판 상에 구조물을 형성하는 방법

Similar Documents

Publication Publication Date Title
US8986921B2 (en) Lithographic material stack including a metal-compound hard mask
US7368390B2 (en) Photolithographic patterning process using a carbon hard mask layer of diamond-like hardness produced by a plasma-enhanced deposition process
KR100695876B1 (ko) 오버레이 키 및 그 형성 방법, 오버레이 키를 이용하여형성된 반도체 장치 및 그 제조 방법.
KR100766755B1 (ko) 반도체 소자에서의 투명 비결정질 탄소 구조체
KR100869460B1 (ko) 비결정질 탄소층을 포함하는 마스킹 구조체
CN1326232C (zh) 形成半导体器件接触塞的方法
CN1996569B (zh) 用于制造半导体器件的方法
US8101092B2 (en) Method for controlling ADI-AEI CD difference ratio of openings having different sizes
KR20090078394A (ko) 반도체 소자의 제조 방법
US20050148193A1 (en) Photolithographic method for forming a structure in a semiconductor substrate
US20110130008A1 (en) Method to control critical dimension
KR100504198B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 형성 방법
US6187629B1 (en) Method of fabricating a DRAM capacitor
US6673719B2 (en) Method for etching using a multilevel hard mask
KR101067874B1 (ko) 반도체 소자의 제조 방법
KR100253574B1 (ko) 반도체 소자의 제조방법
KR100632575B1 (ko) 반도체소자의 캐패시터 형성방법
KR100317581B1 (ko) 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법
KR20080060344A (ko) 반도체 소자의 패턴 형성 방법
KR20100044030A (ko) 반도체 소자의 제조 방법
KR20040006137A (ko) 미세 패턴 형성 방법
KR20010092083A (ko) 반도체소자의 제조방법
KR20040009770A (ko) 반사방지막을 이용한 반도체소자의 패턴 형성 방법
KR20070074174A (ko) 반도체 소자의 미세패턴 형성방법
KR20090044556A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination