KR20090077706A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR20090077706A KR20090077706A KR1020090001549A KR20090001549A KR20090077706A KR 20090077706 A KR20090077706 A KR 20090077706A KR 1020090001549 A KR1020090001549 A KR 1020090001549A KR 20090001549 A KR20090001549 A KR 20090001549A KR 20090077706 A KR20090077706 A KR 20090077706A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- film
- electrode
- type silicon
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 151
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 151
- 239000010703 silicon Substances 0.000 claims abstract description 151
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 230000005669 field effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 30
- 239000013078 crystal Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 52
- 238000004519 manufacturing process Methods 0.000 description 40
- 239000010408 film Substances 0.000 description 32
- 239000000377 silicon dioxide Substances 0.000 description 25
- 235000012239 silicon dioxide Nutrition 0.000 description 25
- 239000010410 layer Substances 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 239000003086 colorant Substances 0.000 description 7
- 239000002086 nanomaterial Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000005286 illumination Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005424 photoluminescence Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- -1 Thereafter Chemical compound 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000003389 potentiating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
지구상에 풍부하게 존재하는 실리콘과 산소를 주재료로 하고, 통상의 실리콘 프로세스를 이용하여 용이하게 형성 가능한 자발광의 실리콘 발광 디스플레이를 염가로 제공한다. 본 발명에 따른 발광 소자는, 전자를 주입하는 제1 전극부와, 정공을 주입하는 제2 전극부와, 제1 전극부 및 제2 전극부와 전기적으로 접속된 발광부를 구비하고, 발광부를 단층 또는 복수의 층으로 구성되는 비정질 또는 다결정의 실리콘으로 하고, 그 실리콘의 적어도 한 방향의 크기를 수 ㎚로 하는 것을 특징으로 하는 발광 소자로 한다.
반도체 장치, 화합물 반도체 기판, 유기 EL 소자, 실리콘 발광 디스플레이
Description
본 발명은, 실리콘을 이용한 발광 소자에 관한 것으로, 특히, 극박 실리콘막을 이용한 발광 소자에 관한 것이다.
에디슨에 의한 백열등을 비롯하여, 형광등, LED(Light Emitting Diode), 유기 EL(electroluminescence)등 우리들 생활에는 다양한 발광 소자가 존재하고, 각각 장점과 단점을 갖고 있으며, 조명, 텔레비전, 디스플레이 등을 비롯한 다양한 용도에 따라서 구분하여 사용되고 있다. 그 중에서도 화합물 반도체를 이용한 LED에서는, 전류를 광으로 변환하는 양자 효율이 높기 때문에, 고휘도이며 또한 저소비 전력의 발광 소자로서 사용되고 있다. 최근에는, 화합물 반도체의 결정 성장 기술이 진전되어 왔기 때문에, 20세기 내에는 불가능하다고 생각되고 있던 청색의 발광 다이오드도 널리 사용되도록 되어 있으며, 예를 들면, 신호기 등에 실용화되어 있다. 청색을 실현할 수 있도록 되었음으로써, 화합물 반도체로 이루어지는 LED에 의해 3원색을 모두 표현할 수 있도록 되었기 때문에, 화합물 반도체와 형광체 재료를 조합함으로써, 백색을 표시할 수 있도록 되었다.
이 때문에, 휴대 전화용 액정 디스플레이의 백라이트용 광원으로서, 화합물 반도체에 의한 LED는 널리 보급되어 있다. 화합물 반도체에 의한 LED는, 양자 효율이 높아 소비 전력이 낮은 등의 성능이 높다고 하는 장점이 있지만, 화합물 반도체 기판이 고가이기 때문에, 제조 코스트가 높아지는 점에서, 일반적으로는 대면적에는 맞지 않는다. 단, 역이나 공항 등의 공공 시설에서 눈에 띄는 거대한 디스플레이 용도에는 화합물 반도체를 이용한 LED를 사용할 수도 있다. 디스플레이나 조명 등의 용도로서, 최근 주목받고 있는 LED는, 유기 반도체를 이용한 유기 EL 소자(또는, Organic LED, OLED라고 생략되는 것도 있음)이다. 유기 EL 소자의 연구는, 1980년대 후반부터 폭발적으로 연구가 진전되었다. 그 계기로 된 것은, C. W. Tang 등의 비특허 문헌 1로서, 그들은, 유기 박막의 상하에 전극을 형성한 구조에 전류를 흘림으로써 고효율 발광시키는 것에 성공하였다. 그러나, 유기 EL 소자도 당초에는 수명이 짧아, 실용화에는 이르지 못하였다. 최근이 되어서야 겨우, 유기 반도체 재료, 소자 구조, 밀봉 기술 등이 진전되어 왔기 때문에, 휴대 전화 등에의 탑재가 시작되고, 드디어 텔레비전에의 적용이 진지하게 검토되기에 이르렀다.
전술한 바와 같이 LED 기술은, 나날이 진화를 계속하고 있으며, 저코스트, 고효율, 저소비 전력, 대면적, 고신뢰성의 LED를 만들기 위한 연구 개발이 행해지고 있다. LED의 발광 재료로서는, 반도체가 사용되고 있지만, 반도체로서 가장 많이 사용되고 있는 재료는 실리콘이다. 지구상의 지표 부근에 존재하는 원소의 비율은 클라크 수로서 알려져 있는데, 실리콘의 클라크 수는 25.8％로 산소의 49.5％에 이어서, 지구의 표면상에 두번째로 풍부하게 존재하는 원소이다. 필연적으로, 제조 코스트는 싸고, 고순도화하는 기술도 확립되어 있기 때문에, LSI(Large Scale Integration)등 일렉트로닉스를 지지하는 기판 재료로서 실리콘이 사용되고 있는 것은 주지한 바와 같다. 실리콘에는, 반도체 재료로서 다양한 우수한 성질이 있지만, 고효율로 발광하기 어렵다고 하는 유일하다고도 할 수 있는 결점이 있다. 이것은, 실리콘이 벌크 상태에서는, 간접 천이형 반도체인 것에 기인한다. 실리콘을 발광 재료로서 사용할 수 있으면, 보다 싸고, 보다 고신뢰의 발광 소자를 대량으로 제조하는 것이 가능하게 되기 때문에, 그 산업적인 의의가 막대한 것은 물론이다.
따라서, 실리콘을 발광시키고자 하는 연구 개발이 수많이 행해지고 있다. 그 중에서도, 비특허 문헌 2에서 L. T. Canham이 제창한 양자 가둠 효과에 의해 발광 효율을 높인다고 하는 연구는 수많이 행해지고 있다. 양자 가둠 효과란, 포러스 실리콘이나 나노 결정 실리콘 등의 저차원 구조에 의해 전자 상태가 변하는 효과로서, 양자 가둠 효과에 의해, 벌크 상태에서는 발광하지 않는 실리콘이 저차원 나노 구조에서는 발광하게 된다. 실제로, 포토 루미네센스에 의해 고효율로 발광하는 것이 수많이 보고되어 있다. 예를 들면, 비특허 문헌 3에는, 아몰퍼스 실리콘과 이산화실리콘의 적층 구조에서 고효율의 포토 루미네센스를 관측하고 있다.
그러나, 저차원 나노 구조로 하면 전류를 주입하기 어렵게 된다고 하는 문제가 있다. 이것은, 실리콘의 표면은 매우 산화되기 쉽기 때문에, 산화되면 이산화실리콘이라고 하는 밴드갭이 큰 절연체로 되기 때문에 생긴다. 즉, 벌크에서는 발광하지 않는 실리콘을 고효율로 발광시키고자 하면 저차원 나노 구조로 할 필요가 있고, 보다 저차원의 미세 구조로 하면 할수록 발광 효율은 올라가지만, 그만큼 실리콘 나노 구조의 주위에 절연막이 덮여지기 쉬워지기 때문에, 전류를 흘릴 수 없 게 된다. 이것은, 본질적인 문제이기 때문에, 이 딜레머를 해소하는 것은 매우 곤란하다고 생각되어 왔다. 종래의 디바이스는, 예를 들면, 극박 실리콘 박막과 이산화실리콘의 적층 구조에서, 수직으로 전류를 흘리도록 하고 있었기 때문에, 절연체인 이산화실리콘을 터널링시키는 것으로만 캐리어를 주입할 수 있었다. 상하에 p형과 n형의 전극을 형성한다고 하는 것은, 화합물 반도체나 유기 반도체를 사용한 LED에도 공통의 구조이며, 그와 같은 구조를 이용한 실리콘 LED는 극히 효율이 나빴다.
그런데, 우리 그룹은, 진전되어 온 실리콘의 미세 가공 기술을 사용하면, 이 본질적인 딜레머로부터 용이하게 해방되는 디바이스 구조를 발안하였다. 그것이, 특허 문헌 1(일본 특허 공개 제2007-294628호 공보)에서 개시한 수평 전류 주입형의 극박 단결정 실리콘 발광 소자이다. 이 소자는, SOI(Silicon-On-Insulator) 기판 상에서 (100)면을 표면 결정 구조로 하는 단결정 실리콘을 산화 공정에 의해 국소적으로 얇게 함으로써, 2차원 나노 구조를 제작하고 있다. 양자 가둠 효과를 갖는 2차원 단결정 실리콘 박막이, 이산화실리콘 절연막을 개재하지 않고, 고농도로 도핑된 두꺼운 실리콘 전극에 직접 접속되어 있기 때문에, 고효율로 전류를 주입할 수 있다. 그 결과, 실리콘을 발광 재료로 한 고효율의 발광 소자를 실현하는 것에 성공하였다. 실리콘 소자는 원래 플래너 구조를 하고 있으며, 평면 형상으로 제작하는 것이 적합하다. 따라서, LED에서 일반적인 종형 구조를 90도 회전시킨 평면 구조로 한다고 하는 발상을 도입함으로써, 보다 실리콘 LED에 적합한 디바이스 구조를 고안할 수 있다.
[특허 문헌 1] 일본 특허 공개 제2007-294628호 공보
[비특허 문헌 1] C. W. Tang and S. A. VanSlyke, 어플라이드 피직스 레터(Appl. Phys. Lett.), 1987년, 51권, pp. 913∼915.
[비특허 문헌 2] L. T. Canham, 어플라이드 피직스 레터(Appl. Phys. Lett.), (Appl. Phys. Lett.), 1990년, 57권, pp. 1046∼1048
[비특허 문헌 3] D. J. Lockwood, Z. H. Lu, and J.M. Baribeau, 피지컬 리뷰 레터(Phys. Rev. Lett.), 1996년, 76권, pp. 539∼541
전술한 바와 같이, 특허 문헌 1에서 개시한 극박 단결정 실리콘 발광 다이오드는, 직접 전류 주입 가능한 실리콘 발광 소자라고 하는 우수한 특징을 갖고 있다. 그러나, 단결정 실리콘을 발광층으로 하고 있기 때문에, 기판으로서 고가의 SOI 기판을 사용할 필요가 있어 제조 코스트가 높아진다고 하는 과제가 있었다.
또한, 디스플레이 등의 대화면의 표시 소자에는 코스트가 높게 될 뿐만 아니라, 기술적으로도 300mm 이상의 SOI 기판은 시판되어 있지 않기 때문에, 대화면 디스플레이나 텔레비전 등의 대형 기판에는 적용할 수 없다고 하는 과제가 있었다.
또한, 실리콘을 가시 발광시키기 위해서는, 수 ㎚ 이하의 나노 구조를 형성한다고 하는 원자층 레벨에서의 제어가 필요하게 된다. 따라서, 균일하게 또한 고수율로 다수의 LED를 집적화시킨 디스플레이인 액티브 매트릭스(active matrix)형 디스플레이를 제작하는 것이 곤란하다고 하는 과제가 있었다. 특히, 실리콘 나노 구조의 폐쇄 방향의 크기가 0.5㎚라도 어긋나게 되면 발광 파장이 변화하기 때문에, 예를 들면, 청색으로 표시할 장소가 녹색으로 표시되게 되는 등의 문제가 있었다. 따라서, 설계부터의 미세한 변동이 생긴 경우에도 불량품으로 되지 않는 보다 로버스트한 디바이스 설계를 할 필요가 있다고 하는 과제가 있었다.
또한, 실리콘 이외의 재료, 예를 들면, 화합물 반도체를 이용하여, LED를 제작하는 데에, 예를 들어 백색을 표시할 수 있어도 코스트가 높아진다고 하는 문제가 있었다. 따라서, 형광등과 같이 싼 조명 기구를 대환할 수 있을 정도의 저코스트 백색 LED를 실리콘 재료를 이용하여 실현하고자 하는 과제가 있었다.
또한, 특허 문헌 1에서 개시한 극박 단결정 실리콘 발광 다이오드는, 선 발광 소자이기 때문에, pn 접합 또는 pin 접합이 직선 형상이면 화소의 직선 형상 접합부에서만 발광이 일어나서 화소 전체면의 휘도를 크게 할 수 없다고 하는 문제가 있었다. 따라서, 화소 전체가 밝아지도록 발광 다이오드의 보다 넓은 영역에서 발광이 생기도록 하고자 하는 과제가 있었다.
또한, 유기 EL과 같이 차세대 플랫 패널 디스플레이의 유력 후보라고 생각되고 있는 자발광의 LED에서는 유기물이 전기를 흘리면 깨지기 쉬워 신뢰성이 낮다고 하는 문제가 있었다. 따라서, LSI나 TFT(Thin-Film-Transistor)로서 풍부한 실용화 실적이 있는 실리콘을 이용하여 신뢰성이 높은 발광 LED를 실현하고자 하는 과제가 있었다.
또한, 종래의 유기 EL 등의 발광 소자에서는, 세로 구조의 pn 접합인 것을 반영하여 광을 취출하는 부분의 전극으로서 투명 전극을 이용할 필요가 있었다. 그런데, 투명 전극으로서 통상 사용되는 ITO(Indium-Tin-Oxide)에 사용되는 인듐은 희소 금속으로서, 코스트가 높을 뿐만 아니라 자원 고갈의 가능성이 있고, 게다가, 인듐은 건강 피해의 영향을 미칠 염려가 있는 등의 환경 부하 증대의 우려가 있다. 따라서, ITO 등의 투명 전극을 도입하지 않고 희소 금속을 이용하지 않는 환경 부하가 작은 재료를 이용하여 발광 소자를 개발하고자 하는 과제가 있었다.
본 발명은, 상기 종래의 과제를 감안하여 이루어진 것으로, 그 목적은, 상기 과제를 전부 해소하는 것에 있다. 즉, 통상의 실리콘 프로세스를 이용하여 용이하게 형성 가능한 저코스트 제작 방법에 의해, 실리콘이나 글래스 등의 기판 상에, 비정질 또는 다결정의 실리콘 박막을 발광층으로 하는 발광 소자 및 그 제조 방법을 제공하는 것에 있다. 또한, 본 발명의 다른 목적은, 실리콘을 발광층으로 하는 가시 발광 디스플레이 및 그 제조 방법을 제공하는 것에 있다. 또한, 본 발명의 다른 목적은, 화소 전체를 밝게 하기 위한 실리콘을 발광층으로 하는 발광 소자 및 그 제조 방법을 제공하는 것에 있다. 또한, 본 발명의 다른 목적은, 조명이나 표시에 사용할 수 있는 백색 또는 임의의 색을 표시할 수 있는 발광 소자 및 그 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은, 제조 공정에서 막 두께 등의 설계 파라미터가 설계값으로부터 변동된 경우에도 발광 파장이 설계값으로부터 크게 변동되지 않는 로버스트한 발광 소자 및 그 제조 방법을 제공하는 것에 있다. 또한, 본 발명의 다른 목적은, 투명 전극이나 희소 금속을 이용하지 않고 환경 부하가 작은 지구상에 풍부하게 존재하는 실리콘과 산소를 주재료로 한 발광 소자 및 그 제조 방법을 제공하는 것에 있다.
본 발명에서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.
본 발명에 따른 발광 소자는, 전자를 주입하는 제1 전극부와, 정공을 주입하는 제2 전극부와, 제1 전극부 및 제2 전극부와 전기적으로 접속된 발광부를 구비하고, 발광부를 단층 또는 복수의 층으로 구성되는 비정질 또는 다결정의 실리콘으로 하고, 그 실리콘의 적어도 한 방향의 크기를 수 ㎚로 하는 것을 특징으로 하는 발광 소자로 한다.
발광층으로서 비정질이나 다결정의 실리콘을 이용하는 것은 (100)을 표면 구조로 하는 단결정 실리콘을 이용함으로써, 캐리어가 재결합할 때까지의 수명이 길어지지만, 직접 변조 레이저 등의 초고속 디바이스를 제작하지 않고, 표시 등 디스플레이 용도를 주 목적으로 한 LED 응용에는 문제로 되지 않는다.
본 출원에서 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 이하와 같다. 본 발명에 의하면, 실리콘 등의 기판 상에 통상의 실리콘 프로세스를 이용하여 용이하게 형성 가능한 자발광의 실리콘 발광 디스플레이를 염가로 제공할 수 있다. 특히, 발광층으로서 비정질이나 다결정의 실리콘을 이용하기 때문에, 고가의 SOI 기판을 이용할 필요가 없어, 코스트를 대폭 저감시킬 수 있다.
이하, 본 발명의 실시예를 도면에 기초하여 상세히 설명한다. 또한, 실시예를 설명하기 위한 전체 도면에서, 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 반복된 설명은 생략한다. 또한, 이해를 알기 쉽게 하도록 도면을 제작하였기 때문에, 주요부를 강조하는 등으로 하고 있고, 반드시 정확하게 축척을 맞추고 있는 것은 아니다. 또한, 본 실시예에서 소개하는 방법 이외에도, 재료나 제조 공정의 조합을 바꾸는 등, 많은 변경이 가능한 것은 물론이다.
<실시예 1>
본 실시예에서는, 통상의 실리콘 프로세스를 이용하여 용이하게 형성 가능한 방법에 의해 작성한 실리콘 발광 디스플레이 및 그 제조 방법을 개시한다. 본 발명에 기초하는 실리콘 발광 다이오드는, 줄여서 SiLED로 하고 사이레드라고 명명하였다.
도 1에, 본 발명에 기초하는 실리콘 발광 디스플레이의 기본 회로도를 나타낸다. 중요한 발광부로 되는 SiLED에는, 적, 녹, 청의 3원색을 표시하기 위해서 3종류의 LED가 준비되어 있으며, 각각 (R), (G), (B)로 기재하였다. 이들 3개의 서브 픽셀을 통합하여 하나의 픽셀이 구성되어 있으며, 픽셀이 다수 집적화되어서 전체로서 디스플레이를 구성하고 있다. 물론, 풀 컬러 표시를 할 필요가 없는 경우에는, 적, 녹, 청 중 어느 하나, 또는 이들 중 어느 하나의 색을 조합시킨 디스플레이를 제작하여도 지장이 없다. 또한, 스위치 등의 점등·점멸·비점등만을 실현하고자 하는 경우에는, 하나의 SiLED만이어도 되는 것도 자명하다.
도 1의 회로는 액티브 매트릭스형이며, 각 서브 픽셀에는 화소를 선택하기 위한 선택 트랜지스터(Trselect)와 SiLED를 구동하기 위한 구동 트랜지스터(Trdrive)의 2개의 트랜지스터가 들어가 있고, 선택 트랜지스터(Trselect)에 의해 축적 용량(Cstrage)에의 전하의 출입에 의해 구동 트랜지스터(Trdrive)에서의 게이트 전압의 온·오프를 절환하고 있다. 도 1의 회로에서는, 전원을 공급하는 데이터선 Vsupply와 휘도 데이터를 공급하는 데이터선 Vdata를 세로로 배선하고, 선택 트랜지스터(Trselect)를 구동하기 위한 게이트선 Vselect와 SiLED의 한 쪽의 전극에 접속한 그라운드선 Vground를 가로로 배선하였다. 물론, 배선의 종횡의 배치는 이것에 한정되는 것은 아니다. 본 실시예에서는, 가로×세로로 1920×1800개의 화소를 구동하도록 배선을 실시하여 풀 하이비전 디스플레이를 실현하였다.
우선, 실리콘 기판(1)을 준비하고, 선택 트랜지스터(Trselect), 구동 트랜지스터(Trdrive), 축적 용량(Cstrage)을 공지의 트랜지스터 제조 방법으로 제작하였다. 본 실시예에서는, 기판으로서 단결정의 실리콘 기판을 이용하여 단결정 실리콘을 채널로 하는 고성능 트랜지스터를 제작하였지만, 글래스 기판을 이용하여 아몰퍼스 실리콘이나 다결정 실리콘을 채널로 하는 TFT를 선택 트랜지스터나 구동 트랜지스터로 하여도 지장이 없다. 또한, 산화물 반도체 등의 재료를 트랜지스터에 이용하여도 지장이 없다. 기판으로서 글래스 기판을 이용하고, 트랜지스터로서 투명 산화물 반도체를 이용한 경우에는, 발광부로 되는 SiLED도 두께를 얇게 하여 투명으로 할 수 있기 때문에, 디스플레이를 거의 완전하게 투명하게 할 수 있다.
투명 디스플레이는, 자동차의 프론트 글래스에 장착한 디스플레이나 윈도우 글래스 그 자체를 디스플레이로서 사용하는 등 새로운 응용으로서 기대할 수 있다. 단결정 실리콘이나 다결정 실리콘을 기판으로서 이용하는 이점은 디스플레이를 구동하는 드라이버 등의 대규모 집적 회로(LSI)를 디스플레이 패널과 동시에 제작할 수 있는 점에 있다. 본 실시예에서는, 선택 트랜지스터(Trselect)도 구동 트랜지스터(Trdrive)도 함께 고속 동작이 가능한 n형 채널 트랜지스터에 의해 제작하였지만, p형 채널 트랜지스터로 하여도 지장이 없다. 본 실시예에서 이용한 선택 트랜지스터(Trselect), 구동 트랜지스터(Trdrive)에 이용한 채널 길이는 0.1㎛로 작기 때문에 고성능이지만, 코스트 저감을 위해서, 보다 채널 길이가 큰 트랜지스터를 이용하여도 지장이 없다. 실제로, 본 실시예에서는 디스플레이의 주변에 드라이버 회로(도시 생략)를 집적화시켰다. 글래스 기판을 이용한 아몰퍼스 실리콘에 의한 TFT를 이용하는 경우에는 코스트를 저감할 수 있다고 하는 이점이 있다.
본 발명에 따른 SiLED와 SiLED를 이용한 디스플레이에서는, 이들 공지의 트랜지스터 기술을 활용함으로써 저소비 전력의 액티브 매트릭스 디스플레이를 실현할 수 있지만, 가령, 트랜지스터를 이용하지 않아도, SiLED 그 자체가 다이오드이기도 하기 때문에, 종횡으로 배선된 어레이에 의해 화소를 선택할 수 있어 패시브 매트릭스 디스플레이를 실현할 수도 있다.
다음으로, SiLED의 제조 공정을 개시한다. 도 2 내지 도 9가 본 실시예에 기초하는 SiLED의 제조 공정순을 나타내는 단면 모식도이다.
도 2에 도시한 바와 같이, 실리콘 기판(1) 상에 이산화실리콘(2), 다결정 실리콘(3), 이산화실리콘(4)을 퇴적시켰다. 여기에서, 도 2에는 도시하지 않았지만, 선택 트랜지스터(Trselect), 구동 트랜지스터(Trdrive), 축적 용량(Cstrage)은 각각, 실리콘 기판(1) 상에서 다결정 실리콘(3)보다 아래에 형성함으로써, 화소에서의 발광 부분의 면적을 크게 할 수 있다. 선택 트랜지스터나 구동 트랜지스터를 다결정 실리콘(3)에 의해 형성하는 등, SiLED와 동층에 형성하는 경우에는 발광 부분의 면적을 작게 하게 되는 단점이 있지만 제조 프로세스 수를 저감시키는 등 제조에 드는 코스트를 저감할 수 있다고 하는 이점이 있다. 다결정 실리콘(3) 대신에 비정질 실리콘을 이용하여도 지장이 없다. 비정질 실리콘을 이용하는 경우에는 다결정 실리콘을 이용하는 경우와 비교하여 이동도가 저하되기 때문에 저항이 증대되지만, 프로세스 온도를 내릴 수 있는 등의 메리트도 있다.
다음으로, 도 3에 도시한 바와 같이, 기존의 포토리소그래피 기술을 이용한 레지스트 패터닝 후에 이온 주입하고, 그러한 후에 레지스트를 제거하여 활성화 어닐링을 실시함으로써, 원하는 영역에만 불순물을 도핑한 p형 Si 전극(5)과 n형 Si 전극(6)을 형성하였다.
다음으로, HF를 이용한 세정 공정에 의해, 이산화실리콘(4)을 제거한 후, 기존의 포토리소그래피 기술을 이용한 레지스트 패터닝 후에 다결정 실리콘(3)에 대하여 드라이 에칭을 실시함으로써 p형 Si 전극(5)과 n형 Si 전극(6)을 가공한 도 4에 도시한 상태로 하였다.
다음으로, CVD(Chemical Vapor Deposition)법에 의해, 극박 비정질 실리콘(7)을 전체면에 퇴적시킨 도 5의 상태로 하였다. 극박 비정질 실리콘을 퇴적 시키기 위한 방법은, CVD법 외에 스퍼터법 등 많은 다른 방법도 알려져 있지만, 미세 한 요철이 존재하는 경우에도 막이 단절하지 않고 퇴적되는 CVD법이 바람직하다. 비정질 실리콘 대신에, 다결정 실리콘을 이용하여도 지장이 없다. 극박 비정질 실리콘(7)은, SiLED의 발광 파장을 결정하기 위해서, 정밀하게 제어할 필요가 있다. 발광 파장으로서 적, 녹, 청을 각각 표시하기 위해서는 극박 비정질 실리콘(7)의 막 두께를 각각, 2.0±0.5㎚, 1.5±0.5㎚, 1.0±0.5㎚ 정도로 설정하는 것이 바람직하다. 물론, 발광 파장은, 막 두께 이외에도 막의 미세한 결정 구조나 수소 농도 등의 원자 조성, 막의 요철 등에도 약간 의존하기 때문에, 이들에 의존하여 원하는 파장을 내기 위한 막 두께가 수 ㎚ 정도 어긋나는 경우도 있다. 또한, 극박 비정질 실리콘(7)을 2차원 형상의 박막으로 하는 대신에 1차원 형상의 나노와이어로 하여도 지장이 없다. 본 실시예에서는, 우선, 적색으로 발광하는 SiLED를 제작하기 위해서, 막 두께 2.0㎚의 극박 비정질 실리콘(7)을 퇴적시켰다.
계속해서, 표면을 보호하기 위해서, CVD법에 의해 두께 10㎚의 이산화실리콘(8)을 형성한 도 6의 상태로 하였다. 이산화실리콘(8)의 형성은, 본 실시예와 같이, CVD법을 이용하는 대신에, 도 4의 상태로부터 도 5의 상태로 할 때에 극박 비정질 실리콘(7)을 2.0㎚보다 두껍게 퇴적시키고, 그러한 후에, 열 산화 공정에 의해, 극박 비정질 실리콘(7)을 2.0㎚로 될 때까지 산화함으로써, 이산화실리콘(8)을 형성하여도 지장이 없다. 또한, 이산화실리콘(8)을 형성하는 대신에 질화실리콘을 이용하여도 지장이 없다. 질화실리콘을 이용한 경우에는, 질화실리콘에 함유되는 다량의 수소 때문에, 장기간 신뢰성의 개선 효과도 있었다.
다음으로, 기존의 포토리소그래피 기술을 이용한 레지스트 패터닝에 의해 적 색으로 발광하는 SiLED를 보호한 후, 웨트 에칭에 의한 세정 처리를 실시함으로써, 녹색이나 청색으로 발광시키는 화소 부분에 형성된 극박 비정질 실리콘을 제거하였다(도시 생략). 이 상태에서는, 녹색이나 청색으로 발광시키는 화소 부분의 구조는 도 4에 도시한 상태와 마찬가지로 된다. 계속해서, 녹색으로 발광시키는 SiLED를 형성시키기 위해서, 극박 비정질 실리콘(7)을 CVD법에 의해 1.5㎚ 형성시키고, 녹색으로 발광시키는 화소 부분을 도 5의 상태로 하였다. 계속해서, 녹색으로 발광시키는 화소 부분의 표면을 보호시키기 위해서, CVD법에 의해 두께 10㎚의 이산화실리콘(8)을 형성한 도 6의 상태로 하였다.
여기에서, 녹색으로 발광하는 두께 1.5㎚의 극박 비정질 실리콘은, 적색으로 발광하는 화소 부분에도 퇴적되어 있다(도시 생략). 이 녹색으로 발광하는 두께 1.5㎚의 극박 비정질 실리콘은, 적색으로 발광하는 화소 부분의 전극에 접속되어 있지 않기 때문에, 전류 주입 발광에는 기여하지 않지만, 광의 색 순도를 높이기 위해서는, 제거한 쪽이 바람직하다. 따라서, 기존의 포토리소그래피를 이용한 레지스트 패터닝에 의해 녹색으로 발광하는 SiLED를 보호한 후, 웨트에칭에 의한 세정 처리를 실시함으로써, 적색이나 청색으로 발광시키는 화소 부분에 형성된 녹색으로 발광하는 두께 1.5㎚의 극박 비정질 실리콘을 제거하였다(도시 생략).
마찬가지의 공정을 청색 화소 부분에도 실시함으로써, 청색 발광 화소 부분에 두께 1.0㎚의 극박 비정질 실리콘과 그 표면을 보호하는 이산화실리콘을 형성하고, 그러한 후에, 적색과 녹색의 화소 부분에 퇴적된 두께 1.0㎚의 극박 비정질 실리콘을 제거하였다(도시 생략). 상부로부터 도시한 SiLED의 모습을 도 10 또는 도 11에 나타낸다. 여기에서, 이해하기 쉽도록, 이산화실리콘(8)은 도시하지 않았다. 일반적인 레이아웃은 도 10에 도시한 바와 같은 화소 구조를 하고 있다. 그러나, 이 경우, 발광이 중앙만에서 선 상에 일어나기 때문에, 화소 전체를 밝게 하기에는 충분하지 않다. 따라서, 본 실시예에서는 도 11에 도시한 바와 같이, p형 Si 전극(5)과 n형 Si 전극(6)을 각각 꼬치 형상으로 가공하였다. 이와 같이 함으로써 실효적인 폭을 넓게 할 수 있어, 발광시에 화소 전체를 밝게 하는 것에 성공하였다.
다음으로, 기존의 포토리소그래피 기술을 이용한 레지스트 패터닝과 HF를 이용한 웨트에칭에 의해, 도 7에 도시한 바와 같이 전극의 일부에 개구부(9)를 실시하였다. 여기에서, 화소와 화소 사이의 스페이스에는, 전술한 세정 처리에 의해, 여분의 극박 비정질 실리콘이 제거되고, 극박 비정질 실리콘 제거부(10)가 형성되어 있다.
다음으로, 전체면에 TiN 및 Al을 퇴적시킨 후, 포토리소그래피를 이용한 레지스트 패터닝에 의해, 레지스트를 원하는 영역에만 남긴 후, 인산, 아세트산 및 질산을 함유하는 에칭 용액을 이용하여 Al을 웨트 에칭하고, 그 후, 암모니아와 과수를 함유하는 에칭 용액을 이용하여 TiN을 웨트 에칭하였다. 그 결과, TiN 전극(11) 및 Al 전극(12)을 패터닝한, 도 8의 상태로 가공하였다.
계속해서, 배선 층간을 증착하고, 원하는 배선 공정을 실시함으로써, 도 1의 회로를 구성하고, 각 배선을 드라이버 회로와 접속하였다.
다음으로, 전체면에 반사 방지막(13)을 퇴적시키고, 외광이 반사하지 않고 흑색을 표시할 수 있도록 하였다. 반사 방지막(13)은, 단층 또는 복수의 유전체로 구성되어 있으며, 가시의 외광이 반사하지 않고 투과하기 쉬워지도록 막 두께가 설계되어 있다. 반사 방지막(13)을 투과한 외광은 실리콘 기판(1)에서 흡수된다. 또한, SiLED 바로 아래에 선택 트랜지스터나 구동 트랜지스터가 존재하고, 외광이 이들 트랜지스터에 닿게 되면 외광에 의한 포토 커런트가 흐르게 되기 때문에 바람직하지 않다. 그와 같은 경우에는, 이들 트랜지스터의 상부에 외광을 흡수하기 위한 다결정 실리콘 등을 배치해 두는 것이 바람직하다. 반대로, 화소 아래의 일부에 포토다이오드를 미리 형성해 둠으로써, SiLED로부터의 발광을 서브 픽셀마다 관측할 수 있고, 그 결과를 화소 제어 회로에 피드백할 수 있기 때문에, 발광층으로 되는 극박 비정질 실리콘의 막 두께가 원자 레벨에서 국소적으로 변동된 경우에도 원하는 발광 강도가 얻어지도록 보정할 수 있었다. 또한, 이와 같은 반사 방지막(13)을 형성하여도 Al 전극(12)이나 배선의 상부에서는 외광이 금속에 의해 반사되기 때문에, 이들 상부에, 블랙 매트릭스로 되는 흑색 표시부(14)를 형성하였다. 흑색 표시부(14)의 재료로서는 크롬과 산화 크롬의 적층이나 수지를 이용할 수 있어, 기존의 포토리소그래피를 이용하여 용이하게 가공할 수 있었다.
그 후, 400℃의 온도에서 수소 어닐링 처리를 실시하고, 프로세스 중에 생긴 결함을 수소 종단하는 처리를 행함으로써 디스플레이를 완성시켰다.
시작(試作)한 디스플레이는 풀 컬러의 표시가 가능하며, 자발광이기 때문에 휘도도 화소마다 제어가 가능하였다. 또한, 화소마다 발광 스위치가 붙어 있기 때문에, 소비가 작았다. 또한, 발광 재료로서 신뢰성이 확보된 실리콘을 사용하고 있기 때문에, 10년 이상의 수명을 확보하는 것도 확인되었다. 또한, 발광을 1㎲ 이하의 스피드로 스위치할 수 있기 때문에, 매우 응답 속도가 빨라서, 스포츠 등의 동화상을 표시시키는 것에 적합한 것이 명백하게 되었다. 본 실시예에서 개시한 실리콘 디스플레이는 기존의 실리콘 LSI 프로세스 라인이나 액정용 TFT 라인에서 각별한 투자를 하지 않고 제작할 수 있다. 따라서, 설비 투자 없이, 종래의 액정 공정의 1/3 정도의 공정수로 자발광의 실리콘 디스플레이를 제작할 수 있다.
<실시예 2>
본 실시예에서는, 백색으로 발광하는 SiLED와 컬러 필터를 조합함으로써, 풀 컬러 디스플레이를 실현한 실시예에 대하여 개시한다.
도 12에 도시한 바와 같이, 실리콘 기판(1) 상에 이산화실리콘(2), 질화실리콘(19)을 퇴적시켰다. 기판으로서는, 실리콘 기판을 이용하는 대신에 글래스 기판을 이용하여도 지장이 없다. 실시예 1과 마찬가지로, 실리콘 기판(1) 상에는, 미리 도 1의 회로도에서 도시한 화소 제어용 트랜지스터나 구동 드라이버 회로가 집적되어 있다. 계속해서, CVD(Chemical Vapor Deposition)법에 의해, 이산화실리콘(8)과 극박 비정질 실리콘(7)을 교대로 적층시켰다.
여기에서, 이산화실리콘(8)은, 10㎚로 일정하게 하였지만, 극박 비정질 실리콘(7)은, 0.5㎚, 1.0㎚, 1.5㎚, 2.0㎚, 2.5㎚로 5종류의 서로 다른 막 두께로 하였다. 이 중, 주로 가시 발광에 기여하는 것은, 1.0㎚, 1.5㎚, 2.0㎚의 막 두께를 갖는 극박 비정질 실리콘이며, 각각, 청, 녹, 적색에서의 발광이 일어난다. 0.5㎚와 2.5㎚의 막 두께를 갖는 극박 비정질 실리콘을 삽입함으로써, 프로세스 내에 생 길지도 모르는 막 두께 변동에 대한 로버스트 설계가 실시되어 있다. 즉, ±0.5㎚ 설계보다 막 두께가 어긋난 경우에도, 타겟으로 하고 있는 청, 녹, 적색의 발광이 얻어지도록 설계하고 있다. 그 결과, 소자의 수율을 비약적으로 높이는 것에 성공하였다.
또한, 복수의 막 두께를 갖는 극박 비정질 실리콘을 동시에 사용하는 이점은 그 밖에도 많이 존재한다. 예를 들면, 인간의 눈은 녹색에 대한 감도가 다른 색보다도 강하게 되어 있다. 이것을 고려하여, 극박 비정질 실리콘(7)의 막 두께를 예를 들면, 1.0㎚, 1.0㎚, 1.5㎚, 2.0㎚, 2.0㎚의 5층으로 함으로써, 보다 자연스러운 백색광이 얻어지도록 할 수도 있다. 또한, 일률적으로 백색이라고 하여도 사람마다 기호가 다르기 때문에, 취향에 맞춰, 적이나 청을 강하게 하는 등, 다양한 백을 표현할 수 있다. 극박 비정질 실리콘과 이산화실리콘을 교대로 한 적층 페어의 수는 5층에 한하지 않고, 10층이어도 100층이어도 지장이 없다. 이와 같이 자유자재로 백색광을 제어할 수 있기 때문에, 본 발명에 따른 백색 SiLED는 조명에 사용할 수 있는 것도 명백하게 되었다. 또한, 백색에 한하지 않고, 분홍색이나 주황색 등의 미묘한 파스텔 컬러를 표현하는 것도 간단히 복수의 극박 비정질 실리콘의 막 두께를 제어하는 것만으로 가능하다.
다음으로, 기존의 포토리소그래피 기술을 이용한 레지스트 패터닝과 드라이 에칭에 의해, 이산화실리콘(8)과 극박 비정질 실리콘(7)을 가공한 후, 애셔와 세정 공정에 의해 레지스트를 제거하였다. 이 드라이 에칭에서는 질화실리콘(19)을 에칭의 스토퍼층으로 하였다. 계속해서, 불산을 함유하는 용액 내에서 세정 처리를 실시함으로써, 이산화실리콘(8)의 측면을 약간 후퇴시켜서, 극박 비정질 실리콘(7)의 측면을 노출시킨 도 13에 도시한 바와 같은 상태로 가공하였다.
다음으로, 다결정 실리콘(3)을 CVD법에 의해 전체면에 퇴적한 도 14의 상태로 하였다.
다음으로, 이산화실리콘을 CVD법에 의해 전체면에 퇴적한 후(도시 생략), 기존의 포토리소그래피 기술을 이용한 레지스트 패터닝과 이온 주입 처리를 실시한 후, 레지스트를 제거하는 공정을 반복하였다. 계속해서, 질소 분위기속에서 어닐링 처리를 실시함으로써, 주입한 불순물을 활성화시킨 후, HF를 함유하는 용액 내에서 세정 처리를 실시함으로써, 이산화실리콘을 제거하여 p형 Si 전극(5)과 n형 Si 전극(6)을 형성한 도 15의 상태로 하였다.
다음으로, 기존의 포토리소그래피 기술을 이용한 레지스트 패터닝과 드라이 에칭에 의해, 다결정 실리콘(3)을 가공하고, 애셔와 세정 공정에 의해 레지스트를 제거함으로써, 도 16의 상태로 하였다. 이 드라이 에칭에서는 최상부의 이산화실리콘(8)을 에칭 스토퍼로서 이용하였다.
계속해서, 실시예 1과 마찬가지의 제조 방법에 의해, 층간막의 퇴적, 개구, TiN이나 Al의 가공 등의 배선 공정에 의해, 원하는 회로를 형성하고, 그러한 후에, 반사 방지막을 퇴적시켜서, 블랙 매트릭스로 되는 흑색 표시부를 제작하였다. 그 후, 400℃의 온도에서 수소 어닐링 처리를 실시하고, 프로세스 내에 생긴 결함을 수소 종단하는 처리를 행하였다. 계속해서, 공지의 제조 방법에 의해, 필터를 원하는 화소 상에 배치하여 디스플레이를 완성시켰다.
제작한 디스플레이는, 풀 컬러의 표시가 가능하였다. 본 실시예에 기초하는 디스플레이는, 백색 SiLED와 컬러 필터를 조합하고 있기 때문에, 백색광에 포함되어 있는 광의 일부를 필터에 의해 제거하고 있다. 따라서, 소비 전력은 실시예 1에서 개시한 적·녹·청색이 직접 발광하는 디스플레이보다는 컸지만, 소비 전력의 증대는 기껏해야 3배 정도이고, 원래 SiLED의 소비 전력이 낮기 때문에, 허용 범위 내이었다. 본 실시예에 기초하는 디스플레이는, 원자층 레벨에서의 막 두께 변동에 대한 내성이 향상되어 있기 때문에, 최종적인 디스플레이의 수율도 향상되었다.
또한, 본 실시예에 의해, 실리콘 프로세스를 사용한 저코스트 대면적의 백색 LED가 실현되었기 때문에, 액정 디스플레이의 백라이트 등으로서도 이용할 수 있는 것이 명백하게 되었다. 그 경우, 패널 모듈 전체를 대폭 얇게 또는 가볍게 할 수 있다. 기존의 액정 기술과의 조합은, 텔레비전 등의 대화면에의 대응성을 높이고 있다. 대화면에도 균일하게 극박 비정질 실리콘을 형성할 수 있는 경우에는, 일부러 액정을 이용하지 않고, 자발광 디스플레이로 한 쪽이 소비 전력이나 코스트의 점으로부터도 우수한 것은 물론이다. 또한, 저코스트의 백색 LED가 실현되었기 때문에, 조명으로서도 응용할 수 있다. 조명으로서 응용하는 경우에는, 반드시, 반사 방지막이나 흑색 표시부는 필요없다. 또한, 조명 응용의 경우에는, 흑색을 표시할 필요가 없는 것 외에, 발광 강도가 강한 쪽이 바람직하므로, 백색 SiLED의 하부에 Al 등의 금속을 배치함으로써, 하측에 방사된 광을 상측에 반사시키는 것이 바람직하다.
<실시예 3>
본 실시예에서는, 나노 결정 실리콘과 극박 비정질 실리콘으로 이루어지는 실리콘 박막을 발광층으로 함으로써 발광 효율을 높인 디스플레이 및 그 제조 방법에 대하여 개시한다.
우선, 실시예 1과 마찬가지의 방법에 의해, p형 Si 전극(5)과 n형 Si 전극(6)을 가공한 도 4에 도시한 상태로 하였다.
다음으로, 도 17에 도시한 바와 같이, CVD법에 의해, 나노 결정 실리콘(20)을 전체면에 퇴적시켰다. 나노 결정 실리콘(20)의 사이즈는 5㎚ 이하이고 수 ㎚ 정도 크기의 변동이 있었다. 나노 결정 실리콘의 밀도는 클수록 바람직하지만, 지나치게 크게 되면 나노 결정 실리콘끼리가 연결되어 버리기 때문에 적절한 밀도가 바람직하다. 본 실시예에서는, 3×1012㎝-2 정도로 되도록 나노 결정 실리콘을 배열시켰다. 나노 결정 실리콘의 크기는 설계 발광 파장에 맞춰 제어하는 것이 바람직하다.
다음으로, 도 17에 도시한 바와 같이 CVD법에 의해, 극박 비정질 실리콘(7)을 전체면에 퇴적시킨 도 18의 상태로 하였다. 여기에서, 극박 비정질 실리콘(7)의 막 두께는 0.7㎚로 하였다. 극박 비정질 실리콘의 역할은 전극으로부터 캐리어를 나노 결정 실리콘에 공급하는 것이지만, 극박 비정질 실리콘의 막 두께가 크면, 나노 결정 실리콘으로 캐리어가 이동하기 어렵기 때문에, 극박 비정질 실리콘의 막 두께는 얇은 쪽이 바람직하다. 보다 구체적으로는, 극박 비정질 실리콘에서 양자 가둠 효과에 의해 증대한 밴드갭의 값이, 나노 결정 실리콘에서의 밴드갭의 값보다 도 큰 것이 바람직하다. 이것은, 포토 루미네센스에 의한 발광 파장을 조사하면 용이하게 확인된다. 이것은, 포토 루미네센스에 의한 발광 파장의 피크값은 밴드갭을 나타내고 있기 때문이다. 실제로, 극박 비정질 실리콘(7)의 막 두께는 0.7㎚의 피크 발광 파장은 약 416㎚이었던 것에 대하여, 나노 결정 실리콘의 피크 파장은, 약 450㎚이었다. 그 결과, 극박 비정질 실리콘으로부터 나노 결정 실리콘으로의 스무드한 캐리어 이동이 실현되었다.
그 후, 이산화실리콘을 패시베이션 층간막으로 하여, 실시예 1이나 실시예 2와 마찬가지의 배선 공정을 거쳐서 디스플레이가 완성되었다. 또한, 본 실시예에 기초하는 SiLED는 청색으로만 발광하기 때문에, 실시예 2에서 컬러 필터를 이용하는 대신에, 적색과 녹색의 화소 부분에는, 각각 원하는 색으로 발색하는 형광체를 배치하였다. 청색 화소부에는, 컬러 필터도 형광체도 필요 없는 것은 물론이다.
본 실시예에 의한 풀 컬러 디스플레이는, 나노 결정 실리콘을 이용하고 있기 때문에, 전기로부터 광으로의 변환 효율이 높아 소비 전력이 낮았다. 또한, 프로세스의 공정 수도 간략화할 수 있기 때문에, 제조 코스트도 낮게 억제할 수 있었다.
<실시예 4>
본 실시예에서는, SiLED에 게이트 전극을 형성함으로써, 구동 트랜지스터를 불필요하게 한 실리콘 발광 트랜지스터에 의한 디스플레이 및 그 제조 방법에 대하여 개시한다.
본 실시예에서는, 기판으로서 글래스 기판(21)을 이용한 톱 게이트 구조를 채용하였다. 즉, 게이트 전극이 채널의 상부에 형성되어 있으며, 발광은 기판측에 출력된다. 기판으로서는 실리콘 기판을 이용하여도 지장이 없지만, 그 경우에는, 보텀 게이트 구조로 하여 광을 기판의 상부에 취출하도록 하면 된다.
우선, 실시예 1과 마찬가지의 방법에 의해, 다결정 실리콘에 의한 선택 트랜지스터, 소트레이지 캐패시터 등을 형성한 후, 적, 녹, 청색의 각 서브 픽셀을 표시하는 SiLED를 형성한 도 6의 상태로 가공하였다. 구동 트랜지스터의 기능은 발광 다이오드가 갖도록 하기 때문에, 별도로 준비할 필요가 없다.
다음으로, 전체면에 고농도의 불순물을 도핑한 다결정 실리콘을 CVD법에 의해 퇴적한 후, 공지의 포토리소그래피와 드라이 에칭 기술에 의해, 다결정 실리콘 게이트 전극(22)을 패터닝하였다. 불순물로서는, n형이어도 p형이어도 지장이 없지만, 본 실시예에서는 인을 도핑함으로써 n형으로 하였다. 이와 같이 하여, SiLED 상에 게이트 전극을 형성함으로써, 구동 트랜지스터의 기능을 SiLED에 갖게 하였다. 환언하면, 발광 강도를 게이트에서 변조 가능한 실리콘 발광 트랜지스터를 제작하였다.
그 후, 실시예 1과 마찬가지의 배선 공정 등을 거쳐서, 디스플레이를 완성시켰다. 또한, 본 실시예에서는 광을 글래스 기판의 디바이스 형성면과는 대항측으로 출력하기 때문에, 반사 방지 처리는 이 글래스 기판의 하측에 실시할 필요가 있다. 또한, 게이트 전극에 의해, 상측에 발광한 광도 하측에 반사되기 때문에, 광의 취출 효율을 올릴 수 있는 한편, 글래스 기판의 하측으로부터의 외광의 반사 방지 처리를 연구할 필요가 있다. 이것은, 공지의 방법에 의해 대처할 수 있다. 즉, 1/4 파장판과 원편향판을 광의 취출측으로 되는 글래스 기판의 하측에 설치하면 된다. 이것에 의해, 외광은 거의 완전하게 상쇄된다. 그 반면, 실리콘 발광 트랜지스터로부터의 발광도 반감되게 되지만, 그 효과는 게이트 전극에 의해 증대된 광의 취출 효율의 증대에 의해 보충된다.
본 실시예에 의한 실리콘 디스플레이의 시작 결과로서, 구동 트랜지스터를 삭제할 수 있었기 때문에, 화소에서의 발광 소자의 면적을 넓힐 수 있었다.
도 1은 본 발명의 제1 실시예에 의한 실리콘 발광 다이오드에 의한 디스플레이의 회로도.
도 2는 본 발명의 제1 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 3은 본 발명의 제1 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 4는 본 발명의 제1 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 5는 본 발명의 제1 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 6은 본 발명의 제1 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 7은 본 발명의 제1 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 8은 본 발명의 제1 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 9는 본 발명의 제1 실시예에 의한 실리콘 발광 다이오드의 완성 단면도.
도 10은 본 발명의 제1 실시예에 의한 실리콘 레이저의 제조 공정순을 나타내는 상부로부터 본 도면.
도 11은 본 발명의 제1 실시예에 의한 실리콘 레이저의 제조 공정순을 나타내는 상부로부터 본 도면.
도 12는 본 발명의 제2 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 13은 본 발명의 제2 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 14는 본 발명의 제2 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 15는 본 발명의 제2 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 16은 본 발명의 제2 실시예에 의한 실리콘 발광 다이오드의 완성 단면도.
도 17은 본 발명의 제3 실시예에 의한 실리콘 발광 다이오드의 제조 공정순을 나타내는 단면도.
도 18은 본 발명의 제3 실시예에 의한 실리콘 발광 다이오드의 완성 단면도.
도 19는 본 발명의 제4 실시예에 의한 실리콘 발광 트랜지스터의 완성 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 실리콘 기판
2: 산화실리콘
3: 다결정 실리콘
4: 산화실리콘
5: p형 Si 전극
6: n형 Si전극
7: 극박 비정질 실리콘
8: 산화실리콘
9: 개구부
10: 극박 비정질 실리콘 제거부
11: TiN 전극
12: Al 전극
13: 반사 방지막
14: 흑색 표시부
15: 산화실리콘
16: 개구부
17: Tin 전극
18: Al 전극
19: 질화실리콘
20: 나노 결정 실리콘
21: 글래스 기판
22: 다결정 실리콘 게이트 전극
Claims (10)
- 기판 상에 형성된 5㎚ 이하의 막 두께를 갖는 비정질 또는 다결정 구조의 실리콘막과,상기 실리콘막의 일부에 전기적으로 접속된 p형 실리콘 전극과,상기 실리콘막의 타부에 전기적으로 접속된 n형 실리콘 전극을 갖는 것을 특징으로 하는 반도체 장치.
- 기판 상에 형성된 제1 막 두께를 갖는 제1 실리콘막과,상기 제1 실리콘막 상에 절연막을 개재하여 형성된 제2 막 두께를 갖는 제2 실리콘막과,상기 제2 실리콘막 상에 절연막을 개재하여 형성된 제3 막 두께를 갖는 제3 실리콘막과,상기 제1 실리콘막 내지 제3 실리콘막의 각각의 일단에 전기적으로 접속된 p형 실리콘 전극과,상기 제1 실리콘막 내지 제3 실리콘막의 각각의 타단에 전기적으로 접속된 n형 실리콘 전극을 갖고,상기 제1 실리콘막과 상기 p형 실리콘 전극 및 상기 n형 실리콘 전극을 포함하여 이루어지는 제1 소자와, 상기 제2 실리콘막과 상기 p형 실리콘 전극 및 상기 n형 실리콘 전극을 포함하여 이루어지는 제2 소자와, 상기 제3 실리콘막과 상기 p형 실리콘 전극 및 상기 n형 실리콘 전극을 포함하여 이루어지는 제3 소자를 적어도 포함하여 1개의 화소를 구성하고,상기 제1 막 두께 내지 제3 막 두께가, 각각 서로 다른 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서,상기 제1 실리콘막 내지 제3 실리콘막이 모두, 비정질 또는 다결정 구조인 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서,상기 제1 실리콘막 내지 제3 실리콘막은, 어느 하나의 막 두께가 적색 발광을 발생하는 1.5㎚ 이상 2.5㎚ 이하이고, 어느 하나의 막 두께가 녹색 발광을 발생하는 1.0㎚ 이상 2.0㎚ 이하이며, 어느 하나의 막 두께가 청색 발광을 발생하는 0.5㎚ 이상 1.5㎚ 이하인 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서,상기 p형 실리콘 전극, 또는 상기 n형 실리콘 전극이, 전계 효과 트랜지스터에 접속되어 있는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서,상기 제1 실리콘막 내지 제3 실리콘막으로부터 발광하는 광을 검지하는 소자와,상기 광의 파장이 소정값으로부터 어긋나 있었을 때에, 상기 제1 소자 내지 제3 소자에 인가하는 전압을 조정하는 제어 소자를 갖는 것을 특징으로 하는 반도체 장치.
- 기판 상에 형성된 실리콘막과,상기 실리콘막을 사이에 두도록 상기 기판 상에 대치하여 형성된 p형 실리콘 전극 및 n형 실리콘 전극과,상기 실리콘막 상에 절연막을 개재하여 배치된 전극을 갖고,상기 실리콘막이, 5㎚ 이하의 막 두께를 갖는 비정질 또는 다결정 구조의 실리콘막인 것을 특징으로 하는 반도체 장치.
- 기판 상에 형성된 제1 막 두께를 갖는 제1 실리콘막과,상기 제1 실리콘막 상에 절연막을 개재하여 형성된 제2 막 두께를 갖는 제2 실리콘막과,상기 제2 실리콘막 상에 절연막을 개재하여 형성된 제3 막 두께를 갖는 제3 실리콘막과,상기 제1 실리콘막 내지 제3 실리콘막의 각각의 일단에 전기적으로 접속된 p 형 실리콘 전극과,상기 제1 실리콘막 내지 제3 실리콘막의 각각의 타단에 전기적으로 접속된 n형 실리콘 전극을 갖고,상기 기판과 상기 제1 실리콘막의 사이, 또는 상기 제3 실리콘막 상에 절연막을 개재하여 형성된 제4 막 두께를 갖는 제4 실리콘막이 적어도 1개 형성되며, 상기 제4 실리콘막의 일단에는 상기 p형 실리콘 전극이 접속되고, 상기 제4 실리콘막의 타단에는 상기 n형 실리콘 전극이 접속되며,상기 제1 실리콘막과 상기 p형 실리콘 전극 및 상기 n형 실리콘 전극을 포함하여 이루어지는 제1 소자와, 상기 제2 실리콘막과 상기 p형 실리콘 전극 및 상기 n형 실리콘 전극을 포함하여 이루어지는 제2 소자와, 상기 제3 실리콘막과 상기 p형 실리콘 전극 및 상기 n형 실리콘 전극을 포함하여 이루어지는 제3 소자와, 상기 제4 실리콘막과 상기 p형 실리콘 전극 및 상기 n형 실리콘 전극을 포함하여 이루어지는 제4 소자를 갖고,상기 제1 소자 내지 제4 소자 중 어느 3개의 소자를 포함하여 1개의 화소를 구성하고,상기 제1 막 두께 내지 제4 막 두께가, 각각 서로 다른 것을 특징으로 하는 반도체 장치.
- 제8항에 있어서,상기 제1 실리콘막 내지 제4 실리콘막이 모두, 비정질 또는 다결정 구조인 것을 특징으로 하는 반도체 장치.
- 제9항에 있어서,상기 제1 실리콘막 내지 제4 실리콘막은, 어느 하나의 막 두께가 적색 발광을 발생하는 1.5㎚ 이상 2.5㎚ 이하이고, 어느 하나의 막 두께가 녹색 발광을 발생하는 1.0㎚ 이상 2.0㎚ 이하이며, 어느 하나의 막 두께가 청색 발광을 발생하는 0.5㎚ 이상 1.5㎚ 이하인 것을 특징으로 하는 반도체 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2008-003029 | 2008-01-10 | ||
| JP2008003029A JP5059628B2 (ja) | 2008-01-10 | 2008-01-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090077706A true KR20090077706A (ko) | 2009-07-15 |
| KR101060024B1 KR101060024B1 (ko) | 2011-08-29 |
Family
ID=40849857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090001549A KR101060024B1 (ko) | 2008-01-10 | 2009-01-08 | 반도체 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8089067B2 (ko) |
| JP (1) | JP5059628B2 (ko) |
| KR (1) | KR101060024B1 (ko) |
| TW (1) | TWI388055B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759917B2 (en) | 2010-01-04 | 2014-06-24 | Samsung Electronics Co., Ltd. | Thin-film transistor having etch stop multi-layer and method of manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102160184B (zh) | 2008-09-19 | 2014-07-09 | 株式会社半导体能源研究所 | 显示装置 |
| KR101407209B1 (ko) * | 2010-10-07 | 2014-06-16 | 포항공과대학교 산학협력단 | 미세 패턴 형성 방법 및 이를 이용한 미세 채널 트랜지스터 및 미세 채널 발광트랜지스터의 형성방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4071360B2 (ja) * | 1997-08-29 | 2008-04-02 | 株式会社東芝 | 半導体装置 |
| JP2002009328A (ja) * | 2000-06-21 | 2002-01-11 | Mitsutoyo Corp | 受光素子アレイ及びその製造方法 |
| US6633068B2 (en) * | 2001-05-10 | 2003-10-14 | Industrial Technology Research Institute | Low-noise silicon controlled rectifier for electrostatic discharge protection |
| AUPR534201A0 (en) | 2001-05-30 | 2001-06-21 | Unisearch Limited | High efficiency silicon light emitting device |
| JP3679771B2 (ja) * | 2002-03-19 | 2005-08-03 | 三洋電機株式会社 | 光起電力装置、及び光起電力装置の製造方法 |
| TW200501456A (en) * | 2003-04-23 | 2005-01-01 | Hoya Corp | Light-emitting diode |
| EP1677364A1 (fr) * | 2004-12-30 | 2006-07-05 | St Microelectronics S.A. | Capteur de lumière situé au-dessus d'un circuit intégré |
| JP5003013B2 (ja) | 2006-04-25 | 2012-08-15 | 株式会社日立製作所 | シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。 |
| JP5147230B2 (ja) * | 2006-12-26 | 2013-02-20 | 三洋電機株式会社 | 半導体基板の割断装置及び太陽電池モジュールの製造方法 |
| US20090130827A1 (en) * | 2007-11-02 | 2009-05-21 | Soo Young Choi | Intrinsic amorphous silicon layer |
-
2008
- 2008-01-10 JP JP2008003029A patent/JP5059628B2/ja not_active Expired - Fee Related
- 2008-11-03 TW TW097142406A patent/TWI388055B/zh not_active IP Right Cessation
- 2008-12-30 US US12/318,452 patent/US8089067B2/en not_active Expired - Fee Related
-
2009
- 2009-01-08 KR KR1020090001549A patent/KR101060024B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759917B2 (en) | 2010-01-04 | 2014-06-24 | Samsung Electronics Co., Ltd. | Thin-film transistor having etch stop multi-layer and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US8089067B2 (en) | 2012-01-03 |
| TW200943545A (en) | 2009-10-16 |
| JP5059628B2 (ja) | 2012-10-24 |
| JP2009164514A (ja) | 2009-07-23 |
| TWI388055B (zh) | 2013-03-01 |
| US20090179200A1 (en) | 2009-07-16 |
| KR101060024B1 (ko) | 2011-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103346266B (zh) | 一种发光器件、显示面板及其制造方法 | |
| US7888700B2 (en) | Quantum dot light emitting device | |
| CN103346265B (zh) | 一种发光器件、显示面板及其制造方法 | |
| CN100440528C (zh) | 用于交流驱动有机二极管的电路装置及其制造方法 | |
| KR102509877B1 (ko) | 마이크로 led 표시 패널 및 그 제조 방법 | |
| CN100521847C (zh) | 顶发射结构彩色有机电致发光器件及其制备方法 | |
| CN104253247A (zh) | Oled器件的制备方法及其制得的oled器件 | |
| KR101060024B1 (ko) | 반도체 장치 | |
| CN113782561A (zh) | 一种高亮度高可靠性的Micro-LED显示装置 | |
| US20180315945A1 (en) | Charge generation layer, tandem oled device and display screen | |
| KR20220043742A (ko) | 마이크로 led 및 이를 구비한 디스플레이 모듈 | |
| CN109427843A (zh) | 一种显示面板及其制备方法、显示装置 | |
| US9192018B2 (en) | Electroluminescence device, a production process of the same and a display apparatus | |
| EP4044263A1 (en) | SINGLE-END ELECTRICAL CONTACTING AND SINGLE-END CHARGE CARRIER INJECTING µLED LIGHT-EMITTING AND DISPLAY DEVICE AND PREPARATION METHOD THEREFOR | |
| CN110071122B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| KR100825384B1 (ko) | 백색 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| Kovác et al. | Advanced light emitting devices for optoelectronic applications | |
| CN114464715B (zh) | 红外发射器及其制备方法、显示面板及其制备方法和终端 | |
| JP2016528664A (ja) | エレクトロルミネセントデバイス | |
| CN109166977A (zh) | 基于双侧氧化锌和p型有机主体的量子点电致发光器件 | |
| KR102303496B1 (ko) | 외부 광원의 빛을 조사하여 일방향의 극성 배열성이 향상된 종횡비 1.2 미만의 초소형 led의 전극 어셈블리 및 그 제조방법 | |
| CN203760477U (zh) | 一种阵列基板和显示面板 | |
| Tassone | Display technology: from LCD to QLED | |
| US20240172462A1 (en) | Organic electroluminescent devices | |
| KR102379248B1 (ko) | 외부 광원에서 조사되는 빛의 세기를 조절하여 일방향의 극성 배열성을 향상시킨 초소형 led의 전극 어셈블리 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |