KR20090015071A - 통신 컴포넌트 - Google Patents

통신 컴포넌트 Download PDF

Info

Publication number
KR20090015071A
KR20090015071A KR1020087028486A KR20087028486A KR20090015071A KR 20090015071 A KR20090015071 A KR 20090015071A KR 1020087028486 A KR1020087028486 A KR 1020087028486A KR 20087028486 A KR20087028486 A KR 20087028486A KR 20090015071 A KR20090015071 A KR 20090015071A
Authority
KR
South Korea
Prior art keywords
bus
message
communication component
data
serial bus
Prior art date
Application number
KR1020087028486A
Other languages
English (en)
Other versions
KR101016145B1 (ko
Inventor
마르쿠스 일레
얀 타우베
토비아스 로렌츠
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20090015071A publication Critical patent/KR20090015071A/ko
Application granted granted Critical
Publication of KR101016145B1 publication Critical patent/KR101016145B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40234—Local Interconnect Network LIN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40241—Flexray

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Inorganic Insulating Materials (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 패킷 지향 방식으로 데이터를 전송하는 직렬 버스(3)를, 항목별로 데이터를 전송하는 게이트웨이(1)의 다수의 시스템 버스(5)로 연결하기 위한 통신 컴포넌트에 관한 것이다. 상기 통신 컴포넌트(2)는 각각 다수의 데이터 항목(DW)으로 구성된 메시지(MSG)와 데이터 패킷(DP) 사이의 변환을 위해 직렬 버스(3)로 연결된 통신 프로토콜 유닛(2c), 적어도 1개의 메시지 메모리(2e)와 통신 프로토콜 유닛(2c)과 버퍼 메모리(2f, 2g) 사이에서 메시지를 전달하기 위한 메시지 전달 유닛(2d) 그리고 게이트웨이(1)의 각각 1개의 관련 시스템 버스(5-1, 5-2)에 연결된 다수의 인터페이스 유닛(2a, 2b)을 포함한다. 모든 인터페이스 유닛(2a, 2b)은 메시지(MSG)를 임시 저장하는 적어도 1개의 관련 버퍼 메모리(2f, 2g)와 연결되고, 상기 인터페이스 유닛(2a, 2b)의 버퍼 메모리들(2f, 2g)로부터 그리고 버퍼 메모리들(2f, 2g)로 다수의 시스템 버스(5-1, 5-2) 및 그의 관련 인터페이스 유닛들(2a, 2b)을 통해 데이터 항목들(DW)이 대기 시간 없이 동시에 전송된다.
통신 컴포넌트, 직렬 버스, 게이트웨이, 시스템 버스, 인터페이스 유닛

Description

통신 컴포넌트 {COMMUNICATION COMPONENT}
본 발명은 직렬 버스의 연결을 위한 통신 컴포넌트, 특히 다수의 직렬 필드 버스가 연결되어 있는 게이트웨이용 통신 컴포넌트에 관한 것이다.
근래의 자동차 제조 분야 또는 기계 엔지니어링 분야, 특히 머시닝 툴 영역뿐 아니라 자동화 분야에서도, 통신 링크, 특히 버스와 관련 통신 컴포넌트들로 구성된 통신 시스템 또는 네트워크를 이용한, 제어 장치들과, 센서 시스템과 구동 시스템의 네트워킹은 지난 수 년간 급격히 증가해왔다. 이러한 네트워킹에서는 다수의 통신 참여자, 특히 다수의 제어 장치로의 기능 분산을 통한 시너지 효과가 획득될 수 있다. 이와 관련하여 분산 시스템을 언급할 수 있다. 그러한 분산 시스템 또는 분산 네트워크는 참여자들 및 상기 참여자들을 연결하는 버스 시스템(들)로 구성된다. 그럼으로써 상이한 상태들 간 또는 상이한 참여자들 간의 통신이, 전송될 데이터를 메시지로써 전달하는 통신 시스템, 버스 시스템 또는 네트워크를 통해 이루어지는 경우가 점차 많아지고 있다. 버스 시스템, 액세스 및 수신 메커니즘 및 에러 처리에서의 이러한 통신 트래픽은 적절한 프로토콜을 통해 조절되는데, 이때 각각의 프로토콜 이름이 주로 사용되며, 네트워크 또는 버스 시스템 자체에 대한 유의어로서 사용되기도 한다.
예컨대 자동차 분야에서는 CAN(Controller Area Netwokr) 버스가 프로토콜로서 확립되었다. 이 프로토콜은 이벤트 트리거드(event-triggered) 프로토콜, 즉 메시지의 송신과 같은 프로토콜 활동이 통신 시스템 외부에서 유래한 이벤트에 의해 개시되는 프로토콜이다. 통신 시스템 또는 버스 시스템으로의 명확한 액세스는 우선 순위에 기반한 비트와이즈 중재(Bit-wise Arbitration)를 통해 해결된다. 이를 위한 전제 조건 중 하나는, 전송될 데이터 및 각각의 메시지에 우선 순위가 지정되어야 한다는 것이다. CAN 프로토콜은 매우 탄력적이다. 즉, 아직 할당되지 않은 우선 순위(메시지 식별부호)가 남아있는 한, 다른 참여자 및 다른 메시지의 추가가 용이하다. 네트워크를 통해 전송될, 우선 순위를 가진 모든 메시지의 라이브러리와, 그의 송신측 및 수신측 참여자와, 해당 통신 컴포넌트들이 하나의 목록, 소위 통신 매트릭스 내에 저장된다.
이벤트 트리거드 방식의 즉흥적 통신을 위한 한 대안 접근 방법으로서, 순수 타임 트리거드(time-triggered) 접근법이 있다. 버스 상에서의 모든 통신 활동은 정확하게 주기적으로 실시된다. 메시지 전송과 같은 프로토콜 활동은 전체 버스 시스템에 유효한 시간의 업데이팅에 의해서만 개시된다. 상기 매체로의 액세스는 송신자가 배타적 송신권을 갖는 시간 영역들의 할당에 기반한다. 이 경우, 메시지 시퀀스는 통상 전송 개시 이전에 이미 정해진다. 즉, 반복률, 리던던시, 최종 기한 등과 관련한 메시지 요청들을 충족하는 스케쥴이 작성된다. 이를 소위 버스 스케쥴이라 한다. 그러한 버스 시스템은 예컨대 TTP/C이다.
타임 트리거드 CAN, 소위 TTCAN(Time Triggered Controller Area Network)의 접근법에서는 전술한 두 가지 버스 타입의 장점들이 결합된다. 이는 전술한 타임 트리거드 통신의 요건 및 소정의 탄력성의 요건을 충족시킨다. TTCAN은 특정 통신 참여자의 주기적 메시지를 위한 소위 배타적 윈도우(exclusive window)에서의 통신 사이클의 구조 및 다수의 통신 참여자의 즉흥적 메시지들을 위한 소위 중재 윈도우(arbitrating window)에서의 통신 사이클의 구조를 통해 상기 요건을 충족시킨다. TTCAN은 주 타이밍 제어 참여자 또는 통신 컴포넌트에 의해, 소위 타임 마스터에 의해 시간 참조 메시지를 이용하여 동기화되는 주기적 타임 트리거드 통신에 기반한다.
다양한 전송 방식을 결합하는 또 다른 한 방법에서는, 특히 자동차에 사용하기 위한 빠르고, 확정적인(deterministic) 내결함형(fault-tolerant) 버스 시스템을 기술하는 플렉스레이(FlexRay) 프로토콜이 제공된다. 이 프로토콜은 시분할 다중 접속(TDMA) 기법에 따라 작용하는데, 이 경우 참여자 또는 전송될 메시지에 고정된 타임 슬롯들이 할당되고, 상기 타임 슬롯들 내에서 상기 참여자 또는 전송될 메시지는 통신 링크, 즉 버스로의 배타적 액세스 권한을 갖는다. 상기 타임 슬롯들이 1개의 고정 사이클로 반복됨에 따라 메시지가 버스를 통해 전송되는 시점이 정확하게 예측될 수 있고, 버스 액세스가 확정적으로 이루어진다. 버스 시스템 상에서 메시지 전송을 위한 대역폭을 최적으로 활용하기 위해, 상기 사이클을 정적(static) 영역과 동적(dynamic) 영역으로 나눈다. 고정된 타임 슬롯들은 버스 사이클의 시작 부분에 위치한 정적 영역 내에 존재한다. 동적 영역에서는 타임 슬롯들이 동적으로 할당된다. 여기서는 단시간 동안 배타적 버스 액세스만이 가능하 다. 액세스가 이루어지지 않으면, 다음 참여자에게 액세스가 허용된다. 이러한 시간 간격을 미니 슬롯이라 하며, 이 미니 슬롯 내에서 최초 참여자의 액세스가 대기된다.
전술한 바와 같이, 수많은 다양한 전송 기술 및 그에 따른 버스 시스템 또는 네트워크의 유형이 존재한다. 따라서, 동일한 유형 또는 상이한 유형의 여러 버스 시스템이 연결되어야 하는 경우가 빈번하다. 이를 위해 버스 인터페이스 유닛, 소위 게이트웨이가 사용된다. 게이트웨이는 동일한 유형일 수도 있고 상이한 유형일 수도 있는 여러 버스들 사이의 인터페이스이며, 1개의 버스로부터 1개 이상의 다른 버스로 메시지를 전달한다. 공지되어 있는 게이트웨이는 다수의 독립된 통신 컴포넌트들로 형성되는데, 이때 메시지 교환은 각 통신 참여자 또는 각 통신 컴포넌트의 적절한 인터페이스 컴포넌트의 프로세서 인터페이스(CPU 인터페이스)를 통해 이루어진다. 이 경우, 상기 CPU 인터페이스는 통신 참여자에게 전송될 메시지에 추가로 실시되는 데이터 교환에 의해 상당한 부하를 받게 되고, 그로 인해 상기 데이터 교환의 결과로 형성된 전송 구조와 함께 상대적으로 낮은 데이터 전송 속도가 생성된다. 또한, 구조적 단점을 보완하기 위해 공통의 메시지 메모리, 소위 메시지 RAM을 분할하는 통합 통신 제어기 또는 통신 컴포넌트가 존재한다. 물론 그러한 통합 통신 컴포넌트는 데이터 전송과 관련하여 그리 유연하지 못하며, 특히 특정 개수의 버스 단자들로 고정되고, 대부분의 경우 동일한 버스 시스템으로 고정되기도 한다.
도1에는 도2에 기술된 것과 같은 종래의 게이트웨이를 위한 종래의 통신 컴 포넌트 또는 통신 제어기(CC)가 도시되어 있다. 상기 통신 컴포넌트(CC)는 게이트웨이의 내부 주변장치 버스(peripheral bus) 또는 시스템 버스를 위한 인터페이스 및 외부 직렬 버스를 위한 추가 인터페이스를 포함한다. 시스템 버스는 주소 버스, 데이터 버스 및 제어 버스를 포함하며, 게이트웨이 내부에서의 내부 데이터 전송을 위해 사용된다. 시스템 버스에는 상기 통신 컴포넌트 외에도 데이터 메모리(RAM)를 구비한 호스트 CPU 및 게이트웨이 유닛이 접속된다. 호스트 CPU는 내부 데이터 처리를 위해 사용되고, 게이트웨이 유닛은 한 통신 컴포넌트(CC)로부터 다른 통신 컴포넌트(CC)로의 내부 데이터 전달을 제어한다. 통신 컴포넌트들(CC)은 마스터/슬레이브 원리에 따라 호스트 CPU 및 게이트웨이 유닛과 통신하는데, 이 경우 통신 컴포넌트들이 슬레이브 유닛이 되고, 게이트웨이 유닛은 각각 마스터 유닛을 형성한다.
도1에서 볼 수 있듯이, 시스템 버스로 연결되는 통신 컴포넌트(CC)의 내부 인터페이스는 2-계층 인터페이스로, 즉 고객 인터페이스와 일반 인터페이스로 형성된다. 고객 인터페이스는 시스템 버스를 일반 인터페이스와 연결하는데, 이때 고객 인터페이스는 제조자별로 특성화되며, 교체하기가 용이하다. 일반 인터페이스는 고객 인터페이스를 통해 대량의 고객 전용 시스템 버스에 접속될 수 있다. 또한, 종래 기술에 따른 통신 컴포넌트(CC)는 도1에 도시되어 있듯이 전달될 데이터를 임시 저장하는 버퍼 메모리를 포함한다. 버퍼 메모리는 예컨대 RAM 레지스터 또는 데이터 레지스터로 형성된다. 통신 컴포넌트(CC)는 또한 적어도 1개의 메시지 메모리와 통신 프로토콜 유닛 사이에 메시지를 전달하기 위한 메시지 전달 유닛 또는 메시지 핸들러를 포함한다. 메시지 메모리 또는 메시지 RAM은 전달될 메시지 객체와 설정 데이터 및 상태 정보 데이터를 임시 저장한다. 메시지 전달 유닛은 모든 버퍼 메모리와 통신 프로토콜 유닛과 메시지 임시 메모리 사이의 데이터 흐름을 제어한다. 도1에 도시된 종래의 통신 컴포넌트(CC)의 통신 프로토콜 유닛(PRT)은 세팅된 데이터 전송 프로토콜에 따른 통신을 구현한다. 이 경우, 통신 프로토콜 유닛(PRT)은 외부 직렬 버스를 통해 전송된 데이터 패킷(DP)의 데이터 형식과 통신 컴포넌트 내에서 사용된 메시지(MSG) 간의 변환을 수행한다. 메시지 전달 유닛 또는 메시지 핸들러에 의해 전달된 메시지들(MSG)은 적어도 데이터 항목(DW)으로 형성되며, 이때 데이터 항목의 항목 길이 또는 비트 수는 예컨대 내부에 제공된 게이트웨이의 데이터 버스의 버스 폭에 상응한다. 시스템 버스가 예컨대 32비트 폭의 내부 데이터 버스를 포함한다면, 데이터 항목(DW)의 길이도 역시 32비트이다. 1개의 메시지(MSG)는 프리세팅된 수의 데이터 항목(DW)으로 형성된다. 버퍼 메모리의 메모리 용량은 예컨대 프리세팅된 수의 데이터 항목(DW)을 포함하는 메시지의 데이터 양에 상응한다. 데이터 흐름의 중재는 메시지 전달 유닛 또는 메시지 핸들러에 의해 수행된다.
종래의 게이트웨이는 도2에 도시된 것처럼 다수의 마스터 유닛, 즉 호스트 CPU와 게이트웨이 유닛을 포함한다. 이 2개의 마스터 유닛이 모두 동일한 시스템 버스 또는 주변장치 버스 및 공통 인터페이스를 통해 통신 컴포넌트(CC) 내 데이터에 액세스하기 때문에, 액세스 충돌이 일어날 수 있다. 예를 들면, 상이한 마스터 유닛들이 동시에 1개의 통신 컴포넌트(CC)의 데이터에 상기 통신 컴포넌트의 시스 템 버스 인터페이스를 통해 액세스하고자 할 수 있다. 이러한 경우, 마스터 유닛들 중 하나는 다른 마스터 유닛이 데이터 액세스를 종료할 때까지 자신의 데이터 액세스를 미루어야 한다. 그러한 데이터 액세스의 예로 데이터의 기록을 들 수 있으며, 통신 컴포넌트(CC)의 버퍼 메모리로부터 데이터를 판독하는 것도 그러한 액세스에 포함될 수 있다.
따라서 본 발명의 목적은, 상이한 마스터 유닛들의 동시 데이터 액세스 시 잠복 시간을 최소화하는 게이트웨이용 통신 컴포넌트를 제공하는 것이다.
상기 목적은 청구항 제1항에 제시된 특징들을 가진 통신 컴포넌트에 의해 달성된다.
본 발명은, 데이터를 패킷 방식으로 다른 다수의 통신 컴포넌트로 전송하고, 게이트웨이의 다수의 시스템 버스에 전달하는 직렬 버스의 연결을 위한 통신 컴포넌트를 제공하고, 상기 통신 컴포넌트는,
- 각각 다수의 데이터 항목으로 형성된 메시지들과 데이터 패킷들 간의 변환을 위한, 직렬 버스에 연결된 통신 프로토콜 유닛과,
- 적어도 1개의 메시지 메모리와 상기 통신 프로토콜 유닛과 버퍼 메모리 사이에서 메시지를 전달하기 위한 메시지 전달 유닛과,
- 게이트웨이의 관련 시스템 버스에 각각 연결된 다수의 인터페이스 유닛을 포함하며, 각각의 인터페이스 유닛은 메시지를 임시 저장하는 적어도 1개의 관련 버퍼 메모리와 연결되고,
- 이때, 다수의 시스템 버스 및 그들의 관련 인터페이스 유닛들을 통해 상기 인터페이스 유닛들의 버퍼 메모리들로부터 그리고 버퍼 메모리들로 데이터 항목이 대기 시간 없이 동시에 전송된다.
본 발명에 따른 통신 컴포넌트의 한 바람직한 실시예에서는 직렬 버스가 필드 버스이다.
본 발명에 따른 통신 컴포넌트의 한 바람직한 실시예에서는 상기 필드 버스가 CAN(Controller Area Network) 버스로 형성된다.
본 발명에 따른 통신 컴포넌트의 한 대안 실시예에서는 상기 필드 버스가 플렉스레이 버스이다.
본 발명에 따른 통신 컴포넌트의 또 다른 한 실시예에서는 상기 직렬 버스가 MOST 버스이다.
본 발명에 따른 통신 컴포넌트의 또 다른 한 대안 실시예에서는 상기 직렬 버스가 이더넷 버스로 형성된다.
본 발명에 따른 통신 컴포넌트의 한 실시예에서는 각각의 시스템 버스가 바람직하게 종속 시스템 버스 마스터를 갖는다.
본 발명에 따른 통신 컴포넌트의 한 실시예에서는 메시지 전달 유닛이 시스템 버스를 통해 항목별로 전송될 메시지의 수신을 시스템 버스의 시스템 버스 마스터에게 시그널링한다.
본 발명에 따른 통신 컴포넌트의 또 다른 한 대안 실시예에서는 메시지 전달 유닛이 시스템 마스터가 문의한, 전송될 메시지의 수신 여부를 신호를 통해 상기 시스템 마스터에게 확인 응답한다.
본 발명에 따른 통신 컴포넌트의 또 다른 한 실시예에서는 버퍼 메모리 내에 임시 저장되었다가 메시지 전달 유닛을 통해 메시지 메모리에 전달되는, 시스템 버스에 의해 수신된 메시지가 직렬 버스를 통한 송신 준비 상태의 시그널링을 위해 적어도 1개의 플래그 비트를 갖는다.
본 발명은 또한, 데이터를 패킷 방식으로 전송하는 직렬 버스와 데이터를 항목별로 전송하는 시스템 버스들 사이의 양방향 데이터 전송을 위한 방법을 제공하며, 상기 방법은,
- 직렬 버스를 통해 전송되는 데이터 패킷들을 다수의 데이터 항목을 포함하는 메시지로 변환하는 단계와,
- 상기 메시지를 버퍼 메모리 내에 임시 저장하는 단계와,
- 다수의 시스템 버스를 통해 버퍼 메모리들로부터 그리고 버퍼 메모리들로 대기 시간 없이 동시에 데이터 항목을 전송하는 단계를 포함한다.
하기에서는 본 발명에 따른 통신 컴포넌트 및 본 발명에 따른 양방향 데이터 전송 방법의 바람직한 실시예들이 본 발명에 중요한 특징들의 설명을 위한 첨부 도면들과 관련하여 상세히 기술된다.
도1은 종래 기술에 따른 통신 컴포넌트를 도시한 도면이다.
도2는 종래 기술에 따른 게이트웨이를 도시한 도면이다.
도3은 본 발명에 따른 통신 컴포넌트를 포함하는 멀티프로세서 게이트웨이이 다.
도4는 본 발명에 따른 통신 컴포넌트의 가능 실시예의 블록선도이다.
도5는 본 발명에 따른 통신 컴포넌트와의 호환성을 위해 종래의 통신 컴포넌트를 회로 기술적으로 확장한 모습을 도시한 도면이다.
도3에서 볼 수 있듯이, 멀티프로세서 게이트유닛(1)은 본 발명에 따른 다수의 통신 컴포넌트(2-i)를 포함하며, 상기 통신 컴포넌트들은 각각 1개의 직렬 버스(3-i)에 연결될 수 있다. 직렬 버스(3-i)는 예컨대 필드 버스이거나 이더넷 버스이다. 직렬 버스(3-i)를 통해 데이터가 패킷 방식으로 전송된다. 전송된 데이터 패킷(DP)은 관리 데이터 또는 헤더 데이터 및 사용 데이터 또는 페이로드 데이터를 포함한다. 멀티프로세서 게이트웨이(1)는 다수의 마스터 유닛 또는 프로세서(4-1, 4-2)를 포함한다. 상기 마스터 유닛들은 상이한 기능을 수행한다. 도3에 도시된 예에서는 제1 유닛이 본 발명에 따른 상이한 통신 컴포넌트들(2-i) 사이의 데이터 전달을 제어하는 게이트웨이 유닛(4-1)으로 형성된다. 또 다른 프로세서(4-2)는 내부에서 전송된 데이터 항목(DW)의 데이터 처리를 위한 호스트 CPU이다. 그 외에도 멀티프로세서 게이트웨이(1)는 다수의 시스템 버스(5-1, 5-2)를 포함한다. 바람직하게는 각각의 마스터 유닛(4-1, 4-2)이 고유의 시스템 버스를 갖는다. 각각의 시스템 버스는 고유의 데이터 버스, 주소 버스 및 제어 버스를 갖는다. 멀티프로세서 게이트웨이(1) 내에서는 데이터가 항목별로 전송되는데, 이때 데이터 항목의 길이는 각 데이터 버스의 버스 폭에 상응한다. 본 발명에 따른 통 신 컴포넌트(2-i)는 한 바람직한 실시예에서 각각의 시스템 버스(5-i)를 위해 관련 인터페이스를 갖는다.
도4에는 본 발명에 따른 통신 컴포넌트(2-i)의 가능한 1개의 실시예가 도시되어 있다. 통신 컴포넌트(2)는 인터페이스를 통해 직렬 버스(3)를 연결하는 데 사용되며, 이때 통신 컴포넌트(2-i)는 멀티프로세서 게이트웨이(1)의 각각의 내부 시스템 버스(5-i)를 위해 별도의 추가 인터페이스(2a, 2b)를 포함한다. 도4에 도시된 실시예에서는, 통신 컴포넌트(2-i)가 시스템 버스(5-1)로의 연결을 위해 제1 인터페이스(2a)를 포함하며, 상기 시스템 버스의 마스터 유닛은 게이트웨이 유닛(4-1)으로 형성된다. 그 외에도 통신 컴포넌트(2-i)는 멀티프로세서 게이트웨이(1)의 시스템 버스(5-2)로의 연결을 위해 추가의 인터페이스(2b)를 포함하며, 상기 시스템 버스의 버스 마스터는 프로세서(4-2)의 호스트 CPU로 형성된다. 외부 직렬 데이터 버스(3-i)에는 통신 컴포넌트의 통신 프로토콜 유닛(2c)이 연결된다. 상기 통신 프로토콜 유닛(2c)은 직렬 데이터 버스(3-i)를 통해 외부로 전송되는 데이터 패킷들(DP)과 하나 이상의 데이터 항목(DW)로 형성된 내부 메시지(MSG) 간의 변환을 수행한다.
통신 컴포넌트(2)는 또한, 적어도 1개의 내부 메시지 메모리 또는 메시지 RAM(2e)과 통신 프로토콜 유닛(2c)과 상이한 버퍼 메모리들(2f, 2g) 사이의, 내부 데이터 라인들(2a)을 통한 메시지 전달을 위한 메시지 전달 유닛 또는 메시지 핸들러(2d)를 포함한다. 버퍼 메모리(2f, 2g)의 메모리 용량은 예컨대 전송될 메시지의 데이터 양, 즉 프리세팅된 데이터 항목(DW)의 수에 상응한다.
통신 컴포넌트(2-i)는 게이트웨이(1)의 관련 시스템 버스(5-i)에 각각 연결된 다수의 인터페이스 유닛(2a, 2b)을 포함한다. 이 경우, 각각의 인터페이스 유닛(2a, 2b)은 적어도 1개의 메시지가 임시 저장될 수 있는 적어도 1개의 관련 버퍼 메모리(2f, 2g)와 연결된다.
상이한 시스템 버스(5-1, 5-2) 및 그의 관련 인터페이스 유닛들(2a, 2b)을 통해 상기 인터페이스 유닛들의 버퍼 메모리들(2f, 2g)로부터 그리고 버퍼 메모리들(2f, 2g)로 데이터 항목(DW)이 대기 시간 없이 동시에 전송된다.
데이터 전달의 중재, 즉 버퍼 메모리들(2f, 2g)과 메시지 임시 메모리(2e) 또는 메시지 RAM으로의 데이터 전달의 중재는 메시지 전달 유닛(2d)에 의해 실시된다. 메시지 RAM(2e)에는 예컨대 128개의 메시지(MSG)가 저장될 수 있다. 메시지 전달 유닛(2d)은 통신 컴포넌트(2)의 한 실시예에서 시스템 버스(5-i)를 통해 항목별로 전송된 메시지(MSG)의 수신을 시스템 버스의 시스템 버스 마스터(4-i)에게 시그널링한다. 한 대안 실시예에서는, 메시지 전달 유닛(2d)이 시스템 마스터(4-i)가 문의한, 전송될 메시지의 수신 여부를 신호를 통해 상기 시스템 마스터에게 확인 응답한다. 이는 버스 마스터(4-i)에 의해 시스템 버스(5-i)의 데이터 버스 및 관련 인터페이스를 통해 통신 컴포넌트(2)의 버퍼 메모리 내에 데이터를 기록하기 위해 상대적으로 빠르게 실시된다. 즉, 버스 마스터(4-i)가 데이터 액세스를 기다릴 필요가 없다. 도4에서 볼 수 있듯이, 본 발명에 따른 통신 컴포넌트(2-i)의 중재는 시간 제약적 시스템 측에서, 즉 시스템 버스(5) 측에서 실시되지 않고, 시간 제약이 덜한 주변장치 측에서, 즉 외부 직렬 버스(3) 측에서 메시지 전달 유닛(2d) 에 의해 실시된다. 따라서 본 발명에 따른 통신 컴포넌트(2)에서는 종래의 통신 컴포넌트에 비해 대기 시간이 시스템 측으로부터 주변장치 측으로 다소 변위된다. 도4에 도시된 실시예에서는, 제조자별 및 애플리케이션별 인터페이스(2b) 외에 게이트웨이 인터페이스(2a)가 추가로 구현된다. 이 인터페이스(2a)는 프로세서(4-2)의 호스트 CPU에 병렬로 작동하는 게이트웨이 유닛(4-1)을 위한 메시지 데이터 객체 또는 메시지 객체로의 액세스 가능성을 제공한다. 게이트웨이 유닛(4-1)은 예컨대 코-프로세서(co-processor)로 형성된다. 게이트웨이 유닛(4-1)은 모든 기능/레지스터로의 액세스 권한 그리고 게이트웨이 기능 또는 통신 컴포넌트들 간의 데이터 전달에 필요한 메시지 객체로의 액세스 권한을 갖는다. CPU와 게이트웨이 유닛(4-1) 사이의 데이터 트래픽 중재는 통신 컴포넌트(2)의 메시지 핸들러 또는 메시지 전달 유닛(2d)에 의해 수행된다.
본 발명에 따른 통신 컴포넌트의 한 실시예에서는, 버퍼 메모리 내에 임시 저장되었다가 메시지 전달 유닛(2d)을 통해 메시지 메모리(2e)에 전달되는, 시스템 버스(5)에 의해 수신된 메시지가 직렬 버스(3)를 통한 송신 준비 상태의 시그널링을 위해 적어도 1개의 플래그 비트를 갖는다.
직렬 필드 버스(3)로부터 데이터 패킷(DP)이 수신되면, 멀티프로세서 게이트유닛(1)에 의해 하기의 단계들이 수행된다.
먼저, 데이터 패킷(DP)이 통신 프로토콜 유닛(2c)에 의해 수신되고, 전송 안전을 위해 사용되는 중복 데이터가 통신 프로토콜 유닛(2c)에 의해 삭제된다. 남은 데이터들이 메시지(MSG)를 형성한다. 통신 프로토콜 유닛(2c)이 메시지 전달 유닛(2d)으로 메시지 수신을 시그널링한다. 메시지 전달 유닛(2d) 또는 메시지 핸들러(2d)는 데이터 전달 요청의 중재를 수행한다. 이와 관련하여, 메시지 핸들러(2d) 측에서 또 다른 데이터 전달에 대한 추가 조회를 요청하기도 한다. 한 가능한 실시예에서는, 어느 데이터 전달이 다음 순번으로 수행될지에 대한 결정이 메시지 핸들러(2d)에 의해 프리세팅된 우선 순위에 상응하게 이루어진다. 이어서 통신 컴포넌트 프로토콜 유닛(2c)으로부터 메시지 RAM(2e) 내로 전체 메시지(MSG)가 데이터 항목별로 또는 완전한 형태로 전달된다. 계속해서 메시지 핸들러 또는 메시지 전달 유닛(2d)이 마스터 유닛 또는 CPU에 예컨대 내부 인터럽트 신호를 통해 메시지의 수신을 시그널링한다. 다음 단계에서는 마스터 유닛 또는 CPU가 요청 메시지 또는 리퀘스트(request)를 이용하여 수신된 메시지를 요청한다. 메시지 핸들러(2d)는 상기 CPU의 요청을 검사하고, 데이터 전달을 중재한다. 이어서 메시지는 메시지 RAM(2e)으로부터 요청 주체인 마스터 유닛(4)의 인터페이스 레지스터 또는 버퍼 메모리(2f, 2g)로 데이터 항목별로 완전하게 전달된다. 메시지가 예컨대 시스템 버스(5-1)의 마스터 유닛으로서 게이트웨이 유닛(4-1)에 의해 요청되면, 메모리 RAM(2e)로부터 게이트웨이 인터페이스(2a)의 버퍼 메모리(2f)로 데이터 전달이 실시된다. 시스템 버스(5-2)의 마스터 유닛으로서 프로세서(4-2)의 호스트 CPU에 의해 메시지 요청이 이루어지면, 상기 메시지는 메시지 RAM(2e)으로부터 메시지 전달 유닛(2d)에 의해 고객 인터페이스(2b)의 버퍼 메모리(2g)로 전달된다. 버퍼 메모리로의 내부 데이터 전달이 종료되면, 이어서 시스템 버스(5)가 연결된 마스터 유닛(4)에 의해 메시지가 항목별로 각 시스템 버스(5)의 데이터 버스를 통해 판독 된다.
계속해서, 마스터 유닛(4)으로부터 직렬 버스(3-i)로 실시되는, 다수의 데이터 항목(DW)으로 형성된 메시지(MSG)의 송신에 대해 기술한다.
마스터 유닛(4), 예컨대 프로세서(4-2)의 호스트 CPU는 각 시스템 버스(5-i)의 데이터 버스 및 관련 인터페이스를 통해 통신 컴포넌트(2)의 버퍼 메모리로 데이터를 항목별로 기록한다. 계속해서, 메시지 전달 유닛(3d)이 메시지 RAM(2e)으로 메시지를 기록하기 위한 작업(task)이 존재함을 시그널링한다. 이 시그널링은 예컨대 플래그 세팅을 통해 실시될 수 있다. 이어서 메시지 핸들러(2d)에 의해 내부 데이터 전달의 중재가 실시되는데, 이때 동시에 다른 데이터 전달에 대한 다른 요청들이 존재하는지의 여부가 감독된다. 데이터 전달이 실시될 수 있게 되는 즉시, 버퍼 메모리 내에 임시 저장된 메시지가 항목별로 또는 완전하게 내부 인터페이스 레지스터 또는 버퍼 메모리로부터 메시지 메모리 또는 메시지 RAM으로 전달된다. 메시지 RAM(2e) 내에 저장된 메시지는 메시지 핸들러(2d)에 대해 상응하게, 예컨대 적절한 표시 플래그의 세팅에 의해 식별된다. 또 다른 한 단계에서는 외부 직렬 버스로 전송될 메시지가 통신 프로토콜 유닛(2c)으로 연결되는 메시지 핸들러(2d)로 항목별로 또는 한 번에 완전하게 전달된다. 통신 프로토콜 유닛(2c)은 외부에서 사용된 데이터 전송 프로토콜의 데이터 포맷으로의 변환을 반복적으로 실시한다. 데이터들은 한편으로는 헤더 데이터 또는 관리 데이터를 포함하고, 다른 한편으로는 사용 데이터 또는 페이로드 데이터를 포함하는 데이터 패킷(DP)으로 패키징된다. 계속해서 통신 프로토콜 유닛(2c)은 전송 안전을 위한 중복 데이터들을 부가한다. 그렇게 하여 형성된 데이터 패킷들(DP)은 다음 단계에서 통신 프로토콜 유닛(2c)으로부터 직렬 외부 데이터 버스(3)를 통해 전송된다. 외부 직렬 데이터 버스(3)에는 예컨대 엑츄에이터들 또는 센서들이 연결된다. 외부 직렬 데이터 버스(3)의 예로는 예컨대 CAN(Controller Area Network) 버스, 플렉스레이 버스, MOST 버스 또는 LIN 버스가 있다. 한 대안 실시예에서는 직렬 버스(3)가 이더넷 버스로 형성된다.
도5에는 도1에 따른 종래의 통신 컴포넌트(CC)가 도3에 도시된 것과 같은 본 발명에 따른 멀티프로세서 게이트웨이(1)로 연결되도록 하는 전달 회로 또는 어댑터 회로(6)가 도시되어 있다. 어댑터 회로는 게이트웨이 인터페이스(6a) 및 고객 인터페이스(6b)를 포함한다. 상기 두 인터페이스(6a, 6b)는 모두 각각 1개의 관련 버퍼 메모리(6f, 6g)를 갖는다. 데이터 전달의 중재는 데이터 전송의 상응하는 우선 순위를 결정하는 중재기 FSM(Finite State Machine)(6h)에 의해 이루어진다. 어댑터 회로(6)는 또한, 도1에 도시된 것과 같은 종래 기술에 따른 통신 컴포넌트(CC)의 일반 인터페이스에 상응하는 일반 인터페이스(6i)를 포함한다. 어댑터 회로(6)는 도4에 도시된 것과 같은 본 발명에 따른 통신 컴포넌트(2)가 도1에 도시된 것과 같은 종래 기술에 따른 통신 컴포넌트(CC)와 호환 사용이 가능하도록 한다.
본 발명에 따른 통신 컴포넌트(2)는 2개의 제어 모듈 또는 2개의 마스터 유닛(4)이 통신 컴포넌트(2)의 별도의 버퍼 메모리 내에 저장되는, 또는 임시 저장되는 데이터로 동시에 액세스하는 것을 허용한다. 따라서 동시 데이터 액세스 시 본 발명에 따른 통신 컴포넌트(2)의 데이터 전송의 대역폭이 증가한다. 메시지 전달 유닛(2d)에 의해 수행되는 중재로 인해, 데이터 액세스시 대기 사이클이 발생하지 않는다.

Claims (12)

  1. 패킷 지향 방식으로 데이터를 전송하는 직렬 버스(3)를, 항목별로(item by item) 데이터를 전송하는 게이트웨이(1)의 다수의 시스템 버스(5)로 연결하기 위한 통신 컴포넌트이며, 상기 통신 컴포넌트(2)는,
    (a) 각각 다수의 데이터 항목(DW)으로 구성된 메시지(MSG)와 데이터 패킷(DP) 사이의 변환을 위해 직렬 버스(3)로 연결된 통신 프로토콜 유닛(2c)과,
    (b) 적어도 1개의 메시지 메모리(2e)와 통신 프로토콜 유닛(2c)과 버퍼 메모리(2f, 2g) 사이에서 메시지(MSG)를 전달하기 위한 메시지 전달 유닛(2d)과,
    (c) 게이트웨이(1)의 각각 1개의 관련 시스템 버스(5-1, 5-2)에 연결된 다수의 인터페이스 유닛(2a, 2b)을 포함하고, 각각의 인터페이스 유닛(2a, 2b)은 메시지(MSG)를 임시 저장하는 적어도 1개의 관련 버퍼 메모리(2f, 2g)와 연결되며,
    (d) 상기 인터페이스 유닛(2a, 2b)의 버퍼 메모리들(2f, 2g)로부터 그리고 버퍼 메모리들(2f, 2g)로 다수의 시스템 버스(5-1, 5-2) 및 그의 관련 인터페이스 유닛들(2a, 2b)을 통해 데이터 항목들(DW)이 대기 시간 없이 동시에 전송되는, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  2. 제1항에 있어서, 상기 직렬 버스(3)는 필드 버스(Field Bus)인, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  3. 제2항에 있어서, 상기 필드 버스는 CAN 버스(Controller Area Network Bus)인, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  4. 제2항에 있어서, 상기 필드 버스는 플렉스레이 버스(Flexlay Bus)인, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  5. 제2항에 있어서, 상기 필드 버스는 MOST 버스인, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  6. 제2항에 있어서, 상기 필드 버스는 LIN 버스인, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  7. 제1항에 있어서, 상기 직렬 버스(3)는 이더넷 버스인, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  8. 제1항에 있어서, 각각의 시스템 버스(5-1, 5-2)는 종속 시스템 버스 마스터(4-1, 4-2)를 갖는, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  9. 제1항에 있어서, 메시지 전달 유닛(2d)이 시스템 버스(5-1, 5-2)를 통해 항목별로 전송된 메시지(MSG)의 수신을 상기 시스템 버스의 시스템 버스 마스터(4-1, 4-2)에게 시그널링하는, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  10. 제8항에 있어서, 메시지 전달 유닛이 시스템 마스터(4-1, 4-2)가 문의한, 전송될 메시지(MSG)의 수신 여부를 신호를 통해 상기 시스템 마스터에게 확인 응답하는, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  11. 제1항에 있어서, 버퍼 메모리(2f, 2g) 내에 임시 저장되었다가 메시지 전달 유닛(2d)을 통해 메시지 메모리(2e)에 전달되는, 시스템 버스(5-1, 5-2)에 의해 수신된 메시지가 직렬 버스(3)를 통한 송신 준비 상태의 시그널링을 위해 적어도 1개의 플래그 비트를 갖는, 직렬 버스를 연결하기 위한 통신 컴포넌트.
  12. 데이터를 패킷 방식으로 전송하는 직렬 버스와 데이터를 항목별로 전송하는 시스템 버스들 사이의 양방향 데이터 전송을 위한 방법이며, 상기 방법은,
    (a) 직렬 버스(3)를 통해 전송되는 데이터 패킷들(DP)을 다수의 데이터 항목(DW)을 포함하는 메시지로 변환하는 단계와,
    (b) 상기 메시지를 버퍼 메모리(2f, 2g) 내에 임시 저장하는 단계와,
    (c) 다수의 시스템 버스(5-1, 5-2)를 통해 버퍼 메모리들(2f, 2g)로부터 그리고 버퍼 메모리들(2f, 2g)로 대기 시간 없이 동시에 데이터 항목(DW)을 전송하는 단계를 포함하는, 시스템 버스들 사이의 양방향 데이터 전송을 위한 방법.
KR1020087028486A 2006-05-24 2007-05-03 통신 컴포넌트 KR101016145B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102006024889 2006-05-24
DE102006024889.9 2006-05-24
DE102006055513.9 2006-11-24
DE102006055513A DE102006055513A1 (de) 2006-05-24 2006-11-24 Kommunikationsbaustein

Publications (2)

Publication Number Publication Date
KR20090015071A true KR20090015071A (ko) 2009-02-11
KR101016145B1 KR101016145B1 (ko) 2011-02-17

Family

ID=38326171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028486A KR101016145B1 (ko) 2006-05-24 2007-05-03 통신 컴포넌트

Country Status (8)

Country Link
US (1) US8301821B2 (ko)
EP (1) EP2030116B1 (ko)
JP (1) JP2009538070A (ko)
KR (1) KR101016145B1 (ko)
AT (1) ATE476710T1 (ko)
DE (2) DE102006055513A1 (ko)
RU (1) RU2454710C2 (ko)
WO (1) WO2007134955A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005048595A1 (de) * 2005-10-06 2007-04-12 Robert Bosch Gmbh Verfahren zur Anbindung eines FlexRay-Teilnehmers mit einem Mikrocontroller an eine FlexRay-Kommunikationsverbindung über eine FlexRay-Kommunikationssteuereinrichtung, und FlexRay-Kommunikationssteuereinrichtung, FlexRay-Teilnehmer und FlexRay-Kommunikationssystem zur Realisierung dieses Verfahrens
DE102006055514A1 (de) * 2006-05-24 2007-11-29 Robert Bosch Gmbh Gateway zum Datentransfer zwischen seriellen Bussen
EP2036262A1 (en) * 2006-06-20 2009-03-18 Freescale Semiconductor, Inc. Method for transmitting a datum from a time-dependent data storage means
WO2007147441A1 (en) * 2006-06-22 2007-12-27 Freescale Semiconductor, Inc. Method and system of grouping interrupts from a time-dependent data storage means
DE102007051657A1 (de) * 2007-10-26 2009-04-30 Robert Bosch Gmbh Kommunikationssystem mit einem CAN-Bus und Verfahren zum Betreiben eines solchen Kommunikationssystems
DE102008019277B4 (de) * 2008-04-16 2013-07-18 Phoenix Contact Gmbh & Co. Kg Datenübertragungsvorrichtung
WO2010052892A1 (ja) * 2008-11-04 2010-05-14 株式会社オートネットワーク技術研究所 通信装置、中継装置、通信システム及び通信方法
DE102010020446B4 (de) * 2010-05-12 2012-12-06 Wago Verwaltungsgesellschaft Mbh Automatisierungsgerät und Verfahren zur beschleunigten Verarbeitung von selektierten Prozessdaten
DE102011015966B4 (de) 2011-04-04 2017-07-06 Wago Verwaltungsgesellschaft Mbh Automatisierungssystem
DE102011102770A1 (de) * 2011-05-28 2012-11-29 Volkswagen Aktiengesellschaft Steuergerät und Verfahren zur Herstellung eines busangepassten Steuergeräts
US8909834B2 (en) * 2011-09-21 2014-12-09 Nxp B.V. Central bus guardian (CBG) and method for operating CBG
CN102571784B (zh) * 2011-12-29 2014-11-19 北京交通大学 一种基于模拟首部添加的车用总线协议转换方法
DE102012215765A1 (de) * 2012-09-05 2014-05-15 Robert Bosch Gmbh Gateway-Modul für ein Kommunikationssystem, Kommunikationssystem und Verfahren zur Übertragung von Daten zwischen Teilnehmern eines Kommunikationssystems
FR2996019B1 (fr) * 2012-09-21 2014-10-31 Thales Sa Structure de controleur d'echanges de donnees et de communications generique et multi roles
US9229894B2 (en) 2013-04-09 2016-01-05 Apple Inc. Protocol conversion involving multiple virtual channels
US10284247B2 (en) 2013-06-10 2019-05-07 Nxp B.V. System and method for bit processing in a central network component
KR101578064B1 (ko) * 2013-11-01 2015-12-16 (주)티에이치엔 패킷의 전송 방법과 이를 이용하는 장치들
DE102013020550B4 (de) * 2013-12-12 2024-05-02 Man Truck & Bus Se Verfahren und Einrichtung zur Datenkommunikation in Fahrzeugen, insbesondere in Kraftfahrzeugen
US9639497B2 (en) 2014-11-05 2017-05-02 International Business Machines Corporation Physical layer network interface module (PHY-NIM) adaptation system
JP6633060B2 (ja) * 2015-04-30 2020-01-22 ソニー・オリンパスメディカルソリューションズ株式会社 中継デバイス及び医療機器
DE102016221690A1 (de) * 2016-11-04 2018-05-09 Audi Ag Verfahren zum Übertragen von Datenpaketen zwischen einem Ethernet und einem Bussystem in einem Kraftfahrzeug sowie Gatewayvorrichtung und Kraftfahrzeug
US10171633B2 (en) * 2017-03-09 2019-01-01 Astronics Advanced Electronic Systems Corp. Interfaces for selecting among multiple communications protocols
CN107154948A (zh) * 2017-07-11 2017-09-12 北京航天发射技术研究所 一种应用于发射车信息化控制系统的多协议数据交互方法
RU185051U1 (ru) * 2018-07-24 2018-11-19 Федеральное государственное бюджетное образовательное учреждение высшего образования "МИРЭА - Российский технологический университет" Подчиненное устройство сети ethernet powerlink на базе плис
RU184683U1 (ru) * 2018-07-26 2018-11-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "МИРЭА - Российский технологический университет" Ресинхронизатор сети ethernet powerlink
TWI699990B (zh) * 2019-04-02 2020-07-21 俊華電子企業股份有限公司 輕量的遙控通訊協定之訊號傳輸方法
DE102022102872A1 (de) 2022-02-08 2023-08-10 R. Stahl Schaltgeräte GmbH Netzwerk-Portschaltung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187452A (ja) * 1984-07-25 1986-05-02 ジ−クフリ−ト・シユワルツ ワンチツププロセツサ間通信用リングネツトワ−ク
JP3255934B2 (ja) 1991-01-25 2002-02-12 株式会社日立製作所 ベーシックプロセッシングユニット及び高信頼化コンピュータシステム
US5301186A (en) * 1991-06-28 1994-04-05 Digital Equipment Corporation High speed transmission line interface
JPH05289896A (ja) 1992-04-07 1993-11-05 Mitsubishi Electric Corp フォールトトレラントコンピュータ
JP3308611B2 (ja) 1992-12-02 2002-07-29 マツダ株式会社 多重伝送装置
JP3465250B2 (ja) 1993-07-30 2003-11-10 マツダ株式会社 多重伝送装置
JP3487048B2 (ja) * 1995-09-05 2004-01-13 株式会社デンソー 通信システム
US5859988A (en) * 1995-09-29 1999-01-12 Intel Corporation Triple-port bus bridge
US6073190A (en) * 1997-07-18 2000-06-06 Micron Electronics, Inc. System for dynamic buffer allocation comprising control logic for controlling a first address buffer and a first data buffer as a matched pair
US6430639B1 (en) * 1999-06-23 2002-08-06 Advanced Micro Devices, Inc. Minimizing use of bus command code points to request the start and end of a lock
US6658520B1 (en) * 2000-09-26 2003-12-02 Intel Corporation Method and system for keeping two independent busses coherent following a direct memory access
IT251756Y1 (it) 2000-11-07 2004-01-20 Sipa Spa Platorello perfezionato per preforme in resina
DE10119472A1 (de) 2001-04-20 2002-10-31 Harman Becker Automotive Sys Schnittstelle für die Datenübertragung zwischen zwei Bussystemen und Betriebsverfahren dafür
DE50114373D1 (de) * 2001-10-31 2008-11-13 Infineon Technologies Ag Datenübertragungseinrichtung
DE10254285A1 (de) 2002-11-20 2004-06-03 Robert Bosch Gmbh Gateway-Einheit zur Verbindung von Subnetzen, insbesondere in Fahrzeugen
ATE330265T1 (de) * 2003-04-01 2006-07-15 Festo Ag & Co Steuergerät, steuermodul, modulbatterie und steuerungssystem
TWI237767B (en) * 2003-12-23 2005-08-11 High Tech Comp Corp Serial/parallel data transformer module and related computer systems
US20060041705A1 (en) 2004-08-20 2006-02-23 International Business Machines Corporation System and method for arbitration between shared peripheral core devices in system on chip architectures
US7340551B2 (en) * 2004-11-15 2008-03-04 Hewlett-Packard Development Company, L.P. Bridge permitting access by multiple hosts to a single ported storage drive
US7266450B2 (en) * 2005-05-23 2007-09-04 General Motors Corporation Method and system for selecting route guidance data for off-board navigation
DE102007001137B4 (de) * 2006-02-14 2016-05-04 Robert Bosch Gmbh Gateway zum automatischen Routen von Nachrichten zwischen Bussen
DE102006055512A1 (de) * 2006-05-24 2007-11-29 Robert Bosch Gmbh Mehrprozessor-Gateway

Also Published As

Publication number Publication date
DE102006055513A1 (de) 2007-11-29
WO2007134955A1 (de) 2007-11-29
EP2030116B1 (de) 2010-08-04
RU2454710C2 (ru) 2012-06-27
US20100064082A1 (en) 2010-03-11
ATE476710T1 (de) 2010-08-15
KR101016145B1 (ko) 2011-02-17
DE502007004660D1 (de) 2010-09-16
US8301821B2 (en) 2012-10-30
JP2009538070A (ja) 2009-10-29
EP2030116A1 (de) 2009-03-04
RU2008150630A (ru) 2010-06-27

Similar Documents

Publication Publication Date Title
KR101016145B1 (ko) 통신 컴포넌트
US8571044B2 (en) Gateway for data transfer between serial buses
US8171199B2 (en) Multiprocessor gateway
EP1894364B1 (en) Communication system node
JP4612094B2 (ja) バス間でのメッセージの自動ルーティングのためのゲートウェイ
US7801131B2 (en) Method for transmitting data in messages via a communication link of a communication system, as well as a communication module, user of a communication system, and communication system for implementing this method
JP4571671B2 (ja) 通信モジュールのメッセージメモリのデータへアクセスする方法および装置
US8462776B2 (en) Communication module having a communication interface element and communication interface element
CN100583819C (zh) 用于分组交换控制的集成电路和方法
EP2038744B1 (en) Method and system of grouping interrupts from a time-dependent data storage means
US20100281131A1 (en) User Interface Between a Flexray Communications Module and a Flexray User, and Method for Transmiting Message Over Such an Interface
WO2007147435A1 (en) Method for transmitting a datum from a time-dependent data storage means
CN101449252B (zh) 通信组件以及用于双向数据传输的方法
Kim et al. A method for improving the reliability of the gateway system by using OSEK and duplication scheme
Zweck et al. Implementing FlexRay on Silicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150209

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 9