KR20080102541A - A switch contoller, a control method of the switch, and a converter using the switch controller - Google Patents

A switch contoller, a control method of the switch, and a converter using the switch controller Download PDF

Info

Publication number
KR20080102541A
KR20080102541A KR1020070049136A KR20070049136A KR20080102541A KR 20080102541 A KR20080102541 A KR 20080102541A KR 1020070049136 A KR1020070049136 A KR 1020070049136A KR 20070049136 A KR20070049136 A KR 20070049136A KR 20080102541 A KR20080102541 A KR 20080102541A
Authority
KR
South Korea
Prior art keywords
signal
level
switch
output
signal generator
Prior art date
Application number
KR1020070049136A
Other languages
Korean (ko)
Other versions
KR101284827B1 (en
Inventor
구관본
김진태
최항석
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020070049136A priority Critical patent/KR101284827B1/en
Priority to US12/154,207 priority patent/US7881083B2/en
Publication of KR20080102541A publication Critical patent/KR20080102541A/en
Application granted granted Critical
Publication of KR101284827B1 publication Critical patent/KR101284827B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only

Abstract

A switching controller including PWM control part is provided to effectively prevent a malfunction by rapidly sensing a level of detection signal. A switching controller comprises a first signal generating unit, a second signal generating unit, and a PWM controller. The first signal generating unit produces a first signal, and maintains a first level for a first duration from a first point of time when a switch is turned on. The first level gradually descends to a second level for a second duration. A second signal generating unit selectively outputs a high level signal among the first signal and a feedback signal corresponding to an output signal. A PWM(Pulse Width Modulation) controller controls switching operation of a switch by comparing an output signal of the second signal generating unit with a third signal corresponding to a current flowing in the switch.

Description

스위치 제어 장치, 스위치 제어 방법 및 이를 이용하는 컨버터{A SWITCH CONTOLLER, A CONTROL METHOD OF THE SWITCH, AND A CONVERTER USING THE SWITCH CONTROLLER}Switch control device, switch control method and converter using the same {A SWITCH CONTOLLER, A CONTROL METHOD OF THE SWITCH, AND A CONVERTER USING THE SWITCH CONTROLLER}

도 1은 정상 상태에서, 일반적인 컨버터의 메인 스위치의 온/오프 동작 시의 Ids 변화의 일례를 도시한 도면이다. FIG. 1 is a diagram showing an example of a change in Ids during on / off operation of a main switch of a general converter in a steady state.

도 2는 컨버터 출력단이 과부하 또는 단락 상태일 때에, 일반적인 컨버터의 메인 스위치의 온/오프 동작 시의 Ids 변화의 일례를 도시한 도면이다.FIG. 2 is a diagram showing an example of a change in Ids during on / off operation of a main switch of a general converter when the converter output terminal is in an overloaded or shorted state.

도 3은 본 발명의 실시예에 따른 컨버터의 전체 구성을 개략적으로 도시한 도면이다. 3 is a view schematically showing the overall configuration of a converter according to an embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 스위치 제어 장치(500)를 개략적으로 도시한 도면이다. 4 is a diagram schematically showing a switch control device 500 according to a first embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 제1 신호 생성부(5164)가 생성하는 제1 신호를 도시한 도면이다. 5 is a diagram illustrating a first signal generated by the first signal generator 5164 according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 제1 신호 생성부(5164)가 생성하는 제1 신호의 하강 기간의 변동을 도시한 도면이다.FIG. 6 is a diagram illustrating a variation in a falling period of a first signal generated by the first signal generator 5164 according to an embodiment of the present invention.

도 7은 본 발명의 본 발명의 제1 실시예에 따른 스위치 제어 장치(500)에 포함되는 LEE 신호 생성부(516)가 생성하는 LEE 신호를 도시한 도면이다.FIG. 7 is a diagram illustrating an LEE signal generated by the LEE signal generator 516 included in the switch control apparatus 500 according to the first embodiment of the present invention.

도 8은 본 발명의 제2 실시예에 따른 스위치 제어 장치(500')를 개략적으로 도시한 도면이다. 8 is a view schematically showing a switch control device 500 'according to a second embodiment of the present invention.

도 9는 본 발명의 실시예에 따른 LEE 신호 생성부(517')가 생성하는 LEE 신호를 도시한 도면이다.9 is a diagram illustrating an LEE signal generated by the LEE signal generator 517 'according to an embodiment of the present invention.

도 10는 출력단이 과부하 또는 단락 상태일 때에, 본 발명의 실시예에 따른 컨버터의 감지 신호(Vsense)의 최대값(Vpeak)과 일반적인 컨버터의 감지 신호(Vsense)의 최대값(Vpeak)을 비교 도시한 도면이다.FIG. 10 shows a comparison between the maximum value Vpeak of the sensed signal Vsense of the converter and the maximum value Vpeak of the sensed signal Vsense of a typical converter when the output terminal is overloaded or shorted. One drawing.

도 11은 일반적인 컨버터의 출력단이 단락되는 경우에, 일반적인 컨버터의 출력 전압(Vo), 피드백 전압(Vfb), 피드백 신호(Vf), Ids 및 Is의 변화를 도시한 도면이다.FIG. 11 is a diagram illustrating changes in the output voltage Vo, the feedback voltage Vfb, the feedback signal Vf, Ids, and Is of the general converter when the output terminal of the general converter is short-circuited.

도 12는 본 발명의 실시예에 따른 컨버터의 출력단이 단락되는 경우에, 본 발명의 실시예에 따른 컨버터의 출력 전압(Vo), 피드백 전압(Vfb), 피드백 신호(Vf), Ids 및 Is의 변화를 도시한 도면이다.12 illustrates the output voltage Vo, the feedback voltage Vfb, the feedback signal Vf, Ids, and Is of the converter according to the embodiment of the present invention when the output terminal of the converter is short-circuited. It is a figure which shows a change.

본 발명은 LEC로 인한 오동작을 방지하는 스위치 제어 장치, 스위치 제어 방법 및 이를 이용하는 컨버터에 관한 것이다. The present invention relates to a switch control device for preventing malfunction due to the LEC, a switch control method and a converter using the same.

컨버터는 교류와 직류 신호를 변환하는 전원장치로서 교류를 직류로 변환하는 AC/DC 컨버터, 직류를 직류로 변환하는 DC/DC 컨버터 및 직류를 교류로 변환하 는 인버터를 포함하며, 스위칭 모드 파워 서플라이(Switching Mode Power Supply; SMPS) 등에 사용된다.The converter is a power supply unit that converts AC and DC signals, and includes an AC / DC converter that converts AC to DC, a DC / DC converter that converts DC to DC, and an inverter that converts DC to AC. (Switching Mode Power Supply; SMPS).

일반적으로 컨버터는 출력단 부하의 크기에 대응되는 출력 전압 정보를 이용하여 메인 스위치의 턴 오프 시점을 제어하여 메인 스위치에 흐르는 전류량(이하, Ids라 칭함)을 조절함으로써 출력 전압의 크기를 일정하게 유지한다. 컨버터는 메인 스위치가 출력단의 과부하 또는 단락(Short)으로 인해 파손되는 것을 방지하기 위해 최대 제한 전류(Maximum Current limit; ILIM)를 설정하고, 출력단 과부하 또는 단락으로 인해 Ids가 최대 제한 전류(ILIM)에 도달하면 메인 스위치를 턴 오프 시킨다. 이때, 메인 스위치는 Ids가 최대 제한 전류(ILIM)에 도달하는 시점으로부터 컨버터에 필연적으로 존재하는 각종 소자들의 지연시간(Current Limit Delay Time; 이하, TCLD라 칭함) 이후에 턴 오프 된다. TCLD는 메인 스위치의 온/오프를 제어하는 제어부의 내부 전파 지연시간(Propagation Delay Time) 및 메인 스위치의 턴오프 지연 시간으로 인한 것이다. In general, the converter controls the turn-off time of the main switch by using the output voltage information corresponding to the size of the output stage load to adjust the amount of current flowing through the main switch (hereinafter referred to as Ids) to maintain a constant magnitude of the output voltage. . The converter sets the maximum current limit (I LIM ) to prevent the main switch from breaking due to overload or short at the output stage, and Ids sets the maximum limit current (I LIM) due to output overload or short. ), Turn off the main switch. At this time, the main switch Ids the maximum limit current (I LIM), the delay time of the various elements present in the converter from the time inevitably reaching; is turned off after the (Current Delay Time Limit or less, T CLD quot;). The T CLD is due to an internal propagation delay time of the control unit controlling the on / off of the main switch and a turn off delay time of the main switch.

한편, 메인 스위치는 트랜스포머 및 스위치 등의 기생 커패시터 성분으로 인해 턴 온 시 Ids가 순간적으로 급격하게 상승하였다가 하강하는 리딩 에지 커런트(Leading Edge Current; 이하, LEC라 칭함)를 발생시킨다. 일반적인 컨버터는 LEC로 인한 오동작을 방지하기 위해, 리딩 에지 블랭킹(Leading Edge Blanking, 이하, LEB라 칭함) 회로를 포함한다. LEB 회로는 LEC가 발생하는 기간, 즉 LEB 기간(LEB Time) 동안에는 Ids를 센싱하지 않도록 하는 LEB 동작을 수행한다. 또한, 일반적인 컨버터는 LEB 기간(LEB Time)동안 발생할 수 있는 과도한 전류를 감지하여 메인 스위치를 턴 오프 시키기 위한 이상 과전류 보호(Abnormal Over Current Protection; 이하, AOCP) 회로를 포함한다. On the other hand, due to parasitic capacitor components such as transformers and switches, the main switch generates a leading edge current (hereinafter referred to as LEC) in which the Ids instantly rises and falls rapidly at turn-on. Typical converters include leading edge blanking (LEB) circuitry to prevent malfunction due to LEC. The LEB circuit performs an LEB operation that does not sense Ids during a period during which LEC occurs, that is, during a LEB time. In addition, a typical converter includes an Abnormal Over Current Protection (AOCP) circuit for turning off the main switch by detecting excessive current that may occur during the LEB time.

그러나, LEB 회로를 이용하면, 메인 스위치가 턴 온 되는 시점으로부터 LEB 기간만큼 시간이 경과한 이후에야 비로서 Ids를 센싱할 수 있으므로, 메인 스위치의 최소 턴 온 상태 유지 시간(이하, Tmin.on이라 칭함)은 TCLD와 LEB 기간을 합한 시간이 된다. 즉, LEB 회로를 이용함에 따라 LEB 회로를 이용하지 않는 경우에 비해 Tmin.on이 LEB 기간만큼 길어지게 된다. 이하, Tmin.on이 길어짐에 따라 발생하는 문제점을 도 1 및 도 2를 참조하여 설명한다.However, when the LEB circuit is used, the Ids can be sensed only after a time elapses for the LEB period from the time when the main switch is turned on, so the minimum turn-on holding time of the main switch (hereinafter referred to as Tmin.on). ) Is the sum of the T CLD and LEB periods. That is, as the LEB circuit is used, Tmin.on becomes longer by the LEB period than when the LEB circuit is not used. Hereinafter, a problem occurring as the Tmin.on becomes longer will be described with reference to FIGS. 1 and 2.

도 1은 정상 상태에서, 일반적인 컨버터의 메인 스위치의 온/오프 동작 시의 Ids 변화의 일례를 도시한 도면이다. 여기에서, 정상 상태란 컨버터 출력단이 과부하 또는 단락 상태가 아닌 경우를 의미한다.FIG. 1 is a diagram showing an example of a change in Ids during on / off operation of a main switch of a general converter in a steady state. Here, the steady state means that the converter output stage is not overloaded or shorted.

도 1에 도시한 바와 같이, 일반적인 컨버터의 메인 스위치는 턴 온 되는 T1 시점에 LEC가 발생한다. 이후, LEB 회로의 LEB 동작에 따라 컨버터의 제어부는 T1 시점부터 T2 시점까지의 LEB 기간(LEB Time) 동안 Ids를 센싱하지 않는다. 정상 상태에서 컨버터의 제어부는 피드백 정보의 신호 레벨과 Ids를 비교하고, Ids가 피드백 정보의 신호 레벨에 도달함을 감지하면, 메인 스위치를 턴 오프 시키게끔 동작한다. LEB 기간이 종료되는 T2 시점에, Ids가 피드백 정보를 초과하였음을 감지한 제어부는 메인 스위치를 턴 오프 시키려고 동작하고, 이로인해 T2 시점으로부터 TCLD만큼 지연된 T3 시점에 메인 스위치가 턴 오프 되고, Ids는 메인 스위치가 턴 오프 되는 T3 시점에 최대값(IPEAK)을 가진다. 한편, LEB 기간 이후의 Ids는 컨버터로 입력되는 전압의 크기가 커질수록 높은 기울기로 증가하므로, 입력 전압이 커질수록 IDIFF가 커지게 되고, 이로 인해 기존의 컨버터는 Ids를 제대로 제어할 수 없는 심각한 문제가 발생하는데, 이를 도 2에 나타내었다. As shown in FIG. 1, the main switch of the general converter generates LEC at a time T1 when the converter is turned on. Thereafter, according to the LEB operation of the LEB circuit, the controller of the converter does not sense Ids during the LEB time (LEB Time) from the time point T1 to the time point T2. In the normal state, the control unit of the converter compares the signal level of the feedback information with Ids, and detects that the Ids reaches the signal level of the feedback information, and operates to turn off the main switch. At the time T2 at the end of the LEB period, the controller, which detects that the Ids has exceeded the feedback information, operates to turn off the main switch, whereby the main switch is turned off at the time T3 delayed by T CLD from the time T2, and the Ids Has a maximum value I PEAK at time T3 when the main switch is turned off. On the other hand, since the Ids after the LEB period increases with a higher slope as the voltage input to the converter increases, the I DIFF increases as the input voltage increases, which causes the conventional converter to be unable to control the Ids properly. Problems arise, which are shown in FIG.

도 2는 컨버터 출력단이 과부하 또는 단락 상태일 때에, 일반적인 컨버터의 메인 스위치의 온/오프 동작 시의 Ids 변화의 일례를 도시한 도면이다.FIG. 2 is a diagram showing an example of a change in Ids during on / off operation of a main switch of a general converter when the converter output terminal is in an overloaded or shorted state.

도 2에 도시한 바와 같이, 컨버터의 출력단이 과부하 또는 단락 상태일 때에는, LEC가 발생한 이후의 Ids가 도 1로 나타낸 정상 상태의 Ids 보다 매우 크게 나타난다. 그러나, 일반적인 컨버터는 Tmin.on 동안에는 메인 스위치를 턴 오프 시킬 수 없고, 이로 인해 Ids의 최대값(IPEAK)이 최대 제한 전류(ILIM)를 초과하게 되어 메인 스위치가 파손될 수 있다는 문제점이 있다. As shown in Fig. 2, when the output terminal of the converter is in an overloaded or shorted state, the Ids after the LEC is generated are much larger than the Ids in the steady state shown in Fig. 1. However, the general converter cannot turn off the main switch during Tmin.on, which causes the maximum value I PEAK of the Ids to exceed the maximum limit current I LIM , which may cause the main switch to be broken.

최근, 컨버터 및 컨버터 제어부의 소형화 및 저가화를 위한 연구가 활발하다. 그러나, 일반적인 컨버터는 LEC로 인한 오동작 방지를 위해 LEB 회로 및 AOCP 회로를 포함하고, 이는 컨버터 및 컨버터 제어부의 소형화 및 저가화를 어렵게 하는 중요한 요인이 되어 문제가 되어 왔다.Recently, researches for miniaturization and low cost of converters and converter control units have been actively conducted. However, a general converter includes an LEB circuit and an AOCP circuit to prevent malfunction due to the LEC, which has become an important factor that makes it difficult to miniaturize and reduce the cost of the converter and the converter controller.

본 발명은 LEC로 인한 오동작을 효과적으로 방지함은 물론, 컨버터 및 컨버터 제어부의 소형화 및 저가화를 구현할 수 있는 스위치 제어 장치, 스위치 제어 방법 및 이를 이용하는 컨버터를 제공한다.The present invention provides a switch control apparatus, a switch control method, and a converter using the same, which can effectively prevent malfunction due to the LEC, as well as miniaturization and cost reduction of the converter and the converter controller.

본 발명의 특징에 따른 스위치 제어 장치는, 스위치의 스위칭 동작에 따라 입력 신호를 출력 신호로 변환하는 컨버터의 스위치 제어 장치로서, 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨까지 점진적으로 하강하는 제1 신호를 생성하는 제1 신호 생성부, 상기 출력 신호에 대응하는 피드백 신호와 상기 제1 신호 중 레벨이 높은 신호를 선택적으로 출력하는 제2 신호 생성부 및 상기 스위치에 흐르는 전류에 대응하는 제3 신호와 상기 제2 신호 생성부의 출력 신호를 비교하고, 상기 비교 결과에 따라 상기 스위치의 스위칭 동작을 제어하는 PWM 제어부를 포함한다.A switch control device according to a feature of the present invention is a switch control device of a converter that converts an input signal into an output signal according to a switching operation of a switch, wherein the switch control device is configured to increase a first level from a first time point at which the switch is turned on. A first signal generator which maintains and generates a first signal that gradually descends from the first level to a second level during a second period; a signal having a higher level among a feedback signal corresponding to the output signal and the first signal; A PWM control unit for comparing the output signal of the second signal generation unit and the second signal generating unit and a second signal generation unit for selectively outputting the current flowing through the switch, and controls the switching operation of the switch according to the comparison result It includes.

또한, 본 발명의 특징에 따른 스위치 제어 장치는, 스위치의 스위칭 동작에 따라 입력 신호를 출력 신호로 변환하는 컨버터의 스위치 제어 장치로서, 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨까지 점진적으로 하강하는 제1 신호를 생성하는 제1 신호 생성부, 상기 제1 레벨보다 낮고 상기 제2 레벨보다 높은 제3 레벨 신호와 상기 제1 신호 중 높은 신호를 선택적으로 출력하는 제2 신호 생성부 및 상기 스위치에 흐르는 전류에 대응하는 제3 신호와 상기 제2 신호 생성부의 출력 신호의 비교 결과에 따라 상기 스위치의 스위칭 동작을 제어하는 PWM 제어부를 포함한다.In addition, the switch control device according to an aspect of the present invention, a switch control device of a converter for converting an input signal into an output signal in accordance with the switching operation of the switch, a first period from the first time the switch is turned on for a first period A first signal generator for maintaining a level and generating a first signal gradually descending from the first level to a second level during a second period, a third level signal lower than the first level and higher than the second level And a switching operation of the switch according to a comparison result of a second signal generator selectively outputting a higher signal among the first signals and a third signal corresponding to a current flowing through the switch and an output signal of the second signal generator. And a PWM control unit for controlling.

또한, 본 발명의 특징에 따른 스위치 제어 방법은, 스위치의 스위칭 동작에 따라 입력 신호를 출력 신호로 변환하는 컨버터의 스위치 제어 방법으로서, 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨로 점진적으로 하강하는 제1 신호 및 상기 출력 신호에 대응하는 피드백 신호 중 레벨이 높은 신호를 선택하여 제2 신호를 생성하는 단계, 상기 스위치에 흐르는 전류에 대응하는 제3 신호와 상기 제2 신호를 비교하는 단계 및 상기 비교 결과에 따라 상기 스위치의 스위칭 동작을 제어하는 단계를 포함한다.In addition, a switch control method according to an aspect of the present invention, a switch control method of a converter for converting an input signal into an output signal in accordance with the switching operation of the switch, the first time from the first time the switch is turned on for a first period Maintaining a level and selecting a signal having a high level from a first signal gradually descending from the first level to a second level and a feedback signal corresponding to the output signal during a second period of time to generate a second signal; Comparing the second signal and the third signal corresponding to the current flowing through the switch and controlling the switching operation of the switch in accordance with the comparison result.

또한, 본 발명의 특징에 따른 스위치 제어 방법은, 스위치의 스위칭 동작에 따라 입력 신호를 출력 신호로 변환하는 컨버터의 스위치 제어 방법으로서, 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨로 점진적으로 하강하는 제1 신호 및 상기 제1 레벨보다 낮고 상기 제2 레벨보다 높은 제3 레벨 신호 중 레벨이 높은 신호를 선택하여 제2 신호를 생성하는 단계, 상기 스위치에 흐르는 전류에 대응하는 제3 신호와 상기 제2 신호를 비교하는 단계 및 상기 비교 결과에 따라 상기 스위치의 스위칭 동작을 제어하는 단계를 포함한다.In addition, a switch control method according to an aspect of the present invention, a switch control method of a converter for converting an input signal into an output signal in accordance with the switching operation of the switch, the first time from the first time the switch is turned on for a first period Maintains a level and selects a signal having a higher level from a first signal gradually descending from the first level to a second level and a third level signal lower than the first level and higher than the second level for a second period; Generating a second signal, comparing a third signal corresponding to a current flowing through the switch with the second signal, and controlling a switching operation of the switch according to the comparison result.

또한, 본 발명의 특징에 따른 컨버터는, 스위치, 상기 스위치의 스위칭 동작에 따라 입력 에너지를 출력 에너지로 변환하는 에너지 전달 소자 및 상기 출력 에너지에 대응하는 피드백 신호를 이용하여, 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 상기 피드백 신호까지 점진적으로 하강하는 제1 신호를 생성하고, 상기 스위치에 흐르는 전류에 대응하는 제2 신호 및 상기 제1 신호를 이용하여 상기 스위치의 스위칭 동작 을 제어하는 스위치 제어 장치를 포함한다.In addition, the converter according to an aspect of the present invention, the switch is turned on by using a switch, an energy transfer element for converting input energy into output energy according to the switching operation of the switch and a feedback signal corresponding to the output energy. A second signal that maintains a first level for a first period from a first time point, generates a first signal that gradually descends from the first level to the feedback signal for a second period, and corresponds to a current flowing through the switch And a switch control device that controls the switching operation of the switch using the first signal.

또한, 본 발명의 특징에 따른 컨버터는, 스위치, 상기 스위치의 스위칭 동작에 따라 입력 에너지를 출력 에너지로 변환하는 에너지 전달 소자 및 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨까지 점진적으로 하강하는 제1 신호를 생성하고, 상기 스위치에 흐르는 전류에 대응하는 제2 신호와 상기 제1 신호를 이용하여 상기 스위치의 스위칭 동작을 제어하는 스위치 제어 장치를 포함한다.In addition, the converter according to an aspect of the present invention, the switch, an energy transfer element for converting the input energy into the output energy in accordance with the switching operation of the switch, and the first level for a first period from the first time the switch is turned on Maintains, generates a first signal that gradually descends from the first level to the second level for a second period, and switches the switch using the first signal and the second signal corresponding to the current flowing through the switch; And a switch control device for controlling the operation.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, which means that it may further include other components, except to exclude other components unless otherwise stated.

이하, 본 발명의 실시예에 따른 스위치 제어 장치, 스위치 제어 방법 및 이를 이용하는 컨버터에 대하여 도면을 참고로 하여 상세하게 설명한다.Hereinafter, a switch control device, a switch control method, and a converter using the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 컨버터의 전체 구성을 개략적으로 도시한 도면이다. 3 is a view schematically showing the overall configuration of a converter according to an embodiment of the present invention.

도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 컨버터는 전력 공급부(100), 출력부(200), 바이어스 전압 공급부(300), 피드백 회로부(400) 및 스위치 제어 장치(500)를 포함한다.As shown in FIG. 3, the converter according to the embodiment of the present invention includes a power supply unit 100, an output unit 200, a bias voltage supply unit 300, a feedback circuit unit 400, and a switch control device 500. do.

전력 공급부(100)는 교류 입력(AC)을 정류하는 브리지 다이오드(BD), 정류된 전압을 평활하기 위한 커패시터(Cin) 및 커패시터(Cin)에 일단이 연결되는 트랜스포머의 1차 코일(L1)을 포함한다.The power supply unit 100 includes a bridge diode BD rectifying the AC input AC, a capacitor Cin for smoothing the rectified voltage, and a primary coil L1 of a transformer having one end connected to the capacitor Cin. Include.

출력부(200)는 트랜스포머의 2차 코일(L2), 트랜스포머의 2차 코일(L2)의 일단에 애노드가 연결되는 다이오드(D1), 다이오드(D1)의 캐소드와 접지 사이에 연결되는 커패시터(C1), 다이오드(D1)의 캐소드에 일단이 연결되는 저항(R1), 애노드가 저항(R1)의 타단에 연결되는 포토 다이오드(PD) 및 캐소드가 포토 다이오드(PD)의 캐소드에 연결되고 애노드가 접지단에 연결되는 제너 다이오드(ZD)를 포함한다. 여기에서, 커패시터(C1)의 양단에 걸리는 전압이 출력 전압(Vo)이며, 포토 다이오드(PD)로 흐르는 전류량은 출력 전압(Vo)의 크기에 따라 변경된다. 포토 다이오드(PD)는 피드백 회로부(400)의 포토 트랜지스터(PT)와 함께 포토 커플러(Photocoupler)를 이루며, 피드백 회로부(400)로 출력 전압(Vo)에 대응하는 정보를 제공한다. The output unit 200 includes a diode D1 having an anode connected to the secondary coil L2 of the transformer, a second coil L2 of the transformer, and a capacitor C1 connected between the cathode of the diode D1 and the ground. ), A resistor R1 having one end connected to the cathode of the diode D1, a photodiode PD having an anode connected to the other end of the resistor R1, and a cathode connected to the cathode of the photodiode PD and the anode being grounded. Zener diode (ZD) connected to the stage. Here, the voltage across the capacitor C1 is the output voltage Vo, and the amount of current flowing through the photodiode PD is changed according to the magnitude of the output voltage Vo. The photodiode PD forms a photocoupler together with the phototransistor PT of the feedback circuit unit 400, and provides information corresponding to the output voltage Vo to the feedback circuit unit 400.

바이어스 전압 공급부(300)는 스위치 제어 장치(500)의 바이어스 전압 입력 단자(I/O #4)와 접지단 사이에 연결되는 커패시터(C2)를 포함하고, 커패시터(C2)에 충전되는 바이어스 전압(Vcc)을 스위치 제어 장치(500)의 바이어스 전압 입력 단자(I/O #4)로 공급한다.The bias voltage supply unit 300 includes a capacitor C2 connected between the bias voltage input terminal I / O # 4 of the switch control device 500 and the ground terminal, and the bias voltage charged in the capacitor C2 ( Vcc) is supplied to the bias voltage input terminal I / O # 4 of the switch control device 500.

피드백 회로부(400)는 출력부(200)의 포토 다이오드(PD)와 함께 포토 커플러(Photocoupler)를 이루는 포토 트랜지스터(PT) 및 포토 트랜지스터(PT)에 병렬로 연결되는 커패시터(Cfb)를 포함하고, 커패시터(Cfb)에 충전되는 피드백 전압(Vfb)을 스위치 제어 장치(500)의 피드백 전압 입력 단자(I/O #3)로 공급한다. 포토 트랜지스터(PT)는 출력부(200)의 포토 다이오드(PD)를 통해 흐르는 전류를 전달받아 구동되고, 이로 인해 출력 전압(Vo)이 높아지면 커패시터(Cfb)에 충전되는 피드백 전압(Vfb)이 낮아지고, 출력 전압(Vo)이 낮아지면 커패시터(Cfb)에 충전되는 피드백 전압(Vfb)이 높아진다.The feedback circuit unit 400 includes a photo transistor PT forming a photo coupler together with the photo diode PD of the output unit 200 and a capacitor Cfb connected in parallel to the photo transistor PT. The feedback voltage Vfb charged in the capacitor Cfb is supplied to the feedback voltage input terminal I / O # 3 of the switch control device 500. The photo transistor PT is driven by receiving a current flowing through the photodiode PD of the output unit 200. As a result, when the output voltage Vo is increased, the feedback voltage Vfb charged in the capacitor Cfb is increased. The lower the output voltage Vo, the higher the feedback voltage Vfb charged to the capacitor Cfb.

스위치 제어 장치(500)는 스위칭 제어부(510) 및 스위칭 트랜지스터(Qsw)를 포함하고, 드레인(Drain) 단자(I/O #1), 접지(GND) 단자(I/O #2), 피드백 전압(Vfb) 입력 단자(I/O #3), 바이어스 전압 입력 단자(I/O #4) 및 스타트 전압(Vstr) 입력 단자(I/O #5)의 5 개의 입출력 단자를 가진다. 드레인(Drain) 단자(I/O #1)는 트랜스포머의 1차 코일(L1)의 타단에 연결되고, 접지(GND) 단자(I/O #2)는 접지단과 연결된다. 피드백 전압(Vfb) 입력 단자(I/O #3)는 포토 트랜지스터(PT) 및 커패시터(Cfb)의 접점에 연결되고, 바이어스 전압 입력 단자(I/O #4)는 커패시터(C2)의 일단에 연결된다. 또한, 스타트 전압(Vstr) 입력 단자(I/O #5)는 커패시터(Cin) 및 트랜스포머의 1차 코일(L1)의 접점에 연결된다.The switch control apparatus 500 includes a switching controller 510 and a switching transistor Qsw, and include a drain terminal I / O # 1, a ground GND terminal I / O # 2, and a feedback voltage. (Vfb) has five input / output terminals: an input terminal I / O # 3, a bias voltage input terminal I / O # 4, and a start voltage Vstr input terminal I / O # 5. The drain terminal I / O # 1 is connected to the other end of the primary coil L1 of the transformer, and the ground (GND) terminal I / O # 2 is connected to the ground terminal. The feedback voltage Vfb input terminal I / O # 3 is connected to the contacts of the photo transistor PT and the capacitor Cfb, and the bias voltage input terminal I / O # 4 is connected to one end of the capacitor C2. Connected. In addition, the start voltage Vstr input terminal I / O # 5 is connected to a contact point of the capacitor Cin and the primary coil L1 of the transformer.

도 4는 본 발명의 제1 실시예에 따른 스위치 제어 장치(500)를 개략적으로 도시한 도면이다. 4 is a diagram schematically showing a switch control device 500 according to a first embodiment of the present invention.

도 4에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 스위치 제어 장치(500)는 스위칭 제어부(510) 및 스위칭 트랜지스터(Qsw)를 포함한다. As shown in FIG. 4, the switch control apparatus 500 according to the first embodiment of the present invention includes a switching controller 510 and a switching transistor Qsw.

스위칭 제어부(510)는 고전압 레귤레이터(High Voltage Regulator, 이하 HV/REG라 함)(512), 저전압 차단부(Under Voltage LockOut; 이하, UVLO라 함)(514), 리딩 에지 인벨롭(Leading Edge Envelope; 이하, LEE) 신호 생성부(516) 및 PWM 제어부(518)를 포함한다. The switching controller 510 includes a high voltage regulator (hereinafter referred to as HV / REG) 512, an under voltage lockout (hereinafter referred to as UVLO) 514, and a leading edge envelope. LEE) includes a signal generator 516 and a PWM controller 518.

HV/REG(512)는 스타트 전압(Vstr) 입력 단자(I/O #5)를 통해 입력되는 전압에 대응하는 전류를 바이어스 전압 입력 단자(I/O #4)를 통해 바이어스 전압 공급부(300)의 커패시터(C2)로 전달하고, 이를 통해 바이어스 전압(Vcc)을 생성한다. The HV / REG 512 receives a current corresponding to the voltage input through the start voltage Vstr input terminal I / O # 5 through the bias voltage input terminal I / O # 4 through the bias voltage supply unit 300. The capacitor C2 is transferred to the capacitor C2 to generate a bias voltage Vcc.

UVLO(514)는 바이어스 전압의 전압 레벨을 감지하여 바이어스 전압이 기 설정된 전압 레벨보다 낮아지면, 스위칭 제어부(510)의 구동을 중지시킨다. 바이어스 전압은 스위칭 제어부(510)의 구동을 위한 전원 전압으로 이용되므로, 바이어스 전압이 일정 레벨 이하로 하강하면, 스위칭 제어부(510)의 오동작의 원인이 된다. 따라서, UVLO(514)는 바이어스 전압이 기 설정된 전압 레벨보다 낮아지면 스위칭 제어부(510)의 구동을 중지시킴으로써, 스위칭 제어부(510)의 오동작을 방지한다.The UVLO 514 senses the voltage level of the bias voltage and stops driving of the switching controller 510 when the bias voltage is lower than the preset voltage level. Since the bias voltage is used as a power supply voltage for driving the switching controller 510, when the bias voltage falls below a predetermined level, it causes a malfunction of the switching controller 510. Accordingly, the UVLO 514 stops driving the switching controller 510 when the bias voltage is lower than the preset voltage level, thereby preventing malfunction of the switching controller 510.

LEE 신호 생성부(516)는 피드백 신호 생성부(5162), 제1 신호 생성부(5164), 다이오드(D4) 및 저항(R2, R3)을 포함한다. 다이오드(D4)의 애노드는 제1 신호 생성부(5164)의 출력단에 연결되고 캐소드는 피드백 신호 생성부(5162)의 출력단과 저항(R2)의 접점에 연결된다. 저항(R2)의 일단은 피드백 신호 생성부(5162)의 출 력단과 다이오드(D4)의 캐소드의 접점에 연결되고 타단은 PWM 제어부(518)의 비교기(5181)의 반전 입력단(-)에 연결된다. 그리고, 저항(R3)은 일단이 저항(R2)의 타단에 연결되고 타단이 접지단에 연결된다. 이하에서는 저항(R2)과 저항(R3)의 접점을 노드(Nb)라고 명명한다.The LEE signal generator 516 includes a feedback signal generator 5516, a first signal generator 5164, a diode D4, and resistors R2 and R3. The anode of the diode D4 is connected to the output terminal of the first signal generator 5164 and the cathode is connected to the output terminal of the feedback signal generator 5262 and a contact of the resistor R2. One end of the resistor R2 is connected to the output terminal of the feedback signal generation unit 5262 and the cathode of the diode D4, and the other end is connected to the inverting input terminal (-) of the comparator 551 of the PWM control unit 518. . One end of the resistor R3 is connected to the other end of the resistor R2 and the other end thereof is connected to the ground terminal. Hereinafter, the contact point of the resistor R2 and the resistor R3 is referred to as a node Nb.

한편, LEE 신호 생성부(516)에서, 피드백 신호 생성부(5162)의 출력단, 다이오드(D4) 및 저항(R2, R3)의 연결 관계는 도 4에 도시한 것과는 다르게 형성될 수도 있다. 즉, 다이오드(D4)의 캐소드가 피드백 신호 생성부(5162)의 출력단과 저항(R2)의 접점에 연결되는 대신 노드(Nb)에 직접적으로 연결되고, 저항(R2)의 일단은 피드백 신호 생성부(5162)의 출력단과 다이오드(D4)의 캐소드의 접점에 연결되는 대신 피드백 신호 생성부(5162)의 출력단과 연결되도록 형성될 수 있다.Meanwhile, in the LEE signal generator 516, a connection relationship between the output terminal of the feedback signal generator 5516, the diode D4, and the resistors R2 and R3 may be different from that shown in FIG. 4. That is, the cathode of the diode D4 is directly connected to the node Nb instead of being connected to the output terminal of the feedback signal generator 5602 and the contact of the resistor R2, and one end of the resistor R2 is connected to the feedback signal generator. Instead of being connected to the output terminal of the output terminal (5162) and the cathode of the diode (D4) may be formed to be connected to the output terminal of the feedback signal generator (5162).

피드백 신호 생성부(5162)는 전류원(Idelay, Ifb) 및 다이오드(D2, D3)를 포함한다.The feedback signal generator 5602 includes current sources Idelay and Ifb and diodes D2 and D3.

전류원(Idelay)은 Vcc1 전압을 공급하는 전원(Vcc1)과 피드백 전압(Vfb) 입력 단자(I/O #3) 사이에 연결되고, 피드백 회로부(400)로 전류를 공급한다. 전류원(Ifb)은 다이오드(D2)의 애노드 및 다이오드(D3)의 애노드의 접점(이하, 노드(Na)라 칭함)과 Vcc2 전압을 공급하는 전원(Vcc2) 사이에 연결되고, 피드백 회로부(400) 및 저항(R2, R3)으로 전류를 공급한다. 여기에서, 다이오드(D3)의 캐소드가 피드백 신호 생성부(5162)의 출력단이고, 피드백 신호(Vf)는 피드백 신호 생성부(5162)로부터 저항(R2, R3)으로 출력되는 전류의 양(If)에 따라 노드(Nb)에 인가되는 전압이다.The current source Idelay is connected between the power supply Vcc1 supplying the Vcc1 voltage and the feedback voltage Vfb input terminal I / O # 3, and supplies current to the feedback circuit unit 400. The current source Ifb is connected between the anode of the diode D2 and the contact of the anode of the diode D3 (hereinafter referred to as node Na) and the power supply Vcc2 supplying the Vcc2 voltage, and the feedback circuit unit 400 And supplies current to resistors R2 and R3. Here, the cathode of the diode D3 is the output terminal of the feedback signal generator 5516, and the feedback signal Vf is the amount of current output from the feedback signal generator 5602 to the resistors R2 and R3. This is the voltage applied to the node Nb.

피드백 전압(Vfb)이 낮은 경우, 즉, 노드(Na)의 전압이 피드백 전압(Vfb)에 다이오드(D2)의 문턱 전압을 합한 전압보다 높으면, 전류원(Ifb)으로부터 공급되는 전류는 다이오드(D2, D3)를 통해 피드백 회로부(400) 및 저항(R2, R3)으로 흐른다. When the feedback voltage Vfb is low, that is, when the voltage at the node Na is higher than the voltage obtained by adding the threshold voltage of the diode D2 to the feedback voltage Vfb, the current supplied from the current source Ifb is the diode D2,. D3) flows into the feedback circuit unit 400 and the resistors R2 and R3.

한편, 피드백 전압(Vfb)이 상승하여, 노드(Na)의 전압이 피드백 전압(Vfb)에 다이오드(D2)의 문턱 전압을 합한 전압보다 높지 않으면, 다이오드(D2)는 턴 오프 되고, 전류원(Ifb)으로부터 공급되는 전류는 다이오드(D3)를 통해 저항(R2, R3)으로 흐른다. 이로 인해, 출력부(200)의 출력단이 과부하 또는 단락 상태가 되어 피드백 전압(Vfb)이 계속해서 상승하더라도 피드백 신호(Vf)는 일정한 전압으로 유지된다. On the other hand, when the feedback voltage Vfb rises and the voltage at the node Na is not higher than the voltage obtained by adding the threshold voltage of the diode D2 to the feedback voltage Vfb, the diode D2 is turned off and the current source Ifb The current supplied from NF flows through the diode D3 to the resistors R2 and R3. Therefore, even when the output terminal of the output unit 200 is overloaded or short-circuited and the feedback voltage Vfb continues to rise, the feedback signal Vf is maintained at a constant voltage.

제1 신호 생성부(5164)는 PWM 제어부(518)로부터 출력되어 스위칭 트랜지스터(Qsw)의 온/오프를 제어하는 게이트 제어신호(Vgs)를 입력받아 제1 신호를 생성하는데, 이를 도 5를 참조하여 설명한다.The first signal generator 5164 receives the gate control signal Vgs, which is output from the PWM controller 518 and controls the on / off of the switching transistor Qsw, to generate a first signal. Will be explained.

도 5는 본 발명의 실시예에 따른 제1 신호 생성부(5164)가 생성하는 제1 신호를 도시한 도면이다. 5 is a diagram illustrating a first signal generated by the first signal generator 5164 according to an embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 제1 신호 생성부(5164)가 생성하는 제1 신호는 스위칭 트랜지스터(Qsw)의 턴 온 시 LEC가 발생하는 시간 동안, LEC에 대응되는 감지 신호(Vsense)의 레벨에 비해 높은 신호 레벨을 갖는다. As illustrated in FIG. 5, the first signal generated by the first signal generator 5164 according to an embodiment of the present invention corresponds to the LEC during the time LEC occurs when the switching transistor Qsw is turned on. It has a high signal level compared to the level of the sense signal Vsense.

제1 신호는 T11 시점에 기준 전압(도 5에는 0V)에서 VL 전압으로 급격히 상 승하여 T12 시점까지 VL 전압을 유지하다가, T12 시점부터 T13 시점까지 VL 전압에서 기준 전압으로 점진적으로 하강한다. 여기에서, T11 시점은 게이트 제어신호(Vgs)가 스위칭 트랜지스터(Qsw)를 턴 온 시키는 레벨로 변경되는 시점이다. The first signal is a reference voltage from, V L voltage from T12 point to T13 point while the reference voltage to the T11 time of the rapidly with V L voltage (Fig. 5, 0V) w maintain the V L voltage to the T12 time gradually drops do. Here, the time point T11 is a time point at which the gate control signal Vgs is changed to a level at which the switching transistor Qsw is turned on.

여기에서, LEC는 스위칭 트랜지스터(Qsw)의 제어 전극으로 입력되는 게이트 구동 전류의 레벨에 따라 달라진다. 즉, 게이트 구동 전류가 높아지면, LEC의 신호 레벨이 높아지는 대신 LEC가 발생하는 기간은 짧아진다. 반면에, 게이트 구동 전류가 낮아지면, LEC의 신호 레벨이 낮아지는 대신 LEC가 발생하는 기간은 길어진다. 한편, 게이트 구동 전류를 일정 수준 이상 상승시키면, 전자기파 장해(ElectroMagnetic Interference; EMI)가 발생하며 이를 저감하기 위한 부품의 용량 및 개수가 증가하게 된다. 이를 방지하기 위해, 게이트 구동 전류의 레벨은 소정 레벨 이하의 범위 내에서만 제어되도록 설정되고, 이를 기반으로 제1 신호의 VL 전압이 설정된다.Here, the LEC depends on the level of the gate driving current input to the control electrode of the switching transistor Qsw. In other words, when the gate driving current increases, the period during which the LEC occurs is shortened instead of the signal level of the LEC increases. On the other hand, when the gate driving current is lowered, the period during which the LEC occurs is longer instead of lowering the signal level of the LEC. On the other hand, if the gate drive current is raised above a certain level, electromagnetic interference (Electromagnetic interference) occurs and the capacity and the number of components to reduce the increase. To prevent this, the level of the gate driving current is set to be controlled only within a range below a predetermined level, and the V L voltage of the first signal is set based on this.

한편, 제1 신호 생성부(5164)는 PWM 제어부(518)의 오실레이터(5182)로부터 출력되는 펄스 신호의 라이징 에지(Rising Edge) 또는 폴링 에지(Falling Edge)에 동기되어 제1 신호를 생성하도록 구현될 수도 있다. 만약, 제1 신호 생성부(5164)가 오실레이터(5182)의 출력 신호의 라이징 에지(Rising Edge)에 동기되어 동작한다면, 도 5에서, T11 시점은 오실레이터(5182)의 출력 신호가 로우 레벨에서 하이 레벨로 변경되는 시점이 됨은 물론이다.Meanwhile, the first signal generator 5164 may be configured to generate the first signal in synchronization with a rising edge or falling edge of the pulse signal output from the oscillator 582 of the PWM controller 518. May be If the first signal generator 5164 operates in synchronization with the rising edge of the output signal of the oscillator 5152, in FIG. 5, the time point T11 indicates that the output signal of the oscillator 5852 is high at a low level. Of course, it is time to change to level.

제1 신호 생성부(5164)는 게이트 구동 전류의 레벨에 따라, T12 시점부터 T13 시점까지, 제1 신호가 VL 전압에서 기준 전압으로 하강하는 파형의 기울기를 가변시키는데, 이를 도 6을 참조하여 설명한다. According to the level of the gate driving current, the first signal generator 5164 varies the slope of the waveform in which the first signal falls from the V L voltage to the reference voltage from the time point T12 to the time point T13. Explain.

도 6은 본 발명의 실시예에 따른 제1 신호 생성부(5164)가 생성하는 제1 신호의 하강 기간의 변동을 도시한 도면이다.FIG. 6 is a diagram illustrating a variation in a falling period of a first signal generated by the first signal generator 5164 according to an embodiment of the present invention.

도 6에서, a는 게이트 구동 전류의 레벨이 높을 때의 제1 신호의 하강 파형이고, b는 게이트 구동 전류의 레벨이 낮을 때의 제1 신호의 하강 파형이다. 제1 신호 생성부(5164)는 게이트 구동 전류의 레벨이 높으면, 제1 신호가 VL 전압에서 기준 전압으로 하강하는 기울기를 가파르게 제어하고, 이로 인해 제1 신호가 T13' 시점에 기준 전압에 도달한다. 반면에, 제1 신호 생성부(5164)는 게이트 구동 전류의 레벨이 낮으면, 제1 신호가 VL 전압에서 기준 전압으로 하강하는 기울기가 완만해지도록 제어하고, 이로 인해 제1 신호가 T13' 시점보다 늦은 T13'' 시점에 기준 전압에 도달한다.In Fig. 6, a is a falling waveform of the first signal when the level of the gate driving current is high, and b is a falling waveform of the first signal when the level of the gate driving current is low. When the level of the gate driving current is high, the first signal generator 5164 steeply controls the slope of the first signal falling from the V L voltage to the reference voltage, and thus the first signal reaches the reference voltage at the time T13 ′. do. On the other hand, when the level of the gate driving current is low, the first signal generator 5164 controls the slope of the first signal to fall from the V L voltage to the reference voltage to be gentle, thereby causing the first signal to be T13 '. The reference voltage is reached at time T13 '' later than that.

제1 신호의 하강 파형의 기울기를 게이트 구동 전류의 레벨에 따라 변동시키는 이유는 게이트 구동 전류의 레벨이 높을 때, 즉 LEC의 발생 기간이 짧을 때에, LEC 이후의 감지 신호(Vsense)의 레벨을 조금 더 빠르게 센싱하기 위한 것이다. 특히, LEC는 컨버터가 구동되기 시작하는 초기 동작(Start-up) 시 매우 높은 레벨로 나타나고, 이로 인해 LEC가 발생하는 기간이 매우 짧아지게 되므로 제1 신호의 하강 기울기를 조절함으로써 LEC 이후의 감지 신호(Vsense)의 레벨을 빠르게 센싱하여 스위칭 트랜지스터(Qsw)의 오동작을 방지할 수 있다는 장점이 있다.The reason for changing the slope of the falling waveform of the first signal according to the level of the gate driving current is that the level of the sensing signal Vsense after LEC is slightly changed when the level of the gate driving current is high, that is, when the generation period of the LEC is short. To sense faster. In particular, the LEC is displayed at a very high level during the initial start-up when the converter starts to be driven, and thus the period during which the LEC occurs is very short, so that the sensing signal after the LEC is controlled by adjusting the falling slope of the first signal. By quickly sensing the level of Vsense, a malfunction of the switching transistor Qsw can be prevented.

한편, T12 시점부터 T13 시점까지 VL 전압에서 기준 전압으로 하강하는 파형은 아날로그(Analog) 신호는 물론, 계단 파형으로 점진적으로 하강하는 디지털(Digital) 신호로 구현될 수 있음은 물론이다.On the other hand, the waveform falling from the V L voltage to the reference voltage from the time point T12 to the time point T13 may be implemented as an analog signal, as well as a digital signal gradually falling into a step waveform.

LEE 신호 생성부(516)는 피드백 신호 생성부(5162)에서 출력되는 피드백 신호(Vf)와 제1 신호 생성부(5164)에서 출력되는 제1 신호 중 레벨이 높은 신호를 선택하여 LEE 신호를 생성하는데, 이를 도 7을 참조하여 설명한다.The LEE signal generator 516 generates a LEE signal by selecting a signal having a high level among the feedback signal Vf output from the feedback signal generator 5516 and the first signal output from the first signal generator 5164. This will be described with reference to FIG. 7.

도 7은 본 발명의 본 발명의 제1 실시예에 따른 스위치 제어 장치(500)에 포함되는 LEE 신호 생성부(516)가 생성하는 LEE(Leading Edge Envelope) 신호를 도시한 도면이다. 여기에서, LEE 신호는 피드백 신호 생성부(5162) 및 제1 신호 생성부(5164)의 출력 신호에 대응하여 노드(Nb)에 인가되는 전압이다.FIG. 7 is a diagram illustrating a leading edge envelope (LEE) signal generated by the LEE signal generator 516 included in the switch control apparatus 500 according to the first embodiment of the present invention. Here, the LEE signal is a voltage applied to the node Nb in response to the output signals of the feedback signal generator 5602 and the first signal generator 5164.

도 7에 도시한 바와 같이, 본 발명의 실시예에 따른 LEE 신호 생성부(516)가 생성하는 LEE 신호는 T11 시점에 Vf 전압에서 VL 전압으로 급격히 상승하여 T12 시점까지 VL 전압을 유지하다가 T12 시점부터 T13 시점까지 VL 전압에서 기준 전압으로 점진적으로 하강한다.As shown in FIG. 7, the LEE signal generated by the LEE signal generator 516 according to the exemplary embodiment of the present invention rapidly rises from the Vf voltage to the V L voltage at the time T11 to maintain the V L voltage until the time T12. From the time point T12 to the time point T13, the voltage gradually decreases from the voltage V L to the reference voltage.

PWM 제어부(518)는 비교기(5181), 오실레이터(5182), SR 플립플롭(SR Flip-Flop, 5183), NOR 게이트(5184) 및 게이트 드라이버(5185)를 포함한다.The PWM control unit 518 includes a comparator 5801, an oscillator 5802, an SR flip-flop 5183, a NOR gate 5518, and a gate driver 5185.

비교기(5181)는 반전 입력단(-)을 통해 입력되는 LEE 신호와 비반전 입력단(+)을 통해 입력되는 감지 신호(Vsense)의 신호 레벨을 비교하여 LEE 신호의 레벨이 감지 신호(Vsense)의 레벨보다 높으면 로우 레벨 신호를 출력하고, LEE 신호 의 레벨이 감지 신호(Vsense)의 레벨보다 낮으면 하이 레벨 신호를 출력한다.The comparator 551 compares the signal level of the LEE signal input through the inverting input terminal (-) and the sensing signal Vsense input through the non-inverting input terminal (+), so that the level of the LEE signal is the level of the sensing signal Vsense. If it is higher, it outputs a low level signal. If the level of the LEE signal is lower than that of the sensing signal Vsense, it outputs a high level signal.

오실레이터(5182)는 소정의 주파수로 일정하게 토글링되는 펄스 신호를 생성한다.Oscillator 5802 generates a pulse signal that is constantly toggled at a predetermined frequency.

SR 플립플롭(5183)은 셋 단(S)으로 입력되는 오실레이터(5182)의 출력 신호 및 리셋 단(R)으로 입력되는 비교기(5181)의 출력 신호에 대응하여 반전 출력단(/Q)으로 출력되는 하이 레벨 또는 로우 레벨 신호를 NOR 게이트(5184)로 전달한다.The SR flip-flop 5103 is output to the inverted output terminal (/ Q) in response to the output signal of the oscillator 5502 input to the set stage S and the output signal of the comparator 5801 input to the reset stage R. The high level or low level signal is passed to the NOR gate 5518.

NOR 게이트(5184)는 두 개의 신호 입력단 중 하나의 신호 입력단(이하, A 입력단)으로 입력되는 오실레이터(5182)의 출력 신호 및 다른 하나의 신호 입력단(이하, B 입력단)으로 입력되는 SR 플립플롭(5183) 반전 출력단(/Q)의 출력 신호를 논리 연산하여 하이 레벨 또는 로우 레벨 신호를 게이트 드라이버(5185)로 전달한다.The NOR gate 5204 is an SR flip-flop input to an output signal of an oscillator 5802 which is input to one signal input terminal (hereinafter, A input terminal) of two signal input terminals, and to another signal input terminal (hereinafter, B input terminal). 5183) The output signal of the inverted output terminal (/ Q) is logically operated to transfer a high level or low level signal to the gate driver 5185.

게이트 드라이버(5185)는 NOR 게이트(5184)의 출력 신호에 대응하여 NOR 게이트(5184)의 출력 신호가 하이 레벨이면 하이 레벨, NOR 게이트(5184)의 출력 신호가 로우 레벨이면 로우 레벨이 되는 게이트 제어 신호(Vgs)를 생성하고, 생성된 게이트 제어 신호(Vgs)를 스위칭 트랜지스터(Qsw)의 제어 전극으로 전달함으로써 스위칭 트랜지스터(Qsw)의 온/오프를 제어한다.The gate driver 5185 controls the gate to be at a high level when the output signal of the NOR gate 5204 is at a high level in response to an output signal of the NOR gate 5204, and to be at a low level when the output signal of the NOR gate 5518 is at a low level. The on / off of the switching transistor Qsw is controlled by generating the signal Vgs and transferring the generated gate control signal Vgs to the control electrode of the switching transistor Qsw.

만약, 감지 신호(Vsense)가 LEE 신호보다 크면, 비교기(5181)는 하이 레벨 신호를 출력하고, 이로 인해 SR 플립플롭(5183)의 반전 출력단(/Q)의 출력 신호는 하이 레벨로 변경된다. SR 플립플롭(5183)의 반전 출력단(/Q)의 출력 신호가 하이 레벨로 변경됨에 따라 NOR 게이트(5184)의 출력 신호는 로우 레벨이 되고, 이로 인 해 스위칭 트랜지스터(Qsw)는 턴 오프 된다.If the sense signal Vsense is greater than the LEE signal, the comparator 5801 outputs a high level signal, thereby changing the output signal of the inverted output terminal / Q of the SR flip-flop 5103 to a high level. As the output signal of the inverted output terminal / Q of the SR flip-flop 5803 is changed to a high level, the output signal of the NOR gate 5204 becomes a low level, and thus the switching transistor Qsw is turned off.

도 8은 본 발명의 제2 실시예에 따른 스위치 제어 장치(500')를 개략적으로 도시한 도면이다. 8 is a view schematically showing a switch control device 500 'according to a second embodiment of the present invention.

도 8에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 스위치 제어 장치(500')는 스위칭 제어부(510') 및 스위칭 트랜지스터(Qsw)를 포함한다. As shown in FIG. 8, the switch control apparatus 500 ′ according to the second embodiment of the present invention includes a switching controller 510 ′ and a switching transistor Qsw.

스위칭 제어부(510')는 HV/REG(512), UVLO(514), 피드백 신호 생성부(516'), LEE 신호 생성부(517'), PWM 제어부(518') 및 비교기(519')를 포함한다. 여기에서, HV/REG(512) 및 UVLO(514)는 각각 도 4에 나타낸 스위칭 제어부(510)의 HV/REG(512) 및 UVLO(514)와 동일하게 동작하므로 동일한 부호로 나타내었으며, 부연 설명은 생략한다.The switching controller 510 ′ may include the HV / REG 512, the UVLO 514, the feedback signal generator 516 ′, the LEE signal generator 517 ′, the PWM controller 518 ′, and the comparator 519 ′. Include. Here, since the HV / REG 512 and the UVLO 514 operate the same as the HV / REG 512 and the UVLO 514 of the switching controller 510 shown in FIG. 4, the HV / REG 512 and the UVLO 514 are represented by the same reference numerals. Is omitted.

피드백 신호 생성부(516')는 제1 신호 생성부(5164) 및 다이오드(D4)를 제외하고는 도 4에 나타낸 LEE 신호 생성부(516)와 동일하게 형성되므로, 피드백 신호 생성부(516')에 포함되는 회로 소자들은 LEE 신호 생성부(516)에 포함되는 회로 소자들과 동일한 부호로 나타내었다. 또한, 피드백 신호 생성부(516')는 도 4에 나타낸 피드백 신호 생성부(5162)와 동일하게 동작하므로, 피드백 신호 생성부(516')의 동작에 대하여 부연하여 설명하지 않는다.Since the feedback signal generator 516 'is formed in the same manner as the LEE signal generator 516 shown in FIG. 4 except for the first signal generator 5164 and the diode D4, the feedback signal generator 516'. The circuit elements included in) are denoted by the same reference numerals as the circuit elements included in the LEE signal generator 516. In addition, since the feedback signal generator 516 'operates in the same manner as the feedback signal generator 5516 shown in FIG. 4, the operation of the feedback signal generator 516' is not described in detail.

LEE 신호 생성부(517')는 제1 신호 생성부(5172'), 다이오드(D5, D6) 및 전원(Vth)을 포함한다.The LEE signal generator 517 'includes a first signal generator 5502', diodes D5 and D6, and a power supply Vth.

제1 신호 생성부(5172')는 PWM 제어부(518)로부터 출력되어 스위칭 트랜지스터(Qsw)의 온/오프를 제어하는 게이트 제어신호(Vgs)를 입력받아 제1 신호를 생성 한다. 제1 신호 생성부(5172')가 생성하는 제1 신호는 도 5에 나타낸 제1 신호 생성부(5164)가 생성하는 제1 신호와 동일하므로, 부연 설명은 생략한다.The first signal generator 5152 ′ receives the gate control signal Vgs output from the PWM controller 518 to control on / off of the switching transistor Qsw and generates a first signal. Since the first signal generated by the first signal generator 5152 ′ is the same as the first signal generated by the first signal generator 5164 illustrated in FIG. 5, the description thereof is omitted.

한편, 제1 신호 생성부(5172')는 본 발명의 제1 실시예에 따른 스위치 제어 장치(500)에 포함되는 제1 신호 생성부(5164)와 유사하게 PWM 제어부(518')의 오실레이터(5181')의 출력 신호에 대응하여 동작하도록 구현될 수 있음은 물론이다. 즉, 제1 신호 생성부(5172')는 PWM 제어부(518')의 오실레이터(5181')의 출력 신호의 라이징 에지(Rising Edge) 또는 폴링 에지(Falling Edge)에 동기되어 제1 신호를 생성하도록 구현될 수도 있다. 만약, 제1 신호 생성부(5172')가 오실레이터(5181')의 출력 신호의 라이징 에지(Rising Edge)에 동기되어 동작한다면, 도 5에서, T11 시점은 오실레이터(5181')의 출력 신호가 로우 레벨에서 하이 레벨로 변경되는 시점이 됨은 물론이다.Meanwhile, the first signal generator 5152 ′ is an oscillator of the PWM controller 518 ′ similarly to the first signal generator 5164 included in the switch control apparatus 500 according to the first embodiment of the present invention. 5181 'may be implemented to operate in response to the output signal. That is, the first signal generator 5152 ′ generates a first signal in synchronization with a rising edge or falling edge of the output signal of the oscillator 5801 ′ of the PWM controller 518 ′. It may be implemented. If the first signal generator 5522 'operates in synchronization with the rising edge of the output signal of the oscillator 5151', in FIG. 5, the output signal of the oscillator 5801 'is low at time T11. Of course, it is time to change from level to high level.

LEE 신호 생성부(517')는 제1 신호 생성부(5172')에서 출력되는 제1 신호와 전원(Vth)에서 출력되는 신호(Vth) 중 레벨이 높은 신호를 선택하여 LEE 신호를 생성하는데, 이를 도 8을 참조하여 설명한다. The LEE signal generator 517 ′ generates a LEE signal by selecting a signal having a high level from the first signal output from the first signal generator 5152 and the signal Vth output from the power supply Vth. This will be described with reference to FIG. 8.

도 9는 본 발명의 실시예에 따른 LEE 신호 생성부(517')가 생성하는 LEE 신호를 도시한 도면이다.9 is a diagram illustrating an LEE signal generated by the LEE signal generator 517 'according to an embodiment of the present invention.

도 9에 도시한 바와 같이, 본 발명의 실시예에 따른 LEE 신호 생성부(517')가 생성하는 LEE 신호는 게이트 제어신호(Vgs)가 스위칭 트랜지스터(Qsw)를 턴 온 시키는 레벨로 변경되는 T11 시점에, Vth 전압에서 VL 전압으로 급격히 상승하여 T12 시점까지 VL 전압을 유지한다. 그리고, T12 시점부터 T13 시점까지 VL 전압에서 Vth 전압으로 점진적으로 하강한다.As shown in FIG. 9, the LEE signal generated by the LEE signal generator 517 ′ according to an embodiment of the present invention is T11 at which the gate control signal Vgs is changed to a level at which the switching transistor Qsw is turned on. at the time, to rapidly increase the voltage V L from the voltage Vth maintains the voltage V L to the time T12. Then, from time T12 to time T13, the voltage gradually decreases from the voltage V L to the voltage Vth.

비교기(519')는 반전 입력단(-)으로 입력되는 LEE 신호 및 비반전 입력단(+)으로 입력되는 감지 신호(Vsense)의 신호 레벨을 비교하고, LEE 신호의 레벨이 감지 신호(Vsense)의 레벨보다 높으면 로우 레벨 신호를 출력하고, LEE 신호의 레벨이 감지 신호(Vsense)의 레벨보다 낮으면 하이 레벨 신호를 출력한다. The comparator 519 'compares the signal level of the LEE signal input to the inverting input terminal (-) and the sensing signal Vsense input to the non-inverting input terminal (+), and the level of the LEE signal is the level of the sensing signal Vsense. If it is higher, the output signal is a low level, and if the level of the LEE signal is lower than that of the sensing signal Vsense, the output is a high level signal.

PWM 제어부(518')는 오실레이터(5181'), 비교기(5182'), OR 게이트(5183'), SR 플립플롭(SR Flip-Flop, 5184'), NOR 게이트(5185') 및 게이트 드라이버(5186')를 포함한다. PWM controller 518 'includes oscillator 5181', comparator 5802 ', OR gate 5103', SR flip-flop 5184 ', NOR gate 5185', and gate driver 5186. Contains').

오실레이터(5181')는 소정의 주파수로 일정하게 토글링되는 펄스 신호 및 톱니파 신호(Sawtooth Pulse)를 생성한다.Oscillator 5181 ′ generates pulse and sawtooth signals that are constantly toggled at a predetermined frequency.

비교기(5182')는 반전 입력단(-)으로 입력되는 피드백 신호(Vf) 및 비반전 입력단(+)으로 입력되는 톱니파 신호의 신호 레벨을 비교하고, 피드백 신호(Vf)의 레벨이 톱니파 신호의 레벨보다 높으면 로우 레벨 신호를 출력하고, 피드백 신호(Vf)의 레벨이 톱니파 신호의 레벨보다 낮으면 하이 레벨 신호를 출력한다. The comparator 5802 'compares the signal levels of the feedback signal Vf input to the inverting input terminal (-) and the sawtooth signal input to the non-inverting input terminal (+), and the level of the feedback signal Vf is the level of the sawtooth signal. If it is higher, the low level signal is output. If the level of the feedback signal Vf is lower than the level of the sawtooth signal, the high level signal is output.

OR 게이트(5183')는 두 개의 신호 입력단 중 하나의 신호 입력단(이하, A 입력단)으로 입력되는 비교기(5182')의 출력 신호 및 다른 하나의 신호 입력단(이하, B 입력단)으로 입력되는 비교기(519')의 출력 신호를 논리 연산하여 하이 레벨 또는 로우 레벨 신호를 SR 플립플롭(5184')의 리셋 단(R)으로 전달한다.The OR gate 5103 'is an output signal of the comparator 5202' input to one of the two signal input terminals (hereinafter, A input terminal) and a comparator input to the other signal input terminal (hereinafter, B input terminal) The output signal of 519 'is logically operated to transfer a high level or low level signal to the reset stage R of the SR flip-flop 5518'.

SR 플립플롭(5184')은 셋 단(S)으로 입력되는 오실레이터(5181')의 출력 신호 및 리셋 단(R)으로 입력되는 OR 게이트(5183')의 출력 신호에 대응하여 반전 출력단(/Q)으로 출력되는 하이 레벨 또는 로우 레벨 신호를 NOR 게이트(5185')로 전달한다.The SR flip-flop 5204 'corresponds to the output signal of the oscillator 581' input to the set stage S and the output signal of the OR gate 5103 'input to the reset stage R (/ Q). ) Is transferred to the NOR gate 5185 '.

NOR 게이트(5185')는 두 개의 신호 입력단 중 하나의 신호 입력단(이하, A 입력단)으로 입력되는 오실레이터(5181')의 출력 신호 및 다른 하나의 신호 입력단(이하, B 입력단)으로 입력되는 SR 플립플롭(5184') 반전 출력단(/Q)의 출력 신호를 논리 연산하여 하이 레벨 또는 로우 레벨 신호를 게이트 드라이버(5186')로 전달한다.The NOR gate 5185 'is an SR flip input to the output signal of the oscillator 5181' input to one of the two signal input terminals (hereinafter, A input terminal) and the other signal input terminal (hereinafter, B input terminal). The output signal of the inverted output terminal / Q of the flop 5204 'is logically operated to transmit a high level or low level signal to the gate driver 5186'.

게이트 드라이버(5186')는 NOR 게이트(5185')의 출력 신호에 대응하여 NOR 게이트(5185')의 출력 신호가 하이 레벨이면 하이 레벨, NOR 게이트(5185')의 출력 신호가 로우 레벨이면 로우 레벨이 되는 게이트 제어 신호(Vgs)를 생성하고, 생성된 게이트 제어 신호(Vgs)를 스위칭 트랜지스터(Qsw)의 제어 전극으로 전달함으로써 스위칭 트랜지스터(Qsw)의 온/오프를 제어한다.The gate driver 5186 'corresponds to the output signal of the NOR gate 5185' and is high level if the output signal of the NOR gate 5185 'is high level, and low level if the output signal of the NOR gate 5185' is low level. The gate control signal Vgs is generated and the generated gate control signal Vgs is transferred to the control electrode of the switching transistor Qsw to control on / off of the switching transistor Qsw.

만약, 감지 신호(Vsense)가 LEE 신호보다 크면, 비교기(519')는 하이 레벨 신호를 출력하고, 이로 인해 OR 게이트(5183')의 출력 신호가 하이 레벨로 변경된다. OR 게이트(5183')의 출력 신호가 하이 레벨로 변경됨에 따라 SR 플립플롭(5184')의 반전 출력단(/Q)의 출력 신호는 하이 레벨로 변경된다. SR 플립플롭(5184')의 반전 출력단(/Q)의 출력 신호가 하이 레벨로 변경됨에 따라 NOR 게이트(5185')의 출력 신호는 로우 레벨이 되고, 이로 인해 스위칭 트랜지스터(Qsw)는 턴 오프 된다.If the sense signal Vsense is greater than the LEE signal, the comparator 519 'outputs a high level signal, thereby changing the output signal of the OR gate 5103' to the high level. As the output signal of the OR gate 5103 'is changed to the high level, the output signal of the inverted output terminal / Q of the SR flip-flop 5518' changes to the high level. As the output signal of the inverted output terminal (/ Q) of the SR flip-flop 5518 'is changed to the high level, the output signal of the NOR gate 5185' becomes low level, which causes the switching transistor Qsw to be turned off. .

한편, 도 4 및 도 8에 나타낸 스위칭 트랜지스터(Qsw)는 N 타입전계 효과 트랜지스터(Metal-Oxide Semiconductor Field-Effect Transistor; 이하 "MOSFET"이라 칭함)로, 스위칭 트랜지스터(Qsw)의 소스단으로 흐르는 전류에 대응되는 전류가 흐르는 제2 소스단을 갖는 일종의 센스 FET(Sense Field Effect Transistor)로 형성된다. 스위칭 트랜지스터(Qsw)의 제어 전극인 게이트 전극은 스위칭 제어부(510, 518')의 게이트 드라이버(5185, 5186')의 출력단에 연결되어 게이트 드라이버(5185, 5186')로부터 출력되는 게이트 제어 신호(Vgs)에 의해 온/오프 구동된다. 스위칭 트랜지스터(Qsw)의 드레인은 드레인(Drain) 단자(I/O #1)에 연결되고, 소스는 접지(GND) 단자(I/O #2)에 연결되며, 제2 소스단은 저항(Rsense)을 통해 접지단과 연결되고, 저항(Rsense)을 통해 감지되는 감지 신호(Vsense)를 스위칭 제어부(510, 610)로 전달한다. Meanwhile, the switching transistor Qsw illustrated in FIGS. 4 and 8 is an N-type field effect transistor (hereinafter referred to as a “MOSFET”), and a current flowing to the source terminal of the switching transistor Qsw. It is formed of a kind of sense field effect transistor (FET) having a second source terminal through which a current corresponding to the current flows. The gate electrode, which is a control electrode of the switching transistor Qsw, is connected to the output terminal of the gate drivers 5185 'and 5186' of the switching controllers 510 and 518 'and output from the gate driver 5185 and 5186'. Is driven on / off. The drain of the switching transistor Qsw is connected to the drain terminal I / O # 1, the source is connected to the ground (GND) terminal I / O # 2, and the second source terminal is connected to the resistor Rsense. The sensing signal Vsense, which is connected to the ground terminal and sensed through the resistor Rsense, is transmitted to the switching controllers 510 and 610.

참고로, 도 4 및 도 8에서는 스위칭 트랜지스터(Qsw)를 N 타입 MOSFET으로 나타내었으나, P 타입 MOSFET은 물론 이와 유사한 구조를 가지고, 동일한 동작을 수행할 수 있는 다른 스위치로 대체될 수 있음은 물론이다. 또한, 도 4 및 도 7에서는 스위칭 제어부(510, 510') 및 스위칭 트랜지스터(Qsw)가 하나의 칩(Chip)으로 구현되는 것으로 나타내었으나, 이와는 다르게 형성될 수도 있다. 예로서, 스위칭 제어부(510, 510')와 스위칭 트랜지스터(Qsw)를 각각 별도의 칩으로 형성하고, 두 개의 칩을 하나의 패키지(Package) 또는 각기 별도의 패키지로 형성할 수 있음은 물론이다.For reference, in FIG. 4 and FIG. 8, the switching transistor Qsw is represented as an N-type MOSFET, but the P-type MOSFET may have a similar structure as well, and may be replaced with another switch capable of performing the same operation. . 4 and 7 illustrate that the switching controllers 510 and 510 'and the switching transistor Qsw are implemented as one chip, they may be formed differently. For example, the switching controllers 510 and 510 'and the switching transistor Qsw may be formed as separate chips, respectively, and two chips may be formed as one package or separate packages.

도 4 및 도 8로 나타낸 본 발명의 실시예에 따른 스위치 제어 장치(500, 500')는 일반적인 컨버터의 제어부에 포함되는 LEB 회로를 포함하지 않는 대신, LEE 신호 생성부(516, 517')에서 생성되는 LEE 신호를 이용함으로써 스위칭 트랜지스터 (Qsw)의 턴 온 시에 발생하는 LEC로 인한 오동작을 방지한다. 또한, 본 발명의 실시예에 따른 스위치 제어 장치(500, 500')는 LEE 신호를 이용하여 LEC의 신호 레벨이 VL 전압을 초과하면 스위칭 트랜지스터(Qsw)를 턴 오프 시키므로, 일반적인 컨버터의 제어부와는 달리 AOCP를 포함하지 않는다. 4 and 8 do not include the LEB circuit included in the control unit of the general converter, but instead of the LEB signal generators 516 and 517 'according to the embodiment of the present invention. By using the generated LEE signal, a malfunction due to the LEC occurring when the switching transistor Qsw is turned on is prevented. In addition, the switch control apparatus 500 or 500 ′ according to the embodiment of the present invention turns off the switching transistor Qsw when the signal level of the LEC exceeds the V L voltage using the LEE signal, and thus, the control unit of the general converter and the control unit. Does not contain AOCP otherwise.

즉, 일반적인 컨버터의 제어부는 LEB 기간 동안 Ids를 감지하지 않다가 LEB 기간이 종료되는 시점부터 Ids를 감지하고, Ids에 대응되는 감지 신호(Vsense)가 소정 레벨, 즉 도 4의 피드백 신호(Vf) 또는 도 7의 Vth 보다 크면, 스위칭 트랜지스터(Qsw)를 턴 오프시킨다. 반면, 본 발명의 실시예에 따른 스위치 제어 장치(500, 500')는 LEB 동작을 수행하지 않고, LEE 신호 생성부(516, 517')에서 생성되는 LEE 신호를 Ids에 대응되는 감지 신호(Vsense)와 비교하여, Ids 보다 감지 신호(Vsense)가 크면 스위칭 트랜지스터(Qsw)를 턴 오프시킨다. That is, the controller of the general converter does not detect Ids during the LEB period, but detects the Ids from the end of the LEB period, and the detection signal Vsense corresponding to the Ids has a predetermined level, that is, the feedback signal Vf of FIG. 4. If greater than Vth in FIG. 7, the switching transistor Qsw is turned off. On the other hand, the switch control apparatus 500 or 500 'according to the embodiment of the present invention does not perform the LEB operation and detects the LEE signal generated by the LEE signal generators 516 and 517' corresponding to Ids (Vsense). Compared with), when the sensing signal Vsense is larger than Ids, the switching transistor Qsw is turned off.

이로 인해, 컨버터의 출력단이 과부하 또는 단락 상태일 때에, 본 발명의 실시예에 따른 스위치 제어 장치(500, 500')는 일반적인 컨버터의 제어부에 비해 Ids의 최대값(IPEAK)을 크게 줄일 수 있는데, 이를 도 10에 나타내었다.As a result, when the output terminal of the converter is overloaded or short-circuited, the switch control apparatus 500 or 500 ′ according to the embodiment of the present invention can greatly reduce the maximum value I PEAK of Ids compared to the control unit of the general converter. This is shown in FIG. 10.

도 10는 출력단이 과부하 또는 단락 상태일 때에, 본 발명의 실시예에 따른 컨버터의 감지 신호(Vsense)의 최대값(Vpeak)과 일반적인 컨버터의 감지 신 호(Vsense)의 최대값(Vpeak)을 비교 도시한 도면이다. 여기에서, 감지 신호(Vsense)의 최대값(Vpeak)은 Ids가 최대값(IPEAK)에 도달하였을 때의 감지 신호(Vsense)의 신호 레벨을 의미한다. FIG. 10 compares the maximum value Vpeak of the sensed signal Vsense of the converter and the maximum value Vpeak of the sensed signal Vsense of a typical converter when the output terminal is overloaded or short-circuited. Figure is shown. Here, the maximum value Vpeak of the sensing signal Vsense means a signal level of the sensing signal Vsense when Ids reaches the maximum value I PEAK .

도 10에 도시한 바와 같이, 출력단이 과부하 또는 단락 상태일 때, 본 발명의 실시예에 따른 스위치 제어 장치(500, 500')는 스위칭 트랜지스터(Qsw)가 턴 온 되는 시점으로부터 감지 신호(Vsense)의 레벨을 센싱하여 스위칭 트랜지스터(Qsw)를 턴 오프 시키는 시간, 즉 Tmin.on이 일반적인 컨버터의 제어부에 비해 짧다. 이로 인해, 감지 신호(Vsense)의 최대값(Vpeak)은 소정 레벨 이상 높아지지 않는다. 여기에서, 감지 신호(Vsense)는 Ids에 비례하므로, 본 발명의 실시예에 따른 스위치 제어 장치(500, 500')는 Ids가 소정 레벨 이상 증가하지 않도록 제어한다. 이로 인해 출력단이 과부하 또는 단락 상태일 때, Ids의 증가량이 적어지고, 이에 따라 Ids가 최대 제한 전류(ILIM) 이상으로 증가하는 양도 작아지는데, 이를 도 11 및 도 12를 참조하여 설명한다.As shown in FIG. 10, when the output terminal is overloaded or short-circuited, the switch control apparatus 500 or 500 ′ according to the exemplary embodiment of the present invention detects the sensing signal Vsense from the time when the switching transistor Qsw is turned on. The time for turning off the switching transistor Qsw by sensing the level of Tmin, that is, Tmin.on, is shorter than that of a general converter. For this reason, the maximum value Vpeak of the sensing signal Vsense does not increase above a predetermined level. Here, since the sensing signal Vsense is proportional to Ids, the switch control apparatus 500 or 500 ′ according to the embodiment of the present invention controls the Ids not to increase by more than a predetermined level. As a result, when the output stage is overloaded or short-circuited, the amount of increase in Ids decreases. Accordingly, the amount of increase in Ids above the maximum limit current I LIM also decreases, which will be described with reference to FIGS. 11 and 12.

참고로, 아래에서는 본 발명의 제1 실시예에 따른 스위치 제어 장치(500)의 스위칭 제어부(510)에서 제1 신호 생성부(5164) 및 다이오드(D4)를 포함하지 않는 컨버터 제어부를 가지는 컨버터를 일반적인 컨버터로 가정한다.For reference, below, a converter having a converter controller which does not include the first signal generator 5164 and the diode D4 in the switching controller 510 of the switch control apparatus 500 according to the first embodiment of the present invention. Assume a normal converter.

도 11은 일반적인 컨버터의 출력단이 단락되는 경우에, 일반적인 컨버터의 출력 전압(Vo), 피드백 전압(Vfb), 피드백 신호(Vf), Ids 및 Is의 변화를 도시한 도면이다.FIG. 11 is a diagram illustrating changes in the output voltage Vo, the feedback voltage Vfb, the feedback signal Vf, Ids, and Is of the general converter when the output terminal of the general converter is short-circuited.

일반적인 컨버터의 출력단이 단락 상태가 되는 T21 시점에, 컨버터의 출력 전압(Vo)이 급격히 하강하여 0V까지 하강한다. T21 시점에, 출력 전압(Vo)이 급격히 하강함에 따라, 피드백 전압(Vfb) 및 피드백 신호(Vf)가 증가하여 T22 시점에 포화 피드백 전압(Vfsat)까지 증가한다. 포화 피드백 전압(Vfsat)은 피드백 신호 생성부(5162)가 출력할 수 있는 최대 전압이다. 즉, 피드백 전압(Vfb)이 포화 피드백 전압(Vfsat) 보다 더 높은 레벨로 증가하더라도 피드백 신호 생성부(5132)는 포화 피드백 전압(Vfsat)보다 높은 전압을 출력하지 못하도록 설계되어 있다. 여기에서, 포화 피드백 전압(Vfsat)은 다이오드(D2)가 차단되어, 전류원(Ifb)의 전류가 모두 저항(R2, R3)으로 전달될 때의 노드(Nb)의 전압이다. 단락 상태에서, 포화 피드백 전압(Vfsat)은 Ids의 최대 제한 전류(ILIM)를 결정한다. 구체적으로, 포화 피드백 전압(Vfsat)은 다이오드(D2)가 차단되어, 전류원(Ifb)의 전류가 모두 저항(R2, R3)으로 전달될 때의 피드백 신호 생성부(5162)의 출력 전압이다. 단락 상태에서, 포화 피드백 전압(Vfsat)은 Ids의 최대 제한 전류(ILIM)를 결정한다. 즉, 감지 신호(Vsense)가 포화 피드백 전압(Vfsat)에 도달하면, 컨버터 제어부는 스위칭 트랜지스터(Qsw)를 턴 오프 시키므로, Ids의 최대 제한 전류(ILIM)는 포화 피드백 전압(Vfsat)에 따라 결정된다. At the time T21 when the output stage of a typical converter is short-circuited, the output voltage Vo of the converter drops rapidly to 0V. At the time T21, as the output voltage Vo drops rapidly, the feedback voltage Vfb and the feedback signal Vf increase to increase the saturation feedback voltage Vfsat at the time T22. The saturation feedback voltage Vfsat is the maximum voltage that the feedback signal generator 5602 can output. That is, even if the feedback voltage Vfb increases to a level higher than the saturation feedback voltage Vfsat, the feedback signal generator 5152 is designed not to output a voltage higher than the saturation feedback voltage Vfsat. Here, the saturation feedback voltage Vfsat is the voltage of the node Nb when the diode D2 is blocked so that the current of the current source Ifb is all delivered to the resistors R2 and R3. In the shorted state, the saturation feedback voltage Vfsat determines the maximum limiting current I LIM of Ids. Specifically, the saturation feedback voltage Vfsat is an output voltage of the feedback signal generator 5516 when the diode D2 is cut off so that the current of the current source Ifb is transmitted to the resistors R2 and R3. In the shorted state, the saturation feedback voltage Vfsat determines the maximum limiting current I LIM of Ids. That is, when the sensing signal Vsense reaches the saturation feedback voltage Vfsat, the converter controller turns off the switching transistor Qsw, so that the maximum limit current I LIM of Ids is determined according to the saturation feedback voltage Vfsat. do.

한편, 단락 상태가 계속됨에 따라 Ids 및 출력부(200)의 다이오드(D1)를 흐르는 전류(이하, Is라 칭함)는 지속적으로 증가한다. 이때, Tmin.on은 스위칭 트랜지스터(Qsw)가 온/오프될 때마다 Ids 및 Is의 증가량을 결정하는 주된 요인이 된 다.On the other hand, as the short circuit condition continues, the current flowing through the Ids and the diode D1 of the output unit 200 (hereinafter, referred to as “Is”) continuously increases. At this time, Tmin.on is a major factor that determines the increase amount of Ids and Is whenever the switching transistor Qsw is turned on / off.

출력단이 과부하 또는 단락 상태일 때, 본 발명의 실시예에 따른 본 발명의 실시예에 따른 스위치 제어 장치(500, 500')의 스위칭 제어부(510, 510')는 일반적인 컨버터의 제어부에 비해 Tmin.on이 짧아지도록 제어하고, 이로 인해 Ids의 증가 속도가 낮아지는데, 이를 도 12에 나타내었다.When the output stage is overloaded or short-circuited, the switching controllers 510 and 510 'of the switch control apparatuses 500 and 500' according to the embodiment of the present invention have a Tmin. On is controlled to be shortened, thereby lowering the rate of increase of Ids, which is shown in FIG. 12.

도 12는 본 발명의 실시예에 따른 컨버터의 출력단이 단락되는 경우에, 본 발명의 실시예에 따른 컨버터의 출력 전압(Vo), 피드백 전압(Vfb), 피드백 신호(Vf), Ids 및 Is의 변화를 도시한 도면이다.12 illustrates the output voltage Vo, the feedback voltage Vfb, the feedback signal Vf, Ids, and Is of the converter according to the embodiment of the present invention when the output terminal of the converter is short-circuited. It is a figure which shows a change.

도 12에 도시한 바와 같이, 출력단 단락 상태에서, 본 발명의 실시예에 따른 본 발명의 실시예에 따른 컨버터는 Tmin.on이 짧아짐에 따라 Ids 및 Is의 증가 속도가 일반적인 컨버터의 Ids 및 Is의 증가 속도에 비해 낮아진다.As shown in FIG. 12, in the output short-circuit state, the converter according to the embodiment of the present invention has an increase rate of Ids and Is as Tmin.on becomes shorter. It is lower than the increase rate.

한편, 본 발명의 실시예에 따른 컨버터는 도 3에 나타낸 플라이 백(Flyback) 타입의 SMPS에 국한되지 않으며, 트랜스포머를 포함하지 않는 타입의 SMPS 등 모든 종류의 컨버터에 적용될 수 있음은 물론이다.On the other hand, the converter according to an embodiment of the present invention is not limited to the flyback type SMPS shown in Figure 3, it can be applied to all kinds of converters, such as SMPS of the type that does not include a transformer.

상술한 본 발명의 실시예에 따른 컨버터는 LEE 신호를 생성하고, 이를 이용하여 스위칭 트랜지스터 (Qsw)의 턴 온 시에 발생하는 LEC로 인한 오동작을 방지함은 물론, LEC 이후에 감지 신호(Vsense)의 레벨을 빠르게 센싱할 수 있어 출력단 과부하 또는 단락 상태에서 Tmin.on을 짧게 구현할 수 있다. 또한, 본 발명의 실시예에 따른 LEE 신호 생성부(516, 517')는 스위칭 트랜지스터(Qsw)의 제어 전극으로 입력되는 게이트 구동 전류의 레벨에 따라 LEE 신호를 가변시킴으로써, 컨버터 가 구동되기 시작하는 초기 동작(Start-up) 시 발생 가능한 스위칭 트랜지스터 (Qsw)의 오동작을 방지할 수 있다. 그리고, 일반적인 컨버터는 LEC로 인한 오동작 방지를 위해 LEB 회로 및 AOCP 회로를 포함하는데 비해, 본 발명의 실시예에 따른 컨버터는 LEE 신호 생성부(516, 517')만으로 LEC로 인한 오동작을 방지할 수 있어 컨버터 및 컨버터 제어부의 소형화 및 저가화를 구현할 수 있다.The converter according to the embodiment of the present invention generates the LEE signal, and prevents the malfunction due to the LEC generated when the switching transistor Qsw is turned on by using the LEE signal, as well as the detection signal Vsense after the LEC. It can quickly sense the level of Tmin.on in the event of an output overload or short circuit. In addition, the LEE signal generators 516 and 517 'according to the exemplary embodiment of the present invention may vary the LEE signal according to the level of the gate driving current input to the control electrode of the switching transistor Qsw, whereby the converter starts to be driven. Malfunction of the switching transistor Qsw that may occur during the initial operation (Start-up) can be prevented. In addition, the general converter includes an LEB circuit and an AOCP circuit to prevent malfunction due to the LEC, whereas the converter according to the embodiment of the present invention can prevent the malfunction due to the LEC only by the LEE signal generators 516 and 517 '. Therefore, the size and cost of the converter and the converter controller can be realized.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본원 발명에 따르면, LEC로 인한 오동작을 효과적으로 방지하고, LEC 이후에 감지 신호(Vsense)의 레벨을 빠르게 센싱할 수 있어 출력단 과부하 또는 단락 상태에서 Tmin.on을 짧게 구현할 수 있는 컨버터를 구현할 수 있다.According to the present invention, it is possible to effectively prevent a malfunction due to the LEC, and to quickly sense the level of the sense signal (Vsense) after the LEC, it is possible to implement a converter that can implement a short Tmin.on in the output overload or short-circuit state.

또한, LEE 신호 생성부(516, 517')만으로 LEC로 인한 오동작을 방지할 수 있어 컨버터 및 컨버터 제어부의 소형화 및 저가화를 구현할 수 있다.In addition, since only the LEE signal generators 516 and 517 'can prevent malfunction due to the LEC, the converter and the converter controller can be miniaturized and reduced in cost.

Claims (59)

스위치의 스위칭 동작에 따라 입력 신호를 출력 신호로 변환하는 컨버터의 스위치 제어 장치에 있어서,In the switch control device of a converter for converting an input signal into an output signal in accordance with the switching operation of the switch, 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨까지 점진적으로 하강하는 제1 신호를 생성하는 제1 신호 생성부;A first signal generator maintaining a first level for a first period from a first time point at which the switch is turned on, and generating a first signal gradually descending from the first level to a second level for a second period of time; 상기 출력 신호에 대응하는 피드백 신호와 상기 제1 신호 중 레벨이 높은 신호를 선택적으로 출력하는 제2 신호 생성부; 및A second signal generator configured to selectively output a signal having a higher level among the feedback signal corresponding to the output signal and the first signal; And 상기 스위치에 흐르는 전류에 대응하는 제3 신호와 상기 제2 신호 생성부의 출력 신호를 비교하고, 상기 비교 결과에 따라 상기 스위치의 스위칭 동작을 제어하는 PWM 제어부;A PWM controller comparing a third signal corresponding to the current flowing through the switch with an output signal of the second signal generator, and controlling a switching operation of the switch according to the comparison result; 를 포함하는 스위치 제어 장치. Switch control device comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 신호 생성부는,The first signal generator, 상기 PWM 제어부로부터 상기 스위치의 제어 전극에 인가되는 제어 신호의 레벨에 대응하여 상기 제2 기간의 길이를 변화시키는 스위치 제어 장치.And a length of the second period corresponding to the level of the control signal applied from the PWM control unit to the control electrode of the switch. 제2항에 있어서,The method of claim 2, 상기 제1 신호 생성부는,The first signal generator, 상기 제어 신호의 레벨이 높아질수록 상기 제2 기간의 길이를 짧게 변화시키는 스위치 제어 장치.Switch control device for changing the length of the second period shorter as the level of the control signal is higher. 제1항에 있어서, The method of claim 1, 상기 제1 시점 이전에, 상기 제1 신호는 상기 제2 레벨인 스위치 제어 장치. And before the first time point, the first signal is the second level. 제1항에 있어서,The method of claim 1, 상기 제2 신호 생성부는,The second signal generator, 애노드로 상기 출력 신호에 대응되는 제4 신호를 입력받아 캐소드로 상기 피드백 신호를 출력하는 제1 다이오드; 및A first diode which receives a fourth signal corresponding to the output signal to an anode and outputs the feedback signal to a cathode; And 캐소드가 상기 제1 다이오드의 캐소드와 상기 제2 신호 생성부의 출력단의 접점에 연결되고 애노드가 상기 제1 신호 생성부의 출력단에 연결되는 제2 다이오드;A second diode having a cathode connected to the cathode of the first diode and an output terminal of the second signal generator, and an anode connected to the output terminal of the first signal generator; 를 포함하는 스위치 제어 장치.Switch control device comprising a. 제5항에 있어서,The method of claim 5, 상기 제2 신호 생성부는,The second signal generator, 상기 제1 및 제2 다이오드의 접점과 제1 전압을 공급하는 제1 전원 사이에 연결되는 저항을 더 포함하고, And a resistor connected between the contacts of the first and second diodes and a first power supply for supplying a first voltage. 상기 제2 신호 생성부의 출력 신호는 상기 저항에 인가되는 전압인 스위치 제어 장치.The switch control device of the second signal generator is a voltage applied to the resistor. 제6항에 있어서,The method of claim 6, 상기 제1 전압은 접지 전압인 스위치 제어 장치.And the first voltage is a ground voltage. 제6항에 있어서,The method of claim 6, 상기 제1 전압은 상기 스위치의 소스단에 인가되어 있는 전압과 동일한 전압인 스위치 제어 장치.And the first voltage is the same voltage as that applied to the source terminal of the switch. 제5항에 있어서,The method of claim 5, 상기 피드백 신호는 상기 제1 레벨보다 낮은 스위치 제어 장치.And the feedback signal is lower than the first level. 제1항에 있어서,The method of claim 1, 상기 PWM 제어부는,The PWM control unit, 상기 제3 신호가 상기 제2 신호 생성부의 출력 신호보다 높으면 상기 스위치를 턴 오프 시키는 스위치 제어 장치.And turn off the switch when the third signal is higher than an output signal of the second signal generator. 제1항에 있어서,The method of claim 1, 상기 스위치 및 상기 스위치 제어 장치는 하나의 칩으로 형성되는 스위치 제 어 장치.And the switch and the switch control device are formed of one chip. 제1항에 있어서,The method of claim 1, 상기 스위치 및 상기 스위치 제어 장치는 각각 별도의 칩으로 형성되고, 상기각각의 칩은 하나의 패키지 또는 각각의 패키지로 형성되는 스위치 제어 장치. The switch and the switch control device are each formed of a separate chip, and each chip is formed of one package or each package. 스위치의 스위칭 동작에 따라 입력 신호를 출력 신호로 변환하는 컨버터의 스위치 제어 장치에 있어서,In the switch control device of a converter for converting an input signal into an output signal in accordance with the switching operation of the switch, 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨까지 점진적으로 하강하는 제1 신호를 생성하는 제1 신호 생성부;A first signal generator maintaining a first level for a first period from a first time point at which the switch is turned on, and generating a first signal gradually descending from the first level to a second level for a second period of time; 상기 제1 레벨보다 낮고 상기 제2 레벨보다 높은 제3 레벨 신호와 상기 제1 신호 중 높은 신호를 선택적으로 출력하는 제2 신호 생성부; 및A second signal generator configured to selectively output a third level signal lower than the first level and higher than the second level and a higher signal among the first signals; And 상기 스위치에 흐르는 전류에 대응하는 제3 신호와 상기 제2 신호 생성부의 출력 신호의 비교 결과에 따라 상기 스위치의 스위칭 동작을 제어하는 PWM 제어부;A PWM controller controlling a switching operation of the switch according to a comparison result of a third signal corresponding to a current flowing through the switch and an output signal of the second signal generator; 를 포함하는 스위치 제어 장치.Switch control device comprising a. 제13항에 있어서,The method of claim 13, 상기 제1 신호 생성부는,The first signal generator, 상기 PWM 제어부로부터 상기 스위치의 제어 전극에 인가되는 제어 신호의 레 벨에 대응하여 상기 제1 레벨에서 상기 제2 레벨까지 하강하는 상기 제1 신호의 기울기를 변화시키는 스위치 제어 장치.The switch control device for changing the slope of the first signal falling from the first level to the second level corresponding to the level of the control signal applied from the PWM control unit to the control electrode of the switch. 제14항에 있어서,The method of claim 14, 상기 제1 신호 생성부는,The first signal generator, 상기 제어 신호의 레벨이 높아질수록 상기 상기 제1 신호의 기울기를 가파르게 변화시키는 스위치 제어 장치.And a steep slope change of the first signal as the level of the control signal increases. 제13항에 있어서, The method of claim 13, 상기 제1 시점 이전에, 상기 제1 신호는 상기 제2 레벨인 스위치 제어 장치. And before the first time point, the first signal is the second level. 제13항에 있어서,The method of claim 13, 상기 제2 신호 생성부는,The second signal generator, 애노드가 상기 제3 레벨 신호를 공급하는 전원에 연결되고 캐소드가 상기 제2 신호 생성부의 출력단에 연결되는 제1 다이오드; 및 A first diode having an anode connected to a power supply for supplying the third level signal and a cathode connected to an output terminal of the second signal generator; And 애노드가 상기 제1 신호 생성부의 출력단에 연결되고 캐소드가 상기 제1 다이오드의 캐소드에 연결되는 제2 다이오드;A second diode having an anode connected to an output terminal of the first signal generator and a cathode connected to a cathode of the first diode; 를 포함하는 스위치 제어 장치.Switch control device comprising a. 제17항에 있어서,The method of claim 17, 상기 제3 신호와 상기 제2 신호 생성부의 출력 신호를 비교하고, 상기 비교 결과 상기 제3 신호가 상기 제2 신호 생성부의 출력 신호보다 크면 제4 레벨이고 작으면 제5 레벨인 제4 신호를 생성하여 상기 PWM 제어부로 전달하는 비교기를 더 포함하는 스위치 제어 장치.The third signal is compared with an output signal of the second signal generator, and as a result of the comparison, when the third signal is greater than the output signal of the second signal generator, a fourth signal having a fourth level and smaller than the fifth signal is generated. The switch control device further comprises a comparator for transmitting to the PWM control unit. 제18항에 있어서,The method of claim 18, 상기 PWM 제어부는,The PWM control unit, 상기 제4 신호가 상기 제4 레벨이면, 상기 스위치를 턴 오프 시키는 스위치 제어 장치.And turn off the switch if the fourth signal is at the fourth level. 제18항에 있어서, The method of claim 18, 상기 제4 레벨은 하이 레벨이고, 상기 제5 레벨은 로우 레벨인 스위치 제어 장치.And the fourth level is a high level and the fifth level is a low level. 제13항에 있어서,The method of claim 13, 상기 스위치 및 상기 스위치 제어 장치는 하나의 칩으로 형성되는 스위치 제어 장치.The switch and the switch control device is formed of a single chip control device. 제13항에 있어서,The method of claim 13, 상기 스위치 및 상기 스위치 제어 장치는 각각 별도의 칩으로 형성되고, 상 기각각의 칩은 하나의 패키지 또는 각각의 패키지로 형성되는 스위치 제어 장치. The switch and the switch control device are each formed of a separate chip, each chip is a switch control device is formed in one package or each package. 스위치의 스위칭 동작에 따라 입력 신호를 출력 신호로 변환하는 컨버터의 스위치 제어 방법에 있어서,In the switch control method of the converter for converting an input signal into an output signal in accordance with the switching operation of the switch, 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨로 점진적으로 하강하는 제1 신호 및 상기 출력 신호에 대응하는 피드백 신호 중 레벨이 높은 신호를 선택하여 제2 신호를 생성하는 단계;A first signal maintained at a first level for a first period from a first time point at which the switch is turned on and gradually falling from the first level to a second level during a second period, and a feedback signal corresponding to the output signal; Selecting a signal having a higher level to generate a second signal; 상기 스위치에 흐르는 전류에 대응하는 제3 신호와 상기 제2 신호를 비교하는 단계; 및Comparing the second signal with a third signal corresponding to a current flowing through the switch; And 상기 비교 결과에 따라 상기 스위치의 스위칭 동작을 제어하는 단계;Controlling a switching operation of the switch according to the comparison result; 를 포함하는 스위치 제어 방법. Switch control method comprising a. 제23항에 있어서,The method of claim 23, wherein 상기 제2 기간의 길이는 상기 스위치의 동작을 제어하는 제어 신호의 레벨에 따라 변경되는 스위치 제어 방법.And a length of the second period is changed according to a level of a control signal for controlling the operation of the switch. 제24항에 있어서,The method of claim 24, 상기 제어 신호의 레벨이 높아질수록 상기 제2 기간의 길이를 짧아지도록 하는 스위치 제어 방법.And the higher the level of the control signal, the shorter the length of the second period. 제23항에 있어서,The method of claim 23, wherein 상기 피드백 신호는 상기 출력 신호에 대응되되, 상기 제1 레벨보다 낮은 스위치 제어 방법.And the feedback signal corresponds to the output signal and is lower than the first level. 제23항에 있어서, The method of claim 23, wherein 상기 제1 시점 이전에, 상기 제1 신호는 상기 제2 레벨인 스위치 제어 방법. Before the first time point, the first signal is the second level. 제23항에 있어서,The method of claim 23, wherein 상기 스위치의 스위칭 동작을 제어하는 단계는,Controlling the switching operation of the switch, 상기 비교 결과, 상기 제3 신호가 상기 제2 신호보다 높으면 상기 스위치를 턴 오프 시키는 단계를 포함하는 스위치 제어 방법.And turning off the switch if the third signal is higher than the second signal. 스위치의 스위칭 동작에 따라 입력 신호를 출력 신호로 변환하는 컨버터의 스위치 제어 방법에 있어서,In the switch control method of the converter for converting an input signal into an output signal in accordance with the switching operation of the switch, 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨로 점진적으로 하강하는 제1 신호 및 상기 제1 레벨보다 낮고 상기 제2 레벨보다 높은 제3 레벨 신호 중 레벨이 높은 신호를 선택하여 제2 신호를 생성하는 단계;A first signal maintained at a first level for a first period from a first time point at which the switch is turned on, and gradually lowering from the first level to a second level for a second period and lower than the first level; Selecting a signal having a higher level among third level signals higher than two levels to generate a second signal; 상기 스위치에 흐르는 전류에 대응하는 제3 신호와 상기 제2 신호를 비교하 는 단계; 및Comparing the second signal with a third signal corresponding to a current flowing through the switch; And 상기 비교 결과에 따라 상기 스위치의 스위칭 동작을 제어하는 단계;Controlling a switching operation of the switch according to the comparison result; 를 포함하는 스위치 제어 방법. Switch control method comprising a. 제29항에 있어서,The method of claim 29, 상기 스위치의 동작을 제어하는 제어 신호의 레벨에 따라 상기 제1 레벨에서 상기 제2 레벨로 하강하는 상기 제1 신호의 기울기를 변경시키는 스위치 제어 방법.A switch control method of changing a slope of the first signal falling from the first level to the second level according to a level of a control signal controlling the operation of the switch. 제30항에 있어서,The method of claim 30, 상기 제어 신호의 레벨이 높아질수록 상기 제1 신호의 기울기를 가파르게 변화시키는 스위치 제어 방법.And a steep slope of the first signal changes as the level of the control signal increases. 제29항에 있어서, The method of claim 29, 상기 제1 시점 이전에, 상기 제1 신호는 상기 제2 레벨인 스위치 제어 방법.Before the first time point, the first signal is the second level. 제29항에 있어서,The method of claim 29, 상기 스위치의 스위칭 동작을 제어하는 단계는,Controlling the switching operation of the switch, 상기 비교 결과, 상기 제3 신호가 상기 제2 신호보다 높으면 상기 스위치를 턴 오프 시키는 단계를 포함하는 스위치 제어 방법.And turning off the switch if the third signal is higher than the second signal. 스위치;switch; 상기 스위치의 스위칭 동작에 따라 입력 에너지를 출력 에너지로 변환하는 에너지 전달 소자; 및An energy transfer element converting input energy into output energy according to a switching operation of the switch; And 상기 출력 에너지에 대응하는 피드백 신호를 이용하여, 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 상기 피드백 신호까지 점진적으로 하강하는 제1 신호를 생성하고, 상기 스위치에 흐르는 전류에 대응하는 제2 신호 및 상기 제1 신호를 이용하여 상기 스위치의 스위칭 동작을 제어하는 스위치 제어 장치;By using the feedback signal corresponding to the output energy, the first level is maintained for a first period from the first time the switch is turned on, and gradually descending from the first level to the feedback signal for a second period A switch control device generating a first signal and controlling a switching operation of the switch by using a second signal corresponding to a current flowing through the switch and the first signal; 를 포함하는 컨버터.Converter comprising. 제34항에 있어서,The method of claim 34, wherein 상기 스위치 제어 장치는,The switch control device, 상기 스위치의 동작을 제어하는 제어 신호 및 상기 출력 에너지에 대응하는 피드백 전압을 입력받아 상기 제1 신호를 생성하는 제1 신호 생성부; 및A first signal generator configured to receive a control signal for controlling the operation of the switch and a feedback voltage corresponding to the output energy to generate the first signal; And 상기 제2 신호와 상기 제1 신호를 비교하고, 상기 비교 결과에 따라 상기 스위치의 스위칭 동작을 제어하는 PWM 제어부;A PWM control unit comparing the second signal with the first signal and controlling a switching operation of the switch according to the comparison result; 를 포함하는 컨버터.Converter comprising. 제35항에 있어서,36. The method of claim 35 wherein 상기 PWM 제어부는,The PWM control unit, 상기 제2 신호가 상기 제1 신호보다 높으면 상기 스위치를 턴 오프 시키는 컨버터.And turn off the switch if the second signal is higher than the first signal. 제35항에 있어서,36. The method of claim 35 wherein 상기 제1 신호 생성부는,The first signal generator, 상기 제1 시점부터 상기 제1 기간 동안 상기 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨까지 점진적으로 하강하는 제3 신호를 생성하는 제3 신호 생성부; A third signal generator which maintains the first level for the first period from the first time point and generates a third signal that gradually descends from the first level to a second level for a second period of time; 상기 피드백 전압을 변환하여 상기 피드백 신호를 생성하는 피드백 신호 생성부; 및A feedback signal generator configured to generate the feedback signal by converting the feedback voltage; And 상기 제3 신호와 상기 피드백 신호 중 레벨이 높은 신호를 선택적으로 출력하는 제1 신호 출력부; A first signal output unit selectively outputting a signal having a higher level among the third signal and the feedback signal; 를 포함하는 컨버터.Converter comprising. 제37항에 있어서,The method of claim 37, 상기 제3 신호 생성부는,The third signal generator, 상기 제어 신호의 레벨에 대응하여 상기 제2 기간의 길이를 변화시키는 컨버터.And a length of the second period corresponding to the level of the control signal. 제38항에 있어서,The method of claim 38, 상기 제3 신호 생성부는,The third signal generator, 상기 제어 신호의 레벨이 높아질수록 상기 제2 기간의 길이를 짧아지도록 하는 컨버터.And the higher the level of the control signal, the shorter the length of the second period. 제37항에 있어서,The method of claim 37, 상기 제1 시점 이전에, 상기 제3 신호는 상기 제2 레벨인 컨버터. Before the first time point, the third signal is the second level. 제37항에 있어서,The method of claim 37, 상기 피드백 신호는 상기 제1 레벨보다 낮은 컨버터.The feedback signal is lower than the first level. 제37항에 있어서,The method of claim 37, 상기 피드백 신호 생성부는 애노드로 상기 피드백 전압에 대응되는 제4 신호를 입력받아 캐소드로 상기 피드백 신호를 출력하는 제1 다이오드를 포함하고,The feedback signal generator includes a first diode that receives a fourth signal corresponding to the feedback voltage to an anode and outputs the feedback signal to a cathode. 상기 제1 신호 출력부는 캐소드가 상기 제1 다이오드의 캐소드 및 상기 제1 신호 생성부의 출력단의 접점에 연결되고 애노드가 상기 제3 신호 생성부의 출력단에 연결되는 제2 다이오드를 포함하는 컨버터.And the first signal output part comprises a second diode having a cathode connected to a contact of a cathode of the first diode and an output terminal of the first signal generator, and an anode connected to an output terminal of the third signal generator. 제42항에 있어서,The method of claim 42, wherein 상기 제1 신호 출력부는,The first signal output unit, 상기 제1 및 제2 다이오드의 접점과 제1 전압을 공급하는 제1 전원 사이에 연결되는 저항을 더 포함하고, And a resistor connected between the contacts of the first and second diodes and a first power supply for supplying a first voltage. 상기 제1 신호 생성부의 출력 신호는 상기 저항에 인가되는 전압인 컨버터.The output signal of the first signal generator is a voltage applied to the resistor. 제43항에 있어서,The method of claim 43, 상기 제1 전압은 접지 전압인 컨버터.And the first voltage is a ground voltage. 제43항에 있어서,The method of claim 43, 상기 제1 전압은 상기 스위치의 소스단에 인가되어 있는 전압과 동일한 전압인 컨버터.The first voltage is a voltage equal to the voltage applied to the source terminal of the switch. 제34항에 있어서,The method of claim 34, wherein 상기 에너지 전달 소자는 트랜스 포머이고, 상기 스위치는 상기 트랜스 포머의 1차측 코일에 연결되어 있는 컨버터. The energy transfer element is a transformer, and the switch is connected to a primary coil of the transformer. 제34항에 있어서,The method of claim 34, wherein 상기 에너지 전달 소자는 인덕터이고, 상기 스위치의 일단은 상기 인덕터에 연결되어 있는 컨버터. The energy transfer element is an inductor, and one end of the switch is connected to the inductor. 스위치;switch; 상기 스위치의 스위칭 동작에 따라 입력 에너지를 출력 에너지로 변환하는 에너지 전달 소자; 및An energy transfer element converting input energy into output energy according to a switching operation of the switch; And 상기 스위치가 턴 온 되는 제1 시점부터 제1 기간 동안 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 제2 레벨까지 점진적으로 하강하는 제1 신호를 생성하고, 상기 스위치에 흐르는 전류에 대응하는 제2 신호와 상기 제1 신호를 이용하여 상기 스위치의 스위칭 동작을 제어하는 스위치 제어 장치;A first signal maintained at a first level for a first period from a first time point at which the switch is turned on, generating a first signal that gradually descends from the first level to a second level for a second period of time, and a current flowing through the switch A switch control device controlling a switching operation of the switch using a second signal corresponding to the first signal; 를 포함하는 컨버터. Converter comprising. 제48항에 있어서,The method of claim 48, 상기 스위치 제어 장치는,The switch control device, 상기 스위치의 동작을 제어하는 제어 신호를 입력받아 상기 제1 신호를 생성하는 제1 신호 생성부; 및A first signal generator configured to receive a control signal for controlling the operation of the switch and to generate the first signal; And 상기 제2 신호와 상기 제1 신호를 비교한 결과에 따라 상기 스위치의 스위칭 동작을 제어하는 PWM 제어부;A PWM control unit controlling a switching operation of the switch according to a result of comparing the second signal with the first signal; 를 포함하는 컨버터.Converter comprising. 제49항에 있어서,The method of claim 49, 상기 제1 신호 생성부는,The first signal generator, 상기 제1 시점부터 상기 제1 기간 동안 상기 제1 레벨을 유지하고, 제2 기간 동안 상기 제1 레벨에서 상기 제2 레벨보다 낮은 제3 레벨까지 점진적으로 하강하 는 제3 신호를 생성하는 제3 신호 생성부; A third signal that maintains the first level for the first period from the first time point and generates a third signal that gradually descends from the first level to a third level lower than the second level for a second period of time; A signal generator; 상기 제2 레벨에 대응되는 제4 신호를 변환하여 상기 제2 레벨 신호를 생성하는 제2 레벨 신호 생성부; 및A second level signal generator configured to generate a second level signal by converting a fourth signal corresponding to the second level; And 상기 제3 신호와 상기 제2 레벨 신호 중 레벨이 높은 신호를 선택적으로 출력하는 제1 신호 출력부; A first signal output unit selectively outputting a signal having a higher level among the third signal and the second level signal; 를 포함하는 컨버터.Converter comprising. 제50항에 있어서,51. The method of claim 50, 상기 제1 시점 이전에, 상기 제3 신호는 상기 제3 레벨인 컨버터. Before the first time point, the third signal is the third level. 제50항에 있어서,51. The method of claim 50, 상기 제3 신호 생성부는,The third signal generator, 상기 제어 신호의 레벨에 대응하여 상기 제1 레벨에서 상기 제3 레벨로 하강하는 상기 제3 신호의 기울기를 변경시키는 컨버터.And a converter configured to change a slope of the third signal falling from the first level to the third level corresponding to the level of the control signal. 제52항에 있어서,The method of claim 52, wherein 상기 제3 신호 생성부는,The third signal generator, 상기 제어 신호의 레벨이 높아질수록 상기 제3 신호의 기울기를 가파르게 변화시키는 컨버터. The converter steeply changes the slope of the third signal as the level of the control signal increases. 제50항에 있어서,51. The method of claim 50, 제2 레벨 신호 생성부는 애노드가 상기 제4 신호를 공급하는 전원에 연결되고 캐소드로 상기 제2 레벨 신호를 출력하는 제1 다이오드를 포함하고,The second level signal generator includes a first diode connected to a power supply at which an anode supplies the fourth signal and outputting the second level signal to the cathode. 상기 제1 신호 출력부는 캐소드가 상기 제1 다이오드의 캐소드 및 상기 제1 신호 생성부의 출력단의 접점에 연결되고 애노드가 상기 제3 신호 생성부의 출력단에 연결되는 제2 다이오드를 포함하는 컨버터.And the first signal output part comprises a second diode having a cathode connected to a contact of a cathode of the first diode and an output terminal of the first signal generator, and an anode connected to an output terminal of the third signal generator. 제50항에 있어서,51. The method of claim 50, 상기 스위치 제어 장치는,The switch control device, 상기 제2 신호와 상기 제1 신호 생성부의 출력 신호를 비교하고, 상기 비교 결과 상기 제2 신호가 상기 제1 신호 생성부의 출력 신호보다 크면 제4 레벨이고 작으면 제5 레벨인 제5 신호를 생성하여 상기 PWM 제어부로 전달하는 비교기를 더 포함하는 컨버터.The second signal is compared with the output signal of the first signal generator, and as a result of the comparison, when the second signal is greater than the output signal of the first signal generator, a fifth signal having a fourth level and a fifth level is smaller than the output signal of the first signal generator. And a comparator for transmitting to the PWM control unit. 제55항에 있어서,The method of claim 55, 상기 PWM 제어부는,The PWM control unit, 상기 제5 신호가 상기 제4 레벨이면, 상기 스위치를 턴 오프 시키는 컨버터.And if the fifth signal is the fourth level, turning off the switch. 제56항에 있어서, The method of claim 56, wherein 상기 제4 레벨은 하이 레벨이고, 상기 제5 레벨은 로우 레벨인 컨버터.The fourth level is a high level, and the fifth level is a low level. 제48항에 있어서,The method of claim 48, 상기 에너지 전달 소자는 트랜스 포머이고, 상기 스위치는 상기 트랜스 포머의 1차측 코일에 연결되어 있는 컨버터. The energy transfer element is a transformer, and the switch is connected to a primary coil of the transformer. 제48항에 있어서,The method of claim 48, 상기 에너지 전달 소자는 인덕터이고, 상기 스위치의 일단은 상기 인덕터에 연결되어 있는 컨버터.The energy transfer element is an inductor, and one end of the switch is connected to the inductor.
KR1020070049136A 2007-05-21 2007-05-21 A switch contoller, a control method of the switch, and a converter using the switch controller KR101284827B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070049136A KR101284827B1 (en) 2007-05-21 2007-05-21 A switch contoller, a control method of the switch, and a converter using the switch controller
US12/154,207 US7881083B2 (en) 2007-05-21 2008-05-21 Switch control device, switch control method, and converter using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070049136A KR101284827B1 (en) 2007-05-21 2007-05-21 A switch contoller, a control method of the switch, and a converter using the switch controller

Publications (2)

Publication Number Publication Date
KR20080102541A true KR20080102541A (en) 2008-11-26
KR101284827B1 KR101284827B1 (en) 2013-07-10

Family

ID=40071791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070049136A KR101284827B1 (en) 2007-05-21 2007-05-21 A switch contoller, a control method of the switch, and a converter using the switch controller

Country Status (2)

Country Link
US (1) US7881083B2 (en)
KR (1) KR101284827B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7377072B2 (en) 2019-11-13 2023-11-09 日清紡マイクロデバイス株式会社 switching regulator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012401A (en) * 1990-03-19 1991-04-30 Allied-Signal Inc. Switching power supply with foldback current limiting
US5315498A (en) * 1992-12-23 1994-05-24 International Business Machines Corporation Apparatus providing leading leg current sensing for control of full bridge power supply
US6201417B1 (en) * 1994-09-02 2001-03-13 Semiconductor Components Industries, Llc. Shaping a current sense signal by using a controlled slew rate
US5757626A (en) * 1996-06-21 1998-05-26 Delta Electronics Inc. Single-stage, single-switch, islolated power-supply technique with input-current shaping and fast output-voltage regulation
US6144245A (en) * 1998-06-29 2000-11-07 Unitrode Corporation Adaptive leading edge blanking circuit to eliminate spike on power switching transistor current sense signal
US6219262B1 (en) * 2000-05-08 2001-04-17 Semtech Corporation Circuit and method for adaptive leading edge blanking in pulse width modulated current mode switching power supply controllers
US6631064B2 (en) 2001-02-06 2003-10-07 Semiconductor Components Industries Llc Apparatus and method for providing overcurrent protection for switch-mode power supplies
KR100665782B1 (en) 2002-08-30 2007-01-09 산켄덴키 가부시키가이샤 Switching power source device
JP3948448B2 (en) * 2003-10-09 2007-07-25 松下電器産業株式会社 Switching power supply
US7613019B2 (en) 2005-07-08 2009-11-03 Power Integrations, Inc. Method and apparatus to limit maximum switch current in a switch of a switching power supply
US7233504B2 (en) 2005-08-26 2007-06-19 Power Integration, Inc. Method and apparatus for digital control of a switching regulator

Also Published As

Publication number Publication date
KR101284827B1 (en) 2013-07-10
US20080290850A1 (en) 2008-11-27
US7881083B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
KR101090037B1 (en) Three-terminal, low voltage pulse width modulation controller ic
US7511929B2 (en) Switching power supply and semiconductor device used therefor
KR101370650B1 (en) Switch contoller, a control method of the switch, the converter, and the driving method using the switch contoller and the control method of the switch
US10742111B2 (en) Active clamp power converter and method of reducing shoot-through current during soft start
KR101365753B1 (en) Converter and the driving method thereof
US8427850B2 (en) Switching power supply device with a switching control circuit
KR101091923B1 (en) Switching mode power supply and method for producing bias voltage thereof
US20090201705A1 (en) Energy converting apparatus, and semiconductor device and switching control method used therein
KR101247801B1 (en) Switching mode power supply
US20090021233A1 (en) Pwm controller with output current limitation
KR101021993B1 (en) Switching mode power supply and switching control apparatus thereof
JP2007166810A (en) Dc-dc converter
US11239741B2 (en) Semiconductor switch control circuit and switching power source device
US8339809B2 (en) Switching power supply device
KR101489962B1 (en) Power converter, switching control device thereof and driving method thereof
US20100033992A1 (en) Switching power supply controller and semiconductor device used for the same
CN111641340A (en) Switching power supply device
JP2010088251A (en) Energy transmitting device and semiconductor device for controlling energy transmission
KR101284827B1 (en) A switch contoller, a control method of the switch, and a converter using the switch controller
US10615681B2 (en) Switching power supply circuit
JP3826804B2 (en) Dual power supply system
JP5129208B2 (en) Switching power supply
KR101067923B1 (en) Switching mode power supply having function of soft start and over load protection
KR20040076100A (en) Digital soft start circuit for pulse width modulation signal generator and switching mode power supply including the same
US7960952B2 (en) Switching mode power supply and switch thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7