KR20080060335A - 비휘발성 메모리 소자의 소자분리막 형성방법 - Google Patents

비휘발성 메모리 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR20080060335A
KR20080060335A KR1020060134291A KR20060134291A KR20080060335A KR 20080060335 A KR20080060335 A KR 20080060335A KR 1020060134291 A KR1020060134291 A KR 1020060134291A KR 20060134291 A KR20060134291 A KR 20060134291A KR 20080060335 A KR20080060335 A KR 20080060335A
Authority
KR
South Korea
Prior art keywords
film
layer
device isolation
forming
conductive
Prior art date
Application number
KR1020060134291A
Other languages
English (en)
Inventor
임수현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134291A priority Critical patent/KR20080060335A/ko
Publication of KR20080060335A publication Critical patent/KR20080060335A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 소자분리막의 소자분리 특성을 개선시킬 수 있고, 소자분리막의 유효높이를 균일하게 제어할 수 있는 비휘발성 메모리 소자의 소자분리막 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 게이트 절연막이 형성된 기판 상에 플로팅 게이트용 제1 도전막을 플로팅 게이트의 최종 목표치 두께보다 얇게 형성하는 단계와, 상기 제1 도전막 상에 패드 질화막을 형성하는 단계와, 상기 패드 질화막, 상기 제1 도전막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내에 매립되는 소자분리막을 형성하는 단계와, 상기 패드 질화막을 제거하는 단계와, 상기 소자분리막 및 상기 제1 도전막 상에 플로팅 게이트용 제2 도전막을 형성하는 단계와, 상기 제1 도전막 및 상기 제2 도전막의 총 두께가 상기 플로팅 게이트의 최종 목표치 두께가 되도록 상기 소자분리막 상으로 노출된 상기 제2 도전막을 제거하는 단계를 포함하는 비휘발성 메모리 소자의 소자분리막 형성방법을 제공한다.
소자분리막, HDP 산화막, 플로팅 게이트, 폴리실리콘막, 두께

Description

비휘발성 메모리 소자의 소자분리막 형성방법{METHOD FOR FORMING ISOLATION LAYER IN NON VOLATILE MEMORY DEVICE}
도 1 내지 도 8은 본 발명의 실시예에 따른 비휘발성 메모리 소자의 소자분리막 형성방법을 설명하기 위해 도시한 공정단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 반도체 기판 11 : 게이트 절연막
12 : 플로팅 게이트용 제1 도전막
13 : 버퍼 산화막 14 : 패드 질화막
15 : 하드마스크 16 : 반사방지막
17 : 포토레지스트 패턴 18A, 18B : 제1 및 제2 트렌치
19 : 소자분리막용 절연막 19A : 소자분리막
20 : 플로팅 게이트용 제2 도전막
21 : 플로팅 게이트
본 발명은 반도체 소자 제조기술에 관한 것으로, 특히 비휘발성(non-volatile) 메모리 소자의 소자분리막 형성방법, 더욱 구체적으로는 플래시(FLASH) 메모리 소자의 소자분리막 형성방법에 관한 것이다.
반도체 메모리 소자의 제조공정 기술의 발달과 더불어 반도체 메모리 소자의 선폭은 점차 감소하게 되었다. 이에 따라, 액티브 영역(active region) 사이의 필드 영역(field region) 폭이 감소하게 되었고, 이로 인해, 필드 영역에 형성되는 트렌치(trench)의 종횡비가 증가하여 트렌치 내에 소자분리막으로 HDP(High Density Plasma) CVD(Chemical Vapor Deposition) 방식으로 증착되는 산화막(이하, HDP 산화막이라 함)을 매립시키는 공정이 어려워졌다.
특히, 60nm 이하의 비휘발성 메모리 소자, 예컨대 트렌치의 종횡비가 5.0 이상인 구조에서는 HDP 산화막을 이용하여 보이드 없이 균일한 소자분리막을 트렌치 내에 매립시키는 데에 한계가 따르고 있다.
따라서, 이러한 소자분리막의 매립 특성을 향상시키기 위해 기존에 단일적으로 사용되던 HDP 산화막과 함께 스핀 코팅(spin coating) 방식으로 증착되어 리플로우(reflow) 특성이 우수한 SOD(Spin On Dielectric)막을 이용하여 트렌치를 매립하는 기술이 제안되었다.
그러나, 이와 같이 SOD막을 이용하여 트렌치를 매립하는 기술을 적용하다 보면 다음과 같은 문제점들이 발생하게 된다.
첫째, SOD막은 기존의 HDP 산화막보다 막질이 떨어져 소자분리막의 소자분리 특성을 저하시키게 된다.
둘째, SOD막은 습식식각율이 빠르고 불균일하다는 물질 특성을 갖고 있어 습식식각공정 적용시 소자분리막의 유효높이(Effective Field oxide Height, EFH)를 불균일하게 하는 문제를 유발한다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 본 발명은 60nm 이하의 고집적 비휘발성 메모리 소자의 소자분리막 형성방법에 있어서, 소자분리막의 소자분리 특성을 개선시킬 수 있는 비휘발성 메모리 소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다.
둘째, 본 발명은 60nm 이하의 고집적 비휘발성 메모리 소자의 소자분리막 형성방법에 있어서, 소자분리막의 유효높이를 균일하게 제어할 수 있는 비휘발성 메모리 소자의 소자분리막 형성방법을 제공하는데 다른 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 게이트 절연막이 형성된 기판 상에 플로팅 게이트용 제1 도전막을 플로팅 게이트의 최종 목표치 두께보다 얇게 형성하는 단계와, 상기 제1 도전막 상에 패드 질화막을 형성하는 단계 와, 상기 패드 질화막, 상기 제1 도전막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내에 매립되는 소자분리막을 형성하는 단계와, 상기 패드 질화막을 제거하는 단계와, 상기 소자분리막 및 상기 제1 도전막 상에 플로팅 게이트용 제2 도전막을 형성하는 단계와, 상기 제1 도전막 및 상기 제2 도전막의 총 두께가 상기 플로팅 게이트의 최종 목표치 두께가 되도록 상기 소자분리막 상으로 노출된 상기 제2 도전막을 제거하는 단계를 포함하는 비휘발성 메모리 소자의 소자분리막 형성방법을 제공한다.
본 발명에 있어서, 상기 소자분리막은 HDP 산화막으로 형성하는 것이 바람직하다.
본 발명은 기판 상부에 최소한의 두께로 플로팅 게이트용 제1 도전막을 증착하고 계속해서 패드 질화막을 증착한 후, 패드 질화막, 제1 도전막 및 기판을 식각하여 트렌치를 형성함으로써, 트렌치의 종횡비를 최소화할 수 있다. 이와 같이, 트렌치의 종횡비가 최소화된 상태에서 트렌치 내에 소자분리막을 매립시키므로, 트렌치의 종횡비가 5.0 이상이 되는 60nm 이하의 고집적 비휘발성 메모리 소자의 소자분리막을 보이드 없이 균일하게 형성할 수 있다.
특히, 본 발명은 소자분리막을 HDP 산화막으로 형성하기 때문에 이미 막질이 우수하다고 검증된 HDP 산화막만으로 60nm 이하의 고집적 비휘발성 메모리 소자의 소자분리막을 보이드 없이 균일하게 형성할 수 있다. 따라서, 소자분리막의 소자분리 특성을 개선시킬 수 있을 뿐만 아니라 소자분리막의 유효높이를 균일하게 제어할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면번호(참조번호)로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 1 내지 도 8은 본 발명의 실시예에 따른 비휘발성 메모리 소자의 소자분리막 형성방법을 설명하기 위해 도시한 공정단면도이다. 여기서는, 일례로 플래시 메모리 소자의 소자분리막 형성방법에 대해 설명하기로 한다.
먼저, 도 1에 도시된 바와 같이, 반도체 기판(10) 상에 게이트 절연막(11)을 형성한다. 이때, 게이트 절연막(11)은 산화막 또는 질화막을 함유한 산화막 물질로 형성할 수 있다.
이어서, 게이트 절연막(11) 상에 플로팅 게이트용 제1 도전막(12)을 형성한다. 이때, 제1 도전막(12)은 도전성을 갖는 모든 물질로 형성 가능하다. 바람직하게는, 제1 도전막(12)은 도프트(doped) 또는 언도프트(un-doped) 폴리실리콘막으로 형성한다.
특히, 제1 도전막(12)은 후속으로 형성될 플로팅 게이트용 제2 도전막(20, 도 7 참조)의 두께와 합하여 최종 플로팅 게이트의 목표치 두께를 만족하되, 제2 도전막(20)보다 현저히 얇은 최소한의 두께로 형성한다. 바람직하게는, 제1 도전막(12)은 200Å 이하, 즉 10~200Å의 두께로 형성한다.
이어서, 제1 도전막(12) 상에 버퍼 산화막(13) 및 패드 질화막(14)을 차례로 형성한다. 특히, 패드 질화막(14)은 제1 도전막(12)과 같이 그 두께를 최소화하여 500Å 이하, 즉 10~500Å의 두께로 형성한다.
이어서, 패드 질화막(14) 상에 하드마스크(15) 및 반사방지막(16)을 차례로 형성한다. 이때, 하드마스크(15)는 산화막 계열의 물질로 형성하고, 반사방지막(16)은 실리콘산화질화막(SiON)으로 형성하는 것이 바람직하다. 또한, 이들은 모두 500Å 이하, 즉 10~500Å의 두께로 형성하는 것이 바람직하다.
이어서, 도 2에 도시된 바와 같이, 반사방지막(16) 상에 소정의 포토레지스트 패턴(17)을 형성한다. 이때, 포토레지스트 패턴(17)은 셀 영역(CELL)과 주변회로 영역(PERI)에 각각 필드 영역을 정의하기 위한 것으로, 셀 영역(CELL)에서보다 주변회로 영역(PERI)에서의 패턴 간 폭이 더 넓은 형태로 형성한다.
여기서, 셀 영역(CELL)은 플래시 메모리 소자의 메모리 셀이 형성되는 영역을 나타내고, 주변회로 영역(PERI)은 메모리 셀을 구동하기 위한 구동회로를 포함하는 주변회로 소자가 형성될 영역을 나타낸다. 통상, 주변회로 영역(PERI)에 형성되는 주변회로 소자의 패턴 밀도가 셀 영역(CELL)에 형성되는 메모리 셀의 패턴 밀도보다 낮기 때문에 포토레지스트 패턴(17) 또한 셀 영역(CELL)에서보다 주변회로 영역(PERI)에서의 패턴 간 폭이 더 넓은 형태로 형성한다.
이어서, 포토레지스트 패턴(17)을 식각 마스크(mask)로 이용한 식각공정을 실시하여 셀 영역(CELL) 및 주변회로 영역(PERI)에 각각 제1 및 제2 트렌치(18A, 18B)를 형성한다. 예컨대, 포토레지스트 패턴(17)을 통해 반사방지막(16), 하드마스크(15), 패드 질화막(14), 버퍼 산화막(13), 제1 도전막(12), 게이트 절연막(11) 및 기판(10)의 일부를 식각하여 제1 및 제2 트렌치(18A, 18B)를 형성한다.
이어서, 도 3에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 포토레지스트 패턴(17, 도 2 참조) 및 반사방지막(16)을 제거한다. 또한, 습식식각공정을 실시하여 하드마스크(15)를 제거한다.
이어서, 제1 및 제2 트렌치(18A 및 18B, 도 2 참조)가 완전히 매립되도록 패드 질화막(14) 상에 소자분리막용 절연막(19)을 증착한다. 바람직하게, 절연막(19)은 HDP 산화막을 이용하여 증착한다. 이때, 절연막(19)은 셀 영역(CELL)과 주변회로 영역(PERI) 간의 패턴 밀도 차이에 의해 동도면에서와 같은 프로파일(profile)로 증착된다.
특히, 이러한 절연막(19)의 증착시에는 제1 및 제2 트렌치(18A, 18B)의 종횡비가 최소화된 상태여서 HDP 산화막만으로도 보이드 없이 균일하게 제1 및 제2 트렌치(18A, 18B)를 매립시킬 수 있다. 이는, 기존과는 달리 제1 및 제2 트렌치(18A, 18B) 형성 전 기판(10) 상부에 형성되는 제1 도전막(12) 및 패드 질화막(15)의 두께를 최소화하였기 때문에 가능하다. 따라서, HDP 산화막만으로도 60nm 이하의 고집적 비휘발성 메모리 소자의 소자분리막을 보이드 없이 균일하게 형성할 수 있어, 소자분리막의 소자분리 특성을 개선시키고 소자분리막의 유효높이를 균일하게 제어 할 수 있다.
이어서, 도 4에 도시된 바와 같이, 화학적기계적연마(Chemical Mechanical Polishing, 이하 CMP라 함) 공정을 실시하여 패드 질화막(14) 상의 산화막 물질을 모두 제거한다. 즉, 패드 질화막(14)을 연마 정지막으로 하는 CMP 공정을 실시하여 패드 질화막(14) 상으로 노출된 절연막(19)을 제거한다. 이로써, 제1 및 제2 트렌치(18A 및 18B, 도 2 참조) 내에 각각 고립된 형태의 소자분리막(19A)이 형성된다.
이어서, 도 5에 도시된 바와 같이, 인산용액(H3PO4)을 이용한 습식식각공정을 실시하여 패드 질화막(14, 도 4 참조)을 제거한다. 이러한 습식식각공정시에는 패드 질화막(14)과 함께 패드 질화막(14) 양측부의 소자분리막(19A)이 일정 폭으로 리세스(recess)될 수 있다.
이어서, 도 6에 도시된 바와 같이, 소자분리막(19A) 및 제1 도전막(12) 상에 플로팅 게이트용 제2 도전막(20)을 두껍게 증착한다. 이때, 제2 도전막(20)은 도전성을 갖는 모든 물질로 형성 가능하다. 바람직하게는, 제2 도전막(20)은 도프트 또는 언도프트 폴리실리콘막으로 형성한다.
이어서, 도 7에 도시된 바와 같이, CMP 공정을 실시하여 소자분리막(19A) 상의 제2 도전막(20)을 제거한다. 즉, 소자분리막(19A)을 연마 정지막으로 하는 CMP 공정을 실시하여 소자분리막(19A) 상부로 노출된 제2 도전막(20)을 제거하는 것이다. 이로써, 소자분리막(19A)에 의해 서로 전기적으로 분리된 플로팅 게이트(21)가 형성된다. 이때, 제1 도전막(12) 및 제2 도전막(20)의 총 두께가 바로 플로팅 게이 트(21)의 목표치 두께가 된다.
이처럼, 본 발명의 실시예에 따르면, 제1 도전막(12) 사이로 돌출된 소자분리막(19A)의 양측부가 일부 리세스된 상태에서 제2 도전막(20)을 증착한 후 이를 평탄화하여 플로팅 게이트(21)를 형성하므로, 플로팅 게이트(21)의 면적 확보에 유리하다.
이어서, 도 8에 도시된 바와 같이, 소자분리막의 유효높이를 조절하기 위하여 세정공정을 실시한다. 이를 통해, 플로팅 게이트(21) 사이로 노출된 소자분리막(19A)을 일정 깊이 리세스시켜 최종적으로 소자분리막의 유효높이를 최적화할 수 있다.
이후에는, 도면에 도시하진 않았지만, 공지된 플래시 메모리 소자 제조 기술에 따라 소자분리막(19A)을 포함한 플로팅 게이트(21)의 상부면 단차를 따라 유전체막을 증착하고, 유전체막 상에는 콘트롤 게이트를 형성한다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들이 있다.
첫째, 본 발명에 의하면, 기판 상부에 형성되는 플로팅 게이트용 제1 도전막 및 패드 질화막의 두께를 최소화하여 증착한 후 트렌치를 형성하여 트렌치의 종횡비를 최소화한 상태에서 트렌치 내에 소자분리막(HDP 산화막)을 매립시키므로, 소자분리막의 매립 특성을 향상시켜 60nm 이하의 고집적 비휘발성 메모리 소자의 소자분리막의 소자분리 특성을 개선시킬 수 있다.
둘째, 본 발명에 의하면, HDP 산화막만으로 소자분리막을 형성함으로써, 60nm 이하의 고집적 비휘발성 메모리 소자의 소자분리막의 유효높이를 균일하게 제어할 수 있다.
셋째, 본 발명에 의하면, 플로팅 게이트용 제1 도전막 사이로 돌출된 소자분리막의 양측부가 일부 리세스된 상태에서 플로팅 게이트용 제2 도전막을 증착한 후 이를 평탄화하여 플로팅 게이트를 형성하므로, 플로팅 게이트의 면적 확보에 유리하다.

Claims (9)

  1. 게이트 절연막이 형성된 기판 상에 플로팅 게이트용 제1 도전막을 플로팅 게이트의 최종 목표치 두께보다 얇게 형성하는 단계;
    상기 제1 도전막 상에 패드 질화막을 형성하는 단계;
    상기 패드 질화막, 상기 제1 도전막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 내에 매립되는 소자분리막을 형성하는 단계;
    상기 패드 질화막을 제거하는 단계;
    상기 소자분리막 및 상기 제1 도전막 상에 플로팅 게이트용 제2 도전막을 형성하는 단계; 및
    상기 제1 도전막 및 상기 제2 도전막의 총 두께가 상기 플로팅 게이트의 최종 목표치 두께가 되도록 상기 소자분리막 상으로 노출된 상기 제2 도전막을 제거하는 단계
    를 포함하는 비휘발성 메모리 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 제2 도전막을 제거하는 단계 후,
    상기 소자분리막을 일정 깊이 리세스시키는 단계를 더 포함하는 비휘발성 메 모리 소자의 소자분리막 형성방법.
  3. 제 1 항에 있어서,
    상기 패드 질화막을 형성하는 단계 전,
    상기 제1 도전막 상에 버퍼 산화막을 형성하는 단계를 더 포함하는 비휘발성 메모리 소자의 소자분리막 형성방법.
  4. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 제1 도전막은 상기 제2 도전막보다 얇게 형성하는 비휘발성 메모리 소자의 소자분리막 형성방법.
  5. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 제1 도전막은 10~200Å의 두께로 형성하는 비휘발성 메모리 소자의 소자분리막 형성방법.
  6. 제 5 항에 있어서,
    상기 패드 질화막은 10~500Å의 두께로 형성하는 비휘발성 메모리 소자의 소자분리막 형성방법.
  7. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 소자분리막은 고밀도 플라즈마(High Density Plasma) 화학기상증착 방식으로 증착되는 HDP 산화막으로 형성하는 비휘발성 메모리 소자의 소자분리막 형성방법.
  8. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 패드 질화막을 제거하는 단계는,
    상기 패드 질화막과 함께 상기 패드 질화막 양측부의 상기 소자분리막이 리세스되는 비휘발성 메모리 소자의 소자분리막 형성방법.
  9. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 제1 및 제2 도전막은 언도프트 또는 도프트 폴리실리콘막으로 형성하는 비휘발성 메모리 소자의 소자분리막 형성방법.
KR1020060134291A 2006-12-27 2006-12-27 비휘발성 메모리 소자의 소자분리막 형성방법 KR20080060335A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134291A KR20080060335A (ko) 2006-12-27 2006-12-27 비휘발성 메모리 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134291A KR20080060335A (ko) 2006-12-27 2006-12-27 비휘발성 메모리 소자의 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR20080060335A true KR20080060335A (ko) 2008-07-02

Family

ID=39812869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134291A KR20080060335A (ko) 2006-12-27 2006-12-27 비휘발성 메모리 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR20080060335A (ko)

Similar Documents

Publication Publication Date Title
KR100780643B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100473733B1 (ko) 반도체 소자 및 그의 제조방법
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
KR100841050B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100772554B1 (ko) 비휘발성 메모리 소자의 소자 분리막 형성방법
KR100676598B1 (ko) 반도체 소자의 제조 방법
KR101071856B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100538882B1 (ko) 반도체 소자의 제조 방법
US7521320B2 (en) Flash memory device and method of manufacturing the same
KR20060038620A (ko) 반도체소자의 제조 방법
KR20080060348A (ko) 반도체 소자의 소자분리막 형성방법
KR20080060335A (ko) 비휘발성 메모리 소자의 소자분리막 형성방법
KR100602126B1 (ko) 플래시 메모리 셀 및 그 제조 방법
KR100804155B1 (ko) 반도체 소자의 제조방법
KR100792366B1 (ko) 플래시 메모리 소자의 소자분리막 형성방법
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100877112B1 (ko) 플래시 메모리소자의 제조방법
KR20080060318A (ko) 반도체 소자의 소자분리막 형성방법
KR20080001279A (ko) 반도체 소자의 소자분리막 형성방법
KR100792373B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20080060351A (ko) 반도체 소자의 소자분리막 형성방법
US20110159692A1 (en) Method for fabricating semiconductor device
KR100912961B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100806516B1 (ko) 낸드 플래시 메모리 소자의 제조방법
KR20060113265A (ko) 리세스게이트공정을 이용한 반도체장치의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid