KR20080048235A - Ｔｆｔ 어레이 기판 및 그 제조방법 - Google Patents
Ｔｆｔ 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20080048235A KR20080048235A KR1020060118365A KR20060118365A KR20080048235A KR 20080048235 A KR20080048235 A KR 20080048235A KR 1020060118365 A KR1020060118365 A KR 1020060118365A KR 20060118365 A KR20060118365 A KR 20060118365A KR 20080048235 A KR20080048235 A KR 20080048235A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- electrode
- data
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 239000010409 thin film Substances 0.000 title abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 84
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 232
- 229920002120 photoresistant polymer Polymers 0.000 claims description 78
- 239000011241 protective layer Substances 0.000 claims description 59
- 239000003990 capacitor Substances 0.000 claims description 57
- 239000004020 conductor Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 25
- 239000003963 antioxidant agent Substances 0.000 claims description 19
- 230000003078 antioxidant effect Effects 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 230000003064 anti-oxidating effect Effects 0.000 claims description 14
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 13
- 239000004925 Acrylic resin Substances 0.000 claims description 8
- 229920000178 Acrylic resin Polymers 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 40
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 238000003860 storage Methods 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 10
- 239000007769 metal material Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/42—Arrangements for providing conduction through an insulating substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 CHF(Contact Hole Filing) 방법을 적용함으로써 노광마스크의 사용횟수를 줄이고 또한, 반도체층 상부에 에칭스토퍼를 구비하여 반도체층의 데미지를 방지하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것으로서, 특히 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드로 구성되는 게이트 배선층과, 상기 게이트 배선층으로부터 절연되는 반도체층과, 상기 반도체층의 채널부를 커버하는 에칭스토퍼와, 데이터 배선, 상기 반도체층 양측에 각각 형성되고 상기 반도체층의 일부 모서리와 동일 선상의 모서리를 가지는 소스/드레인 전극 및 데이터 패드로 구성되며, 상기 데이터 배선 및 데이터 패드 하부에 상기 반도체층 형성용 물질이 동일한 패턴으로 더 구비되는 데이터 배선층과, 상기 데이터 배선층을 커버하는 보호층과, 상기 보호층이 제거된 영역에서 상기 드레인 전극에 콘택되고 상기 게이트 절연막 및 보호층이 제거된 기판 상에 형성되는 화소전극과, 상기 게이트 절연막 및 보호층이 제거된 영역에 형성되어 상기 게이트 패드를 커버하는 제 1 산화방지막과, 상기 보호층이 제거된 영역에 형성되어 상기 데이터 패드를 커버하는 제 2 산화방지막을 포함하여 구성되는 것을 특징으로 한다.
노광마스크, 회절노광, 에칭스토퍼, CHF
Description
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도.
도 2는 본 발명에 의한 TN모드 TFT 어레이 기판의 평면도.
도 3은 본 발명에 의한 TN모드 TFT 어레이 기판의 단면도.
도 4a 내지 도 4i는 본 발명에 의한 TN모드 TFT 어레이 기판의 공정단면도.
도 5a 내지 도 5d는 본 발명에 의한 TN모드 TFT 어레이 기판의 공정평면도.
도 6은 본 발명에 의한 IPS모드 TFT 어레이 기판의 평면도.
도 7은 본 발명에 의한 IPS모드 TFT 어레이 기판의 단면도.
도 8a 내지 도 8i는 본 발명에 의한 IPS모드 TFT 어레이 기판의 공정단면도.
도 9a 내지 도 9d는 본 발명에 의한 IPS 모드 TFT 어레이 기판의 공정평면도.
*도면의 주요 부분에 대한 부호설명
104 : 비정질실리콘 104a : n+a-Si
108, 109, 110 : 제 1 ,제 2 ,제 3 포토레지스트
111 : 기판 112 : 게이트 배선
112a : 게이트 전극 113 : 게이트 절연막
114 : 반도체층 114a : 오믹콘택층
115 : 데이터 배선 115a : 소스 전극
115b : 데이터 전극 116 : 보호층
117 : 화소전극 122 : 게이트 패드
125 : 데이터 패드 132 : 커패시터 하부전극
135 : 커패시터 상부전극
150a, 150b : 제 1 ,제 2 에칭스토퍼
151, 152 : 제 1 ,제 2 산화방지막
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 CHF(Contact Hole Filing) 방법을 적용하여 노광마스크의 사용횟수를 줄임으로써 공정 시간 및 공정 단가를 절감하고 또한, 반도체층 상부에 에칭스토퍼를 구비하여 반도체층의 데미지를 방지하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것이다.
액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.
이러한 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이다.
상기 포토식각기술은 패턴이 형성될 기판 상의 필름층에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 노광 마스크에 형성된 패턴을 포토 레지스트 위에 그대로 노광하여 현상하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 상기 필름층을 식각한 후 포토 레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어진다.
종래기술에 의한 액정표시소자용 TFT 어레이 기판은 기판 상에 게이트 배선층, 게이트 절연막, 반도체층, 데이터 배선층, 보호막, 화소전극을 형성하기 위해서 통상, 5~7마스크 기술을 사용하고 있는데, 이와같이 마스크를 이용하는 포토식각기술의 횟수가 많아지면 공정 오류의 확률이 증가한다.
이와같은 문제점을 극복하고자 최근, 포토리소그래피 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 저마스크 기술에 대한 연구가 활발하게 진행되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 TFT 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도이다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 1a에서와 같이, 기판(11) 상에 금속 물질을 증착한 후, 포토식각기술을 적용하여 복수개의 게이트 배선(도시하지 않음), 게이트 전극(12a) 및 게이트 패 드(22)를 형성한다.
상기 포토식각기술은 다음과 같이 진행된다.
즉, 내열성이 우수하고 투명한 유리기판 상에 저항이 낮은 금속을 고온에서 증착하고 그 위에 포토레지스트(photoresist)를 도포한 후, 상기 포토레지스트 상부에 패턴층이 구비된 마스크를 위치시켜 빛을 선택적으로 조사함으로써 상기 마스크의 패턴층과 동일한 패턴을 상기 포토레지스트 상에 형성시킨다.
다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 포토레지스트를 패터닝한다. 상기 패터닝된 포토레지스트로부터 노출된 부분의 금속을 선택적으로 식각하여 원하는 패턴을 얻는 것이다.
다음, 도 1b에 도시된 바와 같이, 상기 게이트 전극(12a)을 포함한 전면에 절연물질을 고온에서 증착하여 게이트 절연막(13)을 형성한다.
이어서, 상기 게이트 절연막(13) 위에 아몰퍼스 실리콘을 증착하고, 사진식각기술로 패터닝하여 상기 게이트 전극(12a)에 오버랩되도록 상기 게이트 절연막(13) 상에 섬(island) 모양의 반도체층(14)을 형성한다.
계속해서, 도 1c에 도시된 바와 같이, 상기 반도체층(14)을 포함한 전면에 금속 물질을 증착하고 포토식각기술로 패터닝하여 데이터 배선층을 형성한다.
상기 데이터 배선층은 상기 게이트 배선과 교차하여 단위 화소영역을 정의하는 데이터 배선(도시하지 않음)과, 상기 반도체층(14)의 가장자리에 오버랩되는 소스 전극(15a) 및 드레인 전극(15b)과, 패드부 영역의 데이터 패드(25)를 포함한다.
상기에서와 같이 적층된 게이트전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a,15b)은 단위 픽셀에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 이룬다.
다음, 도 1d에 도시된 바와 같이, 상기 드레인 전극(15b)을 포함한 전면에 절연물질을 도포하여 보호막(16)을 형성한다. 그리고, 포토식각기술로 상기 보호막(16)의 일부를 제거하여 상기 드레인 전극(15b)이 노출되는 콘택홀(71)과 상기 게이트 패드(22)가 노출되는 제 1 패드오픈영역(81a)과 상기 데이터 패드(25)가 노출되는 제 2 패드오픈영역(81b)을 형성한다.
다음, 도 1e에 도시된 바와 같이, 상기 보호막(16)을 포함한 전면에 투명한 도전물질을 증착하고 포토식각기술을 적용하여 상기 드레인 전극(15b)에 전기적으로 연결되도록 화소영역에 화소전극(17)을 형성함으로써 TFT 어레이 기판을 완성한다. 이와 동시에 제 1 ,제 2 패드오픈영역을 커버하여 게이트 패드 및 데이터 패드의 산화를 방지하는 투명도전층(27)을 동시에 형성한다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판은 게이트 배선층, 반도체층, 데이터 배선층, 보호막의 콘택홀, 화소전극을 형성하기 위해서, 최소한 총 5번의 노광마스크를 사용하는데, 이와 같이 노광마스크의 사용횟수가 많아지면 공정이 복잡해지고 공정 시간 및 공정 비용이 많이 소요되므로 공정효율이 크게 떨어진다.
최근에는 노광마스크의 사용횟수를 줄이기 위한 연구가 활발하게 진행되고 있는데, 일예로, 상기 반도체층과 데이터 배선층을 일괄 패터닝하기 위해 회절노광마스크를 사용하여 패터닝 공정을 수행한다.
또한, 회절노광마스크를 사용하여 상기 반도체층과 데이터 배선층을 일괄 패터닝하는 경우, 데이터 배선층을 식각하기 위해 사용되는 식각용액에 의해 반도체층의 채널이 손상되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해서, 게이트 배선층을 패터닝하고, 에칭스토퍼를 형성하고, 반도체층과 n+a-Si과 데이터 배선층을 일괄 패터닝하고, 화소전극 및 산화방지막을 패터닝함으로써, 노광마스크를 총 4회 사용하여 박막트랜지스터 어레이 기판을 형성하는바, 공정을 간소화하고 공정비용을 절감할 수 있는 TFT 어레이 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
이때, 반도체층과 데이터 배선층(특히, 소스/드레인 전극)을 동시에 패터닝하더라도 에칭스토퍼에 의해 반도체층의 채널층이 손상받을 염려가 없고, 게이트 절연막 및 반도체층이 게이트 배선층만 커버하도록 형성되므로 소자의 투과율이 저하될 염려도 없는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT 어레이 기판은 기판 상에 형성되는 게이트 배선, 상기 게이트 배선으로부터 분기되는 게이트 전극 및 상기 게이트 배선의 끝단에 형성되는 게이트 패드로 구성되는 게이트 배선층과, 게이트 절연막에 의해서 상기 게이트 배선층으로부터 절연되는 반도체층과, 상기 반도체층의 채널부를 커버하는 에칭스토퍼와, 상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 형성되고 상기 반도체층의 일부 모서리와 동일 선상의 모서리를 가지는 소스/드레인 전극 및 상기 데이터 배선의 끝단에 형성되는 데이터 패드로 구성되며, 상기 데이터 배선 및 데이터 패드 하부에 상기 반도체층 형성용 물질이 동일한 패턴으로 더 구비되는 데이터 배선층과, 상기 데이터 배선층을 커버하는 보호층과, 상기 보호층이 제거된 영역에서 상기 드레인 전극에 콘택되고 상기 게이트 절연막 및 보호층이 제거된 기판 상에 형성되는 화소전극과, 상기 게이트 절연막 및 보호층이 제거된 영역에 형성되어 상기 게이트 패드를 커버하는 제 1 산화방지막과, 상기 보호층이 제거된 영역에 형성되어 상기 데이터 패드를 커버하는 제 2 산화방지막을 포함하여 구성되는 것을 특징으로 한다.
그리고, 상기 TFT 어레이 기판의 제조방법은 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드로 구성되는 게이트 배선층을 형성하는 단계와, 상기 게이트 배선층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 실리콘층을 증착하는 단계와, 상기 실리콘층 상에 제 1 에칭스토퍼를 형성하는 단계와, 상기 제 1 에칭스토퍼를 포함한 전면에 금속을 증착한 후, 상기 실리콘층 및 금속을 패터닝하여 반도체층을 형성하고, 데이터 배선, 소스/드레인 전극, 데이터 패드로 구성되는 데이터 배선층을 형성하는 단계와, 상기 데이터 배선층을 포함한 전면에 보호층을 형성하는 단계와, 상기 보호층 상에 제 1 포토레지스트 패턴을 형성하고 이를 마스크로 하여 상기 게이트 절연막 또는 보호층을 식각하는 단계와, 상기 제 1 포토레지스트 패턴을 포함한 전면에 투명한 도전물질을 증착하는 단계와, 상기 제 1 포토레지스트 패턴 사이의 오목부에 제 2 포토레지스트를 매립하는 단계와, 상기 제 1 포토레지스트 패턴과 제 2 포토레지스트 사이에 개재된 도전물질만을 식각하여 상기 드레인 전극, 게이트 패드 및 데이터 패드에 각각 콘택되는 화소전극, 제 1 산화방지막 및 제 2 산화방지막을 형성하는 단계와, 상기 제 1 포토레지스트 패턴 및 제 2 포토레지스트를 스트립하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이 경우, 본 발명에 의한 TFT 어레이 기판은 게이트 배선층을 형성하는 단계와, 게이트 절연막 및 실리콘층을 연속증착한 후 상기 실리콘층 상의 소정 부위에 제 1 에칭스토퍼를 형성하는 단계와, 상기 제 1 에칭스토퍼를 포함한 전면에 금속을 증착한 후 상기 실리콘층 및 금속을 일괄패터닝하여 반도체층 및 데이터 배선층을 형성하는 단계와, CHF방식을 적용하여 보호층 및 화소전극을 형성하는 단계에서 각각 노광마스크를 사용함으로써 마스크 공정수를 줄일 수 있는 것을 특징으로 한다.
이와같이, 총 4번의 노광마스크를 사용하여 완성하므로 저마스크 기술로서 유용하다.
한편, 상기 화소전극을 기판 전면에 형성하여 TN모드용 TFT 어레이 기판을 제작할 수도 있고, 상기 화소전극에 평행하는 공통전극을 더 구비하여 IPS모드용 TFT 어레이 기판을 제작할 수도 있다.
이하, 첨부된 도면을 통해 본 발명의 실시예에 의한 TFT 어레이 기판 및 그 제조방법을 살펴보면 다음과 같다.
제 1 실시예
도 2는 본 발명에 의한 TN모드 TFT 어레이 기판의 평면도이고, 도 3은 본 발명에 의한 TN모드 TFT 어레이 기판의 단면도이고, 도 4a 내지 도 4i는 본 발명에 의한 TN모드 TFT 어레이 기판의 공정단면도이며, 도 5a 내지 도 5d는 본 발명에 의한 TN모드 TFT 어레이 기판의 공정평면도이다.
본 발명의 제 1 실시예에 의한 액정표시소자용 TFT 어레이 기판은, 도 2 및 도 3에 도시된 바와 같이, 박막트랜지스터(TFT), 화소전극(PXL, 117), 스토리지 커패시터(Cst), 게이트 배선(112) 및 데이터 배선(DL, 115)이 형성되어 있는 액티브 영역과, 게이트 패드(GP,122) 및 데이터 패드(DP,125)가 각각 형성되어 있는 패드부 영역으로 구분된다.
구체적으로, 상기 액티브 영역에는 서로 교차하는 게이트 배선(112) 및 데이터 배선(115)에 의해서 서브픽셀이 정의되고, 상기 두 배선의 교차 지점에는 게이트 전극(112a), 게이트 절연막(113), 반도체층(114), 제 1 에칭 스토퍼(150a), 오믹콘택층(114a), 소스/드레인 전극(115a,115b)이 적층되어 박막트랜지스터(TFT)를 구성한다.
상기 소스전극과 드레인 전극 사이의 반도체층 채널부에는 제 1 에칭 스토퍼(150a)가 더 구비되는데, 반도체층과 소스/드레인 전극을 동시에 식각하는 경우 상기 제 1 에칭스토퍼에 의해서 반도체층의 채널이 손상되는 것이 방지된다.
이때, 상기 소스/드레인 전극 하부에는 오믹콘택층(114a)이 더 구비될 수 있는데, 이 경우에는 상기 오믹콘택층 및 소스/드레인 전극 식각시 상기 제 1 에칭스토퍼에 의해서 채널층 손상이 방지된다. 따라서, 제 1 에칭 스토퍼는 오믹콘택층과 식각선택비가 다른 물질로 형성하고 도전특성이 없는 절연물질로 형성하여야 하므로 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질 또는 BCB(Benzocyclobutene), 아크릴 수지 등의 유기절연물질을 소정두께로 증착하여 형성할 수 있다.
그리고, 제 1 에칭스토퍼(150a)는 반도체층의 채널부에 한정형성되도록 반도체층의 크기보다 작게 형성할 수 있다.
패턴의 형태가 서로 다른 반도체층(114)과 소스/드레인 전극(115a, 115b)을 일괄 패터닝하기 위해서 회절노광마스크를 사용하여 포토식각공정을 수행하는데, 상기 반도체층과 소스/드레인 전극의 모서리가 동일선상에 위치함을 도 2를 통해 확인할 수 있다. 상기 소스/드레인 전극 하부에는 오믹콘택층(114a)이 동일한 패턴으로 형성되어 있다.
상기 드레인 전극(115b)에는 화소전극(117)이 콘택되는데, 상기 화소전극은 게이트 절연막이 제거된 기판(111) 상에 형성된다.
한편, 상기 스토리지 커패시터 영역(Cst)에는 커패시터 하부전극(132)과, 상기 커패시터 하부전극(135) 상에 오버랩되는 커패시터 상부전극(135)과, 상기 커패시터 상,하부 전극을 서로 절연시키는 게이트 절연막(113)이 형성되어 있다. 상기 커패시터 하부전극은 게이트 배선의 소정부위를 활용하고, 상기 커패시터 상부전극은 화소전극과 일체형으로 형성되어 각각 전압을 인가받는다.
그리고, 패드부 영역에는 상기 게이트 배선(112)에서 연장 형성되어 외부로부터 주사신호를 전달하는 게이트 패드(122)와, 상기 데이터 배선(115)에서 연장 형성되어 비디오 신호를 전달하는 데이터 패드(125)가 구비되는데, 상기 게이트 패드 및 데이터 패드 상부에는 이들을 각각 커버하는 제 1 ,제 2 산화방지 막(151,152)이 형성되어 있다.
상기 제 1 산화방지막(151)은 상기 게이트 패드 상부의 보호층(116) 및 게이트 절연막(113)의 적층막을 선택적으로 제거한 부분에 증착되어 형성되고, 상기 제 2 산화방지막(152)은 상기 데이터 패드 상부의 보호층(116)을 선택적으로 제거한 부분에 증착되어 형성된다.
상기 게이트 배선(112), 게이트 전극(112a), 게이트 패드(122) 및 커패시터 하부전극(132)은 서로 동일층에 구비되며, 상기 패턴들을 커버하기 위해서 게이트 절연막(113)이 형성되어 있다. 다만, 게이트 패드 상부와 화소전극이 형성되는 부분의 게이트 절연막은 제거된다. 상기 게이트 패드 상부의 게이트 절연막은 게이트 패드를 오픈시키기 위해서 제거되고 화소전극이 형성되는 부분의 게이트 절연막은 상기 게이트 패드 상부의 게이트 절연막을 제거할 때, 불가피하게 제거되는 것이다.
이때, 상기 게이트 배선, 게이트 전극 및 게이트 패드는 일체형으로 형성되고, 커패시터 하부전극은 별도의 패턴으로 형성되어 신호를 따로 인가받을 수도 있고, 도 3에서와 같이, 게이트 배선과 일체형으로 형성할 수도 있다.
상기 게이트 배선에 교차하여 서브픽셀을 정의하는 데이터 배선(115)과, 상기 데이터 배선에서 분기되는 소스전극(115a)과, 상기 소스전극으로부터 이격되며 상기 데이버 배선과 동일층에 구비되는 드레인 전극(115b)과, 상기 데이터 배선 끝단에 형성되는 데이터 패드(125)가 동일층에 구비된다.
다만, 게이트 절연막(113) 상부에 형성되는 데이터 패드(125) 및 데이터 배 선(115) 하부에는 비정질 실리콘(104), n+a-Si(104a)의 적층막이 더 구비되는데, 이것은 상기 비정질 실리콘(104), n+a-Si(104a), 데이터 배선층을 회절노광마스크로 일괄패터닝하기 때문이다. 이때, 박막트랜지스터 영역의 비정질실리콘은 반도체층(114)이 되고, n+a-Si는 오믹콘택층(114a)이 된다.
그리고, 상기 드레인 전극에 콘택되어 서브픽셀 대부분의 영역을 차지하는 화소전극(117)과, 상기 게이트 패드 및 데이터 패드를 각각 커버하는 제 1 ,제 2 산화방지막(151, 152)과, 상기 화소전극(117)과 전기적으로 연결되는 커패시터 상부전극(135)이 동일층에 구비되는데, 이들 패턴들 사이에 보호층(116)이 형성되어 있어 각 패턴들을 서로 절연시킨다. 즉, 상기 화소전극(117) 및 제 1 산화방지막(151)은 게이트 절연막 및 보호층이 제거된 기판 및 게이트 패드 상에 각각 형성되고, 상기 제 2 산화방지막은 보호층이 제거된 데이터 패드 상에 각각 형성된다.
상기 화소전극, 커패시터 상부전극은 도전특성이 요구되고, 제 1 ,제 2 산화방지막은 게이트 패드 및 데이터 패드가 산화되는 것을 방지하기 위해 부식 및 산화가 잘 안되는 특성이 요구되는바, 상기 두 가지 요구를 모두 만족시키기 위해서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 도전물질을 사용하여 형성할 수 있다.
도시하지는 않았으나, 상기와 같이 화소전극과 박막트랜지스터가 형성되어 있는 TFT 어레이 기판은 공통전극과 컬러필터층이 형성되어 있는 대향기판과 대향합착된 후 두 기판 사이에 액정이 충진되어 액정표시소자가 완성되며, 상기 화소전극과 공통전극 사이에 형성되는 수직전계에 의해 상기 액정이 구동된다.
상기 액정표시소자의 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 4a 및 도 5a에 도시된 바와 같이, 투명하고 내열성이 우수한 기판(111) 상에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속물질 바람직하게는, 몰리브덴과 AlNd의 적층막을 스퍼터링(sputtering) 방법으로 차례로 증착한 뒤, 포토식각기술로 일괄 패터닝하여 게이트 배선(112)과, 상기 게이트 배선으로부터 분기되는 TFT영역의 게이트 전극(112a)과, 스토리지 커패시터 영역(Cst)의 커패시터 하부전극(132)과, 게이트 패드부 영역(GP)의 게이트 패드(122)를 형성한다.
이때, 커패시터 하부전극과 게이트 배선을 별도로 형성하여도 무방하지만, 도 5a에 도시된 바와 같이, 게이트 배선의 일부를 커패시터 하부전극으로 활용할 수도 있다.
그리고, 도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트 전극(112a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 증착하거나 또는 BCB(Benzocyclobutene), 아크릴 수지 등의 유기물질 도포하여 게이트 절연막(113)을 형성한다.
이어서, 상기 게이트 절연막(113) 위에 비정질 실리콘(amorphous silicon, a-Si)(104)을 형성하고, 그 위에 에칭 스토퍼용 절연물질을 증착한다.
이후, 상기 에칭 스토퍼용 절연물질(150)을 포토식각공정으로 선택적으로 패터닝하여 제 1 ,제 2 에칭스토퍼(150a, 150b)를 형성한다. 상기 제 1 에칭스토퍼는 TFT 영역의 게이트 전극(112a) 상부에 형성하고 상기 제 2 에칭스토퍼는 스토리지 영역(Cst)의 커패시터 하부전극(132) 상부에 형성한다.
다음, 도 4c에 도시된 바와 같이, 상기 에칭 스토퍼(150)를 포함한 전면에 n+a-Si(104a) 및 금속(190)을 차례로 증착한다. 이때, n+a-Si(104a)는 비정질 실리콘(amorphous silicon, a-Si)에 불순물을 도핑한 것을 증착하여 형성하고, 금속(190)은 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속물질 바람직하게는, Mo을 스퍼터링(sputtering) 방법으로 증착하여 형성할 수 있다.
이후, 상기 금속(190) 상부에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 제 1 포토레지스트(Photo resist)(108)를 도포한 후, 상기 제 1 포토레지스트 상부에 노광마스크(도시하지 않음)를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 제 1 포토레지스트를 현상하여 2중 단차의 제 1 포토레지스트 패턴을 형성한다.
여기서, 상기 노광마스크는 회절노광마스크로서 투명기판 상에 금속재질의 차광층 및 반투과층이 형성되어, 투과영역, 반투과 영역, 차광영역의 3영역으로 분할되는데, 투과영역에는 광투과율이 100%이고, 차광영역은 광투과율이 0%이며, 반투과 영역은 광투과율이 0%~100%미만이다.
따라서, 회절 노광된 상기 제 1 포토 레지스트(108)의 잔존 두께도 3영역으로 구분되는데, 회절노광 마스크의 투과영역에 얼라인되어 이후 현상공정에서 완전 히 제거되는 부분과, 회절노광 마스크의 차광 영역에 얼라인되어 이후 현상공정에서 전혀 제거되지 않는 부분과, 회절노광 마스크의 반투과영역에 얼라인되어 중간단차를 가지는 부분으로 구분된다. 다만, 노광된 부위가 제거되는 포토레지스트는 포지티브 포토레지스트에 한하며, 네가티브 포토레지스트는 노광되지 않은 부위가 제거된다.
이로써, 회절노광 및 현상된 제 1 포토레지스트(108)는 이중단차를 가지는데, 소스/드레인 전극이 형성되는 영역과 데이터 배선 및 데이터 패드가 형성되는 영역의 제 1 포토레지스트는 제거되지 않고 그대로 남아있고, 소스전극과 드레인 전극 사이의 채널부 영역의 제 1 포토레지스트는 중간단차를 가진다.
이후, 이중단차의 제 1 포토레지스트(108)를 마스크로 하여 비정질실리콘(104), n+a-Si(104a) 및 금속(190)의 적층막을 일괄식각한다. 이때, 스토리지 영역의 제 2 에칭 스토퍼(150b)에 의해 커패시터 하부전극 상부의 게이트 절연막이 식각되는 것을 방지할 수 있다.
이어서, 낮은 단차의 제 1 포토레지스트(108)가 완전히 제거될 때까지 상기 제 1 포토레지스트(108)를 에싱하고, 에싱된 제 1 포토레지스트 사이로 노출된 n+a-Si(104a) 및 금속(190)의 적층막을 식각한다. 상기 n+a-Si(104a) 및 금속(190)의 적층막 식각시, TFT 영역의 제 1 에칭 스토퍼(150a)에 의해 반도체층의 채널이 침식되는 것을 방지할 수 있다.
이후, 상기 제 1 포토레지스트(108)를 완전히 제거하면, 도 4d 및 도 5c에 도시된 바와 같이, TFT영역에 반도체층(114), 오믹콘택층(114a) 및 소스/드레인 전 극(115a, 115b)이 형성되고, DL영역에 데이터 배선(115)이 형성되며, DP영역에 데이터 패드(125)가 형성된다. 이때, 데이터 배선 및 데이터 패드 하부에는 비정질실리콘(104) 및 n+a-Si(104a)의 적층막이 그대로 남아있게 되며, TFT영역의 비정질실리콘은 반도체층이 되고, TFT 영역의 n+a-Si은 반도체층과 소스/드레인 전극 사이의 콘택특성을 보완해주는 오믹콘택층 역할을 한다.
계속해서, 도 4e에 도시된 바와 같이, 기판(111) 전면에 실리콘질화물, 실리콘 산화물 등의 무기절연물질 또는 BCB, 아크릴 수지 등의 유기절연물질을 증착하여 보호층(116)을 형성한다.
그리고, 상기 보호층(116) 상에 제 2 포토레지스트(109)를 도포하고 노광한 후 현상하여 일정한 모양으로 패터닝한 다음, 도 4f에 도시된 바와 같이, 패터닝된 제 2 포토레지스트(109) 사이로 노출된 보호층(116) 또는 게이트 절연막(113)을 식각한다. 이때, 식각선택비가 다른 데이터 배선층 및 게이트 배선층이이 에칭스토퍼 역할을 하게 된다.
따라서, 드레인 전극(115b) 및 데이터 패드(125) 상부의 보호층이 제거되고, PXL영역 및 게이트 패드 상부의 게이트 절연막 및 보호층이 제거되며, 스토리지 영역의 비정질실리콘(104), 제 2 에칭스토퍼(150b) 및 보호층이 제거된다.
계속해서, 상기 제 2 포토레지스트(109)를 스트립하지 않은 상태에서, 도 4g에 도시된 바와 같이, 제 2 포토레지스트(109)를 포함한 전면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, ZnO 등의 투명한 도전물질(117a)을 일정한 두께로 증착하고, 일정온도 이상의 열을 가하여 투명한 도전물질을 어닐링한다. 이 때, 상기 어닐링 공정에 의해서 제 2 포토레지스트 상부에 증착된 투명한 도전물질과 그 외영역에 증착된 투명한 도전물질의 결정화도가 달라져 식각선택비가 달라지는 것을 특징으로 한다.
이후 상기 투명한 도전물질을 포함한 전면에 제 3 포토레지스트(110)를 도포한다. 이때, 제 3 포토레지스트(110)는 상기 제 2 포토레지스트 사이의 빈공간에 매립하는 방식(CHF, Contact Hole Filing)으로 도포하는데, 투명한 도전물질(117a)의 최상층이 노출될 때까지만 도포하여 후공정에서 상기 투명한 도전물질을 식각할 에천트가 침투할 수 있게 한다.
이어서, 도 4h에 도시된 바와 같이, 투명한 도전물질을 식각할 에천트를 제공하여 제 2 포토레지스트(109)와 제 3 포토레지스트(110) 사이에 개재된 투명한 도전물질(117a)을 습식식각하여 투명한 도전물질을 원하는 형태로 패터닝한다. 이때, 제 2 포토레지스트와 제 3 포토레지스트 사이에 개재된 투명한 도전물질과 그 외영역에 증착된 투명한 도전물질의 식각선택비가 다르므로 제 2 ,제 3 포토레지스트 사이에 개재된 투명한 도전물질만 식각된다.
이로써, 도 4h 및 도 5d에 도시된 바와 같이, PXL영역의 화소전극(117)과, 스토리지 영역(Cst)의 커패시터 상부전극(135)과, 게이트 패드부 영역(GP)의 제 1 산화방지막(151)과, 데이터 패드부 영역(DP)의 제 2 산화방지막(152)을 형성한다. 동일층에 구비되는 화소전극과 제 1 ,제 2 산화방지막은 보호층(116)에 의해 서로 절연된다.
이때, 화소전극(117)은 드레인 전극(115b)에 콘택되고, 커패시터 상부전 극(135)은 게이트 절연막(113)에 의해 절연되어 커패시터 하부전극(132)에 오버랩되고, 제 1 ,제 2 산화방지막(151,152)은 게이트 패드(122), 데이터 패드(125)가 외부에 노출되지 않도록 커버하여 이들이 산화되는 것을 방지한다. 상기 화소전극, 커패시터 상부전극 및 제 1 ,제 2 산화방지막은 게이트 절연막 또는 보호층이 제거된 부분에 한정하여 증착되는 형태로 형성된다.
마지막으로, 도 4i에 도시된 바와 같이, 제 2 ,제 3 포토레지스트(109, 110)를 일괄 스트립하여 기판 상에 원하는 패턴들을 완성한다.
이상에서와 같이 형성된 본 발명에 의한 TFT 어레이 기판은 게이트 배선층을 형성하는 단계와, 게이트 절연막, 비정질실리콘, 에칭스토퍼를 연속증착한 후 에칭스토퍼를 패터닝하는 단계와, 그 위에 금속을 증착하여 상기 비정질실리콘 및 금속을 회절노광마스크를 사용하여 일괄패터닝하여 반도체층 및 데이터 배선층을 형성하는 단계와, CHF방식을 적용하여 보호층 및 화소전극을 형성하는 단계에서 각각 노광마스크를 사용함으로써 마스크 공정수를 줄이는 것을 일 수 있는 것을 특징으로 한다. 총 4번의 노광마스크를 사용하여 완성하므로 저마스크 기술로서 유용하며 제 1 에칭 스토퍼에 의해 반도체층의 채널부가 손상받는 것을 방지하고 제 2 에칭 스토퍼에 의해 게이트 패드 오픈시 커패시터 하부전극 상부의 게이트 절연막이 식각되는 것을 방지할 수 있다.
제 2 실시예
상기 제 1 실시예에서는 TN 모드 TFT 어레이 기판 및 그 제조방법에 한정하여 설명하였으나, IPS 모드 TFT 어레이 기판 및 그 제조방법에도 본 발명에 의한 기술적 사상을 적용할 수 있는바, 이하에서는 IPS 모드 TFT 어레이 기판에 대해 구체적으로 살펴보기로 한다.
도 6은 본 발명에 의한 IPS모드 TFT 어레이 기판의 평면도이고, 도 7은 본 발명에 의한 IPS모드 TFT 어레이 기판의 단면도이고, 도 8a 내지 도 8i는 본 발명에 의한 IPS모드 TFT 어레이 기판의 공정단면도이며, 도 9a 내지 도 9d는 본 발명에 의한 IPS 모드 TFT 어레이 기판의 공정평면도이다.
본 발명의 제 2 실시예에 의한 액정표시소자용 TFT 어레이 기판은, 도 6 및 도 7에 도시된 바와 같이, 박막트랜지스터(TFT), 화소전극(517), 공통전극(524), 공통배선(555), 스토리지 커패시터(Cst), 게이트 배선(512) 및 데이터 배선(DL, 515)이 형성되어 있는 액티브 영역과, 게이트 패드(GP, 522) 및 데이터 패드(DP, 525)가 각각 형성되어 있는 패드부 영역으로 구분된다.
구체적으로, 상기 액티브 영역에는 서로 교차하는 게이트 배선(512) 및 데이터 배선(515)에 의해서 서브픽셀이 정의되고, 상기 두 배선의 교차 지점에는 게이트 전극(512a), 게이트 절연막(513), 반도체층(514), 제 1 에칭 스토퍼(550a), 오믹콘택층(514a), 소스/드레인 전극(515a, 515b)이 적층되어 박막트랜지스터(TFT)를 구성하며, 픽셀영역(PXL)에는 서로 평행하게 형성되어 횡전계를 형성하는 공통전극(524)과 화소전극(517)이 구비되어 있다. 이때, 상기 공통전극(524)은 상기 게이트 배선(512)에 평행하는 공통배선(555)으로부터 분기된다.
상기 소스전극과 드레인 전극 사이의 반도체층 채널부에는 제 1 에칭 스토퍼(550a)가 더 구비되어 상기 오믹콘택층(514a) 및 소스/드레인 전극(515a, 515b) 의 패터닝을 위한 식각시 반도체층이 손상되는 것을 방지한다. 따라서, 제 1 에칭 스토퍼는 오믹콘택층과 식각선택비가 다른 물질로 형성하고 도전특성이 없는 절연물질로 형성하여야 하므로 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질 또는 BCB(Benzocyclobutene), 아크릴 수지 등의 유기절연물질을 소정두께로 증착하여 형성한다.
패턴의 형태가 서로 다른 반도체층(514)과 소스/드레인 전극(515a, 515b)을 일괄 패터닝하기 위해서 회절노광마스크를 사용하여 포토식각공정을 수행하는데, 상기 반도체층과 소스/드레인 전극의 모서리가 동일선상에 위치함을 도 7을 통해 확인할 수 있다. 상기 소스/드레인 전극 하부에는 오믹콘택층(514a)이 동일한 패턴으로 형성되어 있다.
상기 드레인 전극(515b)에는 화소전극(517)이 콘택되는데, 상기 화소전극은 게이트 절연막이 제거된 기판(511) 상에 형성된다.
그리고, 스토리지 커패시터 영역(Cst)에는 커패시터 하부전극(532)과, 상기 커패시터 하부전극(535) 상에 오버랩되는 커패시터 상부전극(535)과, 상기 커패시터 상,하부전극을 서로 절연시키는 게이트 절연막(513)의 적층막이 형성되어 있다. 상기 커패시터 하부전극은 게이트 배선의 소정부위를 활용하고, 상기 커패시터 상부전극은 화소전극과 일체형으로 형성되어 각각 전압을 인가받는다.
그리고, 패드부 영역에는 상기 게이트 배선(512)에서 연장 형성되어 외부로부터 주사신호를 전달하는 게이트 패드(522)와, 상기 데이터 배선(515)에서 연장 형성되어 비디오 신호를 전달하는 데이터 패드(525)가 구비되는데, 상기 게이트 패 드 및 데이터 패드 상부에는 이들을 각각 커버하는 제 1 ,제 2 산화방지막(551, 552)이 형성되어 있다.
상기 제 1 산화방지막(551)은 상기 게이트 패드 상부의 보호층(516) 및 게이트 절연막(513)의 적층막을 선택적으로 제거한 부분에 증착되어 형성되고, 상기 제 2 산화방지막(552)은 상기 데이터 패드 상부의 보호층(516)을 선택적으로 제거한 부분에 증착되어 형성된다.
이때, 상기 게이트 배선(512), 게이트 전극(512a), 게이트 패드(522), 공통배선(555), 공통전극(524) 및 커패시터 하부전극(532)은 서로 동일층에 구비되는데, 상기 게이트 배선, 게이트 전극 및 게이트 패드가 전기적으로 연결되고, 상기 공통배선 및 공통전극이 전기적으로 연결된다. 커패시터 하부전극은 게이트 배선과 일체형으로 형성되어 신호를 인가받을 수도 있고, 도 7에서와 같이, 공통배선(555)과 일체형으로 형성될 수도 있다.
상기 게이트 배선(512), 게이트 전극(512a), 게이트 패드(522) 공통배선(555), 공통전극(524) 및 커패시터 하부전극(532)을 포함한 게이트 배선층은 게이트 절연막(513)에 의해서 커버되는데, 다만, 게이트 패드 상부와 화소전극이 형성되는 부분의 게이트 절연막은 제거된다.
한편, 상기 게이트 배선에 교차하여 서브픽셀을 정의하는 데이터 배선(515)과, 상기 데이터 배선에서 분기되는 소스전극(515a)과, 상기 소스전극으로부터 이격되며 상기 데이버 배선과 동일층에 구비되는 드레인 전극(515b)과, 상기 데이터 배선 끝단에 형성되는 데이터 패드(525)가 동일층에 구비된다.
다만, 게이트 절연막(513) 상부에 형성되는 데이터 패드(525) 및 데이터 배선(515) 하부에는 비정질 실리콘(504), n+a-Si(504a)의 적층막이 더 구비되는데, 이것은 상기 비정질 실리콘(504), n+a-Si(504a), 데이터 배선층을 회절노광마스크로 일괄패터닝하기 때문이다. 이때, 박막트랜지스터 영역의 비정질실리콘은 반도체층(514)이 되고, n+a-Si는 오믹콘택층(514a)이 된다.
그리고, 상기 드레인 전극에 콘택되어 공통전극에 평행하는 복수개의 화소전극(517)과, 상기 게이트 패드 및 데이터 패드를 각각 커버하는 제 1 ,제 2 산화방지막(551, 552)과, 상기 화소전극(517)과 전기적으로 연결되는 커패시터 상부전극(535)이 동일층에 구비되는데, 이들 패턴들 사이에 보호층(516)이 형성되어 있어 각 패턴들을 서로 절연시킨다. 즉, 상기 화소전극(517) 및 제 1 산화방지막(551)은 게이트 절연막 및 보호층이 제거된 기판 및 게이트 패드 상에 각각 형성되고, 상기 제 2 산화방지막(552)은 보호층이 제거된 데이터 패드 상에 각각 형성된다.
도시하지는 않았으나, 상기와 같이 공통전극, 화소전극 및 박막트랜지스터가 형성되어 있는 TFT 어레이 기판에는 컬러필터층이 형성되어 있는 대향기판을 대향합착한 후 그 사이에 액정을 충진하여 액정표시소자를 완성하며, 상기 액정은 상기 공통전극과 화소전극 사이에 형성되는 수평전계에 의해 구동된다.
상기 횡전계방식 액정표시소자의 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 8a 및 도 9a에 도시된 바와 같이, 금속물질 바람직하게는, Mo/AlNd의 적층막을 스퍼터링(sputtering) 방법으로 증착한 뒤, 포토식각공정으로 일괄 패터닝하여 게이트 배선(512)과, 상기 게이트 배선으로부터 분기되는 TFT영역의 게이트 전 극(512a)과, 상기 게이트 배선에 평행하는 공통배선(555)과, 상기 공통배선으로부터 분기되어 서로 평행하는 복수개의 공통전극(524)과, 스토리지 커패시터 영역(Cst)의 커패시터 하부전극(532)과, 게이트 패드부 영역(GP)의 게이트 패드(522)를 형성한다.
이때, 도 9a에 도시된 바와 같이, 공통배선의 일부를 커패시터 하부전극으로 사용할 수 있다.
그리고, 도 8b 및 도 9b에 도시된 바와 같이, 상기 게이트 전극(512a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 증착하거나 또는 BCB(Benzocyclobutene), 아크릴 수지의 유기물질을 도포하여 게이트 절연막(513)을 형성하고, 그 위에 비정질 실리콘(amorphous silicon, a-Si)(504) 및 에칭 스토퍼용 물질을 차례로 형성한다.
상기 에칭 스토퍼용 물질은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질 또는 BCB(Benzocyclobutene), 아크릴 수지 등의 유기절연물질을 소정두께로 증착하여 형성한다.
이후, 상기 에칭 스토퍼용 절연물질을 포토식각공정으로 선택적으로 패터닝하여 제 1 ,제 2 에칭스토퍼(550a, 550b)를 형성한다. 상기 제 1 에칭스토퍼는 TFT 영역의 게이트 전극(512a) 상부에 형성하고 상기 제 2 에칭스토퍼는 스토리지 영역(Cst)의 커패시터 하부전극(532) 상부에 형성한다.
다음, 도 8c에 도시된 바와 같이, 상기 에칭 스토퍼(550)를 포함한 전면에 n+a-Si(504a) 및 Mo 등의 금속(590)을 차례로 증착한다.
이후, 상기 금속(590) 상부에 제 1 포토레지스트(Photo resist)(508)를 도포한 후, 포토식각공정으로 패터닝하여 2중 단차의 제 1 포토레지스트 패턴을 형성한다. 이때, 소스/드레인 전극이 형성되는 영역과 데이터 배선 및 데이터 패드가 형성되는 영역의 제 1 포토레지스트는 제거되지 않고 그대로 남아있고, 소스전극과 드레인 전극 사이의 채널부 영역의 제 1 포토레지스트는 중간단차를 가진다.
이후, 이중단차의 제 1 포토레지스트 패턴을 마스크로 하여 비정질실리콘(504), n+a-Si(504a) 및 금속(590)의 적층막을 일괄식각한다. 이때, 스토리지 영역의 제 2 에칭 스토퍼(550b)에 의해 커패시터 하부전극 상부의 게이트 절연막(513)이 식각되는 것을 방지할 수 있다.
이어서, 낮은 단차의 제 1 포토레지스트(508)가 완전히 제거될 때까지 상기 제 1 포토레지스트(508)를 에싱하고, 에싱된 제 1 포토레지스트 사이로 노출된 n+a-Si(504a) 및 금속(590)의 적층막을 식각한다. 상기 n+a-Si(504a) 및 금속(590)의 적층막 식각시, TFT 영역의 제 1 에칭 스토퍼(550a)에 의해 반도체층의 채널이 침식되는 것을 방지할 수 있다.
이후, 상기 제 1 포토레지스트(508)를 완전히 제거하면, 도 8d 및 도 9c에 도시된 바와 같이, TFT영역에 반도체층(514), 오믹콘택층(514a) 및 소스/드레인 전극(515a, 515b)이 형성되고, DL영역에 데이터 배선(515)이 형성되며, DP영역에 데이터 패드(525)가 형성된다. 이때, 데이터 배선 및 데이터 패드 하부에는 비정질실리콘(504) 및 n+a-Si(504a)의 적층막이 그대로 남아있게 된다.
계속해서, 도 8e에 도시된 바와 같이, 기판(511) 전면에 실리콘질화물, 실리 콘 산화물 등의 무기절연물질 또는 BCB, 아크릴 수지 등의 유기절연물질을 증착하여 보호층(516)을 형성한다.
그리고, 상기 보호층(516) 상에 제 2 포토레지스트(509)를 도포하고 노광마스크를 사용하여 노광한 후 현상하여 일정한 모양으로 패터닝한 다음, 도 8f에 도시된 바와 같이, 패터닝된 제 2 포토레지스트(509) 사이로 노출된 보호층(516) 또는 게이트 절연막(513)을 식각한다. 이때, 식각선택비가 다른 데이터 배선층 및 게이트 배선층이 에칭스토퍼 역할을 하게 된다.
따라서, 드레인 전극(515b) 및 데이터 패드(525) 상부의 보호층이 제거되고, PXL영역 및 게이트 패드 상부의 게이트 절연막 및 보호층이 제거되며, 스토리지 영역의 비정질실리콘(504), 제 2 에칭스토퍼(550b) 및 보호층이 제거된다.
이어서, 상기 제 2 포토레지스트(509)를 스트립하지 않은 상태에서, 도 8g에 도시된 바와 같이, 제 2 포토레지스트(509)를 포함한 전면에 ITO, IZO 등의 투명한 도전물질(517a)을 일정한 두께로 증착하고, 일정온도 이상의 열을 가하여 투명한 도전물질을 어닐링한다. 이때, 상기 어닐링 공정에 의해서 제 2 포토레지스트 상부에 증착된 투명한 도전물질과 그 외영역에 증착된 투명한 도전물질의 결정화도가 달라져 식각선택비가 달라진다.
이후, 상기 투명한 도전물질을 포함한 전면에 제 3 포토레지스트(510)를 도포한다. 이때, 제 3 포토레지스트(510)는 상기 제 2 포토레지스트 사이의 빈공간에 매립하는 방식(CHF, Contact Hole Filing)으로 도포하는데, 투명한 도전물질(517a)의 최상층이 노출될 때까지만 도포한다.
이어서, 도 8h 및 도 9d에 도시된 바와 같이, 제 2 포토레지스트(509)와 제 3 포토레지스트(510) 사이에 개재된 투명한 도전물질(517a)을 습식식각하여 투명한 도전물질을 원하는 형태로 패터닝한다.
이로써, DL영역의 화소전극(517)과, 스토리지 영역(Cst)의 커패시터 상부전극(535)과, 게이트 패드부 영역(GP)의 제 1 산화방지막(551)과, 데이터 패드부 영역(DP)의 제 2 산화방지막(552)을 형성한다. 동일층에 구비되는 화소전극과 제 1 ,제 2 산화방지막은 보호층(516)에 의해 서로 절연된다.
이때, 화소전극(517)은 드레인 전극(515b)에 콘택되고 상기 공통전극(524)에 평행하게 배치되어 전압인가시 횡전계를 형성하는데 기여하고, 커패시터 상부전극(535)은 게이트 절연막(513)에 의해 절연되어 커패시터 하부전극(532)에 오버랩되며, 제 1 ,제 2 산화방지막(551,552)은 게이트 패드(522), 데이터 패드(525)가 외부에 노출되지 않도록 커버하여 이들이 산화되는 것을 방지한다. 상기 화소전극, 커패시터 상부전극 및 제 1 ,제 2 산화방지막은 게이트 절연막 또는 보호층이 제거된 부분에 한정하여 증착되는 형태로 형성된다.
마지막으로, 도 8i에 도시된 바와 같이, 제 2 ,제 3 포토레지스트(509, 510)를 일괄 스트립하여 기판 상에 원하는 패턴들을 완성한다.
이상에서와 같이 형성된 본 발명에 의한 TFT 어레이 기판은 공통전극을 포함하는 게이트 배선층을 형성하는 단계와, 게이트 절연막, 비정질실리콘, 에칭스토퍼를 연속증착한 후 에칭스토퍼를 패터닝하는 단계와, 그 위에 금속을 증착하여 상기 비정질실리콘 및 금속을 회절노광마스크를 사용하여 일괄패터닝하여 반도체층 및 데이터 배선층을 형성하는 단계와, CHF방식을 적용하여 보호층 및 화소전극을 형성하는 단계에서 각각 노광마스크를 사용함으로써 마스크 공정수를 줄이는 것을 일 수 있는 것을 특징으로 한다. 총 4번의 노광마스크를 사용하여 완성하므로 저마스크 기술로서 유용하며 제 1 에칭 스토퍼에 의해 반도체층의 채널부가 손상받는 것을 방지하고 제 2 에칭 스토퍼에 의해 게이트 패드 오픈시 커패시터 하부전극 상부의 게이트 절연막이 식각되는 것을 방지할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
일예로, 상기 제 2 실시예에서는 공통전극을 게이트 배선층과 동일층에 형성하는 것으로 한정 설명하였으나, 이에 한정하지 않고 공통전극을 화소전극과 동일층에 형성하여도 무방할 것이다. 상기 공통전극을 상기 화소전극과 동일층에 형성하는 경우, 상기 공통전극은 상기 보호층을 제거한 소정 부분에 형성하는데, 상기 보호층에 의해서 상기 화소전극과 절연될 것이다.
그리고, 상기 실시예에서는 반도체층 물질로서 비정질실리콘에 한정하여 설명하였으나, 비정질실리콘 이외에 다른 실리콘 물질도 사용가능할 것이다.
상기와 같은 본 발명의 TFT 어레이 기판 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, TFT 영역의 소스전극과 드레인 전극 사이의 채널부에 제 1 에칭 스토퍼가 구비되어, n+a-Si 및 소스/드레인 전극 식각시 반도체층의 채널부가 손상받는 것을 방지할 수 있다.
둘째, 스토리지 영역의 게이트 절연막 상에 제 2 에칭스토퍼가 구비되어 게이트 패드 오픈시 스토리지 영역의 게이트 절연막이 식각되는 것을 방지할 수 있다.
셋째, 게이트 배선층을 패터닝하고, 에칭스토퍼를 형성하고, 반도체층 및 데이터 배선층을 일괄패터닝하고, 보호층을 패터닝하며, CHF방법을 적용하여 화소전극을 형성함으로써, 노광마스크를 총 4회 사용하여 박막트랜지스터 어레이 기판을 형성할 수 있다.
이와같이, 노광마스크의 사용횟수를 줄임으로써 공정 시간 및 공정 단가를 절감할 수 있게 된다.
Claims (26)
- 기판 상에 형성되는 게이트 배선, 상기 게이트 배선으로부터 분기되는 게이트 전극 및 상기 게이트 배선의 끝단에 형성되는 게이트 패드로 구성되는 게이트 배선층과,게이트 절연막에 의해서 상기 게이트 배선층으로부터 절연되는 반도체층과,상기 반도체층의 채널부를 커버하는 에칭스토퍼와,상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 형성되고 상기 반도체층의 일부 모서리와 동일 선상의 모서리를 가지는 소스/드레인 전극 및 상기 데이터 배선의 끝단에 형성되는 데이터 패드로 구성되며, 상기 데이터 배선 및 데이터 패드 하부에 상기 반도체층 형성용 물질이 동일한 패턴으로 더 구비되는 데이터 배선층과,상기 데이터 배선층을 커버하는 보호층과,상기 보호층이 제거된 영역에서 상기 드레인 전극에 콘택되고 상기 게이트 절연막 및 보호층이 제거된 기판 상에 형성되는 화소전극과,상기 게이트 절연막 및 보호층이 제거된 영역에 형성되어 상기 게이트 패드를 커버하는 제 1 산화방지막과, 상기 보호층이 제거된 영역에 형성되어 상기 데이터 패드를 커버하는 제 2 산화방지막을 포함하여 구성되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 화소전극 및 제 1 ,제 2 산화방지막은 상기 보호층이 구비되지 않은 영역에 한정형성되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 화소전극 및 제 1 ,제 2 산화방지막은 동일층에 구비되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 데이터 배선층 하부에 상기 데이터 배선층과 동일한 패턴의 n+a-Si이 더 구비되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 게이트 배선과 동일층에 커패시터 하부전극이 더 구비되고,상기 화소전극과 동일층에 상기 커패시터 하부전극에 오버랩되는 커패시터 상부전극이 더 구비되며,상기 커패시터 하부전극과 커패시터 상부전극 사이에 게이트 절연막이 더 구비되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 5 항에 있어서,상기 커패시터 상부전극은 상기 보호층이 제거된 영역에 한정 형성되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 화소전극은 상기 픽셀영역 전면에 구비되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 1 항에 있어서,상기 화소전극은 상기 각 픽셀영역 내에 복수개 구비되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 8 항에 있어서,상기 픽셀영역 내에 상기 화소전극에 평행하여 횡전계를 형성하는 공통전극이 더 구비되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 9 항에 있어서,상기 공통전극은 상기 게이트 배선과 동일층에 구비되고, 상기 공통전극은 상기 게이트 절연막 및 보호층에 의해 커버되는 것을 특징으로 하는 TFT 어레이 기판.
- 제 9 항에 있어서,상기 공통전극은 상기 화소전극과 동일층에 구비되고, 상기 게이트 절연막 및 보호층이 제거된 영역에 한정 형성되는 것을 특징으로 하는 TFT 어레이 기판.
- 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드로 구성되는 게이트 배선층을 형성하는 단계와,상기 게이트 배선층을 포함한 전면에 게이트 절연막을 형성하는 단계와,상기 게이트 절연막 상에 실리콘층을 증착하는 단계와,상기 실리콘층 상에 제 1 에칭스토퍼를 형성하는 단계와,상기 제 1 에칭스토퍼를 포함한 전면에 금속을 증착한 후, 상기 실리콘층 및 금속을 패터닝하여 반도체층을 형성하고, 데이터 배선, 소스/드레인 전극, 데이터 패드로 구성되는 데이터 배선층을 형성하는 단계와,상기 데이터 배선층을 포함한 전면에 보호층을 형성하는 단계와,상기 보호층 상에 제 1 포토레지스트 패턴을 형성하고 이를 마스크로 하여 상기 게이트 절연막 또는 보호층을 식각하는 단계와,상기 제 1 포토레지스트 패턴을 포함한 전면에 도전물질을 증착하는 단계와,상기 제 1 포토레지스트 패턴 사이의 오목부에 제 2 포토레지스트를 매립하는 단계와,상기 제 1 포토레지스트 패턴과 제 2 포토레지스트 사이에 개재된 도전물질만을 식각하여 상기 제 1 포토레지스트 패턴 사이로 노출된 상기 게이트 절연막 또 는 보호층이 식각되어 제거된 부분에 한정 형성되며, 상기 드레인 전극, 게이트 패드 및 데이터 패드에 각각 콘택되는 화소전극, 제 1 산화방지막 및 제 2 산화방지막을 형성하는 단계와,상기 제 1 포토레지스트 패턴 및 제 2 포토레지스트를 스트립하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 제 1 에칭스토퍼는 상기 반도체층의 채널부 상에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 제 1 에칭스토퍼는 실리콘 질화물(SiNx), 실리콘 산화물(SiOx)의 무기절연물질 또는 BCB(Benzocyclobutene), 아크릴 수지의 유기절연물질로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 14 항에 있어서,상기 반도체층 및 데이터 배선층은 회절노광 마스크를 사용하여 동시에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 금속을 증착하기 이전에, 상기 제 1 에칭스토퍼를 포함한 전면에 n+a-Si을 더 증착하고,상기 금속 패터닝시, 상기 n+a-Si을 상기 데이터 배선층과 동일한 형상으로 일괄 패터닝하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 16 항에 있어서,상기 제 1 에칭 스토퍼는 상기 금속 및 n+a-Si과 식각선택비가 다른 물질로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 투명한 도전물질을 증착하는 단계이후,상기 투명한 도전물질을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 게이트 배선을 형성하는 단계에서, 커패시터 하부전극을 더 형성하고,상기 화소전극을 형성하는 단계에서, 상기 커패시터 하부전극에 오버랩되는 커패시터 상부전극을 더 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 19 항에 있어서,상기 커패시터 상부전극을 형성하는 단계는,상기 게이트 절연막 상부의 실리콘층 상에 제 2 에칭스토퍼를 형성하는 단계와,상기 제 2 에칭스토퍼 상에 상기 보호층을 형성하는 단계와,상기 제 1 포토레지스트 패턴 사이로 노출된 상기 보호층, 제 2 에칭스토퍼 및 실리콘층을 식각하는 단계와,상기 보호층, 제 2 에칭스토퍼 및 실리콘층이 식각되어 제거된 부분에 커패시터 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 20 항에 있어서,상기 제 2 에칭스토퍼는 상기 제 1 에칭스토퍼와 동시에 형성하고,상기 커패시터 상부전극은 상기 화소전극과 동시에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 20 항에 있어서,상기 제 1 포토레지스트 패턴 사이로 노출된 상기 보호층, 제 2 에칭스토퍼 및 실리콘층을 식각하는 단계는,상기 보호층 상에 제 1 포토레지스트 패턴을 형성하고 이를 마스크로 하여 상기 게이트 절연막 또는 보호층을 식각하는 단계에서 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 화소전극은 픽셀영역 내부 전체에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 화소전극은 픽셀영역 내부에 복수개 형성되고, 상기 화소전극에 평행하는 공통전극을 더 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 24 항에 있어서,상기 공통전극은 상기 게이트 배선과 동시에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
- 제 24 항에 있어서,상기 공통전극은 상기 화소전극과 동시에 형성하되, 상기 게이트 절연막 및 보호층이 제거된 부분에 한정 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060118365A KR101287215B1 (ko) | 2006-11-28 | 2006-11-28 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060118365A KR101287215B1 (ko) | 2006-11-28 | 2006-11-28 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080048235A true KR20080048235A (ko) | 2008-06-02 |
| KR101287215B1 KR101287215B1 (ko) | 2013-07-16 |
Family
ID=39804488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060118365A KR101287215B1 (ko) | 2006-11-28 | 2006-11-28 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101287215B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8101445B2 (en) | 2009-01-29 | 2012-01-24 | Samsung Electronics Co., Ltd | Thin film transistor array panel and method for manufacturing the same |
| US9614021B2 (en) | 2013-07-24 | 2017-04-04 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and manufacturing method thereof |
| US9837447B2 (en) | 2013-11-04 | 2017-12-05 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623981B1 (ko) | 1999-07-16 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100461092B1 (ko) | 2001-11-08 | 2004-12-09 | 에이유 오프트로닉스 코퍼레이션 | 거친 확산기를 갖는 반사형 ｔｆｔ-ｌｃｄ의 제조 방법 |
| KR100606449B1 (ko) | 2003-12-29 | 2006-07-31 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 제조방법 |
-
2006
- 2006-11-28 KR KR1020060118365A patent/KR101287215B1/ko active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8101445B2 (en) | 2009-01-29 | 2012-01-24 | Samsung Electronics Co., Ltd | Thin film transistor array panel and method for manufacturing the same |
| US9614021B2 (en) | 2013-07-24 | 2017-04-04 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and manufacturing method thereof |
| US10431644B2 (en) | 2013-07-24 | 2019-10-01 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and manufacturing method thereof |
| US11296175B2 (en) | 2013-07-24 | 2022-04-05 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and manufacturing method thereof |
| US9837447B2 (en) | 2013-11-04 | 2017-12-05 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US10431605B2 (en) | 2013-11-04 | 2019-10-01 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101287215B1 (ko) | 2013-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100922802B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| US7935579B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
| KR101192750B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| US7755739B2 (en) | Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US8405788B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| KR101222952B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| US20120034722A1 (en) | Manufacturing method for a thin film transistor-liquid crystal display | |
| US7489379B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR101287215B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR20080043969A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR101174776B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR20080048234A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR20060125137A (ko) | Ｔｆｔ 어레이 기판의 제조방법 | |
| KR20120130983A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101319324B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR101055201B1 (ko) | Ｃｏｔ형 액정표시소자의 제조방법 | |
| KR101048698B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101074398B1 (ko) | 전기영동 표시장치의 제조방법 | |
| KR20070056556A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 7 |