KR20070116408A - Liquid crystal display and method for driving the same - Google Patents

Liquid crystal display and method for driving the same Download PDF

Info

Publication number
KR20070116408A
KR20070116408A KR1020060050425A KR20060050425A KR20070116408A KR 20070116408 A KR20070116408 A KR 20070116408A KR 1020060050425 A KR1020060050425 A KR 1020060050425A KR 20060050425 A KR20060050425 A KR 20060050425A KR 20070116408 A KR20070116408 A KR 20070116408A
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
common voltage
crystal panel
vertical
Prior art date
Application number
KR1020060050425A
Other languages
Korean (ko)
Inventor
김형석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060050425A priority Critical patent/KR20070116408A/en
Publication of KR20070116408A publication Critical patent/KR20070116408A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Abstract

An LCD device and a driving method thereof are provided to improve image quality by minimizing deviation of common-mode-voltage due to position of a liquid crystal panel on a substrate. An LCD(Liquid Crystal Display) device includes a liquid crystal panel(110), a timing controller(210), gate and data drivers(220,230), and a common-mode-voltage compensator(251). The liquid crystal panel includes gate and data lines, which are formed to cross with each other, and plural vertical areas. The timing controller generates gate and data control signals for controlling operation timing. The gate and data drivers drive the gate and data lines according to the gate and data control signals, respectively. The common-mode-voltage compensator determines compensation common-mode-voltages according to the vertical areas using reference common-mode-voltages and applies the compensation common-mode-voltages to respective vertical areas.

Description

액정 표시 장치 및 그의 구동 방법{Liquid crystal display and method for driving the same}Liquid crystal display and method for driving the same {Liquid crystal display and method for driving the same}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 구성도이다.1 is a configuration diagram of a liquid crystal display according to an exemplary embodiment of the present invention.
도 2는 도 1에 나타난 공통 전압 보상부의 세부 구성도이다.FIG. 2 is a detailed configuration diagram of the common voltage compensator shown in FIG. 1.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구성도이다.3 is a configuration diagram of a liquid crystal display according to another exemplary embodiment of the present invention.
도 4는 도 3에 나타난 공통 전압 보상부의 세부 구성도이다.FIG. 4 is a detailed configuration diagram of the common voltage compensator shown in FIG. 3.
도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 나타낸 흐름도이다.5 is a flowchart illustrating a method of driving a liquid crystal display according to an exemplary embodiment of the present invention.
도 6은 도 5의 일부를 나타낸 세부 흐름도이다.6 is a detailed flowchart illustrating a part of FIG. 5.
(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
110: 액정 패널 210: 타이밍 컨트롤러부110: liquid crystal panel 210: timing controller unit
220: 게이트 구동부 230: 데이터 구동부220: gate driver 230: data driver
240: 전원 공급부 250, 251: 공통 전압 보상부240: power supply unit 250, 251: common voltage compensator
R1, R1': 제 1 저항부 Counter: 카운터부R1, R1 ': First resistor section Counter: Counter section
Demux: 역 다중화부 OP: 반전 증폭부Demux: Demultiplexer OP: Inverting Amplifier
R2, R2': 제 2 저항부 260: 소스 PCBR2, R2 ': second resistor 260: source PCB
270: LOG 신호 라인270: LOG signal line
본 발명은 액정 표시 장치 및 그의 구동 방법에 관한 것으로, 더욱 상세하게는 최적화된 공통 전압이 적용되는 액정 표시 장치 및 그의 구동 방법에 관한 것이다.The present invention relates to a liquid crystal display device and a driving method thereof, and more particularly, to a liquid crystal display device and a driving method thereof to which an optimized common voltage is applied.
액정 표시 장치는 투명 절연 기판인 상, 하부 기판 사이에 이방성 유전율을 갖는 액정층을 형성한 후, 액정층에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 표시면인 상부 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다. 액정 표시 장치로는 박막 트랜지스터(TFT: Thin Film Transistor)를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있다.The liquid crystal display device forms a liquid crystal layer having anisotropic dielectric constant between upper and lower substrates, which are transparent insulating substrates, and then adjusts the intensity of the electric field formed in the liquid crystal layer to change the molecular arrangement of the liquid crystal material, thereby The display device expresses a desired image by adjusting the amount of light transmitted through the upper substrate. As a liquid crystal display device, a thin film transistor liquid crystal display device (TFT LCD) using a thin film transistor (TFT) as a switching element is mainly used.
이러한 액정 표시 장치는 크게 화상을 표시하는 액정 패널과 액정 패널을 구동하기 위한 구동부로 구분된다.Such a liquid crystal display is largely divided into a liquid crystal panel for displaying an image and a driver for driving the liquid crystal panel.
액정 패널을 이루는 각 화소의 등가 회로를 살펴 보면, 게이트 라인과 데이터 라인이 교차 형성되고, 교차 부위에 박막 트랜지스터와 화소 전극이 배치되며, 화소 단위로 액정 커패시터와 스토리지 커패시터 등이 함께 구성된다.Looking at the equivalent circuit of each pixel constituting the liquid crystal panel, a gate line and a data line are formed to cross each other, a thin film transistor and a pixel electrode are disposed at the intersection, and a liquid crystal capacitor, a storage capacitor, and the like are formed in units of pixels.
이와 같이 구성되는 각 화소의 등가 회로는 다음과 같이 동작한다.The equivalent circuit of each pixel comprised in this way operates as follows.
우선, 스캔 신호가 인가되어 박막 트랜지스터가 턴-온 되면, 각 화소의 비디오 데이터에 대응하는 데이터 전압이 선택되어 데이터 라인으로부터 각 화소에 인 가된다. 비디오 데이터는 계조(Gray level)를 표현하는 디지털 신호로, 일반적으로 0에서 255 사이의 값을 갖도록 설정된다.First, when a scan signal is applied and the thin film transistor is turned on, a data voltage corresponding to video data of each pixel is selected and applied to each pixel from the data line. The video data is a digital signal representing gray levels, and is generally set to have a value between 0 and 255.
그러면, 각 화소에 인가되는 데이터 전압과 공통 전압의 차이에 의하여 발생하는 전계가 액정 커패시터에 공급되어 전계의 세기에 대응하는 투과율로 빛이 투과된다. 이때, 스토리지 커패시터는 화소에 인가된 데이터 전압을 1 프레임 기간 동안 유지한다. 데이터 라인을 통해 인가되는 데이터 전압은 플리커 현상을 줄이기 위하여 공통 전압을 중심으로 양의 전압과 음의 전압이 스위칭되면서 인가되는 것이 일반적이다.Then, an electric field generated by the difference between the data voltage and the common voltage applied to each pixel is supplied to the liquid crystal capacitor to transmit light with a transmittance corresponding to the intensity of the electric field. At this time, the storage capacitor maintains the data voltage applied to the pixel for one frame period. The data voltage applied through the data line is generally applied while the positive voltage and the negative voltage are switched around the common voltage to reduce the flicker phenomenon.
각 화소는 인가되는 데이터 전압에 따라 개별적으로 동작하는데, 공통 전압은 화소 단위로 구동할 때 화소의 중심 전위가 되므로, 화질 향상을 위해서는 액정 패널의 위치와 무관하게 모든 화소에 동일한 수준의 공통 전압이 인가되어야 한다.Each pixel operates individually according to the applied data voltage. The common voltage becomes the center potential of the pixel when driven in pixel units. Therefore, to improve image quality, the same common voltage is applied to all pixels regardless of the position of the liquid crystal panel. It must be authorized.
그러나, 공통 전압은 액정 패널의 일 측에서 인가되어 다른 측으로 전달되는 것이 일반적이므로, 액정 패널의 위치에 따라 실질적으로 각 화소에 인가되는 공통 전압이 변동되면서 크로스토크(Crosstalk) 등의 불량이 발생되는 문제점이 있었다.However, since the common voltage is generally applied to one side of the liquid crystal panel and transferred to the other side, the common voltage applied to each pixel is substantially changed according to the position of the liquid crystal panel, thereby causing a defect such as crosstalk. There was a problem.
따라서, 본 발명이 이루고자 하는 기술적 과제는 액정 패널의 위치에 따른 공통 전압의 편차를 최소화하여 화질을 개선할 수 있는 액정 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device which can improve image quality by minimizing the variation of the common voltage according to the position of the liquid crystal panel.
본 발명이 이루고자 하는 다른 기술적 과제는 이와 같은 액정 표시 장치를 효율적으로 구동할 수 있는 액정 표시 장치의 구동 방법을 제공하는 것이다.Another object of the present invention is to provide a method of driving a liquid crystal display device capable of efficiently driving such a liquid crystal display device.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above will be clearly understood by those skilled in the art from the following description. Could be.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 수평 방향의 게이트 라인들과 수직 방향의 데이터 라인들이 매트릭스 형태로 배열되며, 복수의 수직 영역들로 분할되는 액정 패널, 구동 타이밍을 제어하는 게이트 제어 신호 및 데이터 제어 신호를 생성하는 타이밍 컨트롤러부, 상기 게이트 제어 신호에 따라 상기 게이트 라인들을 구동하는 게이트 구동부, 상기 데이터 제어 신호에 따라 상기 데이터 라인들을 구동하는 데이터 구동부, 기준 공통 전압들을 이용해 상기 액정 패널의 수직 위치에 따른 보상 공통 전압들을 결정하고, 수직 영역별로 상기 보상 공통 전압들을 각각 인가하는 공통 전압 보상부를 포함한다.According to an exemplary embodiment of the present invention, a liquid crystal panel, in which horizontal gate lines and vertical data lines are arranged in a matrix form, is divided into a plurality of vertical regions. A timing controller unit generating a gate control signal and a data control signal for controlling timing, a gate driver driving the gate lines according to the gate control signal, a data driver driving the data lines according to the data control signal, and a reference common A common voltage compensation unit may be configured to determine compensation common voltages according to vertical positions of the liquid crystal panel, and apply the compensation common voltages to respective vertical regions.
상기 공통 전압 보상부는 상기 액정 패널의 수직 영역별 공통 전압들을 각각 수신하여 상기 각각의 기준 공통 전압으로 사용할 수 있다.The common voltage compensator may receive the common voltages for each vertical region of the liquid crystal panel and use the common voltages as the reference common voltages.
상기 게이트 구동부는 TCP(Tape Carrier Package) 상에 실장되어 상기 액정 패널로 접속되는 게이트 드라이버 칩들을 포함할 수 있다.The gate driver may include gate driver chips mounted on a tape carrier package (TCP) and connected to the liquid crystal panel.
상기 수직 영역들은 상기 게이트 드라이버 칩들과 일대일로 대응하도록 구성될 수 있다.The vertical regions may be configured to correspond one-to-one with the gate driver chips.
상기 게이트 구동부 상의 상기 게이트 드라이버 칩들을 직렬로 접속시키는 LOG(Line On Glass) 신호 라인을 더 포함할 수 있다.The apparatus may further include a line on glass (LOG) signal line connecting the gate driver chips on the gate driver in series.
상기 공통 전압 보상부는 상기 기준 공통 전압을 입력 받고, 서로 병렬로 접속된 복수의 제 1 저항들로 이루어지는 제 1 저항부, 복수의 저항비들 중 하나의 저항비를 선택하여 출력하는 역 다중화부, 상기 선택된 저항비에 의해 반전 증폭률이 결정되며, 상기 반전 증폭률에 따라 출력단으로 상기 보상 공통 전압을 출력하는 반전 증폭부, 상기 반전 증폭부의 출력단과 상기 제 1 저항부 사이에 결합되며, 서로 병렬로 접속되는 복수의 제 2 저항들이 구비된 제 2 저항부를 포함할 수 있다.The common voltage compensator is configured to receive the reference common voltage, a first resistor part comprising a plurality of first resistors connected in parallel, a demultiplexer to select and output one of a plurality of resistance ratios; The inverted amplification ratio is determined by the selected resistance ratio, the inverted amplifying unit outputting the compensation common voltage to an output terminal according to the inverted amplifying ratio, coupled between the output terminal of the inverted amplifying unit and the first resistor unit, and connected in parallel to each other. It may include a second resistor unit provided with a plurality of second resistors.
상기 역 다중화부는 상기 제 1 저항들 중 하나와 상기 제 2 저항들 중 하나를 각각 선택하고, 선택된 제 1 저항과 제 2 저항에 의해 저항비를 결정할 수 있다.The demultiplexer may select one of the first resistors and one of the second resistors, respectively, and determine a resistance ratio based on the selected first and second resistors.
상기 저항비들의 개수가 상기 수직 영역들의 개수와 동일하도록 구성할 수 있다.The number of resistance ratios may be configured to be equal to the number of vertical regions.
상기 게이트 제어 신호에 포함되는 게이트 스타트 펄스를 카운트하여 상기 수직 영역들을 구분하고, 하나의 수직 영역에서 다른 수직 영역으로 변화될 때 상기 역 다중화부로 캐리 신호를 출력하는 카운터부를 더 포함할 수 있다.The apparatus may further include a counter unit configured to count the gate start pulses included in the gate control signal to distinguish the vertical regions, and output a carry signal to the demultiplexer when the vertical regions are changed from one vertical region to another.
상기 역 다중화부는 상기 캐리 신호에 따라 저항비를 선택하도록 구성할 수 있다.The demultiplexer may be configured to select a resistance ratio according to the carry signal.
상기 게이트 구동부는 TCP(Tape Carrier Package) 상에 실장되어 상기 액정 패널로 접속되는 게이트 드라이버 칩들을 포함하고, 상기 카운터부는 상기 게이트 스타트 펄스가 상기 게이트 드라이버 칩들 각각의 채널 수만큼 카운트되는 경우 상기 캐리 신호를 출력하도록 구성할 수 있다.The gate driver includes gate driver chips mounted on a tape carrier package (TCP) and connected to the liquid crystal panel, and the counter unit includes the carry signal when the gate start pulse is counted by the number of channels of each of the gate driver chips. Can be configured to output
본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법은 (a) 구동 타이밍을 제어하는 게이트 제어 신호 및 데이터 제어 신호를 생성하는 단계, (b) 기준 공통 전압을 이용한 보상 공통 전압을 결정하고, 상기 보상 공통 전압을 액정 패널의 수직 영역들 각각에 공급하는 단계, (c) 상기 게이트 제어 신호에 따라 상기 액정 패널의 게이트 라인들에 스캔 신호를 공급하는 단계, (c) 상기 데이터 제어 신호에 따라 상기 액정 패널의 데이터 라인들에 데이터 전압을 공급하는 단계, (d) 상기 액정 패널 상에 상기 스캔 신호에 따라 상기 데이터 전압과 상기 보상 공통 전압의 차전압을 충전하여 화상을 표시하는 단계를 포함한다.In the driving method of the liquid crystal display according to the exemplary embodiment of the present invention, (a) generating a gate control signal and a data control signal for controlling driving timing, (b) determining a compensation common voltage using a reference common voltage, Supplying the compensation common voltage to each of the vertical regions of the liquid crystal panel, (c) supplying a scan signal to gate lines of the liquid crystal panel according to the gate control signal, and (c) according to the data control signal Supplying a data voltage to data lines of the liquid crystal panel, and (d) charging the difference voltage between the data voltage and the compensation common voltage according to the scan signal on the liquid crystal panel to display an image. .
상기 (b) 단계의 상기 보상 공통 전압은 상기 기준 공통 전압을 상기 수직 영역들 각각에 대응하도록 가변한 값일 수 있다.The compensation common voltage of step (b) may be a value in which the reference common voltage is varied to correspond to each of the vertical regions.
상기 (b) 단계에서, 상기 액정 패널의 수직 영역별 공통 전압을 수신하여 상기 기준 공통 전압으로 사용할 수 있다.In step (b), the common voltage for each vertical region of the liquid crystal panel may be received and used as the reference common voltage.
상기 (b) 단계는, (b-1) 상기 기준 공통 전압이 입력되는 단계, (b-2) 복수의 저항비들 중 하나의 저항비가 선택되는 단계, (b-3) 상기 선택된 저항비에 의해 반전 증폭률이 결정되고, 상기 반전 증폭률에 따라 상기 기준 공통 전압이 상기 보상 공통 전압으로 변환된 후 출력되는 단계를 포함할 수 있다.In the step (b), (b-1) inputting the reference common voltage, (b-2) selecting one of the plurality of resistance ratios, and (b-3) applying the selected resistance ratio to the selected resistance ratio. The inversion amplification ratio may be determined by the controller, and the reference common voltage may be output after being converted into the compensation common voltage according to the inversion amplification ratio.
상기 (b-2) 단계에서, 상기 저항비들의 개수가 상기 수직 영역들의 개수와 동일하도록 설정될 수 있다.In the step (b-2), the number of the resistance ratios may be set to be equal to the number of the vertical regions.
상기 (b-2) 단계에서, 상기 게이트 제어 신호에 포함되는 게이트 스타트 펄스를 카운트하여 수직 영역들을 구분하고, 하나의 수직 영역에서 다른 수직 영역으로 변화될 때 캐리 신호를 출력하며, 상기 캐리 신호에 따라 저항비를 선택하도록 구성될 수 있다.In the step (b-2), the gate start pulse included in the gate control signal is counted to classify the vertical regions, and a carry signal is output when the vertical region is changed from one vertical region to the carry signal. Can be configured to select the resistance ratio accordingly.
상기 (b-2) 단계에서, 상기 게이트 스타트 펄스를 카운트하여 소정의 개수만큼 카운트되는 경우 상기 캐리 신호를 출력하도록 구성될 수 있다.In the step (b-2), it may be configured to output the carry signal when the gate start pulse is counted and counted by a predetermined number.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Specific details of other embodiments are included in the detailed description and the drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. Like reference numerals refer to like elements throughout.
이하, 본 발명의 일 실시예에 따른 액정 표시 장치 및 그의 구동 방법에 대하여 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, a liquid crystal display according to an exemplary embodiment and a driving method thereof will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 구성도이다.1 is a configuration diagram of a liquid crystal display according to an exemplary embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 액정 패널(110), 타이밍 컨트롤러부(210), 게이트 구동부(220), 데이터 구동부(230), 전원 공급부(240), 공통 전압 보상부(250) 등을 포함한다.Referring to FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel 110, a timing controller 210, a gate driver 220, a data driver 230, a power supply 240, and a common controller. And a voltage compensator 250.
액정 패널(110)은 서로 교차되는 게이트 라인들(GL1, GL2, ... , GLn)과 데이터 라인들(DL1, DL2, ... , DLm)에 의해 구분되는 복수 개의 화소들로 이루어진다. 게이트 라인(GL1, GL2, ... , GLn) 및 데이터 라인(DL1, DL2, ... , DLm)의 교 차 부위에는 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 갖는 박막 트랜지스터(TFT)가 배치된다.The liquid crystal panel 110 includes a plurality of pixels separated by gate lines GL1, GL2,... GLn and data lines DL1, DL2... DLm that cross each other. A thin film transistor TFT having a gate electrode, an active layer, a source electrode, and a drain electrode at an intersection of the gate lines GL1, GL2, ..., GLn and the data lines DL1, DL2, ..., DLm. Is placed.
각 화소에는 액정 셀(Clc)로 등가화되는 액정 물질이 충진되며, 액정 셀(Clc)에 충전된 전압을 일정하게 유지시키기 위한 스토리지 커패시터(Cst)가 형성된다. Each pixel is filled with a liquid crystal material equivalent to the liquid crystal cell Clc, and a storage capacitor Cst is formed to maintain a constant voltage charged in the liquid crystal cell Clc.
이러한 액정 패널(110)은 게이트 라인(GL1, GL2, ... , GLn)을 통해 공급되는 스캔 신호와 데이터 라인(DL1, DL2, ... , DLm)을 통해 공급되는 데이터 전압에 따라 각 화소에 화상을 표시하게 된다. 여기서, 스캔 신호는 1 수평 기간 동안만 공급되는 게이트 하이 전압(VGH)과 나머지 기간 동안 공급되는 게이트 로우 전압(VGL)이 교번되는 펄스 신호이다.The liquid crystal panel 110 according to the scan signal supplied through the gate lines GL1, GL2, ..., GLn and the data voltage supplied through the data lines DL1, DL2, ..., DLm. An image is displayed on the screen. Here, the scan signal is a pulse signal in which the gate high voltage VGH supplied only for one horizontal period and the gate low voltage VGL supplied for the remaining period are alternated.
박막 트랜지스터(TFT)는 게이트 라인(GL1, GL2, ... , GLn)으로부터 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL1, DL2, ... , DLm)으로부터의 데이터 전압을 액정 셀(Clc)에 공급한다.The thin film transistor TFT is turned on when the gate high voltage VGH is supplied from the gate lines GL1, GL2,..., GLn, and the data from the data lines DL1, DL2,..., DLm. The voltage is supplied to the liquid crystal cell Clc.
도면에는 도시되지 않았으나, 액정 셀(Clc)은 데이터 라인(DL1, DL2, ... , DLm)으로부터의 데이터 전압이 인가되는 화소 전극과 공통 전압이 인가되는 공통 전극 사이에 형성된다. 각 화소의 박막 트랜지스터(TFT)가 턴-온 되어 화소 전극으로 데이터 전압이 인가되면 액정 셀(Clc)에 데이터 전압과 공통 전압의 차전압이 충전되면서 화상이 표시된다.Although not shown, the liquid crystal cell Clc is formed between the pixel electrode to which the data voltages from the data lines DL1, DL2,..., DLm are applied, and the common electrode to which the common voltage is applied. When the thin film transistor TFT of each pixel is turned on and a data voltage is applied to the pixel electrode, an image is displayed while the liquid crystal cell Clc is charged with a difference voltage between the data voltage and the common voltage.
그리고, 게이트 라인(GL1, GL2, ... , GLn)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 박막 트랜지스터(TFT)가 턴-오프되면서 액정 셀(Clc)에 충전된 데이터 전압이 스토리지 커패시터(Cst)에 의해 1 프레임 기간 동안 유지된다.When the gate low voltage VGL is supplied from the gate lines GL1, GL2,..., GLn, the thin film transistor TFT is turned off and the data voltage charged in the liquid crystal cell Clc is stored in the storage capacitor ( Cst) for one frame period.
게이트 구동부(220)는 타이밍 컨트롤러부(210)로부터 공급되는 게이트 제어 신호(GCS)에 따라 게이트 라인들(GL1, GL2, ... , GLn)에 순차적으로 쉬프트되는 스캔 신호를 공급한다.The gate driver 220 supplies a scan signal sequentially shifted to the gate lines GL1, GL2,..., GLn according to the gate control signal GCS supplied from the timing controller 210.
데이터 구동부(230)는 타이밍 컨트롤러부(210)로부터 공급되는 데이터 제어 신호(DCS)에 응답하여 타이밍 컨트롤러부(210)로부터 입력되는 적색, 녹색, 청색의 비디오 데이터(R, G, B)를 데이터 전압으로 변환하고, 이를 데이터 라인들(DL1, DL2, ... , DLm)에 공급한다. 데이터 전압은 감마 전압 발생부(241)로부터 공급되는 감마 전압들(Vgma) 중 외부로부터 입력되는 적색, 녹색, 청색의 비디오 데이터(R, G, B)에 대응하여 선택되는 감마 전압이다.The data driver 230 stores red, green, and blue video data (R, G, B) input from the timing controller 210 in response to the data control signal DCS supplied from the timing controller 210. It converts to voltage and supplies it to the data lines DL1, DL2, ..., DLm. The data voltage is a gamma voltage selected in response to the red, green, and blue video data R, G, and B input from the gamma voltages Vgma supplied from the gamma voltage generator 241.
타이밍 컨트롤러부(210)는 외부에서 입력되는 적색, 녹색, 청색의 비디오 데이터(R, G, B)를 재정렬하여 데이터 구동부(230)로 공급한다. 그리고, 수직 및 수평 동기 신호(Vsync, Hsync), 클럭(CLK) 등을 이용하여 게이트 구동부(220)의 구동 타이밍을 제어하기 위한 게이트 제어 신호(GCS), 데이터 구동부(230)의 구동 타이밍을 제어하기 위한 데이터 제어 신호(DCS)를 발생한다.The timing controller 210 rearranges the red, green, and blue video data R, G, and B input from the outside and supplies the rearranged video data to the data driver 230. In addition, the driving timing of the gate control signal GCS and the data driving 230 for controlling the driving timing of the gate driver 220 are controlled by using the vertical and horizontal synchronization signals Vsync and Hsync and the clock CLK. A data control signal DCS is generated.
게이트 제어 신호(GCS)로는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블(GOE: Gate Output Enable) 신호 등이 포함된다. 그리고, 데이터 제어 신호(DCS)로는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 쉬프트 클럭(SSC: Source Shift Clock), 소스 출력 인에이블(SOC: Source Output Enable), 극성 신호(POL: Polarity) 등이 포함된다.The gate control signal GCS includes a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal (GOE), and the like. The data control signal DCS includes a source start pulse (SSP), a source shift clock (SSC), a source output enable (SOC), and a polarity signal (POL). Etc. are included.
전원 공급부(240)는 감마 전압 발생부(241), 게이트 전압 발생부(242), 공통 전압 발생부(243)를 포함한다.The power supply unit 240 includes a gamma voltage generator 241, a gate voltage generator 242, and a common voltage generator 243.
감마 전압 발생부(241)는 액정 패널(110)의 감마 특성을 보상하기 위한 것으로, 계조 범위 내에서 데이터 구동부(230)의 디지털/아날로그 변환에 필요한 감마 전압들(Vgma)을 계조별로 생성하여 데이터 구동부(230)로 공급한다.The gamma voltage generator 241 compensates the gamma characteristics of the liquid crystal panel 110. The gamma voltage generator 241 generates gamma voltages Vgma necessary for the digital / analog conversion of the data driver 230 within the gray scale for each gray level. Supply to the driver 230.
게이트 전압 발생부(242)는 박막 트랜지스터(TFT)를 온/오프 시키기 위한 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 생성하여 게이트 구동부(220)로 공급한다.The gate voltage generator 242 generates a gate high voltage VGH and a gate low voltage VGL for turning on and off the thin film transistor TFT and supplies the generated gate high voltage VGH to the gate driver 220.
공통 전압 발생부(243)는 화소 구동의 중심 전위가 되는 공통 전압(Vcom)을 생성하여 공통 전압 보상부(250)로 공급한다.The common voltage generator 243 generates a common voltage Vcom serving as a center potential of the pixel driving and supplies the common voltage Vcom to the common voltage compensator 250.
공통 전압 보상부(250)는 공통 전압 발생부(243)로부터 공통 전압(Vcom)을 수신하고, 액정 패널(110)에 공급되는 보상 공통 전압(Vcom_in')의 변동을 피드백 받으면서 일정한 레벨의 전압이 되도록 조정하여 액정 패널(110)로 다시 공급한다.The common voltage compensator 250 receives the common voltage Vcom from the common voltage generator 243, receives a feedback of the variation of the compensation common voltage Vcom_in 'supplied to the liquid crystal panel 110, and a constant voltage is supplied. It is adjusted so as to be supplied to the liquid crystal panel 110 again.
여기서, 액정 패널(110)은 복수의 수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4)로 분할되어 수직 영역 단위로 최적의 보상 공통 전압(Vcom_in')이 인가되며, 액정 패널(110)로부터 출력되는 기준 공통 전압(Vcom_out')의 피드백을 통해 액정 패널(110) 상에 일정한 레벨의 보상 공통 전압(Vcom_in')이 지속적으로 인가된다.Here, the liquid crystal panel 110 is divided into a plurality of vertical regions Vertic_1, Vertical_2, Vertical_3, and Veritical_4, and an optimal compensation common voltage Vcom_in 로 is applied in units of vertical regions, and is output from the liquid crystal panel 110. A constant level of compensation common voltage Vcom_in 'is continuously applied to the liquid crystal panel 110 through feedback of the reference common voltage Vcom_out'.
수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4)은 액정 패 널(110)의 게이트 라인들(GL1, GL2, ... , GLn)을 일정 단위로 묶어 수직 방향으로 분할한 영역이며, 도 1의 경우, 수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4)이 GL1 내지 GLa, GLa +1 내지 GLb, GLb +1 내지 GLc, GLc +1 내지 GLnn까지의 게이트 라인들과 각각 대응한다.The vertical regions Vertical_1, Vertical_2, Vertical_3, and Veritical_4 are regions in which the gate lines GL1, GL2,..., GLn of the liquid crystal panel 110 are bundled in a predetermined unit and divided in a vertical direction. In this case, the vertical regions Vertic_1, Vertical_2, Vertical_3, and Veritical_4 correspond to the gate lines GL1 to GL a , GL a +1 to GL b , GL b +1 to GL c , GL c +1 to GLn n , respectively. Corresponds.
도 2는 도 1에 나타난 공통 전압 보상부의 세부 구성도이다.FIG. 2 is a detailed configuration diagram of the common voltage compensator shown in FIG. 1.
공통 전압 보상부(250)에는 반전 증폭을 이용한 보상 회로를 적용하여 액정 패널(110) 상에서 공통 전압의 변동을 최소화한다.A compensation circuit using inverted amplification is applied to the common voltage compensator 250 to minimize the variation of the common voltage on the liquid crystal panel 110.
도 2를 참조하면, 공통 전압 보상부(250)는 입력단의 제 1 저항(R1'), 반전 증폭부(OP), 반전 증폭부(OP)의 입력을 출력으로 피드백 시키는 제 2 저항(R2'), 출력단의 제 3 저항(R3') 등을 포함한다.Referring to FIG. 2, the common voltage compensator 250 feeds back the inputs of the first resistor R1 ', the inverting amplifier OP, and the inverting amplifier OP of the input terminal to the output. ), The third resistor R3 'at the output terminal, and the like.
이러한 공통 전압 보상부(250)는 입력단으로 액정 패널(110)로부터 기준 공통 전압(Vcom_out')을 지속적으로 수신하고, 보상비(R2'/R1')를 조정하여 출력단에 보상 공통 전압(Vcom_in')을 출력함으로써, 액정 패널(110) 상에서 발생하는 공통 전압의 변동을 피드백 하면서 일정한 레벨로 제어한다. 여기서, 기준 공통 전압(Vcom_out')은 액정 패널(110)로부터 공통 전압 보상부(250)로 피드백되는 공통 전압이고, 보상 공통 전압(Vcom_in')은 공통 전압 보상부(250)로부터 액정 패널(110)로 입력되는 공통 전압이다.The common voltage compensator 250 continuously receives the reference common voltage Vcom_out 'from the liquid crystal panel 110 as an input terminal, adjusts the compensation ratio R2' / R1 ', and compensates the common voltage Vcom_in' at the output terminal. By outputting the control signal, the feedback is controlled at a constant level while feeding back the variation of the common voltage generated on the liquid crystal panel 110. Here, the reference common voltage Vcom_out 'is a common voltage fed back from the liquid crystal panel 110 to the common voltage compensator 250, and the compensation common voltage Vcom_in' is the liquid crystal panel 110 from the common voltage compensator 250. Common voltage input to).
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구성도이다.3 is a configuration diagram of a liquid crystal display according to another exemplary embodiment of the present invention.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치는 액정 패 널(110), 타이밍 컨트롤러부(210), 게이트 구동부(220), 데이터 구동부(230), 전원 공급부(240) 등을 포함한다.3, a liquid crystal display according to another exemplary embodiment of the present invention includes a liquid crystal panel 110, a timing controller 210, a gate driver 220, a data driver 230, a power supply 240, and the like. It includes.
게이트 구동부(220) 및 데이터 구동부(230)는 여러 개의 게이트 드라이버 칩(222)과 소스 드라이버 칩(232)으로 구성되어, 게이트 TCP(Tape carrier package)(221)와 소스 TCP(231) 상에 각각 실장된다.The gate driver 220 and the data driver 230 include a plurality of gate driver chips 222 and a source driver chip 232, respectively, on the gate tape carrier package (TCP) 221 and the source TCP 231, respectively. It is mounted.
각 드라이버 칩(222, 232)은 TCP(221, 231)의 베이스 필름 상에 실장된 후 탭(TAB: Tape Automated Bonding) 방식으로 액정 패널(110)에 전기적으로 접속된다.Each driver chip 222, 232 is mounted on the base film of the TCP 221, 231 and then electrically connected to the liquid crystal panel 110 by a tape automated bonding (TAB) method.
공통 전압 보상부(251)에는 공통 전압의 변동으로 인한 액정 패널(110)의 불량을 개선하기 위한 보상 회로가 적용되는데, 도 2에서와 같이 액정 패널(110) 전체에 동일한 레벨의 보상 공통 전압(Vcom_in)을 인가하게 되면, 액정 패널(110)의 수직 위치에 따라 보상 편차가 발생하게 된다.A compensation circuit is applied to the common voltage compensator 251 to improve the failure of the liquid crystal panel 110 due to the variation of the common voltage. As shown in FIG. When Vcom_in) is applied, a compensation deviation occurs according to the vertical position of the liquid crystal panel 110.
이를 개선하기 위하여 액정 패널(110)을 복수의 수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4)로 분할하고, 수직 영역별로 최적의 보상 공통 전압(Vcom_in)을 각각 인가하여 보상 편차를 줄인다.In order to improve this, the liquid crystal panel 110 is divided into a plurality of vertical regions Vertic_1, Vertical_2, Vertical_3, and Veritical_4, and the compensation deviation is reduced by applying an optimal compensation common voltage Vcom_in for each vertical region.
액정 패널(110) 상에는 게이트 구동부(220)를 구성하는 게이트 드라이버 칩(222)들을 직렬로 접속시키는 LOG(Line On Glass) 신호 라인(270)이 형성된다.A line on glass (LOG) signal line 270 that connects the gate driver chips 222 constituting the gate driver 220 in series is formed on the liquid crystal panel 110.
액정 패널(110) 상에 실장된 LOG 신호 라인(270)은 액정 패널(110)의 구동에 필요한 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 공통 전압(Vcom), 접지 전압(GND) 및 전원 전압(Vcc) 등의 직류 신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블 신호(GOE) 등의 교류 신호들을 전송한다.The LOG signal line 270 mounted on the liquid crystal panel 110 may include a gate high voltage VGH, a gate low voltage VGL, a common voltage Vcom, and a ground voltage GND required for driving the liquid crystal panel 110. And DC signals such as a power supply voltage Vcc and AC signals such as a gate start pulse GSP, a gate shift clock GSC, and a gate enable signal GOE.
게이트 드라이버 칩(222)은 데이터 드라이버 칩(232)에 비해 상대적으로 적은 신호 라인들을 필요로 하므로, 이러한 신호 라인들은 LOG 방식으로 액정 패널(110)의 기판 상에 형성하여 게이트 PCB(Printed Circuited Board)를 제거하는 것이 효율적이다.Since the gate driver chip 222 requires relatively few signal lines as compared with the data driver chip 232, these signal lines are formed on the substrate of the liquid crystal panel 110 in a LOG manner to form a gate printed circuit board (PCB). It is efficient to eliminate it.
타이밍 컨트롤러부(210), 전원 공급부(240), 공통 전압 보상부(251)는 하나의 소스 PCB(260) 상에 실장되도록 구성한다.The timing controller 210, the power supply 240, and the common voltage compensator 251 are configured to be mounted on one source PCB 260.
이외의 구성 요소들은 도 1의 구성 요소들과 대응하므로, 이에 대한 상세한 설명은 생략하기로 한다.Since other components correspond to those of FIG. 1, a detailed description thereof will be omitted.
도 4는 도 3에 나타난 공통 전압 보상부의 세부 구성도이다.FIG. 4 is a detailed configuration diagram of the common voltage compensator shown in FIG. 3.
도 3의 경우, LOG 신호 라인(270)의 저항으로 인해 액정 패널(110)의 수직 위치에 따라 공통 전압이 변동되고, 보상 편차가 발생하여 크로스토크를 유발하게 된다. 특히, 액정 패널(110) 상에 윈도우 종료 화면 등 수직 영역의 위치에 따라 휘도가 크게 달라지는 이미지가 표시되는 경우에는 이러한 부작용이 더욱 심해진다.In the case of FIG. 3, the common voltage is changed according to the vertical position of the liquid crystal panel 110 due to the resistance of the LOG signal line 270, and a compensation deviation occurs to cause crosstalk. In particular, when an image whose luminance varies greatly depending on the position of the vertical area such as the window end screen is displayed on the liquid crystal panel 110, this side effect becomes more severe.
공통 전압 보상부(251)는 일정한 기간(1 수평 기간, 1 프레임 기간 등)마다 액정 패널(110)의 수직 영역별 공통 전압을 수신하여 기준 공통 전압(Vcom_out)으로 사용한다.The common voltage compensator 251 receives a common voltage for each vertical region of the liquid crystal panel 110 for a predetermined period (one horizontal period, one frame period, etc.) and uses it as the reference common voltage Vcom_out.
공통 전압 보상부(251)의 입력이 되는 기준 공통 전압(Vcom_out)은 액정 패널(110) 상에 수직 영역 단위로 인가되는 공통 전압이고, 출력이 되는 보상 공통 전압(Vcom_in)은 액정 패널(110)로부터 수직 영역 단위로 출력되는 공통 전압이다.The reference common voltage Vcom_out as the input of the common voltage compensator 251 is a common voltage applied in units of vertical regions on the liquid crystal panel 110, and the compensation common voltage Vcom_in as the output is the liquid crystal panel 110. This is the common voltage output from the vertical unit.
보상 공통 전압(Vcom_in)이 액정 패널(110)의 상단에서 하단으로 공급될 때, LOG 신호 라인(270)의 저항이 하단으로 갈수록 커지기 때문에 공통 전압의 변동 폭 역시 액정 패널(110)의 하단으로 갈수록 커지게 된다.When the compensation common voltage Vcom_in is supplied from the top to the bottom of the liquid crystal panel 110, since the resistance of the LOG signal line 270 increases toward the bottom, the variation width of the common voltage also goes toward the bottom of the liquid crystal panel 110. It becomes bigger.
이를 완화하기 위하여, 게이트 TCP(221)의 간격에 따라 수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4)을 분할하여, 수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4)과 게이트 드라이버 칩(222)들이 일대일로 대응하도록 구성한다.In order to alleviate this, the vertical regions Vertic_1, Vertical_2, Vertical_3, and Veritical_4 are divided according to the interval of the gate TCP 221, so that the vertical regions Vertical_1, Vertical_2, Vertical_3, Veritical_4 and the gate driver chips 222 are divided. Configure one-to-one correspondence.
이러한 공통 전압 보상부(251)는 입력단의 제 1 저항부(R1), 역 다중화부(Demux), 역 다중화부(OP), 제 2 저항부(R2), 출력단의 제 3 저항(R3), 카운터부(Counter) 등을 포함한다.The common voltage compensator 251 includes a first resistor R1, an inverted multiplexer, a demultiplexer OP, a second resistor R2, and a third resistor R3 of the output terminal. A counter or the like.
기준 공통 전압(Vcom_out)을 입력 받는 제 1 저항부(R1)는 서로 병렬로 접속된 복수의 제 1 저항들(R1_1, R1_2, R1_3, R1_4)을 포함한다.The first resistor unit R1 receiving the reference common voltage Vcom_out includes a plurality of first resistors R1_1, R1_2, R1_3, and R1_4 connected in parallel with each other.
역 다중화부(Demux)는 제 1 저항부(R1)와 제 2 저항부(R2)에서 각각 하나의 저항을 선택함으로써, 복수의 저항비들 중 하나의 저항비(R2/R1)를 선택한다. 이때, 저항비들의 개수와 수직 영역들의 개수는 동일하다.The demultiplexer Demux selects one resistance ratio among the plurality of resistance ratios R2 / R1 by selecting one resistor from each of the first resistor portion R1 and the second resistor portion R2. In this case, the number of resistance ratios and the number of vertical regions are the same.
역 다중화부(Demux)를 통해 선택된 저항비(R2/1)에 의해 역 다중화부(OP)의 반전 증폭률이 결정되며, 역 다중화부(OP)는 결정된 반전 증폭률에 따라 제 3 저항(R3)을 거쳐 출력단으로 보상 공통 전압(Vcom_in)을 출력한다.The inverse amplification factor of the demultiplexer OP is determined by the resistance ratio R2 / 1 selected through the demultiplexer Demux, and the demultiplexer OP determines the third resistor R3 according to the determined inversion amplification factor. The compensating common voltage Vcom_in is output to the output terminal.
역 다중화부(OP)의 출력단과 제 1 저항부(R1) 사이에는 서로 병렬로 접속된 제 2 저항들(R2_1, R2_2, R2_3, R2_4)이 구성되어, 역 다중화부(OP)의 출력을 입력으로 피드백 시킨다.Second resistors R2_1, R2_2, R2_3, and R2_4 connected in parallel to each other are disposed between the output terminal of the demultiplexer OP and the first resistor R1 to input the output of the demultiplexer OP. Give feedback.
카운터부(Counter)는 게이트 제어 신호(GCS)에 포함되는 게이트 스타트 펄스(GSP)를 카운트하여 수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4)을 구분한다. 그리고, 하나의 수직 영역에서 다른 수직 영역으로 변화될 때 역 다중화부(Demux)로 캐리 신호를 출력한다.The counter counts the gate start pulse GSP included in the gate control signal GCS to distinguish the vertical regions Vertic_1, Vertical_2, Vertical_3, and Veritical_4. When a change is made from one vertical region to another vertical region, a carry signal is output to the demultiplexer Demux.
이때, 게이트 드라이버 칩(222)의 채널 수에 따라 수직 영역을 구분할 수 있다. 예를 들어, 액정 패널(110)이 SXGA(1280×1024) 급이고, 256개의 채널을 갖는 게이트 드라이버 칩(222)들을 사용하는 경우, 카운터부(Counter)가 게이트 스타트 펄스(GSP)를 통해 채널 수를 카운트하여 256까지 카운트하여 캐리 신호를 출력하면, 역 다중화부(Demux)가 R1_1, R2_1의 저항을 선택하여 저항비를 R2_1/R1_1로 결정한다.In this case, the vertical region may be divided according to the number of channels of the gate driver chip 222. For example, when the liquid crystal panel 110 is SXGA (1280 × 1024) class, and uses the gate driver chips 222 having 256 channels, the counter unit uses a channel through the gate start pulse GSP. When the number is counted up to 256 and the carry signal is output, the demultiplexer Demux selects the resistors of R1_1 and R2_1 to determine the resistance ratio as R2_1 / R1_1.
즉, 반전 증폭의 보상률을 결정 짓는 저항비(R2/R1)를 분할된 수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4)의 수만큼 구성하고, 역 다중화부(OP)의 반전 입력단(V-)과 제 1, 2 저항부(R1, R2) 사이에 역 다중화부(Demux)를 연결하여 저항비(R2/R1)를 선택하는 것이다. That is, the resistance ratio R2 / R1 that determines the compensation ratio of the inversion amplification is configured by the number of divided vertical regions Vertic_1, Vertical_2, Vertical_3, and Veritical_4, and the inverting input terminal V− of the demultiplexer OP. The demultiplexer Demux is connected between the first and second resistors R1 and R2 to select the resistance ratio R2 / R1.
도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 나타낸 흐름도로서, 도 3의 액정 표시 장치를 기준으로 한 것이다.FIG. 5 is a flowchart illustrating a method of driving a liquid crystal display according to an exemplary embodiment of the present invention, based on the liquid crystal display of FIG. 3.
먼저, S110 단계에서, 타이밍 컨트롤러부(210)가 게이트 구동부(220) 및 데이터 구동부(230)의 구동 타이밍을 각각 제어하기 위한 게이트 제어 신호(GCS)와 데이터 제어 신호(DCS)를 생성한다.First, in step S110, the timing controller 210 generates a gate control signal GCS and a data control signal DCS for controlling the driving timing of the gate driver 220 and the data driver 230, respectively.
다음으로, S120 단계에서, 공통 전압 보상부(251)가 기준 공통 전압(Vcom_out)을 이용하여 액정 패널(110)의 수직 위치에 대응하는 보상 공통 전압(Vcom_in)을 결정하고, 결정된 보상 공통 전압(Vcom_in)을 수직 영역 단위로 공급한다. 보상 공통 전압(Vcom_in)은 기준 공통 전압(Vcom_out)을 액정 패널(110)의 수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4) 각각에 대응하도록 가변한 값으로, 액정 패널(110)의 수직 영역별 공통 전압을 수신하여 기준 공통 전압(Vcom_out)으로 사용할 수 있다.Next, in step S120, the common voltage compensator 251 determines the compensation common voltage Vcom_in corresponding to the vertical position of the liquid crystal panel 110 using the reference common voltage Vcom_out, and determines the determined compensation common voltage ( Vcom_in) is supplied in units of vertical regions. The compensation common voltage Vcom_in is a value in which the reference common voltage Vcom_out is changed to correspond to each of the vertical regions Vertic_1, Vertical_2, Vertical_3, and Veritical_4 of the liquid crystal panel 110, and for each vertical region of the liquid crystal panel 110. The common voltage may be received and used as the reference common voltage Vcom_out.
다음으로, S130 단계에서, 게이트 구동부(220)가 게이트 제어 신호(GCS)에 따라 액정 패널(110)의 게이트 라인들(GL1, GL2, ... , GLn)로 스캔 신호를 공급한다.Next, in step S130, the gate driver 220 supplies a scan signal to the gate lines GL1, GL2,... GLn of the liquid crystal panel 110 according to the gate control signal GCS.
다음으로, S140 단계에서, 데이터 구동부(230)가 데이터 제어 신호(DCS)에 따라 액정 패널의 데이터 라인들(DL1, DL2, ... , DLm)에 데이터 전압을 공급한다.Next, in step S140, the data driver 230 supplies the data voltages to the data lines DL1, DL2,..., DLm of the liquid crystal panel according to the data control signal DCS.
다음으로, S150 단계에서, 게이트 라인들(GL1, GL2, ... , GLn)로부터의 스캔 신호에 따라 각 화소의 박막 트랜지스터(TFT)가 1 수평 기간 동안 턴-온 되고, 박막 트랜지스터(TFT)의 턴-온 상태에서 각 화소의 액정 셀(Clc)에 데이터 전압과 보상 공통 전압(Vcom_in)의 차전압이 충전되면서 화소 별로 화상이 표시된다.Next, in step S150, the thin film transistor TFT of each pixel is turned on for one horizontal period according to the scan signal from the gate lines GL1, GL2,..., GLn, and the thin film transistor TFT In the turn-on state of the pixels, the liquid crystal cell Clc of each pixel is charged with a difference voltage between the data voltage and the compensation common voltage Vcom_in to display an image for each pixel.
도 6은 도 5의 일부를 나타낸 세부 흐름도로서, S120 단계를 세분화하여 나타내고 있다.FIG. 6 is a detailed flowchart illustrating a part of FIG. 5, and shows the subdivided steps S120.
도 6을 참조하면, S120 단계는 S121 단계 내지 S123 단계로 세분화될 수 있 다.Referring to FIG. 6, step S120 may be subdivided into steps S121 to S123.
먼저, S121 단계에서, 액정 패널(110)로부터 공통 전압 보상부(251)의 입력단으로 기준 공통 전압(Vcom_out)이 입력된다.First, in step S121, the reference common voltage Vcom_out is input from the liquid crystal panel 110 to the input terminal of the common voltage compensator 251.
다음으로, S122 단계에서, 공통 전압 보상부(251)의 역 다중화부(Demux)가 액정 패널(110)의 수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4)의 개수만큼 구성된 복수의 저항비들 중 하나의 저항비를 선택한다.Next, in step S122, the demultiplexer Demux of the common voltage compensator 251 is configured to have a plurality of resistance ratios configured by the number of vertical regions Vertic_1, Vertical_2, Vertical_3, and Veritical_4 of the liquid crystal panel 110. Select one resistance ratio.
공통 전압 보상부(251) 상에는 게이트 제어 신호(GCS) 중의 하나인 게이트 스타트 펄스(GSP)를 카운트하여 액정 패널의 수직 영역들(Vertical_1, Vertical_2, Vertical_3, Veritical_4)을 구분하는 카운터부(Counter)가 구비된다. 이러한 카운터부(Counter)는 하나의 수직 영역에서 다른 수직 영역으로 변화될 때마다 역 다중화부(Demux)로 캐리 신호를 출력하도록 구성된다. 예를 들면, 게이트 스타트 펄스(GSP)를 카운트하여 게이트 드라이버 칩(222)의 채널 수 등 일정한 개수만큼 카운트되면 캐리 신호를 출력한다. On the common voltage compensator 251, a counter unit for counting the gate start pulse GSP, which is one of the gate control signals GCS, to distinguish the vertical regions Vertic_1, Vertical_2, Vertical_3, and Veritical_4 of the liquid crystal panel is provided. It is provided. The counter is configured to output a carry signal to the demultiplexer Demux whenever it changes from one vertical area to another. For example, the carry signal is output when the gate start pulse GSP is counted and a predetermined number such as the number of channels of the gate driver chip 222 is counted.
역 다중화부(Demux)는 카운터부(Counter)로부터 출력되는 캐리 신호에 따라 저항비를 선택한다.The demultiplexer Demux selects the resistance ratio according to the carry signal output from the counter.
다음으로, S123 단계에서, 선택된 저항비에 의해 공통 전압 보상부(251)에 구비된 역 다중화부(OP)의 반전 증폭률이 결정된다. 그리고, 결정된 반전 증폭률에 따라 기준 공통 전압(Vcom_out)의 보상 공통 전압(Vcom_in)으로 변환된 후 출력단을 통해 액정 패널(110)로 출력된다.Next, in step S123, the inverted amplification factor of the demultiplexer OP provided in the common voltage compensator 251 is determined by the selected resistance ratio. In addition, according to the determined inversion amplification factor, the signal is converted into the compensation common voltage Vcom_in of the reference common voltage Vcom_out and then output to the liquid crystal panel 110 through the output terminal.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Therefore, since the embodiments described above are provided to completely inform the scope of the invention to those skilled in the art, it should be understood that they are exemplary in all respects and not limited. The invention is only defined by the scope of the claims.
상기한 바와 같이 이루어진 본 발명에 따른 액정 표시 장치는 액정 패널의 위치에 따른 공통 전압의 편차를 최소화하여 화질을 개선할 수 있다.As described above, the liquid crystal display according to the present invention may improve image quality by minimizing the variation of the common voltage according to the position of the liquid crystal panel.
또한, 본 발명에 따른 액정 표시 장치의 구동 방법은 이와 같은 액정 표시 장치를 효율적으로 구동할 수 있다.In addition, the driving method of the liquid crystal display device according to the present invention can efficiently drive such a liquid crystal display device.

Claims (18)

  1. 수평 방향의 게이트 라인들과 수직 방향의 데이터 라인들이 매트릭스 형태로 배열되며, 복수의 수직 영역들로 분할되는 액정 패널;A liquid crystal panel in which horizontal gate lines and vertical data lines are arranged in a matrix and divided into a plurality of vertical regions;
    구동 타이밍을 제어하는 게이트 제어 신호 및 데이터 제어 신호를 생성하는 타이밍 컨트롤러부;A timing controller unit generating a gate control signal and a data control signal for controlling driving timing;
    상기 게이트 제어 신호에 따라 상기 게이트 라인들을 구동하는 게이트 구동부;A gate driver configured to drive the gate lines according to the gate control signal;
    상기 데이터 제어 신호에 따라 상기 데이터 라인들을 구동하는 데이터 구동부; 및A data driver driving the data lines according to the data control signal; And
    기준 공통 전압들을 이용해 상기 액정 패널의 수직 위치에 따른 보상 공통 전압들을 결정하고, 수직 영역별로 상기 보상 공통 전압들을 각각 인가하는 공통 전압 보상부를 포함하는 액정 표시 장치.And a common voltage compensator for determining compensation common voltages according to vertical positions of the liquid crystal panel using reference common voltages, and applying the compensation common voltages to respective vertical regions.
  2. 제1항에 있어서,The method of claim 1,
    상기 공통 전압 보상부는,The common voltage compensator,
    상기 액정 패널의 수직 영역별 공통 전압들을 각각 수신하여 상기 각각의 기준 공통 전압으로 사용하는 것을 특징으로 하는 액정 표시 장치.And receiving the common voltages of the vertical regions of the liquid crystal panel, respectively, and using the common voltages as the reference common voltages.
  3. 제1항에 있어서,The method of claim 1,
    상기 게이트 구동부는,The gate driver,
    TCP(Tape Carrier Package) 상에 실장되어 상기 액정 패널로 접속되는 게이트 드라이버 칩들을 포함하는 액정 표시 장치.And a gate driver chip mounted on a tape carrier package (TCP) and connected to the liquid crystal panel.
  4. 제1항에 있어서,The method of claim 1,
    상기 수직 영역들과 상기 게이트 드라이버 칩들이 일대일로 대응하도록 구성되는 것을 특징으로 하는 액정 표시 장치.And wherein the vertical regions correspond to the gate driver chips in a one-to-one correspondence.
  5. 제3항에 있어서,The method of claim 3,
    상기 게이트 구동부 상의 상기 게이트 드라이버 칩들을 직렬로 접속시키는 LOG(Line On Glass) 신호 라인을 더 포함하는 액정 표시 장치.And a line on glass (LOG) signal line connecting the gate driver chips on the gate driver in series.
  6. 제1항에 있어서,The method of claim 1,
    상기 공통 전압 보상부는,The common voltage compensator,
    상기 기준 공통 전압을 입력 받고, 서로 병렬로 접속된 복수의 제 1 저항들로 이루어지는 제 1 저항부;A first resistor unit receiving the reference common voltage and having a plurality of first resistors connected in parallel with each other;
    복수의 저항비들 중 하나의 저항비를 선택하여 출력하는 역 다중화부;A demultiplexer for selecting and outputting one resistance ratio among the plurality of resistance ratios;
    상기 선택된 저항비에 의해 반전 증폭률이 결정되며, 상기 반전 증폭률에 따라 출력단으로 상기 보상 공통 전압을 출력하는 반전 증폭부; 및An inverting amplification ratio determined by the selected resistance ratio and outputting the compensation common voltage to an output terminal according to the inverting amplification ratio; And
    상기 반전 증폭부의 출력단과 상기 제 1 저항부 사이에 결합되며, 서로 병렬 로 접속되는 복수의 제 2 저항들이 구비된 제 2 저항부를 포함하는 액정 표시 장치.And a second resistor unit coupled between an output terminal of the inverting amplifier unit and the first resistor unit and having a plurality of second resistors connected in parallel to each other.
  7. 제6항에 있어서,The method of claim 6,
    상기 역 다중화부는 상기 제 1 저항들 중 하나와 상기 제 2 저항들 중 하나를 각각 선택하고, 선택된 제 1 저항과 제 2 저항에 의해 저항비를 결정하는 것을 특징으로 하는 액정 표시 장치.And the demultiplexer selects one of the first resistors and one of the second resistors, and determines a resistance ratio based on the selected first and second resistors.
  8. 제6항에 있어서,The method of claim 6,
    상기 저항비들의 개수가 상기 수직 영역들의 개수와 동일하도록 구성된 것을 특징으로 하는 액정 표시 장치.And the number of the resistance ratios is the same as the number of the vertical regions.
  9. 제6항에 있어서,The method of claim 6,
    상기 게이트 제어 신호에 포함되는 게이트 스타트 펄스를 카운트하여 상기 수직 영역들을 구분하고, 하나의 수직 영역에서 다른 수직 영역으로 변화될 때 상기 역 다중화부로 캐리 신호를 출력하는 카운터부를 더 포함하는 액정 표시 장치.And a counter unit for counting the gate start pulses included in the gate control signal to separate the vertical regions, and outputting a carry signal to the demultiplexer when the vertical regions are changed from one vertical region to another.
  10. 제9항에 있어서,The method of claim 9,
    상기 역 다중화부는 상기 캐리 신호에 따라 저항비를 선택하도록 구성되는 것을 특징으로 하는 액정 표시 장치.And the demultiplexer is configured to select a resistance ratio according to the carry signal.
  11. 제9항에 있어서,The method of claim 9,
    상기 게이트 구동부는 TCP(Tape Carrier Package) 상에 실장되어 상기 액정 패널로 접속되는 게이트 드라이버 칩들을 포함하고,The gate driver includes gate driver chips mounted on a tape carrier package (TCP) and connected to the liquid crystal panel.
    상기 카운터부는 상기 게이트 스타트 펄스가 상기 게이트 드라이버 칩들 각각의 채널 수만큼 카운트되는 경우 상기 캐리 신호를 출력하도록 구성되는 액정 표시 장치.And the counter unit is configured to output the carry signal when the gate start pulse is counted by the number of channels of each of the gate driver chips.
  12. (a) 구동 타이밍을 제어하는 게이트 제어 신호 및 데이터 제어 신호를 생성하는 단계;(a) generating a gate control signal and a data control signal for controlling the driving timing;
    (b) 기준 공통 전압을 이용한 보상 공통 전압을 결정하고, 상기 보상 공통 전압을 액정 패널의 수직 영역들 각각에 공급하는 단계;(b) determining a compensation common voltage using a reference common voltage, and supplying the compensation common voltage to each of the vertical regions of the liquid crystal panel;
    (c) 상기 게이트 제어 신호에 따라 상기 액정 패널의 게이트 라인들에 스캔 신호를 공급하는 단계;(c) supplying a scan signal to gate lines of the liquid crystal panel according to the gate control signal;
    (c) 상기 데이터 제어 신호에 따라 상기 액정 패널의 데이터 라인들에 데이터 전압을 공급하는 단계; 및(c) supplying a data voltage to data lines of the liquid crystal panel according to the data control signal; And
    (d) 상기 액정 패널 상에 상기 스캔 신호에 따라 상기 데이터 전압과 상기 보상 공통 전압의 차전압을 충전하여 화상을 표시하는 단계를 포함하는 액정 표시 장치의 구동 방법.and (d) charging the difference voltage between the data voltage and the compensation common voltage according to the scan signal on the liquid crystal panel to display an image.
  13. 제12항에 있어서,The method of claim 12,
    상기 (b) 단계의 상기 보상 공통 전압은 상기 기준 공통 전압을 상기 수직 영역들 각각에 대응하도록 가변한 값인 것을 특징으로 하는 액정 표시 장치의 구동 방법.And the compensation common voltage of step (b) is a value obtained by varying the reference common voltage to correspond to each of the vertical regions.
  14. 제12항에 있어서,The method of claim 12,
    상기 (b) 단계는,In step (b),
    상기 액정 패널의 수직 영역별 공통 전압을 수신하여 상기 기준 공통 전압으로 사용하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.And receiving the common voltage for each vertical area of the liquid crystal panel and using the same as the reference common voltage.
  15. 제12항에 있어서,The method of claim 12,
    상기 (b) 단계는,In step (b),
    (b-1) 상기 기준 공통 전압이 입력되는 단계;(b-1) inputting the reference common voltage;
    (b-2) 복수의 저항비들 중 하나의 저항비가 선택되는 단계; 및(b-2) selecting one of the plurality of resistance ratios; And
    (b-3) 상기 선택된 저항비에 의해 반전 증폭률이 결정되고, 상기 반전 증폭률에 따라 상기 기준 공통 전압이 상기 보상 공통 전압으로 변환된 후 출력되는 단계를 포함하는 액정 표시 장치의 구동 방법.and (b-3) determining an inverted amplification ratio based on the selected resistance ratio, and outputting after converting the reference common voltage to the compensated common voltage according to the inverted amplification ratio.
  16. 제15항에 있어서,The method of claim 15,
    상기 (b-2) 단계에서,In the step (b-2),
    상기 저항비들의 개수가 상기 수직 영역들의 개수와 동일하도록 설정되는 것을 특징으로 하는 액정 표시 장치의 구동 방법.And the number of the resistance ratios is set equal to the number of the vertical regions.
  17. 제15항에 있어서,The method of claim 15,
    상기 (b-2) 단계에서,In the step (b-2),
    상기 게이트 제어 신호에 포함되는 게이트 스타트 펄스를 카운트하여 수직 영역들을 구분하고, 하나의 수직 영역에서 다른 수직 영역으로 변화될 때 캐리 신호를 출력하며, 상기 캐리 신호에 따라 저항비를 선택하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.The gate start pulse included in the gate control signal is counted to classify the vertical regions, and a carry signal is output when a change is made from one vertical region to another vertical region, and the resistance ratio is selected according to the carry signal. The driving method of the liquid crystal display device.
  18. 제17항에 있어서,The method of claim 17,
    상기 (b-2) 단계에서,In the step (b-2),
    상기 게이트 스타트 펄스를 카운트하여 소정의 개수만큼 카운트되는 경우 상기 캐리 신호를 출력하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.And outputting the carry signal when the gate start pulse is counted and counted by a predetermined number.
KR1020060050425A 2006-06-05 2006-06-05 Liquid crystal display and method for driving the same KR20070116408A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060050425A KR20070116408A (en) 2006-06-05 2006-06-05 Liquid crystal display and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060050425A KR20070116408A (en) 2006-06-05 2006-06-05 Liquid crystal display and method for driving the same

Publications (1)

Publication Number Publication Date
KR20070116408A true KR20070116408A (en) 2007-12-10

Family

ID=39142215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050425A KR20070116408A (en) 2006-06-05 2006-06-05 Liquid crystal display and method for driving the same

Country Status (1)

Country Link
KR (1) KR20070116408A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110070549A (en) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 Liquid crystal display device
KR20120057426A (en) * 2010-11-26 2012-06-05 엘지디스플레이 주식회사 Liquid Crystal Display Device
US20130314393A1 (en) * 2012-05-25 2013-11-28 Lg Display Co., Ltd. Liquid Crystal Display Device And Driving Method Thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110070549A (en) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 Liquid crystal display device
KR20120057426A (en) * 2010-11-26 2012-06-05 엘지디스플레이 주식회사 Liquid Crystal Display Device
US20130314393A1 (en) * 2012-05-25 2013-11-28 Lg Display Co., Ltd. Liquid Crystal Display Device And Driving Method Thereof
KR101396688B1 (en) * 2012-05-25 2014-05-19 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof
US9390671B2 (en) 2012-05-25 2016-07-12 Lg Display Co., Ltd. Liquid crystal display device and driving method thereof
US9483991B2 (en) 2012-05-25 2016-11-01 Lg Display Co., Ltd. Liquid crystal display device and driving method thereof

Similar Documents

Publication Publication Date Title
US8159447B2 (en) Display driving apparatus and display apparatus comprising the same
KR20150002390A (en) Data driving apparatus for liquid crystal display device
US8305374B2 (en) Display device having precharge operations and method of driving the same
KR101595464B1 (en) Large screen liquid crystal display device
JP2008262196A (en) Gamma voltage generating circuit and display device having same
KR20080022689A (en) Driving apparatus, liquid crystal display including the same and driving method of the liquid crystal display
KR20070116408A (en) Liquid crystal display and method for driving the same
KR101310738B1 (en) Liquid crystal display and method for driving the same
KR101356219B1 (en) Liquid crystal display and method for driving the same
KR101213101B1 (en) Liquid Crystal Display and Method for Driving thereof
KR101308442B1 (en) LCD and drive method thereof
KR101127850B1 (en) A driving circuit of a lquid crystal display device
KR20060116587A (en) Liquid crystal display
KR20080070221A (en) Liquid crystal display and method for driving the same
US20120256975A1 (en) Liquid crystal display device and drive method of liquid crystal display device
KR100947773B1 (en) Liquid crystal display device
KR20080075612A (en) Display device
KR20070005279A (en) Liquid crystal display and method for driving the same
KR20180047328A (en) Display device
KR20180047101A (en) Display device, data driver and method for driving thereof
KR20170062601A (en) Display with inversion and method controlling thereof
KR101107676B1 (en) Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device
KR20060118775A (en) Driving apparatus of liquid crystal display
KR20070064458A (en) Apparatus for driving lcd
KR20070071725A (en) Apparatus for driving lcd

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination