KR20070087703A - Plasma display panel, apparatus, driving apparatus and method thereof - Google Patents

Plasma display panel, apparatus, driving apparatus and method thereof Download PDF

Info

Publication number
KR20070087703A
KR20070087703A KR1020050029173A KR20050029173A KR20070087703A KR 20070087703 A KR20070087703 A KR 20070087703A KR 1020050029173 A KR1020050029173 A KR 1020050029173A KR 20050029173 A KR20050029173 A KR 20050029173A KR 20070087703 A KR20070087703 A KR 20070087703A
Authority
KR
South Korea
Prior art keywords
subfield
scan
subfields
width
scan pulse
Prior art date
Application number
KR1020050029173A
Other languages
Korean (ko)
Inventor
김남진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050029173A priority Critical patent/KR20070087703A/en
Priority to US11/304,598 priority patent/US20060227253A1/en
Priority to CNA2005101340016A priority patent/CN1845226A/en
Priority to EP05258125A priority patent/EP1710775A3/en
Priority to JP2006037509A priority patent/JP2006293318A/en
Publication of KR20070087703A publication Critical patent/KR20070087703A/en

Links

Images

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41WEAPONS
    • F41AFUNCTIONAL FEATURES OR DETAILS COMMON TO BOTH SMALLARMS AND ORDNANCE, e.g. CANNONS; MOUNTINGS FOR SMALLARMS OR ORDNANCE
    • F41A3/00Breech mechanisms, e.g. locks
    • F41A3/12Bolt action, i.e. the main breech opening movement being parallel to the barrel axis
    • F41A3/14Rigid bolt locks, i.e. having locking elements rigidly mounted on the bolt or bolt handle and on the barrel or breech-housing respectively
    • F41A3/16Rigid bolt locks, i.e. having locking elements rigidly mounted on the bolt or bolt handle and on the barrel or breech-housing respectively the locking elements effecting a rotary movement about the barrel axis, e.g. rotating cylinder bolt locks
    • F41A3/18Rigid bolt locks, i.e. having locking elements rigidly mounted on the bolt or bolt handle and on the barrel or breech-housing respectively the locking elements effecting a rotary movement about the barrel axis, e.g. rotating cylinder bolt locks hand-operated
    • F41A3/20Straight-pull operated bolt locks, i.e. the operating hand effecting only a straight movement parallel to the barrel axis
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41WEAPONS
    • F41AFUNCTIONAL FEATURES OR DETAILS COMMON TO BOTH SMALLARMS AND ORDNANCE, e.g. CANNONS; MOUNTINGS FOR SMALLARMS OR ORDNANCE
    • F41A9/00Feeding or loading of ammunition; Magazines; Guiding means for the extracting of cartridges
    • F41A9/38Loading arrangements, i.e. for bringing the ammunition into the firing position
    • F41A9/39Ramming arrangements
    • F41A9/40Ramming arrangements the breech-block itself being the rammer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display panel, a plasma display apparatus, and an apparatus and a method for driving a panel are provided to reduce flickers by adjusting the width of a scan pulse supplied to scan electrodes during an address period. A plasma display apparatus includes a plasma display panel(100), drivers(122,123,124), and a scan pulse controller(121). The plasma display panel includes scan and sustain electrodes, and plural address electrodes formed to cross with the scan and sustain electrodes. The drivers drive the electrodes. The scan pulse controller controls the drivers in plural sub-field groups, divides one frame into plural sub-field groups including at least one sub-field group, and adjusts the width of a scan pulse supplied to the scan electrodes during an address period of at least one sub-field group to be wider than that of another sub-field group.

Description

플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법{Plasma Display Panel, Apparatus, Driving Apparatus and Method thereof}Plasma Display Panel, Apparatus, Driving Device and Driving Method {Plasma Display Panel, Apparatus, Driving Apparatus and Method}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.1 is a diagram showing the structure of a typical plasma display panel.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.2 is a diagram illustrating a method of implementing image gradation of a conventional plasma display panel.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형의 일례를 나타낸 도.3 is a view showing an example of a driving waveform according to a driving method of a conventional plasma display panel.

도 4는 종래 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 인가되는 스캔 펄스의 폭을 설명하기 위한 도.4 is a view for explaining a width of a scan pulse applied to an address period in a conventional method of driving a plasma display panel.

도 5는 종래 PAL 방식에서의 플라즈마 디스플레이 패널의 화상을 구현하기 위한 서브필드의 배열을 설명하기 위한 도.5 is a view for explaining an arrangement of subfields for implementing an image of a plasma display panel in a conventional PAL method.

도 6은 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도.6 is a view for explaining a plasma display device of the present invention.

도 7a 내지 도 7b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 일례를 설명하기 위한 도.7A to 7B are diagrams for explaining an example of dividing one frame into a plurality of subfield groups.

도 8은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에 따른 구동 파형을 설명하기 위한 도.8 is a view for explaining a driving waveform according to the first embodiment of the method for driving a plasma display panel of the present invention;

도 9는 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 각각의 서브필드 그룹 내에서 서브필드 그룹을 선택하는 일례를 설명하기 위한 도.FIG. 9 illustrates an example of dividing one frame into a plurality of subfield groups and selecting a subfield group within each subfield group. FIG.

도 10은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에 따른 스캔 펄스의 폭을 설명하기 위한 도.10 is a view for explaining the width of a scan pulse according to the first embodiment of the method of driving a plasma display panel of the present invention;

도 11a 내지 도 11b는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드들 사이의 스캔 펄스의 폭의 관계를 설명하기 위한 도.11A to 11B are views for explaining the relationship between the widths of the scan pulses between the subfields for adjusting the widths of the scan pulses applied to the scan electrodes in the address period beyond the first threshold time.

도 12a 내지 도 12b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 다른 예를 설명하기 위한 도.12A to 12B illustrate another example of dividing one frame into a plurality of subfield groups.

도 13은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에 따른 구동 파형을 설명하기 위한 도.Fig. 13 is a view for explaining a driving waveform according to the second embodiment of the method for driving a plasma display panel of the present invention.

도 14는 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 각각의 서브필드 그룹 내에서 서브필드 그룹을 선택하는 또 다른 예를 설명하기 위한 도.FIG. 14 illustrates another example of dividing a frame into a plurality of subfield groups and selecting a subfield group within each subfield group. FIG.

도 15는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에 따른 스캔 펄스의 폭을 설명하기 위한 도.15 is a view for explaining the width of a scan pulse according to the second embodiment of the method of driving a plasma display panel of the present invention;

도 16a 내지 도 16b는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드들 사이의 스캔 펄스의 폭의 또 다른 관계를 설명하기 위한 도.16A to 16B are diagrams for explaining another relationship between the widths of the scan pulses between the subfields for adjusting the widths of the scan pulses applied to the scan electrodes in the address period beyond the first threshold time.

도 17a 내지 도 17b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예를 설명하기 위한 도.17A to 17B are views for explaining a third embodiment of a method of driving a plasma display panel of the present invention.

도 18a 내지 도 18b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예를 설명하기 위한 도.18A to 18B are views for explaining a fourth embodiment of a method of driving a plasma display panel of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

100 : 플라즈마 디스플레이 패널 121 : 스캔 펄스 제어부100: plasma display panel 121: scan pulse control unit

122 : 데이터 구동부 123 : 스캔 구동부122: data driver 123: scan driver

124 : 서스테인 구동부 125 : 구동 전압 발생부124: sustain driver 125: drive voltage generator

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 보다 상세하게는 프레임을 복수의 서브필드 그룹으로 나누고, 이러한 서브필드 그룹에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 조절하는 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to divide a frame into a plurality of subfield groups, and to control a width of a scan pulse applied to a scan electrode in an address period in the subfield group. A display panel, an apparatus, a driving device of the panel, and a driving method thereof.

일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between a front panel and a rear panel to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front panel in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are arranged on a front glass 101 that is a display surface on which an image is displayed. The rear panel 110 on which the plurality of address electrodes 113 are arranged so as to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front panel 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. The scan electrode 102 and the sustain electrode 103 are covered by one or more upper dielectric layers 104 that limit the discharge current and insulate the electrode pairs, and to facilitate the discharge conditions on the upper dielectric layer 104 top surface. A protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.The rear panel 110 is arranged such that a plurality of discharge spaces, that is, barrier ribs 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112. On the upper side of the rear panel 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이와 같은 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음 도 2와 같다.A method of implementing image gradation in such a plasma display panel is shown in FIG. 2.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.2 is a diagram illustrating a method of implementing image grayscale of a conventional plasma display panel.

도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.As shown in FIG. 2, in the conventional method of expressing a gray level of a plasma display panel, a frame is divided into several subfields having different number of emission times, and each subfield is a reset period (RPD) for initializing all cells again. ) Is divided into an address period APD for selecting a cell to be discharged and a sustain period SPD for implementing gradation according to the number of discharges. For example, when displaying an image with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. 2, and eight subfields. Each of the SFs SF1 to SF8 is divided into a reset period, an address period, and a sustain period.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다.The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell to be discharged is caused by the voltage difference between the address electrode and the transparent electrode which is the scan electrode. The sustain period is increased at a rate of 2 n ( where n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. In this way, since the sustain period is different in each subfield, the gray scale of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges.

이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과 같다.The driving waveforms according to the driving method of the plasma display panel are shown in FIG. 3.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형의 일례를 나타낸 도면이다.3 is a diagram illustrating an example of a driving waveform according to a driving method of a conventional plasma display panel.

도 3에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.As shown in Fig. 3, the plasma display panel erases the reset period for initializing all the cells, the address period for selecting the cells to be discharged, the sustain period for maintaining the discharge of the selected cells, and the wall charges in the discharged cells. It is divided into an erase period for driving.

리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.In the reset period, the rising ramp waveform Ramp-up is applied to all the scan electrodes at the same time in the setup period. This rising ramp waveform causes weak dark discharge within the full discharge cells. By this setup discharge, positive wall charges are accumulated on the address electrode and the sustain electrode, and negative wall charges are accumulated on the scan electrode.

셋다운 기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.During the set-down period, after the rising ramp waveform is supplied, the falling ramp waveform (Ramp-down) starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and falls to a specific voltage level below the ground (GND) level voltage. By generating a weak erase discharge in the inside, the wall charges excessively formed in the scan electrode are sufficiently erased. By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.

어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면 서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.In the address period, the negative scan pulses are sequentially applied to the scan electrodes, and the positive data pulses are applied to the address electrodes in synchronization with the scan pulses. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the reset period are added, address discharge is generated in the discharge cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The sustain electrode is supplied with a positive polarity voltage Vz during the set down period and the address period so as to reduce the voltage difference with the scan electrode so as to prevent mis-discharge with the scan electrode.

서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain pulse Su is applied to the scan electrode and the sustain electrodes alternately. In the cell selected by the address discharge, as the wall voltage and the sustain pulse in the cell are added, a sustain discharge, that is, a display discharge, occurs between the scan electrode and the sustain electrode every time the sustain pulse is applied.

서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.After the sustain discharge is completed, in the erase period, a voltage of an erase ramp waveform Ramp-ers having a small pulse width and a low voltage level is supplied to the sustain electrode to erase the wall charge remaining in the cells of the full screen.

이러한 구동파형으로 구동되는 플라즈마 디스플레이 패널은 모든 프레임의 서브필드에서 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스(Vsc)의 폭이 모든 서브필드에서 동일하다. 이러한 종래 스캔 펄스의 폭을 살펴보면 다음 도 4와 같다.In the plasma display panel driven by the driving waveform, the width of the scan pulse Vsc applied to the scan electrode in the address period in the subfields of all the frames is the same in all the subfields. Looking at the width of the conventional scan pulse as shown in FIG.

도 4는 종래 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 인가되는 스캔 펄스의 폭을 설명하기 위한 도면이다.4 is a diagram for describing a width of a scan pulse applied to an address period in a conventional method of driving a plasma display panel.

도 4에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널의 구동 방법에서는 어드레스 기간에서 인가되는 스캔 펄스의 폭이 모든 서브필드에서 W로 동일하 게 설정된다. 다르게 표현하면, 상대적으로 가중치가 낮아 저 계조(Low Gray Level)를 구현하는 서브필드와 상대적으로 가중치가 높아 고 계조(High Gray Level)를 구현하는 서브필드에서 스캔 펄스의 폭이 모두 동일하다.As shown in Fig. 4, in the conventional plasma display panel driving method, the width of the scan pulse applied in the address period is set equal to W in all subfields. In other words, the scan pulse widths are the same in the subfield which implements a low gray level due to its relatively low weight and the subfield which implements a high gray level by its relatively high weight.

여기서, 전술한 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭은 방전셀 내에서의 벽전하의 생성에 영향을 미치는 주요 요인 중 하나로서, 셋다운 펄스의 끝단에서 상승하는 스캔 기준 전압으로부터 역극성으로 하강하는 스캔 펄스(Vsc)의 폭이 크면 클수록 어드레스 방전이 지속되는 시간이 증가하고, 이에 따라 방전셀 내에서 벽전하가 더욱 많이 생성된다.Here, the width of the scan pulse applied to the scan electrode in the above-described address period is one of the main factors influencing the generation of the wall charges in the discharge cell, and the reverse polarity is increased from the scan reference voltage rising at the end of the set-down pulse. The larger the width of the falling scan pulse Vsc is, the longer the duration of the address discharge is, and more wall charges are generated in the discharge cells.

그러나 종래에는 가중치의 크기에 관계없이, 즉 계조 값의 크기에 관계없이 모든 서브필드에서 스캔 펄스의 폭을 모두 동일하게 설정하기 때문에, 초기 서브필드, 즉 계조 값이 상대적으로 낮은 서브필드에서 어드레스 방전이 불안정하게 될 가능성이 크다. 이로 인해 어드레스 지터(Jitter)가 악화되는 문제점이 있다.However, conventionally, since the widths of the scan pulses are equally set in all subfields regardless of the magnitude of the weight, that is, the magnitude of the grayscale value, the address discharge is performed in the initial subfield, that is, the subfield having the relatively low grayscale value. This is likely to become unstable. As a result, there is a problem in that address jitter is deteriorated.

또한, 전술한 바와 같은 상대적으로 가중치가 낮아 저 계조를 구현하는 서브필드에서는 서스테인 펄스의 개수가 고 계조를 구현하는 서브필드에 비해 어드레스 방전이 불안정하고 이에 더불어 서스테인 펄스의 개수가 더 적다. 이에 따라 불안정한 어드레스 방전에 의해 방전셀 내에서 쌓이는 벽전하의 양이 서스테인 방전에 불충분하도록 되어 서스테인 방전이 불안정하게 되는 가능성이 있다. 이러한 서스테인 방전의 특성을 고려하면 어드레스 기간에서 안정적인 어드레스 방전을 발생시켜 방전셀 내에서의 벽전 하의 분포를 서스테인 방전에 유리하도록 설정하여야 한다. 그러나 종래에는 가중치의 크기, 즉 계조 값의 크기에 관계없이 모든 서브필드 에서 스캔 펄스의 폭을 모두 동일하게 설정하기 때문에, 어드레스 방전이 불안정하게 될 가능성이 큰 초기 서브필드, 즉 계조 값이 상대적으로 낮은 서브필드에서는 어드레스 방전 이후의 방전셀 내에서의 벽전하의 분포가 충분하지 않아 이후의 서스테인 방전이 불안정해지거나 또는 서스테인 방전이 발생하지 않는 문제점이 있다.In addition, the number of sustain pulses is less stable in the subfields having low gray scales than the subfields having high gray scales as described above, and the number of sustain pulses is smaller. As a result, the amount of wall charges accumulated in the discharge cells due to the unstable address discharge becomes insufficient for the sustain discharge, and the sustain discharge may become unstable. In consideration of such characteristics of the sustain discharge, a stable address discharge is generated in the address period to set the distribution of wall charges in the discharge cell to favor the sustain discharge. However, since the widths of the scan pulses are equally set in all the subfields regardless of the magnitude of the weight, that is, the magnitude of the grayscale value, the initial subfield, which is likely to become unstable in address discharge, that is, the grayscale value is relatively small. In the low subfield, there is a problem that the distribution of wall charges in the discharge cells after the address discharge is not sufficient, resulting in unstable sustain discharge or no sustain discharge.

한편, 전술한 도 3과 같은 구동 파형으로 구동되는 플라즈마 디스플레이 패널에서는 일반적으로 깜빡거림, 즉 플리커(Flicker)가 발생한다.On the other hand, in the plasma display panel driven by the driving waveform shown in FIG. 3 described above, flickering is generally generated.

이러한 플리커는 일반적으로 영상 신호의 수직 주파수(Frame 주파수)보다 형광체의 잔광시간이 짧을 경우에 발생하는 현상이다. 예를 들어, 수직 주파수가 60Hz라고 가정할 때 16.67 m/sec 당 하나의 프레임의 영상을 표시하게 되는데 형광체의 반응속도는 이 보다 더 빠르게 되어 화면의 깜박거림, 즉 플리커가 발생한다.Such flicker generally occurs when the afterglow time of the phosphor is shorter than the vertical frequency (frame frequency) of the image signal. For example, assuming that the vertical frequency is 60 Hz, an image of one frame is displayed per 16.67 m / sec, and the response speed of the phosphor is faster than this, causing flickering, or flickering of the screen.

특히, PAL(Phase Alternating Line)방식에서는 그 수직 주파수가 50Hz로서 상대적으로 짧아서 플리커의 발생이 더욱 심화되는 문제점이 있다.In particular, in the PAL (Phase Alternating Line) method, the vertical frequency thereof is relatively short, such as 50 Hz, resulting in further occurrence of flicker.

이러한 PAL 방식에서는 하나의 프레임 내에서 서브필드의 배열을 복수의 단계로 하여 전술한 플리커의 문제를 저감시키려 하였다.In the PAL scheme, the above-described flicker problem is reduced by arranging subfields in a plurality of stages.

이러한 PAL 방식에서의 서브필드의 배열을 살펴보면 다음 도 5와 같다.The arrangement of the subfields in the PAL method is illustrated in FIG. 5.

도 5는 종래 PAL 방식에서의 플라즈마 디스플레이 패널의 화상을 구현하기 위한 서브필드의 배열을 설명하기 위한 도면이다.FIG. 5 is a diagram for describing an arrangement of subfields for implementing an image of a plasma display panel in a conventional PAL method.

도 5를 살펴보면, 종래의 PAL 방식에서는 하나의 프레임 내에서 서로 다른 가중치의 서브필드를 복수 개, 바람직하게는 두 개의 그룹으로 나누어 배열하였다. 예를 들면, 도 5와 같이, 제 1 서브필드 그룹에 가중치, 즉 계조값 1의 서브필드, 가중치 8의 서브필드, 가중치 16의 서브필드, 가중치 32의 서브필드 및 가중치 64의 서브필드를 포함시킨다.Referring to FIG. 5, in the conventional PAL scheme, subfields having different weights are arranged in a plurality of groups, preferably in two groups, within one frame. For example, as shown in FIG. 5, the first subfield group includes a weight, that is, a subfield of gradation value 1, a subfield of weight 8, a subfield of weight 16, a subfield of weight 32, and a subfield of weight 64. Let's do it.

또한, 제 2 서브필드 그룹에는 가중치 2인 서브필드, 가중치 4인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 16인 서브필드, 가중치 32인 서브필드 및 가중치 64의 서브필드를 포함시킨다.In addition, the second subfield group includes a subfield of weight 2, a subfield of weight 4, two subfields of weight 8, a subfield of weight 16, a subfield of weight 32, and a subfield of weight 64.

이와 같이, 배열된 하나의 프레임 내에서의 서브필드의 가중치의 합, 즉 계조 값의 합은 1 + 2 + 4 + 8 + (8+8) + (16+16) + (32+32) + (64+64), 즉 255이다. 결국, 256계조를 구현할 수 있다.As such, the sum of the weights of the subfields in one arranged frame, that is, the sum of the gray scale values is 1 + 2 + 4 + 8 + (8 + 8) + (16 + 16) + (32 + 32) + (64 + 64), that is, 255. As a result, 256 gray levels can be realized.

이와 같이, 하나의 프레임 내에서 서브필드의 배열을 복수의 단계로 하여 플라즈마 디스플레이 패널을 구동시키는 PAL 방식에서는 전술한 플리커의 발생을 저감시키는 효과는 있지만, 한 프레임 내에서의 가중치가 상대적으로 낮은, 즉 계조 값이 낮은 서브필드, 저 계조 서브필드의 개수가 증가하는 문제점이 있다.As described above, in the PAL method of driving the plasma display panel by arranging the subfields in one frame in plural steps, the above-described generation of flicker is reduced, but the weight in one frame is relatively low. That is, there is a problem in that the number of low gray level subfields and low gray level subfields increases.

즉, 하나의 프레임 내에서 서브필드의 배열을 1단계로 하는 일반적인 방식에서는 전술한 도 2에서와 같이, 가중치가 상대적으로 낮은, 즉 계조 값이 낮은 서브필드는 계조 값이 1, 2, 4, 8인 제 1, 2, 3, 4 서브필드로 구분한다고 가정하면, 하나의 프레임 내에서 서브필드의 배열을 2 단계로 하는 PAL방식에서는 가중치가 상대적으로 낮은, 즉 계조 값이 상대적으로 낮은 서브필드는 제 1 서브필드 그룹에서 제 1, 2 서브필드이고, 또한 제 2 서브필드 그룹에서 제 1, 2, 3, 4 서브필드이다.That is, in the general scheme in which the subfields are arranged in one frame in one frame, as shown in FIG. 2, the subfields having relatively low weights, that is, low gray scale values have gray scale values of 1, 2, 4, Suppose that the first, second, third, and fourth subfields of 8 are divided into subfields in which the weight is relatively low, that is, the gradation value is relatively low, in the PAL method in which the subfields are arranged in two stages within one frame. Are first and second subfields in the first subfield group and are first, second, third and fourth subfields in the second subfield group.

이에 따라, PAL방식에서는 하나의 프레임 내에서 서브필드의 배열을 1단계로 하는 일반적인 방식에 비해 가중치가 상대적으로 낮은, 즉 계조 값이 낮은 서브필드의 개수가 증가함으로써, 어드레스 방전이 불안정하게 될 가능성이 큰 초기 서브필드, 즉 계조 값이 상대적으로 낮은 서브필드에서는 어드레스 방전 이후의 방전셀 내에서의 벽전하의 분포가 충분하지 않아 이후의 서스테인 방전이 불안정해지거나 또는 서스테인 방전이 발생하지 않는 현상이 더욱 심화되는 문제점이 있다.Accordingly, in the PAL method, the address discharge becomes unstable due to the increase in the number of subfields having a relatively low weight, that is, a low gradation value, compared to the general method of arranging subfields in one frame. In this large initial subfield, that is, a subfield having a relatively low gradation value, the distribution of wall charges in the discharge cells after the address discharge is insufficient, resulting in unstable sustain discharge or no sustain discharge. There is a further problem.

이러한 문제점을 해결하기 위해 본 발명은, PAL방식의 구동방식에서 플리커(Flicker)의 발생을 감소시키고, 어드레스 방전을 안정시켜 어드레스 지터의 악화를 방지하고, 이후의 서스테인 방전을 안정시키기 위한 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법을 제공하는데 그 목적이 있다.In order to solve this problem, the present invention provides a plasma display panel for reducing the occurrence of flicker in the PAL driving method, stabilizing address discharge to prevent deterioration of address jitter, and stabilizing subsequent sustain discharge. It is an object of the present invention to provide a driving device and a driving method of a device, a panel.

이러한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 전극들을 구동하기 위한 구동부 및 프레임을 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 스캔 펄스 제어부를 포함하는 것을 특징으로 한다.The plasma display apparatus of the present invention for achieving the above object comprises a plasma display panel including a scan electrode and a sustain electrode, a plurality of address electrodes intersecting the scan electrode and the sustain electrode, a drive unit and a frame for driving the electrodes The subfield is divided into subfield groups, and the driving unit is controlled in the plurality of subfield groups so that the widths of the scan pulses applied to the scan electrodes in the address periods of at least one subfield in the at least one subfield group are different. And a scan pulse control unit which is larger than the subfield.

여기서, 전술한 각 프레임 사이에는 소정의 길이를 갖는 휴지 기간이 더 포함되고, 프레임의 서브필드 그룹들은 동일 프레임 내에서 연속인 것을 특징으로 한다.In this case, a pause period having a predetermined length is further included between the aforementioned frames, and the subfield groups of the frame are continuous in the same frame.

또한, 각 프레임 사이에는 소정의 길이를 갖는 제 1 휴지 기간이 더 포함되고, 동일 프레임 내에서 서브필드 그룹들의 사이에는 소정의 길이를 갖는 제 2 휴지 기간이 더 포함되는 것을 특징으로 한다.In addition, a first idle period having a predetermined length is further included between each frame, and a second idle period having a predetermined length is further included among the subfield groups within the same frame.

또한, 제 1 휴지 기간과 제 2 휴지 기간의 길이는 서로 같은 것을 특징으로 한다.In addition, the lengths of the first and second idle periods are the same.

또한, 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고, 복수의 서브필드 그룹은 각 그룹 내에서 서브필드들이 계조값의 크기가 증가하는 순서로 배열된 것을 특징으로 한다.Each of the plurality of subfield groups may include a plurality of subfields, and the plurality of subfield groups may be arranged in an order of increasing magnitude of gray values within each group.

또한, 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고, 복수의 서브필드 그룹은 각 그룹 내에서 서브필드들이 계조값의 크기가 감소하는 순서로 배열된 것을 특징으로 한다.Each of the plurality of subfield groups may include a plurality of subfields, and the plurality of subfield groups may be arranged in order of decreasing magnitude of gray level values in each group.

또한, 프레임은 두 개의 서브필드 그룹으로 나뉘고, 두 개의 서브필드 그룹은 각각 복수의 서브필드를 포함하는 것을 특징으로 한다.The frame is divided into two subfield groups, and the two subfield groups each include a plurality of subfields.

또한, 두 개의 서브필드 그룹은 각 그룹 내에서 서브필드들의 배열 순서가 서로 다른 것을 특징으로 한다.In addition, the two subfield groups are characterized in that the arrangement order of the subfields in each group is different.

또한, 두 개의 서브필드 그룹 중 어느 하나는 각 그룹 내에서 서브필드들이 계조값의 크기가 증가하는 순서로 배열된 것을 특징으로 한다.In addition, any one of the two subfield groups is characterized in that the subfields in each group are arranged in increasing order of the gray scale value.

또한, 두 개의 서브필드 그룹 중 어느 하나는 각 그룹 내에서 서브필드들이 계조값의 크기가 감소하는 순서로 배열된 것을 특징으로 한다.In addition, one of the two subfield groups is characterized in that the subfields in each group are arranged in order of decreasing magnitude of the gray scale value.

또한, 두 개의 서브필드 그룹 중 어느 하나는 각 그룹 내에서 서브필드들이 계조값의 크기가 감소하는 순서로 배열되고, 두 개의 서브필드 그룹 중 어느 하나는 각 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열되는 것을 특징으로 한다.In addition, one of the two subfield groups is arranged in the order in which the subfields in each group in the order of decreasing gray scale value, and one of the two subfield groups is the size of the gray level value in the subfields in each group Is arranged in increasing order.

또한, 스캔 펄스 제어부는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 서브필드에서는 스캔 펄스의 폭을 제 1 임계시간 이상으로 하는 것을 특징으로 한다.In addition, the scan pulse controller is characterized in that the width of the scan pulse is greater than or equal to the first threshold time in the subfield in which the width of the scan pulse applied to the scan electrode is larger than other subfields in the address period.

또한, 제 1 임계 시간은 2.0㎲인 것을 특징으로 한다.Also, the first threshold time is 2.0 ms.

또한, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 적어도 하나 이상인 것을 특징으로 한다.In addition, the subfield having the width of the scan pulse applied to the scan electrode in the address period equal to or greater than the first threshold time may be at least one or more.

또한, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 각각의 서브필드 그룹에 적어도 하나 이상씩 포함되는 것을 특징으로 한다.The subfields having the width of the scan pulse applied to the scan electrode in the address period equal to or greater than the first threshold time may be included in at least one subfield group.

또한, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 계조 값의 크기 순서로 계조 값이 가장 낮은 서브필드부터 소정 개수의 서브필드까지인 것을 특징으로 한다.The subfield whose width of the scan pulse applied to the scan electrode in the address period is equal to or greater than the first threshold time may be a subfield having the lowest gray level value in the order of the gray scale value to a predetermined number of subfields. .

또한, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 계조 값의 크기 순서로 계조 값이 가장 낮은 서 브필드부터 3번째 서브필드까지인 것을 특징으로 한다.The subfield whose width of the scan pulse applied to the scan electrode in the address period is greater than or equal to the first threshold time may be a subfield from the lowest subfield to the third subfield in the order of the magnitude of the grayscale value. .

또한, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 복수 개 이고, 스캔 펄스 제어부는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 복수 개의 서브필드들 내에서 한 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드와 다르게 하는 것을 특징으로 한다.In addition, there are a plurality of subfields whose width of the scan pulse applied to the scan electrode is greater than or equal to the first threshold time in the address period, and the scan pulse controller controls the width of the scan pulse applied to the scan electrode in the address period as the first threshold time. The width of the scan pulse applied to the scan electrode in the address period of one subfield in the plurality of subfields described above is different from the other subfields.

또한, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 복수 개 이고, 스캔 펄스 제어부는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 복수 개의 서브필드들 내에서 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 서브필드별로 각각 서로 다르게 하는 것을 특징으로 한다.In addition, there are a plurality of subfields whose width of the scan pulse applied to the scan electrode is greater than or equal to the first threshold time in the address period, and the scan pulse controller controls the width of the scan pulse applied to the scan electrode in the address period as the first threshold time. The width of the scan pulse applied to the scan electrode in the address period in the plurality of subfields described above is different for each subfield.

또한, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 서브필드별로 각각 서로 다른 복수 개의 서브필드 내에서는 스캔 펄스 제어부는 계조 값이 낮아질수록 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 증가하도록 하는 것을 특징으로 한다.Also, in a plurality of subfields in which the widths of the scan pulses applied to the scan electrodes are different for each subfield, the width of the scan pulse applied to the scan electrodes in the address period increases as the gray level value decreases. It is characterized by that.

또한, 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 임계 개수 이하의 서스테인 펄스를 사용하는 서브필드인 것을 특징으로 한다.The subfield whose width of the scan pulse applied to the scan electrode is greater than or equal to the first threshold time may be a subfield that uses sustain pulses less than or equal to the threshold number.

또한, 임계 개수는 한 프레임에서 사용된 총 서스테인 펄스 개수 대비 50%이하의 개수인 것을 특징으로 한다.In addition, the threshold number is characterized in that less than 50% of the total number of sustain pulses used in one frame.

또한, 임계 개수는 한 프레임에서 사용된 총 서스테인 펄스 개수 대비 30%이하의 개수인 것을 특징으로 한다.In addition, the threshold number is characterized in that less than 30% of the total number of sustain pulses used in one frame.

또한, 스캔 펄스 제어부는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드를 제외한 나머지 서브필드에서 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 2 임계 시간 이하로 하는 것을 특징으로 한다.Also, the scan pulse controller may set the width of the scan pulse applied to the scan electrode in the address period in the remaining subfields except the subfield having the width of the scan pulse applied to the scan electrode in the address period equal to or greater than the first threshold time. It is characterized by below time.

또한, 제 2 임계 시간은 제 1 임계 시간의 1/2배인 것을 특징으로 한다.In addition, the second threshold time is characterized in that 1/2 times the first threshold time.

또한, 제 2 임계 시간은 1.5㎲인 것을 특징으로 한다.In addition, the second threshold time is characterized in that 1.5 ms.

또한, 상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서, 전극들을 구동하기 위한 구동부와, 프레임을 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 스캔 펄스 제어부를 포함하는 것을 특징으로 한다.In addition, a driving apparatus of the plasma display panel of the present invention for achieving the above object is a plasma display panel for driving a plasma display panel including a scan electrode and a sustain electrode, and a plurality of address electrodes intersecting the scan electrode and the sustain electrode. A driving apparatus for driving electrodes comprising: a driving unit for driving electrodes and a frame divided into a plurality of subfield groups, and controlling a driving unit in the plurality of subfield groups, at least any one of the plurality of subfield groups And a scan pulse controller configured to make the width of the scan pulse applied to the scan electrode in the address period of one subfield larger than that of the other subfields.

또한, 상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 상기 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서, 프레임을 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 것을 특징으로 한다.In addition, the plasma display panel of the present invention for achieving the above object is a plasma display panel including a scan electrode and a sustain electrode, and a plurality of address electrodes intersecting the scan electrode and the sustain electrode, the frame is a plurality of subfields The width of the scan pulse applied to the scan electrode in the address period of at least one subfield in the at least one subfield group among the plurality of subfield groups is larger than the other subfields.

또한, 상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 프레임을 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 것을 특징으로 한다.In addition, the driving method of the plasma display panel of the present invention for achieving the above object is a frame in the driving method of a plasma display panel comprising a scan electrode and a sustain electrode, and a plurality of address electrodes intersecting the scan electrode and the sustain electrode, Is divided into a plurality of subfield groups, and in at least one of the subfield groups, the width of the scan pulse applied to the scan electrode in the address period of at least one subfield is larger than that of the other subfields. do.

이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법의 실시예들을 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of a plasma display panel, an apparatus, a driving apparatus, and a driving method of the present invention will be described in detail with reference to the accompanying drawings.

도 6은 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도면이다.6 is a view for explaining a plasma display device of the present invention.

도 6에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)과, 상기 스캔 전극 및 서스테인 전극(Z)과 교차하는 복수의 어드레스 전극(X1 내지 Xm)을 포함하고, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널(100)과, 플라즈마 디스플레이 패널(100)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(122)와, 스캔 전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동 부(123)와, 공통전극인 서스테인 전극들(Z)을 구동하기 위한 서스테인 구동부(124)와, 플라즈마 디스플레이 패널(100) 구동 시 스캔 구동부(123)를 제어하기 위한 스캔 펄스 제어부(121)와, 각각의 구동부(122, 123, 124)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(125)를 포함한다.As shown in FIG. 6, the plasma display apparatus of the present invention includes scan electrodes Y1 to Yn and sustain electrodes Z, and a plurality of address electrodes X1 to Xm intersecting the scan electrodes and sustain electrodes Z. As shown in FIG. And a combination of at least one subfield in which a driving pulse is applied to the address electrodes X1 to Xm, the scan electrodes Y1 to Yn, and the sustain electrode Z in the reset period, the address period and the sustain period. Plasma display panel 100 representing an image made of a frame, data driver 122 for supplying data to address electrodes X1 to Xm formed in plasma display panel 100, and scan electrodes Y1 to A scan driver 123 for driving Yn, a sustain driver 124 for driving the sustain electrodes Z serving as a common electrode, and a plasma display panel 100 driving And a scan pulse controller 121 for controlling the time scan driver 123 and a driving voltage generator 125 for supplying driving voltages necessary for the respective driving units 122, 123, and 124.

이와 같은, 본 발명의 플라즈마 디스플레이 장치는 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하되, 프레임을 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 각각의 구동부(122, 123, 124)를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드의 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크도록 조절한다. 이와 같이 스캔 펄스의 폭을 조절하는 이유는 이후의 설명에서 더욱 명확히 한다.As described above, the plasma display apparatus of the present invention expresses an image made of a frame by a combination of at least one subfield to which a driving pulse is applied to the address electrode, the scan electrode, and the sustain electrode in the reset period, the address period, and the sustain period. The frame is divided into a plurality of subfield groups, and the respective driving units 122, 123, and 124 are controlled in the plurality of subfield groups, so that at least one subfield group includes an address of at least one subfield. The width of the scan pulse applied to the scan electrodes Y1 to Yn in the period is adjusted to be larger than the other subfields. The reason for adjusting the width of the scan pulse in this way is made clear in the following description.

여기서, 전술한 플라즈마 디스플레이 패널(100)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 다수의 전극들 예를 들어, 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)이 쌍을 이뤄 형성되고, 또한 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)과 교차되게 어드레스 전극들(X1 내지 Xm)이 형성된다.Here, the aforementioned plasma display panel 100 is bonded to the front panel (not shown) and the rear panel (not shown) at regular intervals, and a plurality of electrodes, for example, scan electrodes Y1 to Yn and sustain. The electrodes Z are formed in pairs, and the address electrodes X1 to Xm are formed to intersect the scan electrodes Y1 to Yn and the sustain electrode Z.

데이터 구동부(122)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵 핑된 데이터가 공급된다. 이러한 데이터 구동부(122)는 타이밍 컨트롤부(미도시)로부터의 데이터 타이밍 제어신호(CTRX)에 응답하여 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급하게 된다.The data driver 122 is subjected to inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like, and then mapped to each subfield by a subfield mapping circuit. The data driver 122 samples and latches data in response to a data timing control signal CTRX from a timing controller (not shown), and then supplies the data to the address electrodes X1 to Xm.

스캔 구동부(123)는 스캔 펄스 제어부(121)의 제어 하에 리셋기간 동안 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 스캔 전극들(Y1 내지 Yn)에 공급한다. 또한, 스캔 구동부(123)는 스캔 펄스 제어부(121)의 제어 하에 어드레스 기간 동안 스캔전압(-Vy)의 스캔 펄스(Sp)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급하고, 서스테인구간 동안에는 서스테인펄스(sus)를 스캔전극들(Y1 내지 Yn)에 공급한다.The scan driver 123 supplies the rising ramp waveform Ramp-up and the falling ramp waveform Ramp-down to the scan electrodes Y1 to Yn during the reset period under the control of the scan pulse controller 121. In addition, the scan driver 123 sequentially supplies the scan pulse Sp of the scan voltage (-Vy) to the scan electrodes Y1 to Yn during the address period under the control of the scan pulse controller 121, and during the sustain period. The sustain pulse su is supplied to the scan electrodes Y1 to Yn.

서스테인 구동부(124)는 타이밍 컨트롤부(미도시)의 제어 하에 하강 램프파형(Ramp-down)이 발생되는 기간과 어드레스 기간 동안 서스테인 전압(Vs)의 바이어스전압을 서스테인 전극들(Z)에 공급하고 서스테인 기간 동안 스캔 구동부(123)와 교대로 동작하여 서스테인 펄스(sus)를 서스테인 전극들(Z)에 공급하게 된다.The sustain driver 124 supplies a bias voltage of the sustain voltage Vs to the sustain electrodes Z during a period in which a ramp ramp down occurs and an address period under the control of a timing controller (not shown). Alternately with the scan driver 123 during the sustain period, the sustain pulse su is supplied to the sustain electrodes Z.

스캔 펄스 제어부(121)는 리셋 기간, 어드레스 기간, 서스테인 기간에서 스캔 구동부(123)의 동작 타이밍과 동기화를 제어하기 위한 타이밍 제어신호(CTRY)를 발생하고 그 타이밍 제어신호(CTRY)를 스캔 구동부(123)에 공급함으로써 스캔 구동부(123)를 제어한다. 특히, 스캔 구동부(121)는 프레임을 복수의 서브필드 그룹으로 나눈다고 가정할 때, 나누어진 복수의 서브필드 그룹에서 전술한 스캔 구동부(123)를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드의 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되 는 스캔 펄스의 폭을 다른 서브필드보다 더 크도록 한다. 더욱 바람직하게는 상대적으로 가중치가 낮아, 즉 상대적으로 계조 값이 낮아 저 계조를 표시하는 서브필드에서의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 조절하도록 제어신호를 스캔 구동부(123)에 공급한다.The scan pulse controller 121 generates a timing control signal CTRY for controlling the operation timing and synchronization of the scan driver 123 in the reset period, the address period, and the sustain period, and transmits the timing control signal CTRY to the scan driver ( The scan driver 123 is controlled by supplying it to 123. In particular, when it is assumed that the scan driver 121 divides a frame into a plurality of subfield groups, the scan driver 123 controls the aforementioned scan driver 123 in a plurality of divided subfield groups, thereby at least one of the plurality of subfield groups. In the subfield group, the width of the scan pulse applied to the scan electrodes Y1 to Yn in the address period of at least one subfield is larger than the other subfields. More preferably, the control signal is adjusted to adjust the width of the scan pulse applied to the scan electrode to be larger than the other subfields in the address period in the subfield displaying the low gray level because the weight is relatively low. Supply to the scan driver 123.

여기서 저 계조란 플라즈마 디스플레이 패널(100)을 다수개의 서브필드로 나누어 구동할 때, 각 서브필드마다 휘도 가중치를 두어 계조를 표현하고, 이러한 경우 상대적으로 낮은 휘도 가중치를 갖는 서브필드에서의 계조값을 말한다.Here, when the plasma display panel 100 is driven by dividing the plasma display panel 100 into a plurality of subfields, the gray scale is represented by giving a luminance weight to each subfield, and in this case, the gray scale value in a subfield having a relatively low luminance weight is represented. Say.

한편, 전술한 데이터 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔 제어신호(CTRY)에는 스캔 구동부(123) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함되고, 서스테인 제어신호(CTRZ)에는 서스테인구동부(124) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.The data control signal CTRX described above includes a sampling clock for latching data, a latch control signal, a switch control signal for controlling the on / off time of the energy recovery circuit and the driving switch element. The scan control signal CTRY includes an energy recovery circuit in the scan driver 123 and a switch control signal for controlling on / off time of the driving switch element. The sustain control signal CTRZ includes energy in the sustain driver 124. A switch control signal for controlling the on / off time of the recovery circuit and the drive switch element is included.

구동전압 발생부(125)는 셋업전압(Vsetup), 스캔 공통전압(Vscan-com), 스캔전압(-Vy), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.The driving voltage generator 125 generates a setup voltage Vsetup, a scan common voltage Vscan-com, a scan voltage -Vy, a sustain voltage Vs, a data voltage Vd, and the like. These driving voltages may vary depending on the composition of the discharge gas or the structure of the discharge cell.

이러한 본 발명의 플라즈마 디스플레이 장치에 의해 수행되는 구동 방법은 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹에서 어느 하나의 서브필드의 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되 는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 것인데, 이를 위해 하나의 프레임 내에서 서브필드의 배열을 복수의 단계로 하는 일례를 살펴보면 다음 도 7a 내지 도 7b와 같다.The driving method performed by the plasma display apparatus of the present invention divides one frame into a plurality of subfield groups, and applies the scan electrodes Y1 to Yn in the address period of any one subfield in the divided subfield group. The width of the scan pulse is larger than that of the other subfields. To this end, an example in which the subfields are arranged in a plurality of stages in one frame is as follows.

도 7a 내지 도 7b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 일례를 설명하기 위한 도면이다.7A to 7B are diagrams for explaining an example of dividing one frame into a plurality of subfield groups.

도 7a 내지 도 7b를 살펴보면, 하나의 프레임을 두 개의 서브필드 그룹, 예를 들면 도 7a와 같이 두개의 서브필드 즉, 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누어 서브필드들을 배열함으로써, 서브필드들의 배열을 2단계로 하였다.7A to 7B, by arranging subfields by dividing one frame into two subfield groups, for example, two subfields, that is, a first subfield group and a second subfield group as shown in FIG. 7A, The subfields were arranged in two steps.

먼저, 도 7a를 참조하면, 제 1 서브필드와 제 2 서브필드 사이에 소정의 길이를 갖는 휴지기간이 포함되고, 즉 하나의 휴지기간이 두 개의 서브필드 그룹 사이에 포함된다.First, referring to FIG. 7A, a rest period having a predetermined length is included between a first subfield and a second subfield, that is, one rest period is included between two subfield groups.

여기서, 서브필드들은 각 그룹, 즉 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기가 증가하는 순서로 배열된다. 즉 서브필드의 가중치, 즉 계조 값의 크기가 가장 낮은 서브필드가 각 서브필드 그룹 내에서 초기에 위치하고, 이후로 갈수록 점점 가중치가 높은 서브필드가 위치한다. 예를 들면, 여기서, 제 1 서브필드 그룹에 가중치 1, 즉 계조값 1의 서브필드, 가중치 8의 서브필드, 가중치 16의 서브필드, 가중치 32의 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다.Here, the subfields are arranged in an increasing order of the magnitude of the weight, that is, the magnitude of the gray scale value, in each group, that is, the first subfield group and the second subfield group. That is, the weight of the subfield, that is, the subfield having the smallest gray level value is initially located within each subfield group, and the subfields having a higher weight are located later. For example, the first subfield group includes a weight 1, that is, a subfield of gradation value 1, a subfield of weight 8, a subfield of weight 16, a subfield of weight 32, and a subfield of weight 64 in this order. do.

또한, 제 2 서브필드 그룹에는 가중치 2, 즉 계조값 2인 서브필드, 가중치 4 인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 16인 서브필드, 가중치 32인 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다.In addition, the second subfield group has a weight 2, that is, a subfield having a gray scale value of 2, a subfield having a weight of 4, two subfields having a weight of 8, a subfield having a weight of 16, a subfield having a weight of 32, and a subfield having a weight of 64. Are included in turn.

이와 같이, 배열된 하나의 프레임 내에서의 서브필드의 가중치의 합은 1 + 2 + 4 + 8 + (8+8) + (16+16) + (32+32) + (64+64), 즉 255이다. 결국, 가중치가 1, 2, 4, 8, 16, 32, 64, 128인 서브필드가 차례로 배열된 도 2의 프레임과 같은 256계조를 구현할 수 있다. 또한, 121계조를 구현할 수 있는 제 1 서브필드 그룹과 135계조를 구현할 수 있는 제 2 서브필드 그룹을 포함하여, 121과 135의 계조를 구현하는 두 개의 프레임의 효과를 얻을 수 있다. 이에 따라 플리커의 발생이 저감되는 것이다. 이러한 하나의 프레임 내에서의 서브필드의 가중치에 대한 개념과 휴지기간에 대한 개념을 도 7b에 나타내었다.As such, the sum of the weights of the subfields in one arranged frame is 1 + 2 + 4 + 8 + (8 + 8) + (16 + 16) + (32 + 32) + (64 + 64), 255. As a result, 256 gray levels as shown in the frame of FIG. 2 in which subfields having weights of 1, 2, 4, 8, 16, 32, 64, and 128 are sequentially arranged may be implemented. In addition, the first subfield group that can implement 121 gradations and the second subfield group that can implement 135 gradations may include effects of two frames implementing gradations of 121 and 135. As a result, the generation of flicker is reduced. The concept of the weight of the subfield in one frame and the concept of the rest period are shown in FIG. 7B.

도 7b를 살펴보면, 하나의 프레임 내에서 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹이 포함되고, 이들 서브필드 그룹 사이에는 휴지간이 포함된다. 여기서 각 서브필드 그룹에 포함된 서브필드의 가중치를 삼각형 형상을 나타낸 것을 주목하기 바란다. 이것은 각 서브필드 내에서 서브필드들이 가중치, 즉 계조 값의 크기가 증가하는 순서로 배열됨을 의미한다.Referring to FIG. 7B, two subfield groups, that is, a first subfield group and a second subfield group, are included in one frame, and a pause is included between these subfield groups. Note that the triangular shape represents the weights of the subfields included in each subfield group. This means that in each subfield, the subfields are arranged in increasing order of the weight, that is, the magnitude of the gray scale value.

이와 같이, 하나의 프레임이 복수의 서브필드 그룹으로 구분되어 구동되는 방식에서 가중치가 낮은, 즉 계조 값이 낮은 어느 하나의 서브필드에서 스캔 펄스의 폭을 조절하는데, 이러한 구동방법에 따라 조절된 스캔 펄스를 살펴보면 다음 도 8과 같다.As described above, in a method in which one frame is divided into a plurality of subfield groups and driven, the width of the scan pulse is adjusted in one subfield having a low weight, that is, a low gray level value. Looking at the pulse as shown in FIG.

도 8은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에 따른 구동 파형을 설명하기 위한 도면이다.8 is a view for explaining a driving waveform according to the first embodiment of the method of driving a plasma display panel of the present invention.

도 8에 도시된 바와 같이, 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)과, 상기 스캔 전극 및 서스테인 전극(Z)과 교차하는 복수의 어드레스 전극(X1 내지 Xm)을 포함하고, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에 따른 구동 파형은, 프레임을 복수의 서브필드 그룹으로 나눈다고 가정할 때, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드의 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 크다.As shown in FIG. 8, scan electrodes Y1 to Yn and sustain electrodes Z, and a plurality of address electrodes X1 to Xm intersecting the scan electrodes and sustain electrodes Z, and a reset period And a driving waveform according to the driving method of the plasma display panel of the present invention, which represents an image formed of a frame by a combination of at least one subfield in which a driving pulse is applied to the address electrode, the scan electrode and the sustain electrode in the address period and the sustain period. Assuming that a frame is divided into a plurality of subfield groups, a scan pulse applied to the scan electrodes Y1 to Yn in an address period of at least one subfield in at least one subfield group of the plurality of subfield groups Is wider than other subfields.

예를 들면 도 8과 같이, 제 1 서브필드 그룹 또는 제 2 서브필드 그룹 내에서 가중치가 낮은, 즉 계조 값이 낮은 첫 번째 서브필드, 즉 제 1 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭은 W1이고, 이후의 다른 서브필드, 즉 제 2 서브필드부터 제 n 서브필드까지에서는 스캔 펄스의 폭이 W2라고 가정하면, 전술한 W1은 W2보다 더 크다.For example, as illustrated in FIG. 8, a scan applied to a scan electrode in an address period in a first subfield having a low weight, that is, a low gray level, in a first subfield, in a first subfield group or a second subfield group. The width of the pulse is W1, and assuming that the width of the scan pulse is W2 in another subsequent subfield, that is, from the second subfield to the nth subfield, the above-described W1 is larger than W2.

여기서, 전술한 바와 같이 가중치가 낮은, 즉 계조값이 낮은 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게하는 서브필드 그룹은 하나의 프레임 내에서의 모든 서브필드 그룹일 수도 있고, 하나의 프레임 내에서의 선택된 복수 또는 어느 하나의 서브필드일 수도 있다. 예를 들면, 도 8과 같이 하나의 프레임이 제 1 서브필드 그룹과 제 2 서브필드 그 룹으로 나뉘어 있는 경우에 제 1 서브필드 그룹에서 가중치가 낮은, 즉 계조 값이 낮은 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하고, 이와 함께 제 2 서브필드 그룹에서도 가중치가 낮은, 즉 계조 값이 낮은 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하거나 또는 제 1 서브필드 그룹 또는 제 2 서브필드 그룹 중 어느 하나에서만 가중치가 낮은, 즉 계조값이 낮은 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 할 수도 있다.Here, as described above, in the subfield having a low weight, that is, a low gradation value, the subfield group for increasing the width of the scan pulse applied to the scan electrode in the address period more than the other subfields includes all subfields in one frame. It may be a group of fields or may be a plurality of selected or one subfield in one frame. For example, when one frame is divided into a first subfield group and a second subfield group, as shown in FIG. 8, in a subfield having a low weight, that is, a low gray level value, in an address period in a first subfield group. The width of the scan pulse applied to the scan electrode is larger than that of other subfields, and the width of the scan pulse applied to the scan electrode in the address period in the subfield having a lower weight, that is, a low gray level value, is also applied in the second subfield group. Is larger than other subfields, or the width of the scan pulse applied to the scan electrode in the address period in the subfield having a low weight, i.e., a low gray level value, is different in either one of the first subfield group or the second subfield group. It may be larger than the subfield.

여기서, 전술한 바와 같이 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 서브필드에서는 스캔 펄스의 폭, 즉 W1은 제 1 임계시간 이상의 길이를 갖는다.As described above, in the subfield in which the width of the scan pulse applied to the scan electrodes Y1 to Yn in the address period is larger than other subfields, the width of the scan pulse, that is, W1 has a length equal to or greater than the first threshold time. .

또한, 전술한 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드를 제외한 나머지 서브필드에서 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭, 즉 W2는 제 2 임계 시간 이하의 길이를 갖는다.In addition, the subfields other than the subfield whose width of the scan pulses are applied to the scan electrodes Y1 to Yn in the above-described address period are applied to the scan electrodes Y1 to Yn in the address period in the remaining subfields. The width of the scan pulse, ie W2, has a length less than or equal to the second threshold time.

여기서 전술한 제 2 임계 시간은 1.5㎲인 것이 바람직하고, 이에 따라 W2가 1.5㎲이하이다. 여기 도 8에서는 제 1 서브필드 그룹 또는 제 2 서브필드 그룹 내에서 첫 번째 서브필드, 즉 각 제 1 서브필드를 제외한 나머지 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 1.5㎲이하로 한다.It is preferable that the above-mentioned 2nd threshold time is 1.5 ms, and W2 is 1.5 or less accordingly. In FIG. 8, the width of the scan pulse applied to the scan electrode in the address period in the first subfield, that is, the remaining subfields except each first subfield in the first subfield group or the second subfield group, is 1.5 μs or less. Shall be.

이와 같이 하나의 프레임이 나뉜 제 1 서브필드 그룹과 제 2 서브필드 그룹 에서 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드를 제외한 나머지 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 1.5㎲이하로 설정하는 이유는 고화질, 예컨대 HD(High Definition)급의 화질을 구현하기 위해 XGA(Extended Graphic Array)급의 패널을 구현하는 경우에, 이러한 XGA급의 패널은 VGA(Video Graphic Array)급의 패널에 비해 방전셀의 개수가 월등히 많기 때문이다. 즉, 상대적으로 많은 개수의 방전셀들을 한정된 어드레스 기간 내에서 모두 어드레싱하기 위해서 스캔 펄스의 폭을 1.5㎲이하로 설정하는 것이다. 여기서, 전술한 스캔 펄스의 폭이 1.5㎲을 초과하면 전체 어드레스 기간의 길이가 길어지고 이에 따라 서스테인 기간의 길이가 감소하며, 결국 서스테인 기간에 인가되는 서스테인 펄스의 개수가 감소해 플라즈마 디스플레이 패널의 절대 휘도의 감소를 야기시키기 때문에 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드를 제외한 나머지 서브필드의 어드레스 기간에서 인가되는 스캔 펄스의 폭을 1.5㎲이하로 조절하는 것이다.In this way, the remaining subfields except for the subfield in which the width of the scan pulse applied to the scan electrodes Y1 to Yn in the address period in the first subfield group and the second subfield group in which one frame is divided is greater than or equal to the first threshold time The reason why the width of the scan pulse applied to the scan electrode in the address period of the field is set to 1.5 mW or less is to implement an XGA (Extended Graphic Array) class panel in order to realize high quality, for example, HD (High Definition) quality. In this case, the XGA panel has a larger number of discharge cells than the VGA (Video Graphic Array) panel. In other words, in order to address a relatively large number of discharge cells within a limited address period, the width of the scan pulse is set to 1.5 mW or less. In this case, when the width of the above-described scan pulse exceeds 1.5 ms, the length of the entire address period becomes longer, and accordingly, the length of the sustain period is reduced. As a result, the number of sustain pulses applied to the sustain period is reduced, thereby reducing the absolute value of the plasma display panel. Since the brightness is reduced, the width of the scan pulse applied in the address period of the remaining subfields except for the subfield whose width of the scan pulse applied to the scan electrodes Y1 to Yn in the address period is greater than or equal to the first threshold time is determined. It is adjusted to less than 1.5㎲.

여기서, 도 8의 제 1 서브필드와 같이 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭, 즉 W1을 제 1 임계 시간 이상으로 하는 경우에, 이러한 제 1 임계 시간은 제 2 임계 시간의 2배인 것이 바람직하다. 즉, 제 2 임계시간은 제 1 인계시간의 1/2배이다. 또한 더욱 바람직하게는 제 2 임계 시간은 1.5㎲이다. 즉, 전술한 바와 같이 제 2 임계시간은 1.5㎲이거나 또는 제 1 임계시간의 1/2배로 설정되는 것이 바람직하다.Here, as shown in the first subfield of FIG. 8, when the width of the scan pulse applied to the scan electrode in the address period, that is, W1 is equal to or greater than the first threshold time, the first threshold time is twice the second threshold time. It is preferable. That is, the second threshold time is 1/2 times the first turn over time. More preferably, the second threshold time is 1.5 ms. That is, as described above, the second threshold time is preferably 1.5 ms or set to 1/2 of the first threshold time.

이와 같이, 각 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹에서 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 가중치가 상대적으로 낮아 저 계조를 구현하는 서브필드인 것이 바람직하다.As described above, in each subfield group, that is, the subfield having the width of the scan pulse applied to the scan electrode in the address period in the first subfield group and the second subfield group more than the first threshold time, the weight is relatively low. It is preferably a subfield that implements gradation.

이와 같이, 각 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹에서 어느 하나의 서브필드, 더욱 바람직하게는 가중치가 낮아 저 계조 값을 갖는 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 이유는 가중치가 낮은, 즉 계조 값이 낮은 서브필드에서 어드레스 방전을 안정시키기 위해서이다. 즉, 전술한 바와 같이 가중치가 상대적으로 낮아 저 계조를 구현하는 서브필드에서는 어드레스 방전이 불안정해질 가능성이 다른 서브필드, 즉 가중치가 상대적으로 높아 고 계조를 구현하는 서브필드 보다 더 크기 때문에, 이러한 가중치가 낮은, 즉 계조 값이 낮은 서브필드에서의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 설정하여 어드레스 방전을 안정시킨다. 이에 따라 어드레스 지터가 개선되고, 이후의 서스테인 기간에서의 서스테인 방전이 안정된다.In this way, each subfield group, i.e., the first subfield group and the second subfield group is applied to the scan electrode in the address period of any one subfield, more preferably, a subfield having a low gray scale value with low weight. The reason for adjusting the width of the scan pulse beyond the first threshold time is to stabilize the address discharge in a subfield having a low weight, that is, a low gray level value. That is, as described above, since the weight is relatively low and the subfield that implements low gradation is more likely to be unstable in address discharge, that is, the weight is larger than the subfield that implements the high gradation because the weight is relatively high. The address discharge is stabilized by setting the width of the scan pulse applied to the scan electrode in the address period in the subfield of which is low, that is, the gradation value is lower than or equal to the first threshold time. This improves address jitter and stabilizes sustain discharge in subsequent sustain periods.

또한, 가중치가 낮아 저계조를 구현하는 서브필드에서 스캔 펄스의 폭을 제 1 임계 시간 이상으로 설정한 이유는 상대적으로 가중치가 낮아 저 계조를 구현하는 서브필드에서는 서스테인 펄스의 개수가 고 계조를 구현하는 다른 서브필드에 비해 서스테인 펄스의 개수가 더 적다. 이에 따라 방전셀 내에서 쌓이는 벽전하의 양이 적어지게 되어 서스테인 방전이 불안정하게 되는 가능성이 있기 때문에 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하여 어드레스 기간에서 안정적인 어드레스 방전을 발생시켜 방전셀 내에서의 벽전하의 분포를 서스테인 방전에 보다 유리하도록 설정하기 위함이다.In addition, the reason why the width of the scan pulse is set to be greater than or equal to the first threshold time in a subfield that implements low gradation due to its low weight is that the number of sustain pulses exhibits high gradation in the subfield that implements low gradation because of its relatively low weight. The number of sustain pulses is smaller than that of other subfields. As a result, the amount of wall charges accumulated in the discharge cells is reduced, which may cause sustain discharge to become unstable. Therefore, the width of the scan pulse is larger than that of other subfields, so that stable address discharge is generated in the address period to generate stable address discharge in the discharge cell. This is to set the distribution of wall charges to be more advantageous to sustain discharge.

여기 도 8에서는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드의 개수가 1개 인 경우만을 도시하고 설명하였지만, 이와는 다르게 서브필드 그룹 내에서 복수 개의 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 것도 가능하다. 이러한 구동 방법을 살펴보면 다음 도 9와 같다.In FIG. 8, only the number of subfields for adjusting the width of the scan pulse applied to the scan electrode in the address period beyond the first threshold time is illustrated and described. However, unlike FIG. 8, a plurality of subfields in the subfield group are different from each other. It is also possible to adjust the width of the scan pulse applied to the scan electrode in the address period of the field to be greater than or equal to the first threshold time. Looking at such a driving method as shown in FIG.

도 9는 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 각각의 서브필드 그룹 내에서 서브필드 그룹을 선택하는 일례를 설명하기 위한 도면이다.9 is a diagram for explaining an example of dividing one frame into a plurality of subfield groups and selecting a subfield group within each subfield group.

도 9에 도시된 바와 같이, 전술한 도 8에서와 같이 하나의 프레임이 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나뉜 경우에 각각의 서브필드 그룹 내에서 복수 개의 서브필드를 선택하고, 이렇게 선택한 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 한다. 즉 스캔 펄스의 폭을 제 1 임계 시간 이상을 설정한다. 결국, 스캔 펄스의 폭이 제 1 임계 시간 이상으로 조절되는 서브필드는 각각의 서브필드 그룹 내에서 복수 개 이다.As shown in FIG. 9, when one frame is divided into two subfield groups, that is, a first subfield group and a second subfield group, as shown in FIG. The subfield is selected, and the width of the scan pulse applied to the scan electrode in the address period in the thus selected subfield is made larger than the other subfields. In other words, the width of the scan pulse is set to be equal to or greater than the first threshold time. As a result, there are a plurality of subfields in which the width of the scan pulse is adjusted beyond the first threshold time in each subfield group.

이와 같은 구동 방법에서의 스캔 펄스의 폭을 도 10을 결부하여 살펴보면 다음과 같다.Looking at the width of the scan pulse in such a driving method with reference to Figure 10 as follows.

도 10은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에 따른 스캔 펄스의 폭을 설명하기 위한 도면이다.10 is a view for explaining the width of the scan pulse according to the first embodiment of the method of driving the plasma display panel of the present invention.

도 10을 참조하면, 도 9에서와 같이 제 1 서브필드 그룹의 A영역과 제 2 서브필드 그룹의 C영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 영역, 즉 제 1 서브필드 그룹의 B영역과 제 2 서브필드 그룹의 D영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭 보다 더 크다. 예를 들면, 도 10의 (a)에서와 같이 제 1 서브필드 그룹의 A영역과 제 2 서브필드 그룹의 C영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 W1, 제 1 서브필드 그룹의 B영역과 제 2 서브필드 그룹의 D영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 W2라고 가정하면, W1은 W2보다 더 크다. 여기서, 전술한 바와 같이 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드들은 서브필드 그룹 내에서 가중치가 낮은, 즉 계조값이 낮은 서브필드들이다.Referring to FIG. 10, as shown in FIG. 9, the widths of the scan pulses applied to the scan electrodes in the address periods of the subfields of the A region of the first subfield group and the C region of the second subfield group are different from each other. The width of the scan pulse applied to the scan electrodes in the address period of the subfields of the B area of the first subfield group and the subfield of the D area of the second subfield group. For example, as shown in FIG. 10A, the widths of the scan pulses applied to the scan electrodes in the address periods of the subfields of the A region of the first subfield group and the C region of the second subfield group are W1, Assuming that the width of the scan pulse applied to the scan electrode in the address period of the subfields of the B region of the first subfield group and the subfield of the D region of the second subfield group is W2, W1 is larger than W2. Here, as described above, the subfields having a larger width of the scan pulse applied to the scan electrode in the address period than the other subfields are subfields having low weights, that is, low gradation values in the subfield group.

이와 같이, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드들은 각각의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 동일한 개수로 포함될 수 있다. 예를 들면, 제 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 각각 3개씩의 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 크다.As such, subfields having a larger width of the scan pulse applied to the scan electrode in the address period than other subfields may be included in the same number in each subfield group, that is, the first subfield group and the second subfield group. have. For example, in each of three subfields in the first subfield group and the second subfield group, the width of the scan pulse applied to the scan electrode in the address period is larger than the other subfields.

또는 이와는 다르게, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드들은 제 1 서브필드 그룹 또는 제 2 서브필드 그룹 중 어느 하나의 그룹에만 포함시키고, 다른 서브필드 그룹에는 포함시 키지 않는 것도 가능하다.Alternatively, subfields having a larger width of the scan pulse applied to the scan electrode in the address period than other subfields may be included in only one of the first subfield group and the second subfield group, and the other subfield group. It is also possible to not include it.

또는 이와는 다르게, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드들이 서브필드 그룹들, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 서로 다른 개수로 포함될 수 있다. 예를 들면, 제 1 서브필드 그룹에는 2개의 서브필드, 그리고 제 2 서브필드 그룹 내에서는 4개의 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 크도록 할 수도 있는 것이다.Alternatively, subfields having a larger width of the scan pulse applied to the scan electrode in the address period than the other subfields may be included in different numbers in the subfield groups, that is, the first subfield group and the second subfield group. Can be. For example, the width of the scan pulse applied to the scan electrode in the address period in the two subfields in the first subfield group and in the four subfields in the second subfield group may be larger than the other subfields. It is.

이와 같이, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드에서는 스캔 펄스의 폭을 전술한 바와 같이, 제 1 임계 시간이상으로 조절하는 것이 바람직한데, 이러한 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드는 가중치의 크기 순서, 즉 계조 값의 크기 순서로 계조 값이 가장 낮은 서브필드부터 소정 개수의 서브필드까지인 것이 바람직하다.As described above, in the subfield in which the width of the scan pulse applied to the scan electrode in the address period is larger than the other subfields, it is preferable to adjust the width of the scan pulse to be greater than or equal to the first threshold time as described above. The subfield for adjusting the width of the scan pulse applied to the scan electrode for more than a first threshold time is from the subfield having the lowest gray value to the predetermined number of subfields in the order of weight, that is, the order of the gray value. desirable.

이와 같이, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드들 사이의 스캔 펄스의 폭의 관계를 살펴보면 다음 도 11a 내지도 11b와 같다.As described above, the relationship between the widths of the scan pulses between the subfields for adjusting the widths of the scan pulses applied to the scan electrodes in the address period beyond the first threshold time is as follows.

도 11a 내지 도 11b는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드들 사이의 스캔 펄스의 폭의 관계를 설명하기 위한 도면이다.11A to 11B are diagrams for explaining the relationship between the widths of the scan pulses between the subfields for adjusting the widths of the scan pulses applied to the scan electrodes in the address period to the first threshold time or more.

먼저 도 11a를 살펴보면, 도 9의 제 2 서브필드의 C영역에서와 같이 4개의 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 경우, 즉 제 1, 2, 3, 4 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 경우에, 이러한 서브필드들, 즉 제 1, 2, 3, 4 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭은 제 1 임계 시간 이상으로 조절된다. 또한 이와 같이 스캔 펄스의 폭이 제 1 임계 시간 이상으로 조절되는 서브필드 중 어느 하나의 서브필드의 스캔 펄스의 폭이 나머지 서브필드의 스캔 펄스의 폭 보다 더 크다.First, referring to FIG. 11A, when the width of a scan pulse applied to a scan electrode in an address period in four subfields as in the region C of the second subfield of FIG. 9 is greater than other subfields, that is, the first, When the width of the scan pulse applied to the scan electrode in the address period in the 2, 3, 4 subfields is made larger than the other subfields, the address periods of these subfields, i.e., the first, 2, 3, 4 subfields. The width of the scan pulse applied to the scan electrode is adjusted above the first threshold time. In addition, the width of the scan pulse of any one of the subfields in which the width of the scan pulse is adjusted to be equal to or greater than the first threshold time is greater than the width of the scan pulse of the remaining subfields.

이와 같이, 한 서브필드 그룹 내에서 스캔 펄스가 제 1 임계 시간 이상의 폭을 갖는 서브필드들 중에서 더욱 큰 펄스폭의 스캔 펄스를 갖는 서브필드는 한 서브필드 그룹 내에서 가중치가 가장 낮은, 즉 계조 값이 가장 낮은 서브필드인 것이 바람직하다.As such, among the subfields in which the scan pulse has a width greater than or equal to the first threshold time, the subfield having the scan pulse of the larger pulse width has the lowest weight in the subfield group, that is, the gray scale value. It is preferable that this is the lowest subfield.

예를 들면, 도 11a와 같이 제 2 서브필드 그룹에서 스캔 펄스의 폭이 제 1 임계 시간 이상인 제 1, 2, 3, 4 서브필드에서 가중치가 가장 낮은, 즉 계조 값이 가장 낮은 제 1 서브필드의 펄스 폭이 W1, 나머지 서브필드, 즉 제 2, 3, 4 서브필드의 펄스 폭이 W2라고 가정하면, W1은 W2보다 더 크다.For example, in the first, second, third, and fourth subfields in which the width of the scan pulse is greater than or equal to the first threshold time in the second subfield group, as shown in FIG. Assuming that the pulse width of W1 is the pulse width of W1 and the remaining subfields, that is, the second, third, and fourth subfields, W1 is larger than W2.

한편, 도 11b를 살펴보면 전술한 도 11a와는 다르게, 한 서브필드 그룹 내에서 스캔 펄스가 제 1 임계 시간 이상의 폭을 갖는 서브필드들에서 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 각각 서로 다르다.Meanwhile, referring to FIG. 11B, unlike in FIG. 11A, the widths of the scan pulses applied to the scan electrodes in the address period are different from each other in the subfields in which the scan pulses have a width greater than or equal to the first threshold time. .

예를 들면, 도 11b와 같이 제 2 서브필드 그룹에서 스캔 펄스의 폭이 제 1 임계 시간 이상인 제 1, 2, 3, 4 서브필드에서 제 1 서브필드에서의 스캔 펄스의 폭, 제 2 서브필드에서의 스캔 펄스의 폭, 제 3 서브필드에서의 스캔 펄스의 폭 및 제 4 서브필드에서의 스캔 펄스의 폭은 각각 서로 다르다. 예컨대 제 1 서브필드에서의 스캔 펄스의 폭을 W1, 제2 서브필드에서의 스캔 펄스의 폭을 W2, 제 3 서브필드에서의 스캔 펄스의 폭을 W3, 제4 서브필드에서의 스캔 펄스의 폭을 W4라고 가정할 때, W1, W2, W3, W4는 각각 서로 다르고, 그 크기는 해당 서브필드의 가중치의 크기, 즉 계조값의 크기에 따라 결정된다. 즉, 도 11b와 같이 제 1, 2, 3, 4 서브필드의 가중치의 크기, 즉 계조값의 크기 순서로 가중치가 가장 낮은 제 1 서브필드에서의 스캔 펄스의 폭 W1이 가장 크고, 그 다음이 W2, 그 다음이 W3, 그 다음이 W4이다. 즉 W1 >W2 >W3 >W4 인 관계가 성립한다.For example, as shown in FIG. 11B, the widths of the scan pulses in the first subfield and the second subfields in the first, second, third, and fourth subfields in which the widths of the scan pulses in the second subfield group are equal to or greater than the first threshold time. The width of the scan pulse in, the width of the scan pulse in the third subfield and the width of the scan pulse in the fourth subfield are different from each other. For example, the width of the scan pulse in the first subfield is W1, the width of the scan pulse in the second subfield is W2, the width of the scan pulse in the third subfield is W3, and the width of the scan pulse in the fourth subfield. When W4 is assumed to be W4, W1, W2, W3, and W4 are different from each other, and the size is determined according to the magnitude of the weight of the corresponding subfield, that is, the magnitude of the gray scale value. That is, as shown in FIG. 11B, the width W1 of the scan pulse in the first subfield having the lowest weight in the order of the magnitudes of the weights of the first, second, third, and fourth subfields, that is, the magnitude of the gradation values, is the largest. W2, then W3, then W4. In other words, the relationship W1> W2> W3> W4 holds.

한편, 이와 같이 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드는 서스테인 기간에서의 서스테인 펄스의 개수의 관점에서 결정될 수 있다. 다르게 표현하면, 서스테인 펄스의 개수가 적은 서브필드는 가중치가 낮아, 즉 계조값이 낮아 저 계조를 구현하는 서브필드이고, 서스테인 펄스의 개수가 많은 서브필드는 가중치가 높아 고 계조를 구현하는 서브필드이다. 이와 같이 서브필드의 가중치, 즉 계조는 서스테인 펄스의 개수에 따라 결정되기 때문에, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드를 선택하는 기준을 서스테인 펄스의 임계 개수로 설정하고, 이렇게 설정한 서스테인 펄스의 임계 개수 보다 적은 개수의 서스테인 펄스를 갖는 서브필드에서 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절한다.Meanwhile, the subfield adjusting the width of the scan pulse beyond the first threshold time may be determined in view of the number of sustain pulses in the sustain period. In other words, a subfield having a low number of sustain pulses has a low weight, that is, a subfield that implements low gray levels, and a subfield having a high number of sustain pulses has a high weight and has a high weight. to be. Since the weight of the subfield, that is, the gray level, is determined according to the number of the sustain pulses, the sustain pulse is used as a reference for selecting a subfield that adjusts the width of the scan pulse applied to the scan electrode in the address period more than the first threshold time. The width of the scan pulse is adjusted to be greater than or equal to the first threshold time in the subfield having the number of sustain pulses smaller than the threshold number of the sustain pulses.

여기서 이러한 임계 개수는 한 프레임에서 사용된 총 서스테인 펄스 개수 대 비 50%이하의 개수인 것이 바람직하다. 또한 더욱 바람직하게는 이러한 임계 개수는 한 프레임에서 사용된 총 서스테인 펄스 개수 대비 30%이하의 개수이다.The threshold number is preferably 50% or less than the total number of sustain pulses used in one frame. More preferably, the threshold number is 30% or less than the total number of sustain pulses used in one frame.

예를 들어, 한 프레임에서 총 1000개의 서스테인 펄스를 사용하는 경우에 한 프레임에서 사용된 총 서스테인 펄스 개수 대비 30%이하, 즉 300개 이하의 서스테인 펄스를 사용하는 서브필드를 선택하고, 이렇게 선택한 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절한다.For example, if you use a total of 1000 sustain pulses in one frame, select a subfield that uses less than 30% of the total number of sustain pulses used in one frame, that is, 300 sustain pulses or less. The width of the scan pulse applied to the scan electrode in the address period in the field is adjusted to be equal to or greater than the first threshold time.

한편, 이상의 설명에서는 도 7a 내지 도 7b와 같이 하나의 프레임의 서브필드 그룹 내에서 서브필드들이 가중치가 증가하는 순서로 배열되는 것을 도시하고 설명하였지만, 이와는 다르게 가중치가 감소하는 순서로 배열되는 것도 가능한데, 이를 살펴보면 다음 도 12a 내지 도 12b와 같다.Meanwhile, in the above description, the subfields are arranged in the order of increasing weight in the subfield group of one frame as shown in FIGS. 7A to 7B. However, the weights may be arranged in the order of decreasing weight. This will be described with reference to FIGS. 12A to 12B.

도 12a 내지 도 12b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 다른 예를 설명하기 위한 도면이다.12A to 12B are diagrams for describing another example of dividing one frame into a plurality of subfield groups.

먼저, 도 12a 내지 도 12b를 살펴보면, 하나의 프레임을 복수 개의 서브필드 그룹으로 나누되, 각각의 서브필드 그룹 내에서는 서브필드들이 가중치의 크기, 즉 계조값의 크기가 감소하는 순서로 배열된다.First, referring to FIGS. 12A to 12B, one frame is divided into a plurality of subfield groups, and in each subfield group, the subfields are arranged in order of decreasing weight, that is, magnitude of gray level.

예를 들면, 도 12a와 같이, 서브필드들이 각 그룹, 즉 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기가 감소하는 순서로 배열된다. 즉 서브필드의 가중치가 가장 높아 가장 높은 계조를 구현하는 서브필드가 각 서브필드 그룹, 즉 제 1 서브필드 그룹 또는 제 2 서브필드 그룹의 초기에 위치 하고, 이후로 갈수록 점점 가중치, 즉 계조가 낮은 서브필드가 위치한다. 예를 들면, 여기서, 제 1 서브필드 그룹에 가중치 64의 서브필드, 가중치 32의 서브필드, 가중치 16의 서브필드, 가중치 8의 서브필드 및 가중치 1의 서브필드가 차례대로 포함된다.For example, as shown in FIG. 12A, the subfields are arranged in order of decreasing magnitude of weight, that is, magnitude of grayscale value, in each group, that is, one subfield group and a second subfield group. That is, the subfield which has the highest weight of the subfield and implements the highest gradation is positioned at the beginning of each subfield group, that is, the first subfield group or the second subfield group, and the later, the more the weight, that is, the lower the gradation, is. The subfield is located. For example, the first subfield group includes a subfield of weight 64, a subfield of weight 32, a subfield of weight 16, a subfield of weight 8, and a subfield of weight 1.

또한, 제 2 서브필드 그룹에는 가중치 64인 서브필드, 가중치 32인 서브필드, 가중치 16인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 4인 서브필드 및 가중치 2의 서브필드가 차례대로 포함된다. 이러한 하나의 프레임 내에서의 서브필드의 가중치에 대한 개념과 휴지기간에 대한 개념을 도 12b에 나타내었다.In addition, the second subfield group includes a subfield with a weight of 64, a subfield with a weight of 32, a subfield with a weight of 16, two subfields with a weight of 8, a subfield with a weight of 4, and a subfield with a weight of 2 in this order. . The concept of the weight of the subfield in one frame and the concept of the rest period are shown in FIG. 12B.

도 12b를 살펴보면, 하나의 프레임 내에서 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹이 포함되고, 이들 서브필드 그룹 사이에는 휴지간이 포함된다. 여기서 각 서브필드 그룹에 포함된 서브필드의 가중치를 삼각형 형상을 나타낸 것을 주목하기 바란다. 이것은 각 서브필드 내에서 서브필드들이 가중치, 즉 계조 값의 크기가 감소하는 순서로 배열됨을 의미한다.12B, two subfield groups, that is, a first subfield group and a second subfield group, are included in one frame, and a pause is included between these subfield groups. Note that the triangular shape represents the weights of the subfields included in each subfield group. This means that in each subfield, the subfields are arranged in order of decreasing weight, that is, magnitude of gray level value.

여기서도, 전술한 제 1 서브필드 그룹과 제 2 서브필드 그룹 사이에 소정 길이를 갖는 휴지기간이 더 포함된다.Here, the idle period having a predetermined length is further included between the aforementioned first subfield group and the second subfield group.

이와 같이, 배열된 하나의 프레임 내에서의 서브필드의 가중치의 합은 전술한 도 12a에서와 같이 1 + 2 + 4 + 8 + (8+8) + (16+16) + (32+32) + (64+64), 즉 255이다. 결국, 가중치가 1, 2, 4, 8, 16, 32, 64, 128인 서브필드가 계조 값의 크기의 역순으로 배열되어 총 가중치, 총 계조 값은 도 2의 프레임과 같은 256계조를 구현할 수 있다. 또한, 121계조를 구현할 수 있는 제 2 서브필드 그룹과 135계조를 구현할 수 있는 제 1 서브필드 그룹을 포함하여, 121과 135의 계조를 구현하는 두 개의 프레임의 효과를 얻을 수 있다. 이에 따라 플리커의 발생이 저감되는 것이다.In this way, the sum of the weights of the subfields in one arranged frame is 1 + 2 + 4 + 8 + (8 + 8) + (16 + 16) + (32 + 32) as shown in FIG. + (64 + 64), ie 255. As a result, subfields having weights of 1, 2, 4, 8, 16, 32, 64, and 128 are arranged in the reverse order of the magnitude of the gray scale values, so that the total weight and the total gray scale values can implement 256 gray levels as in the frame of FIG. have. In addition, a second subfield group that can implement 121 gradations and a first subfield group that can implement 135 gradations can be obtained, and effects of two frames implementing gradations of 121 and 135 can be obtained. As a result, the generation of flicker is reduced.

이와 같이, 하나의 프레임이 복수의 서브필드 그룹으로 구분되어 구동되는 방식에서 가중치가 낮은, 즉 계조값이 낮은 어느 하나의 서브필드에서 스캔 펄스의 폭을 조절하는데, 이러한 구동방법에 따라 조절된 스캔 펄스를 살펴보면 다음 도 13과 같다.As described above, in a method in which one frame is divided into a plurality of subfield groups and driven, the width of the scan pulse is adjusted in one subfield having a low weight, that is, a low gradation value. Looking at the pulse as shown in FIG.

도 13은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에 따른 구동 파형을 설명하기 위한 도면이다.13 is a view for explaining a driving waveform according to the second embodiment of the method of driving a plasma display panel of the present invention.

도 13에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에서는 도 8에서와는 다르게, 마지막 서브필드, 즉 제 n 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 크다.As shown in FIG. 13, in the second embodiment of the method of driving the plasma display panel of the present invention, unlike in FIG. 8, the width of the scan pulse applied to the scan electrode in the address period of the last subfield, that is, the nth subfield, is shown. Is larger than other subfields.

예를 들면 도 13과 같이, 제 1 서브필드 그룹 또는 제 2 서브필드 그룹 내에서 가중치가 낮은, 즉 계조값이 낮은 서브필드, 즉 제 n 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭은 W1이고, 다른 서브필드, 즉 제 1 서브필드부터 제 n-1 서브필드까지에서는 스캔 펄스의 폭이 W2라고 가정하면, 전술한 W1은 W2보다 더 크다.For example, as shown in FIG. 13, in the first subfield group or the second subfield group, a scan pulse applied to the scan electrode in the address period in the subfield having a low weight, that is, the gray level is low, that is, the nth subfield. Assuming that the width is W1 and that the width of the scan pulse is W2 in another subfield, that is, from the first subfield to the n-th subfield, the above-described W1 is larger than W2.

여기서, 전술한 바와 같이 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 서브필드, 즉 도 13에서와 같은 제 n 번째 서브필드에서는 스캔 펄스의 폭, 즉 W1은 제 1 임계 시간 이상 의 길이를 갖는다.Here, as described above, the width of the scan pulse applied to the scan electrodes Y1 to Yn in the address period is larger than the other subfields, that is, the width of the scan pulse in the nth subfield as shown in FIG. That is, W1 has a length greater than or equal to the first threshold time.

또한, 전술한 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드를 제외한 나머지 서브필드, 즉 제 1 서브필드에서부터 제 n-1 서브필드까지의 서브필드에서 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭, 즉 W2는 제 2 임계 시간 이하의 길이를 갖는다.Further, in the above-described address period, the subfields other than the subfield whose width of the scan pulse applied to the scan electrodes Y1 to Yn is greater than or equal to the first threshold time, that is, the first subfield to the n-th subfield The width of the scan pulse applied to the scan electrodes Y1 to Yn in the address period in the subfield of ie, W2 has a length less than or equal to the second threshold time.

여기서 전술한 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 1 실시예에서와 같이 제 2 임계 시간은 1.5㎲인 것이 바람직하고, 이에 따라 W2가 1.5㎲이하이다. 여기 도 13에서는 제 1 서브필드 그룹 또는 제 2 서브필드 그룹 내에서 가중치가 가장 작은 서브필드, 즉 각 서브필드 그룹의 마지막 서브필드, 예컨대 제 2 서브필드 그룹의 제 n 서브필드를 제외한 나머지 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 1.5㎲이하로 한다.Here, as in the first embodiment of the method of driving the plasma display panel of the present invention described above, the second threshold time is preferably 1.5 ms, so that W2 is 1.5 ms or less. Here, in FIG. 13, the subfield having the smallest weight in the first subfield group or the second subfield group, that is, the last subfield of each subfield group, for example, the remaining subfields except the nth subfield of the second subfield group. The width of the scan pulse applied to the scan electrode in the address period is set to 1.5 ms or less.

이와 같이, 각 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹에서 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 가중치가 상대적으로 낮아 저 계조를 구현하는 서브필드인 것이 바람직하다. 여기 도 13에 대한 설명은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예의 도 8의 설명과 실질적으로 동일하다. 이에 따라 중복되는 더 이상의 설명은 생략한다.As described above, in each subfield group, that is, the subfield having the width of the scan pulse applied to the scan electrode in the address period in the first subfield group and the second subfield group more than the first threshold time, the weight is relatively low. It is preferably a subfield that implements gradation. Here, the description of FIG. 13 is substantially the same as that of FIG. 8 of the first embodiment of the method of driving the plasma display panel of the present invention. Accordingly, further description of overlapping description is omitted.

여기 도 13에서는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드의 개수가 1개인 경우만을 도시하 고 설명하였지만, 이와는 다르게 서브필드 그룹 내에서 복수 개의 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 것도 가능하다. 이러한 구동 방법을 살펴보면 다음 도 14와 같다.13 illustrates only a case where the number of subfields for adjusting the width of the scan pulse applied to the scan electrode in the address period to be greater than or equal to the first threshold time is one, but differently, the plurality of subfields in the subfield group are different. It is also possible to adjust the width of the scan pulse applied to the scan electrode in the address period of the field to be greater than or equal to the first threshold time. This driving method will be described with reference to FIG. 14.

도 14는 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 각각의 서브필드 그룹 내에서 서브필드 그룹을 선택하는 또 다른 예를 설명하기 위한 도면이다.FIG. 14 is a diagram for describing another example of dividing one frame into a plurality of subfield groups and selecting a subfield group within each subfield group.

도 14에 도시된 바와 같이, 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 각각의 서브필드 그룹 내에서 서브필드 그룹을 선택하는 또 다른 예는 도 9의 경우와는 다르게, 가중치, 계조값이 낮은 서브필드가 각각의 서브필드 그룹의 뒷쪽 단에 위치하기 때문에 각 서브필드 그룹의 뒷쪽 서브필드, 즉 제 1 서브필드 그룹의 B영역과 제 2 서브필드 그룹의 D영역의 서브필드의 스캔 펄스의 폭을 다른 서브필드, 즉 제 1 서브필드 그룹의 A영역과 제 2 서브필드 그룹의 C영역의 스캔 펄스의 폭보다 더 크게 한다. 즉, 제 1 서브필드 그룹의 B영역과 제 2 서브필드 그룹의 D영역의 서브필드의 스캔 펄스의 폭을 제 1 임계 시간 이상을 설정한다.As shown in FIG. 14, another example of dividing a frame into a plurality of subfield groups and selecting a subfield group within each subfield group is different from the case of FIG. 9. Since the lower subfield is located at the rear end of each subfield group, the scan pulses of the rear subfield of each subfield group, that is, the subfields of the B region of the first subfield group and the D region of the second subfield group, The width is made larger than the width of the scan pulses of the other subfields, that is, the area A of the first subfield group and the area C of the second subfield group. That is, the widths of the scan pulses of the subfields of the B region of the first subfield group and the D region of the second subfield group are set to be equal to or greater than the first threshold time.

이와 같은 구동 방법에서의 스캔 펄스의 폭을 도 15를 결부하여 살펴보면 다음과 같다.The width of the scan pulse in the driving method described above will be described with reference to FIG. 15.

도 15는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에 따른 스캔 펄스의 폭을 설명하기 위한 도면이다.15 is a view for explaining the width of the scan pulse according to the second embodiment of the method of driving the plasma display panel of the present invention.

도 15를 참조하면, 도 14에서와 같이 제 1 서브필드 그룹의 B영역과 제 2 서브필드 그룹의 D영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 영역, 즉 제 1 서브필드 그룹의 A영역과 제 2 서브필드 그룹의 C 영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭 보다 더 크다. 예를 들면, 도 10의 (a)에서와 같이 제 1 서브필드 그룹의 B영역과 제 2 서브필드 그룹의 D영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 W1, 제 1 서브필드 그룹의 A영역과 제 2 서브필드 그룹의 C영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 W2라고 가정하면, W1은 W2보다 더 크다. 여기서, 전술한 바와 같이 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드들은 서브필드 그룹 내에서 가중치가 낮은, 즉 계조 값이 낮은 서브필드들이다.Referring to FIG. 15, in the address periods of the subfields of the B region of the first subfield group and the D region of the second subfield group, as shown in FIG. It is larger than the width of the scan pulse applied to the scan electrodes in the address periods of the subfields of the A region of the first subfield group and the C region of the second subfield group. For example, as shown in FIG. 10A, the widths of the scan pulses applied to the scan electrodes in the address periods of the subfields of the B region of the first subfield group and the D region of the second subfield group are W1, Assuming that the width of the scan pulse applied to the scan electrode in the address period of the subfields of the A region of the first subfield group and the C region of the second subfield group is W2, W1 is larger than W2. Here, as described above, the subfields having a larger width of the scan pulse applied to the scan electrode in the address period than the other subfields are subfields having low weights, that is, low gradation values in the subfield group.

여기서, 전술한 바와 같이 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드들은 하나의 서브필드 그룹 내에서 복수 개로 포함될 수 있는데 이와 같이, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드들 사이의 스캔 펄스의 폭의 관계를 살펴보면 다음 도 16a 내지도 16b와 같다.As described above, a plurality of subfields having a larger width of the scan pulse applied to the scan electrode in the address period than the other subfields may be included in one subfield group. Looking at the relationship of the width of the scan pulse between the sub-fields for adjusting the width of the scan pulse to be greater than or equal to the first threshold time as shown in Figure 16a to 16b.

도 16a 내지 도 16b는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 조절하는 서브필드들 사이의 스캔 펄스의 폭의 또 다른 관계를 설명하기 위한 도면이다.16A to 16B are diagrams for describing another relationship between the widths of the scan pulses between the subfields that adjust the widths of the scan pulses applied to the scan electrodes in the address period to the first threshold time or more.

먼저 도 16a를 살펴보면, 도 14의 제 1 서브필드의 B영역에서와 같이 4개의 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 경우, 즉 제 1 서브필드 그룹 내에서의 제 3, 4, 5 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필 드보다 더 크게 하는 경우에, 이러한 서브필드들, 즉 제 3, 4, 5 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭은 제 1 임계 시간 이상으로 조절된다. 또한 이와 같이 스캔 펄스의 폭이 제 1 임계 시간 이상으로 조절되는 서브필드 중 어느 하나의 서브필드의 스캔 펄스의 폭이 나머지 서브필드의 스캔 펄스의 폭 보다 더 크다.First, referring to FIG. 16A, when the width of a scan pulse applied to a scan electrode in an address period in four subfields as in the region B of the first subfield of FIG. 14 is greater than other subfields, that is, the first subfield In the case where the width of the scan pulse applied to the scan electrode in the address period in the third, fourth, and fifth subfields within the field group is made larger than other subfields, these subfields, i.e., the third, fourth, fifth The width of the scan pulse applied to the scan electrode in the address period of the subfield is adjusted to be equal to or greater than the first threshold time. In addition, the width of the scan pulse of any one of the subfields in which the width of the scan pulse is adjusted to be equal to or greater than the first threshold time is greater than the width of the scan pulse of the remaining subfields.

이와 같이, 한 서브필드 그룹 내에서 스캔 펄스가 제 1 임계 시간 이상의 폭을 갖는 서브필드들 중에서 더욱 큰 펄스 폭의 스캔 펄스를 갖는 서브필드는 한 서브필드 그룹 내에서 가중치가 가장 낮은, 즉 계조 값이 가장 낮은 서브필드인 것이 바람직하다.As such, among the subfields in which the scan pulse has a width greater than or equal to the first threshold time in the subfield group, the subfield having the scan pulse having the larger pulse width has the lowest weight in the subfield group, that is, the gray scale value. It is preferable that this is the lowest subfield.

예를 들면, 도 16a와 같이 제 2 서브필드 그룹에서 스캔 펄스의 폭이 제 1 임계 시간 이상인 제 4, 5, 6, 7 서브필드에서 가중치가 가장 낮은, 즉 계조값이 가장 낮은 제 7 서브필드의 펄스 폭이 W1, 나머지 서브필드, 즉 제 4, 5, 6 서브필드의 펄스 폭이 W2라고 가정하면, W1은 W2보다 더 크다.For example, in the fourth, fifth, sixth, and seventh subfields in which the width of the scan pulse is greater than or equal to the first threshold time in the second subfield group as shown in FIG. 16A, the seventh subfield having the lowest weight, that is, the lowest gray level value, is used. Assuming that the pulse width of W1 is W1 and the pulse widths of the remaining subfields, i.e., the fourth, fifth and sixth subfields are W2, W1 is larger than W2.

한편, 도 16b를 살펴보면 전술한 도 16a와는 다르게, 한 서브필드 그룹 내에서 스캔 펄스가 제 1 임계 시간 이상의 폭을 갖는 서브필드들에서 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 각각 서로 다르다.Meanwhile, referring to FIG. 16B, unlike in FIG. 16A, the widths of the scan pulses applied to the scan electrodes in the address period are different from each other in the subfields in which the scan pulses have a width greater than or equal to the first threshold time. .

예를 들면, 도 16b와 같이 제 1 서브필드 그룹에서 스캔 펄스의 폭이 제 1 임계 시간 이상인 제 4, 5, 6, 7 서브필드에서 제 4 서브필드에서의 스캔 펄스의 폭, 제 5 서브필드에서의 스캔 펄스의 폭, 제 6 서브필드에서의 스캔 펄스의 폭 및 제 7 서브필드에서의 스캔 펄스의 폭은 각각 서로 다르다. 예컨대 제 7 서브필드에 서의 스캔 펄스의 폭을 W1, 제 6 서브필드에서의 스캔 펄스의 폭을 W2, 제 5 서브필드에서의 스캔 펄스의 폭을 W3, 제 4 서브필드에서의 스캔 펄스의 폭을 W4라고 가정할 때, W1, W2, W3, W4는 각각 서로 다르고, 그 크기는 해당 서브필드의 가중치의 크기, 즉 계조 값의 크기에 따라 결정된다. 즉, 도 16b와 같이 제 4, 5, 6, 7 서브필드의 가중치의 크기, 즉 계조 값의 크기 순서로 가중치가 가장 낮은 제 7 서브필드에서의 스캔 펄스의 폭 W1이 가장 크고, 그 다음이 W2, 그 다음이 W3, 그 다음이 W4이다. 즉 W1 >W2 >W3 >W4 인 관계가 성립한다.For example, as shown in FIG. 16B, the width of the scan pulse in the fourth subfield and the fifth subfield in the fourth, fifth, sixth, and seventh subfields in which the width of the scan pulse in the first subfield group is greater than or equal to the first threshold time. The width of the scan pulse in, the width of the scan pulse in the sixth subfield and the width of the scan pulse in the seventh subfield are different from each other. For example, the width of the scan pulse in the seventh subfield is W1, the width of the scan pulse in the sixth subfield is W2, the width of the scan pulse in the fifth subfield is W3, and the width of the scan pulse in the fourth subfield. Assuming that the width is W4, W1, W2, W3, and W4 are different from each other, and the size is determined according to the magnitude of the weight of the corresponding subfield, that is, the magnitude of the gradation value. That is, as shown in FIG. 16B, the width W1 of the scan pulse in the seventh subfield having the lowest weight in the order of the magnitudes of the weights of the fourth, fifth, sixth, seventh subfields, that is, the magnitude of the gray scale values, is the largest. W2, then W3, then W4. In other words, the relationship W1> W2> W3> W4 holds.

이상에서는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누고, 이렇게 나눈 복수 개의 서브필드 그룹 사이에 하나의 휴지 기간을 포함시키는 것인데, 이와는 다르게 전술한 바와 같이, 서브필드 그룹 사이에는 물론이고 각 프레임간의 사이에 소정의 길이를 갖는 휴지기간을 더 포함시키는 것도 가능한데, 이러한 구동방법을 살펴보면 다음 도 17a 내지 도 17b와 같다.In the above description, one frame is divided into a plurality of subfield groups, and one pause period is included between the plurality of subfield groups divided as described above. Alternatively, as described above, between the subfield groups as well as between each frame. It is also possible to further include a rest period having a predetermined length, which will be described with reference to FIGS. 17A to 17B.

도 17a 내지 도 17b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예를 설명하기 위한 도면이다.17A to 17B are views for explaining a third embodiment of a method of driving a plasma display panel of the present invention.

도 17a 내지 17b를 살펴보면, 도 7a 내지 도 7b에서의 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에서와는 다르게 같이 프레임의 앞단에 소정의 길이를 갖는 제 1 휴지 기간이 포함되고, 또한 제 1 서브필드 그룹과 제 2 서브필드 그룹 사이에도 소정의 길이를 갖는 제 2 휴지 기간이 포함된다.17A to 17B, unlike the first embodiment of the method of driving the plasma display panel of the present invention in FIGS. 7A to 7B, a first idle period having a predetermined length at the front end of the frame is included, A second idle period having a predetermined length is also included between the first subfield group and the second subfield group.

먼저, 도 17a를 살펴보면, 하나의 프레임의 서브필드들은 복수의 그룹, 바람직하게는 두 개의 서브필드 그룹, 즉 1 서브필드 그룹과 제 2 서브필드 그룹으로 나뉘고, 이러한 각 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기가 증가하는 순서로 배열된다. 즉 서브필드의 가중치, 즉 계조 값의 크기가 가장 낮은 서브필드가 각 서브필드 그룹 내에서 초기에 위치하고, 이후로 갈수록 점점 가중치가 높은 서브필드가 위치한다. 예를 들면, 여기서, 제 1 서브필드 그룹에 가중치 1, 즉 계조값 1의 서브필드, 가중치 8의 서브필드, 가중치 16의 서브필드, 가중치 32의 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다.First, referring to FIG. 17A, the subfields of one frame are divided into a plurality of groups, preferably two subfield groups, that is, a first subfield group and a second subfield group. It is arranged in order of increasing magnitude, that is, magnitude of gray scale values. That is, the weight of the subfield, that is, the subfield having the smallest gray level value is initially located within each subfield group, and the subfields having a higher weight are located later. For example, the first subfield group includes a weight 1, that is, a subfield of gradation value 1, a subfield of weight 8, a subfield of weight 16, a subfield of weight 32, and a subfield of weight 64 in this order. do.

또한, 제 2 서브필드 그룹에는 가중치 2, 즉 계조값 2인 서브필드, 가중치 4인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 16인 서브필드, 가중치 32인 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다.Further, the second subfield group has a weight of 2, that is, a subfield of gray level 2, a subfield of weight 4, two subfields of weight 8, a subfield of weight 16, a subfield of weight 32, and a subfield of weight 64. Are included in turn.

이렇게 배열되는 서브필드 그룹 사이에는 전술한 바와 같이 소정의 길이를 갖는 제 2 휴지 기간이 포함되고, 각 프레임의 사이에도 소정의 길이를 갖는 제 1 휴지 기간이 포함된다. 이러한 제 1 휴지 기간과 제 2 휴지 기간은 그 길이가 서로 다를 수도 있고 동일할 수도 있다. 그러나 바람직하게는 제 각 서브필드 그룹 사이에 시각적인 분할의 효과 및 구동의 제어의 용이성을 고려할 때 제 1 휴지 기간과 제 2 휴지 기간의 길이는 동일하다.As described above, a second pause period having a predetermined length is included between the subfield groups arranged as described above, and a first pause period having a predetermined length is included between each frame. The first and second idle periods may be different in length or may be the same. Preferably, however, the lengths of the first idle period and the second idle period are the same in consideration of the effect of visual division and ease of driving control between the respective subfield groups.

이렇게 프레임의 사이의 제 1 휴지 기간과 서브필드 그룹 사이의 제 2 휴지 기간에 의해 하나의 프레임을 두 개의 프레임으로 인식하게 하는 시각적인 효과가 더욱 증대된다. 이에 따라 플리커의 발생이 더욱 감소하여 화질을 향상시키는 것이다. 이러한 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 3 실시예는 실질적으로 도 7a 내지 도 7b의 제 1 실시예와 동일하므로 더 이상의 중복되는 설명은 생략한다.Thus, the visual effect of recognizing one frame as two frames is further increased by the first pause period between the frames and the second pause period between the subfield groups. Accordingly, the occurrence of flicker is further reduced to improve the image quality. Since the third embodiment of the method of driving the plasma display panel of the present invention is substantially the same as the first embodiment of FIGS. 7A to 7B, further descriptions thereof will be omitted.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예와는 다르게 각 서브필드 그룹 내에서 서브필드들이 가중치, 즉 계조 값이 감소하는 순서로 배열될 수 있는데, 이러한 구동방법을 살펴보며 다음 도 18a 내지 도 18b와 같다.Unlike the third embodiment of the method of driving the plasma display panel of the present invention, the subfields may be arranged in the order of decreasing weight, that is, the gray scale value in each subfield group. Same as 18a to 18b.

도 18a 내지 도 18b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예를 설명하기 위한 도면이다.18A to 18B are views for explaining a fourth embodiment of a method of driving a plasma display panel of the present invention.

도 18a 내지 도 18b와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예는 전술한 도 17a 내지 도 17b에서와는 다르게 각 서브필드 그룹 내에서 서브필드들이 가중치, 즉 계조 값이 감소하는 순서로 배열된다.As shown in FIGS. 18A to 18B, the fourth embodiment of the method of driving the plasma display panel according to the present invention differs from the above-described FIGS. 17A to 17B in the order in which the subfields in each subfield group are reduced in weight, that is, in gray level. Is arranged.

이러한 본 발명의 제 4 실시예는 전술한 도 12a 내지 도 12b에서의 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 2 실시예와 실질적으로 동일하므로 중복되는 설명은 생략한다.Since the fourth embodiment of the present invention is substantially the same as the second embodiment of the method for driving the plasma display panel of the present invention described above with reference to FIGS. 12A to 12B, redundant description thereof will be omitted.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범 위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법은 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹에서 하나 이상의 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 조절함으로써, 플리커의 발생을 저감시키고, 어드레스 방전을 안정시켜 어드레스 지터 특성을 개선하며 서스테인 방전을 안정시키는 효과가 있다.As described in detail above, the plasma display panel, the apparatus, the driving apparatus, and the driving method of the present invention divide one frame into a plurality of subfield groups, and in the address period of one or more subfields in the divided subfield group, By adjusting the width of the scan pulse applied to the scan electrode, there is an effect of reducing the occurrence of flicker, stabilizing the address discharge to improve the address jitter characteristics and stabilizing the sustain discharge.

Claims (28)

스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;A plasma display panel including a scan electrode and a sustain electrode, and a plurality of address electrodes intersecting the scan electrode and the sustain electrode; 상기 전극들을 구동하기 위한 구동부; 및A driving unit for driving the electrodes; And 상기 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 하나 이상의 서브필드의 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 스캔 펄스 제어부;The driving unit is controlled in the plurality of subfield groups to divide one frame into a plurality of subfield groups each including at least one subfield, and at least one or more subfield groups in the at least one subfield group. A scan pulse controller which makes a width of a scan pulse applied to the scan electrode larger than another subfield in an address period of a subfield; 를 포함하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 각 프레임 사이에는Between each frame 소정의 길이를 갖는 휴지 기간이 더 포함되고,A rest period having a predetermined length is further included, 상기 프레임의 서브필드 그룹들은 동일 프레임 내에서 연속인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the subfield groups of the frame are continuous in the same frame. 제 1 항에 있어서,The method of claim 1, 상기 각 프레임 사이에는Between each frame 소정의 길이를 갖는 제 1 휴지 기간이 포함되고,A first rest period having a predetermined length is included, 동일 프레임 내에서 상기 서브필드 그룹들의 사이에는Between the subfield groups within the same frame 소정의 길이를 갖는 제 2 휴지 기간이 더 포함되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a second rest period having a predetermined length. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 휴지 기간과 상기 제 2 휴지 기간의 길이는 서로 같은 것을 특징으로 하는 플라즈마 디스플레이 장치.And the first idle period and the second idle period have the same length. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 3, 상기 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고,Each of the plurality of subfield groups includes a plurality of subfields, 상기 복수의 서브필드 그룹은The plurality of subfield groups 각 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.The subfields are arranged in increasing order of the gray level value in each group. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 3, 상기 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고,Each of the plurality of subfield groups includes a plurality of subfields, 상기 복수의 서브필드 그룹은The plurality of subfield groups 각 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.And subfields are arranged in order of decreasing magnitude of gray level value in each group. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 3, 상기 프레임은 두 개의 서브필드 그룹으로 나뉘고,The frame is divided into two subfield groups, 상기 두 개의 서브필드 그룹은 각각 복수의 서브필드를 포함하고,Each of the two subfield groups includes a plurality of subfields, 상기 두 개의 서브필드 그룹은 각 서브필드 그룹 내에서 서브필드들의 서로 다른 계조 값의 크기 순서에 따라 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the two subfield groups are arranged in the order of magnitude of different gradation values of the subfields within each subfield group. 제 7 항에 있어서,The method of claim 7, wherein 상기 두 개의 서브필드 그룹 중 어느 하나는One of the two subfield groups 각 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.The subfields are arranged in increasing order of the gray level value in each group. 제 7 항에 있어서,The method of claim 7, wherein 상기 두 개의 서브필드 그룹 중 어느 하나는One of the two subfield groups 각 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.And subfields are arranged in order of decreasing magnitude of gray level value in each group. 제 7 항에 있어서,The method of claim 7, wherein 상기 두 개의 서브필드 그룹 중 어느 하나는 각 그룹 내에서 서브필드들이 계조값의 크기가 감소하는 순서로 배열되고,One of the two subfield groups is arranged in the order that the subfields in each group are reduced in magnitude of gray level values, 상기 두 개의 서브필드 그룹 중 어느 하나는 각 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.One of the two subfield groups, the subfields in each group are arranged in the order of increasing the magnitude of the gray scale value. 제 1 항에 있어서,The method of claim 1, 상기 스캔 펄스 제어부는The scan pulse controller 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 서브필드에서는 상기 스캔 펄스의 폭을 제 1 임계시간 이상으로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the width of the scan pulse is greater than or equal to a first threshold time in a subfield in which the width of the scan pulse applied to the scan electrode is larger than other subfields in the address period. 제 11 항에 있어서,The method of claim 11, 상기 제 1 임계 시간은 2.0㎲인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the first threshold time is 2.0 ms. 제 11 항에 있어서,The method of claim 11, 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 적어도 하나 이상인 것을 특징으로 하는 플라즈마 디스플레이 장치.And at least one subfield having a width of a scan pulse applied to the scan electrode in the address period equal to or greater than a first threshold time. 제 11 항에 있어서,The method of claim 11, 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 각각의 상기 서브필드 그룹에 적어도 하나 이상씩 포함되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And at least one subfield having a width of a scan pulse applied to the scan electrode in the address period equal to or greater than a first threshold time is included in each of the subfield groups. 제 11 항에 있어서,The method of claim 11, 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 계조 값의 크기 순서로 계조 값이 가장 낮은 서브필드부터 소정 개수의 서브필드까지인 것을 특징으로 하는 플라즈마 디스플레이 장치.The subfield whose width of the scan pulse applied to the scan electrode in the address period is greater than or equal to a first threshold time may range from a subfield having the lowest gray value to a predetermined number of subfields in the order of the magnitude of the gray value. Plasma display device. 제 15 항에 있어서,The method of claim 15, 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 계조 값의 크기 순서로 계조 값이 가장 낮은 서브필드부터 3번째 서브필드까지인 것을 특징으로 하는 플라즈마 디스플레이 장치.The subfield whose width of the scan pulse applied to the scan electrode in the address period is greater than or equal to the first threshold time is from the subfield having the lowest gradation value to the third subfield in the order of the gradation value. Display device. 제 11 항에 있어서,The method of claim 11, 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 복수 개 이고,There are a plurality of subfields whose width of the scan pulse applied to the scan electrode in the address period is equal to or greater than a first threshold time, 상기 스캔 펄스 제어부는 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 복수 개의 서브필드들 내에서 한 서브필드의 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드와 다르게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.The scan pulse controller may be a scan pulse applied to the scan electrode in the address period of one subfield in a plurality of subfields having a width of the scan pulse applied to the scan electrode in the address period equal to or greater than a first threshold time. Plasma display device characterized in that the width of the different from the other subfield. 제 11 항에 있어서,The method of claim 11, 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 복수 개 이고,There are a plurality of subfields whose width of the scan pulse applied to the scan electrode in the address period is equal to or greater than a first threshold time, 상기 스캔 펄스 제어부는 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 복수 개의 서브필드들 내에서 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭이 서브필드별로 각각 서로 다르게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.The scan pulse controller may be configured to have a width of a scan pulse applied to the scan electrode in the address period within a plurality of subfields having a width of the scan pulse applied to the scan electrode in the address period equal to or greater than a first threshold time. Plasma display device, characterized in that different for each field. 제 18 항에 있어서,The method of claim 18, 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭이 서브필드별로 각각 서로 다른 복수 개의 서브필드 내에서는In the plurality of subfields, the widths of the scan pulses applied to the scan electrodes in the address period are different for each subfield. 상기 스캔 펄스 제어부는 계조 값이 낮아질수록 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭이 증가하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the scan pulse controller increases the width of a scan pulse applied to the scan electrode in the address period as the gray level value decreases. 제 11 항 내지 제 19 항 중 어느 하나의 항에 있어서,The method according to any one of claims 11 to 19, 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드는 임계 개수 이하의 서스테인 펄스를 사용하는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.And a subfield having a width of a scan pulse applied to the scan electrode to be equal to or greater than a first threshold time is a subfield using a sustain pulse equal to or less than a threshold number. 제 20 항에 있어서,The method of claim 20, 상기 임계 개수는The threshold number is 한 프레임에서 사용된 총 서스테인 펄스 개수 대비 50%이하의 개수인 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device characterized in that less than 50% of the total number of sustain pulses used in one frame. 제 21 항에 있어서,The method of claim 21, 상기 임계 개수는The threshold number is 한 프레임에서 사용된 총 서스테인 펄스 개수 대비 30%이하의 개수인 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device characterized in that less than 30% of the total number of sustain pulses used in one frame. 제 11 항에 있어서,The method of claim 11, 상기 스캔 펄스 제어부는The scan pulse controller 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 1 임계 시간 이상으로 하는 서브필드를 제외한 나머지 서브필드에서 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 제 2 임계 시간 이하로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.The width of the scan pulse applied to the scan electrode in the address period is less than or equal to the second threshold time in the remaining subfields except for the subfield in which the width of the scan pulse applied to the scan electrode in the address period is greater than or equal to the first threshold time. Plasma display device characterized in that. 제 23 항에 있어서,The method of claim 23, 상기 제 2 임계 시간은 상기 제 1 임계 시간의 1/2배인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the second threshold time is 1/2 of the first threshold time. 제 23 항에 있어서,The method of claim 23, 상기 제 2 임계 시간은 1.5㎲인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the second threshold time is 1.5 ms. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서,A driving apparatus of a plasma display panel for driving a plasma display panel including a scan electrode and a sustain electrode and a plurality of address electrodes intersecting the scan electrode and the sustain electrode. 상기 전극들을 구동하기 위한 구동부와,A driving unit for driving the electrodes; 프레임을 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드의 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 스캔 펄스 제어부;The frame is divided into a plurality of subfield groups, and the driving unit is controlled in the plurality of subfield groups so that at least one of the plurality of subfield groups is transferred to the scan electrode in an address period of at least one subfield. A scan pulse controller which makes the width of the applied scan pulse larger than other subfields; 를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.Driving apparatus for a plasma display panel comprising a. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서,A plasma display panel comprising a scan electrode and a sustain electrode and a plurality of address electrodes intersecting the scan electrode and the sustain electrode. 프레임을 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드의 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널.The frame is divided into a plurality of subfield groups, and in at least one subfield group of the plurality of subfield groups, the width of the scan pulse applied to the scan electrode in the address period of at least one subfield is larger than the other subfields. Plasma display panel characterized in that. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,A driving method of a plasma display panel comprising a scan electrode and a sustain electrode, and a plurality of address electrodes intersecting the scan electrode and the sustain electrode. 프레임을 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드의 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.The frame is divided into a plurality of subfield groups, and in at least one subfield group of the plurality of subfield groups, a width of a scan pulse applied to the scan electrode in an address period of at least one subfield is larger than another subfield. A driving method of a plasma display panel, characterized in that.
KR1020050029173A 2005-04-07 2005-04-07 Plasma display panel, apparatus, driving apparatus and method thereof KR20070087703A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050029173A KR20070087703A (en) 2005-04-07 2005-04-07 Plasma display panel, apparatus, driving apparatus and method thereof
US11/304,598 US20060227253A1 (en) 2005-04-07 2005-12-16 Plasma display apparatus and driving method thereof
CNA2005101340016A CN1845226A (en) 2005-04-07 2005-12-16 Plasma display apparatus and driving method thereof
EP05258125A EP1710775A3 (en) 2005-04-07 2005-12-30 Plasma display apparatus and driving method thereof
JP2006037509A JP2006293318A (en) 2005-04-07 2006-02-15 Plasma display device, drive unit for plasma display panel, the plasma display panel, and drive method of the plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050029173A KR20070087703A (en) 2005-04-07 2005-04-07 Plasma display panel, apparatus, driving apparatus and method thereof

Publications (1)

Publication Number Publication Date
KR20070087703A true KR20070087703A (en) 2007-08-29

Family

ID=37064153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050029173A KR20070087703A (en) 2005-04-07 2005-04-07 Plasma display panel, apparatus, driving apparatus and method thereof

Country Status (2)

Country Link
KR (1) KR20070087703A (en)
CN (1) CN1845226A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057861A1 (en) * 2007-11-01 2009-05-07 Lg Electronics Inc. Plasma display apparatus
KR20200086241A (en) * 2020-07-02 2020-07-16 삼성디스플레이 주식회사 Liquid crystal display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545125B (en) * 2017-09-21 2023-11-14 富满微电子集团股份有限公司 Pulse modulation control method and system adopting pulse width compensation algorithm
CN112017603A (en) * 2020-09-02 2020-12-01 Tcl华星光电技术有限公司 Backlight module and driving method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0982708A1 (en) * 1998-08-19 2000-03-01 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures, in particular for large area flicker effect reduction
JP2000242227A (en) * 1998-12-25 2000-09-08 Pioneer Electronic Corp Method for driving plasma display panel
JP2001242823A (en) * 2000-02-28 2001-09-07 Nec Corp Driving method and driving circuit for plasma display panel
KR20060011036A (en) * 2004-07-29 2006-02-03 삼성에스디아이 주식회사 Plasma display device and driving method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0982708A1 (en) * 1998-08-19 2000-03-01 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures, in particular for large area flicker effect reduction
JP2000242227A (en) * 1998-12-25 2000-09-08 Pioneer Electronic Corp Method for driving plasma display panel
JP2001242823A (en) * 2000-02-28 2001-09-07 Nec Corp Driving method and driving circuit for plasma display panel
KR20060011036A (en) * 2004-07-29 2006-02-03 삼성에스디아이 주식회사 Plasma display device and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057861A1 (en) * 2007-11-01 2009-05-07 Lg Electronics Inc. Plasma display apparatus
KR20200086241A (en) * 2020-07-02 2020-07-16 삼성디스플레이 주식회사 Liquid crystal display device

Also Published As

Publication number Publication date
CN1845226A (en) 2006-10-11

Similar Documents

Publication Publication Date Title
KR100692818B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100705807B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100607252B1 (en) Plasma display panel, apparatus, driving apparatus and method thereof
KR100667539B1 (en) Plasma Display Apparatus and Driving Method thereof
EP1710775A2 (en) Plasma display apparatus and driving method thereof
KR100719084B1 (en) Plasma Display Panel, Apparatus, Driving Apparatus and Method thereof
KR100667540B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100738223B1 (en) Plasma Display Apparatus and Driving Method therof
JP2006235574A (en) Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel
KR20070087703A (en) Plasma display panel, apparatus, driving apparatus and method thereof
KR100844834B1 (en) Driving method for plasma display apparatus
KR100761166B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100747169B1 (en) Plasma Display Apparatus and Driving Method for Plasma Display Apparatus
KR100822213B1 (en) Method and apparatus of driving plasma display panel
EP1669973A2 (en) Plasma display apparatus
KR100793292B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100645792B1 (en) Driving Apparatus of Plasma Display Panel
KR20060093859A (en) Plasma display panel, apparatus, driving apparatus and method thereof
KR20070027052A (en) Plasma display apparatus and driving method thereof
KR100811551B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100692830B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100667321B1 (en) Plasma display apparatus and driving method thereof
KR100726955B1 (en) Plasma Display Apparatus and Driving Method therof
KR100646319B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100705838B1 (en) Plasma Display Apparatus and Driving Method therof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20061101

Effective date: 20070920