KR20070072277A - Method for fabricating liquid crystal dispaly device - Google Patents

Method for fabricating liquid crystal dispaly device Download PDF

Info

Publication number
KR20070072277A
KR20070072277A KR1020050136342A KR20050136342A KR20070072277A KR 20070072277 A KR20070072277 A KR 20070072277A KR 1020050136342 A KR1020050136342 A KR 1020050136342A KR 20050136342 A KR20050136342 A KR 20050136342A KR 20070072277 A KR20070072277 A KR 20070072277A
Authority
KR
South Korea
Prior art keywords
layer
substrate
forming
conductive layer
photoresist
Prior art date
Application number
KR1020050136342A
Other languages
Korean (ko)
Inventor
양준영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050136342A priority Critical patent/KR20070072277A/en
Publication of KR20070072277A publication Critical patent/KR20070072277A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Abstract

A manufacturing method of an LCD(Liquid Crystal Display) is provided to solve the wavy noise badness and to reduce the number of masks. A gate metal layer, a gate insulating layer(105) and an active layer are sequentially stacked on a substrate(101). The gate metal layer, the gate insulating layer and the active layer are patterned. The first passivation layer and a conduction layer are stacked on the entire of the substrate. The conduction layer is patterned so that source/drain electrodes are formed. The second passivation layer is formed on the entire of the substrate. A photo resist pattern is formed on the second passivation layer. The first and second passivation layers are etched by the photo resist pattern as a mask so that hole patterns(125a,125b) are formed and source/drain electrodes(113a,113b) and a portion of the active layer are exposed. A transparent conduction layer is formed on the entire of the substrate including the hole patterns. A photo resist pattern is formed on the transparent conduction layer. The photo resist pattern is selectively removed so that the upper portion of the transparent conduction layer is exposed. The exposed transparent conduction layer is removed and the remaining photo resist layer and pattern are removed so that pixel electrodes are formed within the hole patterns.

Description

액정표시소자 제조방법{METHOD FOR FABRICATING LIQUID CRYSTAL DISPALY DEVICE}Liquid crystal display device manufacturing method {METHOD FOR FABRICATING LIQUID CRYSTAL DISPALY DEVICE}

도 1은 일반적인 액정표시소자의 단위화소 구조를 나타내는 평면도.1 is a plan view showing a unit pixel structure of a general liquid crystal display device.

도 2는 도 1의 단위화소의 절단면도.2 is a cross-sectional view of the unit pixel of FIG. 1.

도 3a~3g는 종래기술에 따른 마스크공정을 이용한 액정표시소자 제조방법을 나타내는 공정단면도.3A to 3G are cross-sectional views illustrating a method of manufacturing a liquid crystal display device using a mask process according to the prior art.

도 4a 내지 도 4e는 본 발명에 따른 액정표시소자의 제조방법을 나타내는 공평면도.4A to 4E are coplanar views illustrating a method of manufacturing a liquid crystal display device according to the present invention.

도 5a 내지 도 5n는 본 발명에 따른 액정표시소자의 제조방법을 나타내는 공정단면도.5A to 5N are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention.

********도면의 주요부분에 대한 부호의 설명**************** Description of the symbols for the main parts of the drawings ********

101 : 기판 103 : 게이트전극101 substrate 103 gate electrode

105 : 게이트절연막 107 : 액티브층105: gate insulating film 107: active layer

109 : 제1감광막 111 : 에치스톱퍼109: first photosensitive film 111: etch stopper

113 : ITO박막 115 : 도전층113: ITO thin film 115: conductive layer

117 : 제2감광막 119 : 회절마스크 117: second photosensitive film 119: diffraction mask

121 : 보호층 123 : 제3감광막패턴121: protective layer 123: third photosensitive film pattern

125a, 125b : 홀패턴 127 ; 투명도전층125a, 125b: hole pattern 127; Transparent conductive layer

129 : 제4감광막 127a, 127b : 화소전극129: fourth photosensitive film 127a, 127b: pixel electrode

본 발명은 액정표시소자 및 그 제조방법에 관한 것으로 특히, 마스크 공정수를 줄일 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same that can reduce the number of mask process.

표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다. In display devices, particularly flat panel displays such as liquid crystal display devices, active devices such as thin film transistors are provided in each pixel to drive the display devices.

이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.The driving method of the display device of this type is commonly referred to as an active matrix driving method. In the active matrix method, the active elements are arranged in each pixel arranged in a matrix to drive the pixel.

도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor;10)를 사용하는 박막트랜지스터 액정표시소자이다. 1 is a view showing an active matrix liquid crystal display device. The liquid crystal display device having the structure shown in the drawing is a thin film transistor liquid crystal display device using a thin film transistor 10 as an active device.

도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배열되는 박막트랜지스터 액정표시소자의 각 화소는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(13)과 화상신호가 인가되는 데이터라인(19)의 교차영역에 형성된 박막트랜지스터(10)를 포함하고 있다. As shown in the drawing, each pixel of a thin film transistor liquid crystal display device having N × M pixels arranged vertically and horizontally includes a gate line 13 to which a scan signal is applied from an external driving circuit and a data line to which an image signal is applied ( And a thin film transistor 10 formed at the cross region of 19).

박막트랜지스터(10)는 상기 게이트라인(13)과 연결된 게이트 전극(13a)과, 상기 게이트 전극(13a) 위에 형성되어 게이트 전극(13a)에 주사신호가 인가됨에 따라 활성화되는 반도체층(17)과, 상기 반도체층(17) 위에 형성된 소스전극(19a) 및 드레인 전극(19b)으로 구성된다. The thin film transistor 10 includes a gate electrode 13a connected to the gate line 13, a semiconductor layer 17 formed on the gate electrode 13a, and activated when a scan signal is applied to the gate electrode 13a. And a source electrode 19a and a drain electrode 19b formed on the semiconductor layer 17.

상기 화소의 표시영역에는 상기 소스전극(19a) 및 드레인 전극(19b)과 연결되어 반도체층(17)이 활성화됨에 따라 상기 소스전극(19a) 및 드레인 전극(19b)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(25)이 형성되어 있다.An image signal is applied to the display area of the pixel through the source electrode 19a and the drain electrode 19b as the semiconductor layer 17 is activated by being connected to the source electrode 19a and the drain electrode 19b. A pixel electrode 25 for operating (not shown) is formed.

도 2는 도 1의 I-I선의 단면도로서, 상기 도면을 참조하여 액정표시소자의 절단면 구조에 대해 설명하면 다음과 같다.FIG. 2 is a cross-sectional view taken along the line I-I of FIG. 1 and will be described below with reference to the drawings. FIG.

도 2를 참조하면, 박막트랜지스터(10)는 유리와 같은 투명한 물질로 이루어진 제 1기판(11) 위에 형성되어 어레이 기판을 구성한다. 상기 박막트랜지스터(10)는 제 1기판(11) 위에 형성된 게이트 전극(13a)과, 상기 게이트 전극(13a)이 형성된 제 1기판(11) 전체에 걸쳐 적층된 게이트절연층(15)과, 상기 절연층(15)위에 형성된 반도체층(17)과, 상기 반도체층(17) 위에 형성된 소스전극(19a) 및 드레인 전극(19b)과, 상기 제1기판(11) 전체에 걸쳐 적층된 보호층(passivation layer;23)으로 구성된다. 상기 보호층(23) 위에는 보호층(23)에 형성된 컨택홀(미도시)을 통해 박막트랜지스터의 드레인 전극(19b)에 접속되는 화소전극(25)이 형성되어 있다.Referring to FIG. 2, the thin film transistor 10 is formed on the first substrate 11 made of a transparent material such as glass to form an array substrate. The thin film transistor 10 includes a gate electrode 13a formed on the first substrate 11, a gate insulating layer 15 stacked over the entire first substrate 11 on which the gate electrode 13a is formed, and A semiconductor layer 17 formed on the insulating layer 15, a source electrode 19a and a drain electrode 19b formed on the semiconductor layer 17, and a protective layer stacked over the entire first substrate 11 ( passivation layer; The pixel electrode 25 is formed on the passivation layer 23 to be connected to the drain electrode 19b of the thin film transistor through a contact hole (not shown) formed in the passivation layer 23.

한편, 상기 어레이 기판(11)과 대향하는 컬러필터 기판(220)은 유리와 같은 투명한 물질로 이루어진 제2기판(202)과, 상기 제 2 기판(202)위에 형성되며 박막 트랜지스터(110) 형성영역이나 화소와 화소 사이와 같은 화상 비표시영역에 형성되어 상기 화상비표시영역으로 광이 투과하는 것을 방지하는 블랙매트릭스(205)와, 적, 녹, 청색으로 이루어져 실제 컬러를 구현하는 컬러필터층(206)을 포함하여 구성된다. 상기 컬러필터 기판(220) 및 어레이 기판(210)이 합착되면 그 사이에 액정층(240)이 채워져 액정표시소자가 완성된다. 한편, 상기 컬러필터층(206)위에는 상기 화소전극(120)과 더불어 액정층(240)에 전계를 제공하는 공통전극(207)이 더 형성될 수 있다.Meanwhile, the color filter substrate 220 facing the array substrate 11 may be formed on the second substrate 202 made of a transparent material such as glass, and formed on the second substrate 202 and forming the thin film transistor 110. Or a black matrix 205 formed in an image non-display area such as between pixels and pixels to prevent light from being transmitted to the image non-display area, and a color filter layer 206 consisting of red, green, and blue to realize actual colors. It is configured to include). When the color filter substrate 220 and the array substrate 210 are bonded together, the liquid crystal layer 240 is filled therebetween to complete the liquid crystal display device. Meanwhile, a common electrode 207 may be further formed on the color filter layer 206 to provide an electric field to the liquid crystal layer 240 together with the pixel electrode 120.

이러한 액정표시소자는 주로 마스크를 이용한 포토리소그래피공정과 같은 복잡한 공정에 의해 제작되는데, 도 3을 참조하여 회절마스크를 사용하는 통상의 4 마스크공정에 의한 액정표시소자 제조방법을 살펴본다.The liquid crystal display device is mainly manufactured by a complex process such as a photolithography process using a mask, and with reference to FIG. 3, a method of manufacturing a liquid crystal display device by a conventional four mask process using a diffraction mask will be described.

도 3a를 참조하면, 제1기판(11) 위의 전체 면에 금속층을 적층한 후 그 위에 포토레지스트를 도포하고 포토리소그래피(photolithography)공정을 진행하여 게이트 라인(미도시) 및 상기 게이트 라인에 연결되는 게이트 전극(13a)을 형성한다.Referring to FIG. 3A, a metal layer is stacked on the entire surface of the first substrate 11, and then a photoresist is applied thereon, and a photolithography process is performed to connect the gate line and the gate line. The gate electrode 13a is formed.

그후, 도 3b를 참조하면, 게이트 전극(13a)이 형성된 제1기판(11) 전체에 걸쳐서 게이트절연층(15)과, 반도체층(17)과, 오믹 컨택층(미도시) 및 도전층(19)을 차례로 형성한다. Thereafter, referring to FIG. 3B, the gate insulating layer 15, the semiconductor layer 17, the ohmic contact layer (not shown), and the conductive layer are formed over the entire first substrate 11 on which the gate electrode 13a is formed. 19) are formed in sequence.

이어서, 상기 도전층(19)상에 회절노광에 의한 감광막 패턴(21)을 형성한다. 이때, 상기 감광막 패턴(21)은 회절노광에 의해 채널 영역 상단이 다른 영역에 비해 얇은 감광막 두께를 가진다. Subsequently, a photosensitive film pattern 21 is formed on the conductive layer 19 by diffraction exposure. At this time, the photoresist pattern 21 has a thin photoresist film thickness compared to other regions having an upper end of the channel region by diffraction exposure.

그다음, 도 3c를 참조하면, 상기 감광막 패턴(21)을 식각 마스크로 적용하여 도전층(19), 오믹 컨택층(미도시) 및 반도체층(17)을 차례로 식각하여 액티브패턴(103)을 형성한다.Next, referring to FIG. 3C, the conductive layer 19, the ohmic contact layer (not shown), and the semiconductor layer 17 are sequentially etched by applying the photoresist pattern 21 as an etch mask to form the active pattern 103. do.

이어서, 상기 감광막 패턴(21)을 에싱한다. 이때, 상기 에싱 공정에서 상기 감광막 패턴중 상대적으로 얇은 영역, 즉 채널 영역의 감광막 패턴(230)은 제거되고 도전층(19)이 노출된다. 또한, 상기 에싱 공정은 유기물인 감광막을 산화시켜 제거하는 공정으로 감광막 패턴(21)의 일부가 산화로 인해 제거되고 전체적으로 부피가 감소하게 된다. 이때, 감광막 패턴(21)은 채널 영역과 액티브 패턴의 가장자리 부분의 감광막 패턴이 제거된다.Subsequently, the photosensitive film pattern 21 is ashed. At this time, in the ashing process, the photoresist pattern 230 of a relatively thin region, that is, a channel region, of the photoresist pattern is removed and the conductive layer 19 is exposed. In addition, the ashing process is a process of oxidizing and removing the photoresist film, which is an organic material, and a part of the photoresist pattern 21 is removed due to oxidation, thereby reducing the overall volume. At this time, the photoresist pattern 21 is removed from the photoresist pattern of the edge portion of the channel region and the active pattern.

이어서,도 3e를 참조하면, 상기 에싱된 감광막 패턴(21a)을 식각 마스크로 적용하여 채널 영역의 도전층과, 오믹 컨택층을 제거함으로써 소스 전극(104) 및 드레인 전극(105)을 형성한다.3E, the source photoresist 104 and the drain electrode 105 are formed by removing the conductive layer and the ohmic contact layer of the channel region by applying the ashed photoresist pattern 21a as an etching mask.

이때, 도 3e에 도시된 바와 같이, 에이싱된 감광막 패턴(21a)은 액티브 패턴(17)의 가장자리 영역도 노출시키기 때문에 액티브 패턴(17)의 가장자리에 형성되는 오믹 컨택층(미도시) 및 도전층(19)은 제거되어 결과적으로 액티브 패턴(17)이 소스 및 드레인 전극에 비해 돌출된다.In this case, as illustrated in FIG. 3E, the ace-sensitive photoresist pattern 21a also exposes an edge region of the active pattern 17, and thus an ohmic contact layer (not shown) and a conductive layer formed on the edge of the active pattern 17. The layer 19 is removed so that the active pattern 17 protrudes relative to the source and drain electrodes.

이어서, 도 3f를 참조하면, 상기 에싱된 감광막 패턴(21a)을 제거한 다음, 상기 소스 및 드레인 전극(19a,19b)을 포함한 기판상에 패시베이션층(23)를 형성한다.3F, the passivation layer 23 is formed on the substrate including the source and drain electrodes 19a and 19b after the ashed photoresist pattern 21a is removed.

이어서, 도 3g를 참조하면, 포토공정에 의해 상기 패시베이션층(23)에 상기 드레인 전극(19b)를 노출시키는 컨택홀(미도시)을 형성한다. Next, referring to FIG. 3G, a contact hole (not shown) for exposing the drain electrode 19b is formed in the passivation layer 23 by a photo process.

그다음, 상기 드레인 전극(19b)과 연결되며 투명전극물질로 구성되는 화소전극(25)을 형성한다.Next, the pixel electrode 25 connected to the drain electrode 19b and made of a transparent electrode material is formed.

상기와 같은 공정순으로 제조되는 박막트랜지스터는, 게이트 전극 형성시 제 1 마스크, 액티브 패턴 및 소스/드레인 전극 형성시 제 2 마스크, 드레인 전극을 노출시키는 컨택홀 형성시 제 3 마스크, 화소전극 형성시 제 4 마스크를 사용하는 4 마스크 공정에 의해 형성된다.The thin film transistor fabricated in the above-described process sequence may include a first mask when forming a gate electrode, a second mask when forming an active pattern and a source / drain electrode, and a third mask when forming a contact hole exposing a drain electrode and a pixel electrode when forming a pixel electrode. It is formed by a four mask process using four masks.

그런데, 도 3e를 참조하면, 상기 제 2 마스크는 고가의 회절마스크이기 때문에 생산 비용 증가의 원인이 된다.However, referring to FIG. 3E, since the second mask is an expensive diffraction mask, it may cause an increase in production cost.

또한, 상기 소스 및 드레인 전극 형성시, 상기 소스 및 드레인 전극에 비해 돌출되는 액티브 패턴 영역(103b)은 백라이트 빛을 회절시키거나, 백라이트 빛에 의해 채널 신호가 흔들려 화면에 물결문양의 노이즈를 발생시킨다. In addition, when the source and drain electrodes are formed, the active pattern region 103b protruding from the source and drain electrodes diffracts backlight light, or the channel signal is shaken by the backlight light, thereby generating ripple noise on the screen. .

상기 노이즈를 웨이비 노이즈(wavy noise)라 하는 데 화면 불량의 일종으로 회절마스크를 사용하는 4 마스크 공정에서 해결과제로 대두된다.The noise is called wavy noise, which is a problem in the four mask process using a diffraction mask as a kind of screen defect.

이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 웨이브 노이즈(wavy noise) 불량을 해결하고, 마스크수를 줄여 소자 신뢰성을 향상시킬 수 있는 액정표시소자 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a liquid crystal display device that can solve the problems of the prior art, which can solve a wave noise defect and reduce the number of masks to improve device reliability. There is this.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자 제조방법은, 기판상에 게이트금속층과 게이트절연막 및 액티브층을 차례로 적층하는 단계; 상기 게 이트금속층과 게이트절연막 및 액티브층을 패터닝하는 단계; 기판전체에 제1보호층과 도전층을 적층하는 단계; 상기 도전층을 패터닝하여 소스/드레인전극을 형성하는 단계; 상기 기판전체에 제2보호층을 형성하는 단계; 상기 제2보호층상에 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 제2보호층과 제1보호층을 식각하여 상기 소스/드레인전극 및 액티브층 일부를 노출시키는 홀패턴을 형성하는 단계; 상기 홀패턴을 포함한 기판전체에 투명도전층을 형성하는 단계; 상기 투명도전층상에 감광막을 형성하는 단계; 상기 감광막을 선택적으로 제거하여 상기 투명도전층상부를 드러나게 하는 단계; 및 상기 드러난 투명도전층부분을 제거한후 잔존하는 감광막과 감광막패턴을 제거하여 상기 홀패턴내에 화소전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, comprising: sequentially stacking a gate metal layer, a gate insulating film, and an active layer on a substrate; Patterning the gate metal layer, the gate insulating layer, and the active layer; Depositing a first protective layer and a conductive layer on the entire substrate; Patterning the conductive layer to form a source / drain electrode; Forming a second protective layer on the entire substrate; Forming a photoresist pattern on the second protective layer; Etching a second protective layer and a first protective layer using the photoresist pattern as a mask to form a hole pattern exposing a portion of the source / drain electrode and the active layer; Forming a transparent conductive layer on the entire substrate including the hole pattern; Forming a photoresist film on the transparent conductive layer; Selectively removing the photoresist to expose the upper portion of the transparent conductive layer; And forming a pixel electrode in the hole pattern by removing the exposed conductive layer and removing the remaining photoresist and the photoresist pattern.

또한, 본 발명에 따른 액정표시소자 제조방법은, 제1기판과 제2기판을 제공하는 단계; 상기 제1기판상에 게이트금속층과 게이트절연막 및 액티브층을 차례로 적층하는 단계; 상기 게이트금속층과 게이트절연막 및 액티브층을 패터닝하는 단계; 제1기판 전체에 제1보호층과 도전층을 적층하는 단계; 상기 도전층을 패터닝하여 소스/드레인전극을 형성하는 단계; 상기 제1기판 전체에 제2보호층을 형성하는 단계; 상기 제2보호층상에 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 제2보호층과 제1보호층을 식각하여 상기 소스/드레인전극 및 액티브층 일부를 노출시키는 홀패턴을 형성하는 단계; 상기 홀패턴을 포함한 기판전체에 투명도전층을 형성하는 단계; 상기 투명도전층상에 감광막을 형성하는 단계; 상기 감광막을 선택적으로 제거하여 상기 투명도전층상부를 드러나게 하는 단계; 상기 드러난 투 명도전층부분을 제거한후 잔존하는 감광막과 감광막패턴을 제거하여 상기 홀패턴내에 화소전극을 형성하는 단계; 제2기판상에 블랙매트릭스와 컬러필터층을 형성하는 단계; 상기 제2기판과 제1기판을 합착시키는 단계; 및 상기 제2기판과 제1기판사이에 액정층을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.In addition, the liquid crystal display device manufacturing method according to the present invention comprises the steps of providing a first substrate and a second substrate; Sequentially depositing a gate metal layer, a gate insulating layer, and an active layer on the first substrate; Patterning the gate metal layer, the gate insulating layer, and the active layer; Stacking a first protective layer and a conductive layer on the entire first substrate; Patterning the conductive layer to form a source / drain electrode; Forming a second protective layer on the entire first substrate; Forming a photoresist pattern on the second protective layer; Etching a second protective layer and a first protective layer using the photoresist pattern as a mask to form a hole pattern exposing a portion of the source / drain electrode and the active layer; Forming a transparent conductive layer on the entire substrate including the hole pattern; Forming a photoresist film on the transparent conductive layer; Selectively removing the photoresist to expose the upper portion of the transparent conductive layer; Forming a pixel electrode in the hole pattern by removing the exposed transparent conductive layer and removing the remaining photoresist and the photoresist pattern; Forming a black matrix and a color filter layer on the second substrate; Bonding the second substrate and the first substrate to each other; And forming a liquid crystal layer between the second substrate and the first substrate.

이하, 본 발명에 따른 액정표시소자 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 4a 내지 도 4e는 본 발명에 따른 액정표시소자의 제조방법을 나타내는 공평면도이다.4A to 4E are coplanar views illustrating a method of manufacturing a liquid crystal display device according to the present invention.

도 5a 내지 도 5n는 본 발명에 따른 액정표시소자의 제조방법을 나타내는 공정단면도이다.5A to 5N are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention.

도 5a를 참조하면, 유리 등의 투명한 기판(101)상에 알루미늄 또는 알루미늄 합금 및 몰리브덴 등의 도전층(103)과 게이트절연막(105)과 액티브층(107)을 순차적으로 적층한후 그 위에 제1감광막(109)을 도포한다.Referring to FIG. 5A, a conductive layer 103 such as aluminum, an aluminum alloy, and molybdenum, a gate insulating film 105, and an active layer 107 are sequentially stacked on a transparent substrate 101 such as glass, and then placed thereon. 1 Photosensitive film 109 is applied.

그다음, 도 5b를 참조하면, 상기 제1감광막(109)을 회절노광 마스크(미도시)를 이용하여 회절노광시킨후 현상하여 두께가 다른 제1감광막패턴(109a)을 형성한다. Next, referring to FIG. 5B, the first photoresist layer 109 is diffracted and then developed using a diffraction exposure mask (not shown) to form a first photoresist layer pattern 109a having a different thickness.

이어서, 상기 회절노광된 제1감광막패턴(109a)을 마스크로 상기 액티브층(107), 게이트절연막(105) 및 도전층(103)을 순차적으로 식각한다. 이때, 패드부에도 식각공정이 진행되어 패드영역을 한정한다.Subsequently, the active layer 107, the gate insulating layer 105, and the conductive layer 103 are sequentially etched using the diffractive exposed first photoresist pattern 109a as a mask. At this time, an etching process is also performed on the pad part to define the pad area.

그다음, 도 5c를 참조하면, 에싱공정을 실시하여 상기 액티브층(107)의 양측 면이 노출되도록 한다. 이때, 상기 패드부의 제1감광막패턴(109b)도 에싱공정에 의해 제거되어 액티브층(107)이 드러나게 된다.Next, referring to FIG. 5C, an ashing process may be performed to expose both sides of the active layer 107. In this case, the first photoresist pattern 109b of the pad part is also removed by an ashing process to expose the active layer 107.

이어서, 도 5d를 참조하면, 상기 에싱처리된 제1감광막패턴(109a)을 마스크로 상기 액티브층(107)을 선택적으로 식각하여 액티브층패턴(107a)을 형성한다. 이때, 상기 패드부에 있는 액티브층도 식각된다.5D, the active layer 107 is selectively etched using the ashed first photoresist pattern 109a as a mask to form an active layer pattern 107a. At this time, the active layer in the pad portion is also etched.

그다음, 도 5e를 참조하면, 상기 제1감광막패턴(109a)을 제거하고 기판전체에 에치스톱퍼(111), ITO박막(113) 및 도전층(115)을 차례로 적층한다.Next, referring to FIG. 5E, the first photoresist film pattern 109a is removed and the etch stopper 111, the ITO thin film 113, and the conductive layer 115 are sequentially stacked on the entire substrate.

이어서, 도 5f를 참조하면, 상기 도전층(115)상에 제2감광막(117)을 도포한후 회절노광마스크(119)를 이용하여 자외선을 상기 제2감광막(117)에 조사한후 이를 현상하여 제2감광막패턴(117)을 형성한다.Subsequently, referring to FIG. 5F, after the second photoresist layer 117 is coated on the conductive layer 115, ultraviolet rays are irradiated onto the second photoresist layer 117 using a diffraction exposure mask 119, and then developed. The second photosensitive film pattern 117 is formed.

그다음, 상기 제2감광막패턴(117)을 마스크로 상기 도전층(113)을 선택적으로 식각하여 소스/드레인전극 영역을 한정한다.Next, the conductive layer 113 is selectively etched using the second photoresist pattern 117 as a mask to define a source / drain electrode region.

이어서, 도 4a 및 도 5g를 참조하면, 에싱공정을 실시하여 상기 제2감광막패턴(117)의 얇은 두께부분을 제거하여 도전층(113) 일부가 드러나도록 한후 상기 제2감광막패턴(117a)을 마스크로 상기 드러난 도전층(113)부분과 그아래의 ITO박막(113)을 제거하여 소스/드레인전극(113a)(113b)를 형성한다.Next, referring to FIGS. 4A and 5G, the second photoresist pattern 117a is exposed by performing an ashing process to remove the thin portion of the second photoresist pattern 117 so that a portion of the conductive layer 113 is exposed. The exposed portion of the conductive layer 113 and the ITO thin film 113 under the mask are removed to form source / drain electrodes 113a and 113b.

그다음, 도 4b 및 도 5h를 참조하면, 상기 제2감광막패턴(117a)을 제거한후 기판전체에 보호막(121)을 증착한다.4B and 5H, the protective film 121 is deposited on the entire substrate after removing the second photoresist pattern 117a.

이어서, 도 5i를 참조하면, 상기 보호막(121)상에 제3감광막을 도포한후 제3마스크를 이용하여 상기 제3감광막에 자외선을 조사하고 이어 현상공정을 거쳐 제3 감광막패턴(123)을 형성한다.Subsequently, referring to FIG. 5I, after applying the third photoresist film on the passivation layer 121, the third photoresist film is irradiated with ultraviolet rays using a third mask, and then the third photoresist pattern 123 is subjected to a developing process. Form.

그다음, 도 4c 및 도 5j를 참조하면, 상기 제3감광막패턴(123)을 마스크로 상기 보호막(121)과 에치스토퍼(111)를 선택적으로 식각하여 홀패턴(125a)(125b)을 형성한다.4C and 5J, hole patterns 125a and 125b are formed by selectively etching the passivation layer 121 and the etch stopper 111 using the third photoresist pattern 123 as a mask.

이어서, 도 4d 및 도 5k를 참조하면, 홀패턴(125a)하부에 드러난 액티브층패턴(107)표면에 인(phosphorous) 플라즈마처리를 수행한다.4D and 5K, phosphorous plasma treatment is performed on the surface of the active layer pattern 107 exposed under the hole pattern 125a.

그다음, 도 5l를 참조하면, 상기 홀패턴(125a)(125b)을 포함한 기판전체에 ITO 또는 IZO 와 같은 투명재질의 도전층(127)을 증착한후 그 위에 제4감광막(129)을 도포한다.Next, referring to FIG. 5L, after depositing a conductive layer 127 made of a transparent material such as ITO or IZO on the entire substrate including the hole patterns 125a and 125b, a fourth photosensitive film 129 is coated thereon. .

이어서, 도 5m를 참조하면, 에싱공정을 실시하여 상기 제4감광막(129)을 일정두께만큼 제거하여 상기 도전층(127)상부가 드러나도록 한다.Subsequently, referring to FIG. 5M, an ashing process may be performed to remove the fourth photoresist layer 129 by a predetermined thickness so that the upper portion of the conductive layer 127 is exposed.

그다음, 도 4e 및 도 5n를 참조하면, 상기 드러난 도전층(127)부분을 제거하고 이어 잔류하는 제4감광막(129)부분을 완전히 제거하여 상기 홀패턴(125a)(125b)내에 화소전극(127a)(127b)을 형성한다. 이때, 상기 화소전극(127a)부분은 데이터라인(113a)과 접속되어 있다.Next, referring to FIGS. 4E and 5N, the exposed conductive layer 127 is removed and the remaining portion of the fourth photoresist layer 129 is completely removed to remove the remaining portion of the fourth photoresist layer 129. ) 127b. In this case, the pixel electrode 127a portion is connected to the data line 113a.

한편, 도면에는 도시하지 않았지만, 제2기판상에 블래매트릭스와 컬러필터층을 차례로 증착한후 상기 컬러필터층상에 오버코트층이나 배향모드에 따라 공통전극을 형성한다.On the other hand, although not shown in the figure, after depositing the matrix and the color filter layer on the second substrate in sequence to form a common electrode on the color filter layer according to the overcoat layer or alignment mode.

그다음, 상기 제2기판과 상기 제1기판을 합착한후 이들 제2기판과 제1기판사이에 액정층을 형성하여 액정표시소자 제조를 완성한다.Then, after the second substrate and the first substrate are bonded together, a liquid crystal layer is formed between the second substrate and the first substrate to complete the manufacture of the liquid crystal display device.

상기에서 설명한 바와같이, 본 발명에 따른 액정표시소자 제조방법에 의하면 다음과 같은 효과가 있다.As described above, the liquid crystal display device manufacturing method according to the present invention has the following effects.

본 발명에 따른 액정표시소자 제조방법에 의하면, 회절노광을 이용하여 액티브층과 게이트를 동시에 형성하고, 소스/드레인과 핑거부(finger)를 동시에 형성하고, 최종적으로 CHF(contact hole filling) 공정을 이용하므로써 3마스크의 IPS 모드의 소자를 제조할 수 있다.According to the method of manufacturing a liquid crystal display device according to the present invention, the active layer and the gate are simultaneously formed using diffraction exposure, the source / drain and the finger are simultaneously formed, and finally, a contact hole filling (CHF) process is performed. By using this method, an element in a three mask IPS mode can be manufactured.

또한, 본 발명에 따른 액정표시소자 제조방법에 의하면, 에치스톱퍼를 포함하고 있으므로 소자 신뢰성을 향상시킬 수 있다.In addition, according to the method for manufacturing a liquid crystal display device according to the present invention, since the etch stopper is included, device reliability can be improved.

따라서, 마스크수를 줄일 수 있고, 소자 신뢰성이 향상되므로 제품의 코스트 경쟁력을 향상시킬 수 있다.Therefore, the number of masks can be reduced, and the device reliability can be improved, thereby improving the cost competitiveness of the product.

Claims (14)

기판상에 게이트금속층과 게이트절연막 및 액티브층을 차례로 적층하는 단계;Sequentially depositing a gate metal layer, a gate insulating film, and an active layer on the substrate; 상기 게이트금속층과 게이트절연막 및 액티브층을 패터닝하는 단계;Patterning the gate metal layer, the gate insulating layer, and the active layer; 기판전체에 제1보호층과 도전층을 적층하는 단계;Depositing a first protective layer and a conductive layer on the entire substrate; 상기 도전층을 패터닝하여 소스/드레인전극을 형성하는 단계;Patterning the conductive layer to form a source / drain electrode; 상기 기판전체에 제2보호층을 형성하는 단계;Forming a second protective layer on the entire substrate; 상기 제2보호층상에 감광막패턴을 형성하는 단계;Forming a photoresist pattern on the second protective layer; 상기 감광막패턴을 마스크로 제2보호층과 제1보호층을 식각하여 상기 소스/드레인전극 및 액티브층 일부를 노출시키는 홀패턴을 형성하는 단계;Etching a second protective layer and a first protective layer using the photoresist pattern as a mask to form a hole pattern exposing a portion of the source / drain electrode and the active layer; 상기 홀패턴을 포함한 기판전체에 투명도전층을 형성하는 단계;Forming a transparent conductive layer on the entire substrate including the hole pattern; 상기 투명도전층상에 감광막을 형성하는 단계;Forming a photoresist film on the transparent conductive layer; 상기 감광막을 선택적으로 제거하여 상기 투명도전층상부를 드러나게 하는 단계; 및Selectively removing the photoresist to expose the upper portion of the transparent conductive layer; And 상기 드러난 투명도전층부분을 제거한후 잔존하는 감광막과 감광막패턴을 제거하여 상기 홀패턴내에 화소전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.And removing the remaining photoconductive layer and the photoresist pattern to form a pixel electrode in the hole pattern after removing the exposed portion of the transparent conductive layer. 제1항에 있어서, 상기 제1보호층은 에치스토퍼이고 제2보호층은 나이트라이 드인 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 1, wherein the first protective layer is an etch stopper and the second protective layer is a nitride. 제1항에 있어서, 상기 게이트금속층과 게이트절연막 및 액티브층을 패터닝하는 단계는 회절노광마스크를 이용하여 회절노광시키는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 1, wherein the patterning of the gate metal layer, the gate insulating layer, and the active layer is performed by diffraction exposure using a diffraction mask. 제3항에 있어서, 상기 회절노광시킨후 에싱공정을 추가로 진행하는 것을 특징으로 하는 액정표시소자 제조방법.4. The method of claim 3, wherein the diffraction exposure is followed by an ashing process. 제1항에 있어서, 상기 제1보호층과 투명도전층사이에 ITO박막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 1, further comprising forming an ITO thin film between the first protective layer and the transparent conductive layer. 제1항에 있어서, 상기 도전층을 패터닝하여 소스/드레인전극을 형성하는 단계는 회절노광마스크를 이용한 회절노광공정을 통해 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 1, wherein the forming of the source / drain electrodes by patterning the conductive layer is performed through a diffraction exposure process using a diffraction exposure mask. 제1항에 있어서, 상기 홀패턴을 형성하는 단계이후에 드러나는 액티브층표면에 플라즈마 처리를 실시하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 1, further comprising: performing a plasma treatment on the surface of the active layer exposed after forming the hole pattern. 제1기판과 제2기판을 제공하는 단계;Providing a first substrate and a second substrate; 상기 제1기판상에 게이트금속층과 게이트절연막 및 액티브층을 차례로 적층하는 단계;Sequentially depositing a gate metal layer, a gate insulating layer, and an active layer on the first substrate; 상기 게이트금속층과 게이트절연막 및 액티브층을 패터닝하는 단계;Patterning the gate metal layer, the gate insulating layer, and the active layer; 제1기판 전체에 제1보호층과 도전층을 적층하는 단계;Stacking a first protective layer and a conductive layer on the entire first substrate; 상기 도전층을 패터닝하여 소스/드레인전극을 형성하는 단계;Patterning the conductive layer to form a source / drain electrode; 상기 제1기판 전체에 제2보호층을 형성하는 단계;Forming a second protective layer on the entire first substrate; 상기 제2보호층상에 감광막패턴을 형성하는 단계;Forming a photoresist pattern on the second protective layer; 상기 감광막패턴을 마스크로 제2보호층과 제1보호층을 식각하여 상기 소스/드레인전극 및 액티브층 일부를 노출시키는 홀패턴을 형성하는 단계;Etching a second protective layer and a first protective layer using the photoresist pattern as a mask to form a hole pattern exposing a portion of the source / drain electrode and the active layer; 상기 홀패턴을 포함한 기판전체에 투명도전층을 형성하는 단계;Forming a transparent conductive layer on the entire substrate including the hole pattern; 상기 투명도전층상에 감광막을 형성하는 단계;Forming a photoresist film on the transparent conductive layer; 상기 감광막을 선택적으로 제거하여 상기 투명도전층상부를 드러나게 하는 단계; Selectively removing the photoresist to expose the upper portion of the transparent conductive layer; 상기 드러난 투명도전층부분을 제거한후 잔존하는 감광막과 감광막패턴을 제거하여 상기 홀패턴내에 화소전극을 형성하는 단계;Removing the exposed portion of the transparent conductive layer to form a pixel electrode in the hole pattern by removing the remaining photoresist layer and the photoresist pattern; 제2기판상에 블랙매트릭스와 컬러필터층을 형성하는 단계;Forming a black matrix and a color filter layer on the second substrate; 상기 제2기판과 제1기판을 합착시키는 단계; 및Bonding the second substrate and the first substrate to each other; And 상기 제2기판과 제1기판사이에 액정층을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.And forming a liquid crystal layer between the second substrate and the first substrate. 제8항에 있어서, 상기 제1보호층은 에치스토퍼이고 제2보호층은 나이트라이드인 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 8, wherein the first protective layer is an etch stopper and the second protective layer is nitride. 제8항에 있어서, 상기 게이트금속층과 게이트절연막 및 액티브층을 패터닝하는 단계는 회절노광마스크를 이용하여 회절노광시키는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 8, wherein the patterning of the gate metal layer, the gate insulating layer, and the active layer is performed by diffraction exposure using a diffraction mask. 제10항에 있어서, 상기 회절노광시킨후 에싱공정을 추가로 진행하는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 10, wherein the diffraction exposure is followed by an ashing process. 제8항에 있어서, 상기 제1보호층과 투명도전층사이에 ITO박막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.10. The method of claim 8, further comprising forming an ITO thin film between the first protective layer and the transparent conductive layer. 제8항에 있어서, 상기 도전층을 패터닝하여 소스/드레인전극을 형성하는 단계는 회절노광마스크를 이용한 회절노광공정을 통해 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 8, wherein the forming of the source / drain electrodes by patterning the conductive layer is performed through a diffraction exposure process using a diffraction exposure mask. 제8항에 있어서, 상기 홀패턴을 형성하는 단계이후에 드러나는 액티브층표면에 플라즈마 처리를 실시하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소 자 제조방법.The method of claim 8, further comprising: performing a plasma treatment on the surface of the active layer exposed after forming the hole pattern.
KR1020050136342A 2005-12-31 2005-12-31 Method for fabricating liquid crystal dispaly device KR20070072277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050136342A KR20070072277A (en) 2005-12-31 2005-12-31 Method for fabricating liquid crystal dispaly device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050136342A KR20070072277A (en) 2005-12-31 2005-12-31 Method for fabricating liquid crystal dispaly device

Publications (1)

Publication Number Publication Date
KR20070072277A true KR20070072277A (en) 2007-07-04

Family

ID=38507320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050136342A KR20070072277A (en) 2005-12-31 2005-12-31 Method for fabricating liquid crystal dispaly device

Country Status (1)

Country Link
KR (1) KR20070072277A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017868A (en) * 2014-08-06 2016-02-17 엘지디스플레이 주식회사 Display device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017868A (en) * 2014-08-06 2016-02-17 엘지디스플레이 주식회사 Display device and method of fabricating the same

Similar Documents

Publication Publication Date Title
US8305536B2 (en) Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer
JP4469004B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
JP5528475B2 (en) Active matrix substrate and manufacturing method thereof
US7855033B2 (en) Photo mask and method of fabricating array substrate for liquid crystal display device using the same
KR20080002582A (en) Method for fabricating liquid crystal display device
JP2009133954A (en) Liquid crystal display device and method for manufacturing liquid crystal display device
TWI442152B (en) Display devices and fabrication methods thereof
JP2006189769A (en) Liquid crystal display device and manufacturing method thereof
US20120086678A1 (en) Wire, method of manufacture, and related apparatus
KR101294691B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101258082B1 (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR101268388B1 (en) Fabrication method of liquid crystal display device
KR101227408B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101215943B1 (en) The array substrate for liquid crystal display device and method of fabricating the same
KR20070072277A (en) Method for fabricating liquid crystal dispaly device
KR20070072204A (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
JP2005201982A (en) Liquid crystal display device and method for manufacturing same
KR101186514B1 (en) Liquid crystal display device and method for fabricating thereof
KR101183377B1 (en) Method for liquid crystal display device
KR20070048049A (en) Method for fabricating liquid crystal dispaly device using 4 mask
KR100631372B1 (en) method for fabricating array substrate for liquid crystal display
KR20070072184A (en) Method for fabricating liquid crystal dispaly device
KR20080048323A (en) Thin film transistor liquid crystal display device and the method for fabricating thereof
KR20070072185A (en) Method for fabricating liquid crystal dispaly device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination