KR20070053555A - Flip chip bonding structure with barrier layer - Google Patents

Flip chip bonding structure with barrier layer Download PDF

Info

Publication number
KR20070053555A
KR20070053555A KR1020050111447A KR20050111447A KR20070053555A KR 20070053555 A KR20070053555 A KR 20070053555A KR 1020050111447 A KR1020050111447 A KR 1020050111447A KR 20050111447 A KR20050111447 A KR 20050111447A KR 20070053555 A KR20070053555 A KR 20070053555A
Authority
KR
South Korea
Prior art keywords
barrier layer
solder
metal
bumps
flip chip
Prior art date
Application number
KR1020050111447A
Other languages
Korean (ko)
Inventor
신승우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050111447A priority Critical patent/KR20070053555A/en
Publication of KR20070053555A publication Critical patent/KR20070053555A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 배리어층이 형성된 플립 칩 실장 구조에 관한 것으로, 종래의 경우, 기판에 형성된 솔더 범프와 반도체 칩에 형성된 금속 범프가 직접 접합됨으로써, 금속 범프의 금속 성분이 솔더 범프로 확산되고 솔더 범프의 솔더 성분과 반응하여 솔더 범프 내에 새로운 금속간 화합물을 두껍게 형성하기 때문에, 솔더 범프와 금속 범프의 접합력이 약화되는 문제가 발생된다. 이와 같은 문제를 해결하기 위해서, 본 발명은 반도체 칩에 형성된 금속 범프 상에 배리어층이 형성되고, 배리어층 상에 접합층이 형성되며, 배리어층과 접합층을 매개로 솔더 범프와 금속 범프가 접합되는 배리어층을 갖는 플립 칩 실장 구조를 제공한다. 본 발명에 따르면, 배리어층에 의해 금속 범프의 금속 성분이 솔더 범프로 확산되지 못하여 솔더 범프에 금속간 화합물이 형성되는 것이 방지되고, 접합층이 솔더 범프의 솔더 성분과 반응하되 금속간 화합물을 두껍게 형성하지 않으면서 솔더 범프의 접합 강도를 향상시키기 때문에, 배리어층과 접합층을 매개로 접합되는 솔더 범프와 금속 범프의 접합력이 향상될 수 있다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip chip mounting structure in which a barrier layer is formed. In the related art, a solder bump formed on a substrate and a metal bump formed on a semiconductor chip are directly bonded to each other, whereby a metal component of the metal bump is diffused into the solder bump and the solder bump is formed. Since a new intermetallic compound is thickly formed in the solder bumps by reacting with the solder component, a problem arises in that the bonding force between the solder bumps and the metal bumps is weakened. In order to solve this problem, the present invention is a barrier layer formed on the metal bump formed on the semiconductor chip, a bonding layer is formed on the barrier layer, the solder bump and the metal bump is bonded through the barrier layer and the bonding layer. Provided is a flip chip mounting structure having a barrier layer. According to the present invention, the barrier layer prevents the metal component of the metal bumps from diffusing into the solder bumps, thereby preventing the formation of the intermetallic compound in the solder bumps, and the bonding layer reacts with the solder components of the solder bumps, thereby increasing the intermetallic compound. Since the bonding strength of the solder bumps is improved without forming, the bonding force between the solder bumps and the metal bumps bonded through the barrier layer and the bonding layer can be improved.

플립 칩, 솔더 범프, 금속 범프, 배리어층, 접합층 Flip chip, solder bump, metal bump, barrier layer, junction layer

Description

배리어층이 형성된 플립 칩 실장 구조{FLIP CHIP BONDING STRUCTURE WITH BARRIER LAYER}Flip chip mounting structure with barrier layer formed {FLIP CHIP BONDING STRUCTURE WITH BARRIER LAYER}

도 1은 종래기술에 따른 플립 칩 실장 구조를 나타내는 단면도이다. 1 is a cross-sectional view showing a flip chip mounting structure according to the prior art.

도 2는 본 발명의 실시예에 따른 플립 칩 실장 구조를 나타내는 단면도이다. 2 is a cross-sectional view illustrating a flip chip mounting structure according to an exemplary embodiment of the present invention.

도 3a 내지 도 3d은 본 발명의 실시예에 따른 플립 칩 실장 구조 제조 방법의 각 단계를 나타내는 단면도들이다.3A to 3D are cross-sectional views illustrating respective steps of a method of manufacturing a flip chip mounting structure according to an exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 기판(substrate)10: substrate

12 : 기판 몸체(substrate body)12: substrate body

14 : 기판 패드(substrate pad)14: substrate pad

16 : 절연성 보호층(insulating protection layer)16: insulating protective layer

20 : 솔더 범프(solder bump)20: solder bump

30 : 반도체 칩(semiconductor chip)30: semiconductor chip

32 : 칩 몸체(chip body)32: chip body

34 : 칩 패드(chip pad)34: chip pad

36 : 불활성층(passivation layer)36 passivation layer

40 : 금속 범프(metal bump)40: metal bump

50 : 배리어층(barrier layer)50: barrier layer

60 : 접합층(bonding layer)60: bonding layer

100 : 플립 칩 실장 구조(flip chip bonding structure)100: flip chip bonding structure

본 발명은 반도체 소자의 실장 구조에 관한 것으로, 더욱 상세하게는 반도체 칩이 기판에 직접 실장되는 플립 칩 실장 구조에 관한 것이다. The present invention relates to a mounting structure of a semiconductor device, and more particularly, to a flip chip mounting structure in which a semiconductor chip is directly mounted on a substrate.

반도체 소자(semiconductor device)는 반도체 산업의 발전과 사용자의 고속화와 고집적화에 대한 요구에 따라 점차로 소형화되는 동시에 입출력 핀 수가 증가되고 있다. 이에 따라, 반도체 소자의 실장 기술로 플립 칩 실장 기술이 많이 적용되고 있다. 플립 칩 실장 기술은 도전성 재질의 범프를 이용하여 반도체 칩을 기판에 직접 실장하는 기술로서, 기존의 와이어 본딩(wire bonding) 기술 및 테이프 배선 기판을 이용한 탭(TAB;Tape Automated Bonding) 기술에 비하여 고속화와 고집적화 그리고 소형화 등에 있어서 우수한 효과를 갖는다. Semiconductor devices are becoming smaller and smaller according to the development of the semiconductor industry and the demand for high speed and high integration of users. Accordingly, a lot of flip chip mounting techniques have been applied as semiconductor device mounting techniques. Flip chip mounting technology is a technology that directly mounts a semiconductor chip to a substrate using a bump of a conductive material, and speeds up compared to a conventional wire bonding technology and a tape automated bonding (TAB) technology using a tape wiring board. It has excellent effects in high integration and miniaturization.

이러한 플립 칩 실장 기술에 의하여 형성되는 종래기술에 따른 플립 칩 실장 구조가 한국공개특허공보 제2003-0047514호에 개시되어 있다. 한국공개특허공보 제2003-0047514호에 개시된 플립 칩 실장 구조(200)는, 도 1에 도시된 바와 같이, 기판(110)과 반도체 칩(130)을 포함한다. 기판(110)에는 복수개의 솔더 범프(120)들이 형성되어 있다. 반도체 칩(130)은 기판(110)의 대응하는 상부에 위치한다. 반도 체 칩(130)에는 솔더 범프(120)에 대응하는 복수개의 금속 범프(140)들이 형성되어 있다. 그리고, 각각 대응하는 솔더 범프(120)와 금속 범프(140)가 접합되어 있다. A flip chip mounting structure according to the prior art formed by such a flip chip mounting technique is disclosed in Korean Patent Laid-Open Publication No. 2003-0047514. The flip chip mounting structure 200 disclosed in Korean Laid-Open Patent Publication No. 2003-0047514 includes a substrate 110 and a semiconductor chip 130 as shown in FIG. 1. A plurality of solder bumps 120 are formed on the substrate 110. The semiconductor chip 130 is located on the corresponding top of the substrate 110. The semiconductor chip 130 has a plurality of metal bumps 140 corresponding to the solder bumps 120. Corresponding solder bumps 120 and metal bumps 140 are bonded to each other.

그런데, 이와 같은 종래기술에 따른 플립 칩 실장 구조(200)는, 금속 범프(140)로 사용되는 물질이 구리(Cu) 또는 금(Au) 중에 어느 하나인 경우, 솔더 범프(120)와 금속 범프(140)가 접합되는 과정에서 금속 범프(140)의 구리(Cu) 또는 금(Au) 성분이 솔더 범프(120)로 확산되고 솔더 범프(120)의 주석(Sn) 성분과 반응하여 솔더 범프(120) 내에 새로운 금속간 화합물이 두껍게 형성되는 문제가 발생된다. 이러한 금속간 화합물은 솔더 범프(120)와 금속 범프(140) 사이의 접합력을 약화시킨다. However, in the flip chip mounting structure 200 according to the related art, when the material used as the metal bump 140 is any one of copper (Cu) or gold (Au), the solder bumps 120 and the metal bumps are used. In the process of bonding 140, the copper (Cu) or gold (Au) component of the metal bump 140 diffuses into the solder bumps 120 and reacts with the tin (Sn) components of the solder bumps 120 to form solder bumps ( A problem arises in which a new intermetallic compound is thickly formed in 120). This intermetallic compound weakens the bonding force between the solder bumps 120 and the metal bumps 140.

따라서, 본 발명의 목적은 솔더 범프와 금속 범프를 접합하는 경우에 나타나는 금속간 화합물의 발생을 감소시킬 수 있는 배리어층이 형성된 플립 칩 실장 구조를 제공하는 데 있다. Accordingly, it is an object of the present invention to provide a flip chip mounting structure in which a barrier layer is formed that can reduce the generation of intermetallic compounds that appear when joining solder bumps and metal bumps.

본 발명의 다른 목적은 솔더 범프와 금속 범프의 접합력을 향상시킬 수 있는 배리어층이 형성된 플립 칩 실장 구조를 제공하는 데 있다. Another object of the present invention is to provide a flip chip mounting structure in which a barrier layer is formed to improve bonding strength between solder bumps and metal bumps.

상기 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성의 배리어층이 형성된 플립 칩 실장 구조를 제공한다. In order to achieve the above object, the present invention provides a flip chip mounting structure in which a barrier layer having the following configuration is formed.

본 발명에 따른 플립 칩 실장 구조는, 복수개의 솔더 범프들을 갖는 기판과, 솔더 범프드에 대응되는 위치에 형성되어 솔더 범프들에 각기 접합되는 복수개의 금속 범프들을 갖는 반도체 칩을 포함하는 플립 칩 실장 구조에 있어서, 금속 범프의 외부 표면에는 배리어층이 형성되는 것을 특징으로 하는 배리어층이 형성된 플립 칩 실장 구조를 제공한다. The flip chip mounting structure according to the present invention includes a flip chip mounting structure including a substrate having a plurality of solder bumps and a semiconductor chip having a plurality of metal bumps formed at positions corresponding to the solder bumps and bonded to the solder bumps, respectively. In the structure, there is provided a flip chip mounting structure having a barrier layer, the barrier layer is formed on the outer surface of the metal bumps.

본 발명에 따른 플립 칩 실장 구조에 있어서, 금속 범프는 구리(Cu) 또는 금(Au) 중에 어느 하나로 이루어진다. In the flip chip mounting structure according to the present invention, the metal bumps are made of either copper (Cu) or gold (Au).

본 발명에 따른 플립 칩 실장 구조에 있어서, 배리어층은 니켈(Ni)로 이루어진다. In the flip chip mounting structure according to the present invention, the barrier layer is made of nickel (Ni).

본 발명에 따른 플립 칩 실장 구조에 있어서, 배리어층의 외부 표면에는 접합층이 더 형성된다. In the flip chip mounting structure according to the present invention, a bonding layer is further formed on the outer surface of the barrier layer.

본 발명에 따른 플립 칩 실장 구조에 있어서, 접합층은 금(Au)으로 이루어진다. In the flip chip mounting structure according to the present invention, the bonding layer is made of gold (Au).

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 플립 칩 실장 구조를 나타내는 단면도이다. 2 is a cross-sectional view illustrating a flip chip mounting structure according to an exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명에 따른 플립 칩 실장 구조(100)는 기판(10)의 솔더 범프(20)와 반도체 칩(30)의 배리어층(50)이 접합되어, 기판(10)에 반도체 칩(30)이 직접 실장된 구조를 갖는다. Referring to FIG. 2, in the flip chip mounting structure 100 according to the present invention, the solder bump 20 of the substrate 10 and the barrier layer 50 of the semiconductor chip 30 are bonded to each other, and the semiconductor 10 is bonded to the substrate 10. The chip 30 has a structure in which the chip 30 is directly mounted.

기판(10)에는 복수개의 솔더 범프(20)가 형성된다. 이러한 기판(10)은 기판 몸체(12), 기판 패드(14), 절연성 보호층(16) 및 솔더 범프(20)를 포함한다. A plurality of solder bumps 20 are formed on the substrate 10. The substrate 10 includes a substrate body 12, a substrate pad 14, an insulating protective layer 16, and solder bumps 20.

기판 몸체(12)는 절연성 소재로 이루어지며, 일정 두께를 갖는다. 기판 패드 (14)는 기판 몸체(12)의 상부면에 형성된다. 절연성 보호층(16)은 복수개의 기판 패드(14)들을 제외한 기판 몸체(12)의 상부면을 덮어 보호한다. 이와 같이, 절연성 보호층(16)에 의해 외부로 노출되는 복수개의 기판 패드(14)들은 기판 몸체(12)의 상부면에 규칙적으로 배열된다.The substrate body 12 is made of an insulating material and has a predetermined thickness. The substrate pad 14 is formed on the upper surface of the substrate body 12. The insulating protective layer 16 covers and protects the upper surface of the substrate body 12 except for the plurality of substrate pads 14. As such, the plurality of substrate pads 14 exposed to the outside by the insulating protective layer 16 are regularly arranged on the upper surface of the substrate body 12.

솔더 범프(20)는 복수개의 기판 패드(14)들 상에 각각 형성된다. 이 때, 솔더 범프(20)는 절연성 보호층(16)의 두께보다 높게 형성된다. 이러한 솔더 범프(20)의 소재로는 주석(Sn)과 납(Pb)을 포함하는 전형적인 솔더 또는 무연 솔더 등이 가능하다.  Solder bumps 20 are formed on the plurality of substrate pads 14, respectively. At this time, the solder bumps 20 are formed higher than the thickness of the insulating protective layer 16. The material of the solder bump 20 may be a typical solder or lead-free solder including tin (Sn) and lead (Pb).

반도체 칩(30)은 기판(10)에 대응하는 상부에 위치하며, 복수개의 금속 범프(40)가 형성되어 있다. 이러한 반도체 칩(30)은 칩 몸체(32), 칩 패드(34), 불활성층(36), 금속 범프(40) 및 배리어층(50)을 포함하며, 접합층(60)을 더 포함할 수 있다. The semiconductor chip 30 is positioned above the substrate 10, and a plurality of metal bumps 40 are formed. The semiconductor chip 30 may include a chip body 32, a chip pad 34, an inactive layer 36, a metal bump 40, and a barrier layer 50, and may further include a bonding layer 60. have.

칩 몸체(32)는 실리콘(Si) 소재로 이루어지며, 내부에 집적 회로가 형성되어 있다. 칩 패드(34)는 외부와의 전기적 연결을 위하여 칩 몸체(32)의 하부면에 형성된다. 불활성층(36)은 복수개의 칩 패드(34)들을 제외한 칩 몸체(32)의 하부면을 덮어 보호한다. 이러한 칩 패드(34)는 통상적으로 알루미늄(Al)으로 이루어지며, 불활성층(36)은 실리콘 질화막, 실리콘 산화막, 폴리이미드(polyimide) 등으로 이루어진다. The chip body 32 is made of silicon (Si) material, and an integrated circuit is formed therein. The chip pad 34 is formed on the lower surface of the chip body 32 for electrical connection with the outside. The inactive layer 36 covers and protects the lower surface of the chip body 32 except for the plurality of chip pads 34. The chip pad 34 is typically made of aluminum (Al), and the inactive layer 36 is made of a silicon nitride film, a silicon oxide film, a polyimide, or the like.

이 때, 칩 몸체(32) 하부면의 칩 패드(34)의 배치 형태는 기판(10) 상부면의 솔더 범프(20)의 배치 형태, 즉, 기판 패드(14)의 배치 형태에 대응한다. At this time, the arrangement of the chip pads 34 on the lower surface of the chip body 32 corresponds to the arrangement of the solder bumps 20 on the upper surface of the substrate 10, that is, the arrangement of the substrate pads 14.

금속 범프(40)는 복수개의 칩 패드(34)들 상에 각각 형성된다. 이 때, 금속 범프(40)의 높이는 불활성 층(36)보다 높게 형성된다. 이러한 금속 범프(40)는, 예컨대 구리(Cu) 또는 금(Au) 중에 어느 하나로 이루어지며, 전해도금(electroplating) 또는 스터드 범핑(stud bumping) 등의 방법을 이용하여 형성된다. Metal bumps 40 are formed on the plurality of chip pads 34, respectively. At this time, the height of the metal bump 40 is formed higher than the inactive layer 36. The metal bump 40 is made of, for example, copper (Cu) or gold (Au), and is formed using a method such as electroplating or stud bumping.

배리어층(50)은 금속 범프(40)의 외부 표면에 형성된다. 이러한 배리어층(50)은 금속 범프(40)의 금속 성분, 예컨대 구리(Cu) 또는 금(Au) 중에 어느 하나의 성분이 솔더 범프(20)로 침투되는 것을 차단하는 확산 방지의 역할을 한다. 이 때, 배리어층(50)은, 예컨대 니켈(Ni) 등의 물질로 이루어지며, 전해도금 또는 무전해도금 방법을 이용하여 형성된다. The barrier layer 50 is formed on the outer surface of the metal bump 40. The barrier layer 50 serves to prevent diffusion of a metal component of the metal bump 40, for example, any one of copper (Cu) and gold (Au), into the solder bump 20. At this time, the barrier layer 50 is made of a material such as nickel (Ni), for example, and is formed using an electroplating or electroless plating method.

접합층(60)은 배리어층(50)의 외부 표면에 형성된다. 이러한 접합층(60)은 배리어층(50)이 산화되는 것을 방지할 뿐만 아니라, 솔더 범프(20)와 배리어층(50) 사이의 접합 강도를 향상시키는 역할을 한다. 이 때, 접합층(60)은, 예컨대 금(Au) 등의 물질로 이루어지며, 전해도금 또는 무전해도금 방법을 이용하여 형성된다. The bonding layer 60 is formed on the outer surface of the barrier layer 50. The bonding layer 60 not only prevents the barrier layer 50 from being oxidized, but also serves to improve the bonding strength between the solder bumps 20 and the barrier layer 50. At this time, the bonding layer 60 is made of a material such as gold (Au), and is formed using an electroplating or electroless plating method.

한편, 접합층(60)은, 솔더 범프(20)와 금속 범프(40)가 배리어층(50)과 접합층(60)을 매개로 접합되는 경우, 접합층(60)의 금(Au) 성분이 솔더 범프(20)의 솔더 성분과 반응하여 금속간 화합물을 두껍게 형성하지 않고 솔더 범프(20)와 접합될 수 있도록, 1㎛ 이하의 두께로 형성되는 것이 바람직하다. On the other hand, the bonding layer 60 is a gold (Au) component of the bonding layer 60 when the solder bumps 20 and the metal bumps 40 are bonded through the barrier layer 50 and the bonding layer 60. It is preferable that it is formed to a thickness of 1 탆 or less so that it can react with the solder component of the solder bump 20 and can be bonded to the solder bump 20 without forming a thick intermetallic compound.

이상 설명한 플립 칩 실장 구조(100)는 다음과 같은 방법에 의하여 제조된다. 도 3a 내지 도 3d은 본 발명의 실시예에 따른 플립 칩 실장 구조 제조 방법의 각 단계를 나타내는 단면도들이다. The flip chip mounting structure 100 described above is manufactured by the following method. 3A to 3D are cross-sectional views illustrating respective steps of a method of manufacturing a flip chip mounting structure according to an exemplary embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이, 기판(10)을 제공하는 단계가 진행된다. 즉, 절연성 보호층(16)에 의해 노출되는 복수개의 기판 패드(14)들 상에 솔더 범프(20)를 각각 형성한다. First, as shown in FIG. 3A, a step of providing a substrate 10 is performed. That is, solder bumps 20 are formed on the plurality of substrate pads 14 exposed by the insulating protective layer 16, respectively.

계속해서, 도 3b 내지 도 3d에 도시된 바와 같이, 반도체 칩(30)을 제공하는 단계가 진행된다. 즉, 불활성층(36)에 의해 노출되는 복수개의 칩 패드(34)들 상에 금속 범프(40)를 각각 형성한다. 금속 범프(40)의 외부 표면에 배리어층(50)를 형성한다. 그리고, 배리어층(50)의 외부 표면에 접합 층(60)을 형성한다. Subsequently, as shown in FIGS. 3B to 3D, the step of providing the semiconductor chip 30 proceeds. That is, metal bumps 40 are formed on the plurality of chip pads 34 exposed by the inactive layer 36, respectively. The barrier layer 50 is formed on the outer surface of the metal bump 40. The bonding layer 60 is formed on the outer surface of the barrier layer 50.

마지막으로, 접합층(60)을 매개로 솔더 범프(20)와 금속 범프(40)를 접합하는 단계가 진행된다. 즉, 기판(10)에 대응하는 상부에 반도체 칩(30)을 위치시킨다. 솔더 범프(20)와 금속 범프(40)가 각각 대응되도록 위치시킨 다음, 리플로우(reflow) 과정을 통해 소정의 열과 압력을 가하여 배리어층(50)과 접합층(60)을 매개로 솔더 범프(20)와 금속 범프(40)를 접합시키면, 도 2에서와 같은 본 발명에 따른 플립 칩 실장 구조(100)가 형성된다. Finally, the bonding of the solder bumps 20 and the metal bumps 40 through the bonding layer 60 is performed. That is, the semiconductor chip 30 is positioned above the substrate 10. The solder bumps 20 and the metal bumps 40 are positioned to correspond to each other, and then, through a reflow process, a predetermined heat and pressure are applied to the solder bumps 20 through the barrier layer 50 and the bonding layer 60. 20) and the metal bump 40 are bonded to form a flip chip mounting structure 100 according to the present invention as shown in FIG.

따라서, 본 발명에 따르면, 금속 범프 상에 배리어층이 형성되기 때문에 금속 범프의 구리(Cu) 또는 금(Au) 성분이 솔더 범프로 확산되지 못한다. 이에 따라, 금속 범프의 구리(Cu) 또는 금(Au) 성분이 솔더 범프의 솔더 성분과 반응하는 것이 차단됨으로써, 솔더 범프에 금속간 화합물이 두껍게 형성되는 것이 방지된다. Therefore, according to the present invention, since the barrier layer is formed on the metal bumps, copper (Cu) or gold (Au) components of the metal bumps are not diffused into the solder bumps. Accordingly, the copper (Cu) or gold (Au) component of the metal bumps is prevented from reacting with the solder components of the solder bumps, thereby preventing thick formation of the intermetallic compound on the solder bumps.

또한, 금속 범프가 솔더 범프와 접합되는 경우 접합층의 금(Au) 성분이 솔더 범프의 솔더 성분과 반응하여 금속간 화합물을 두껍게 형성하지 않으면서 솔더 범프의 접합 강도를 향상시킨다. In addition, when the metal bumps are bonded to the solder bumps, the gold (Au) component of the bonding layer reacts with the solder components of the solder bumps to improve the bonding strength of the solder bumps without forming a thick intermetallic compound.

따라서, 배리어층과 접합층을 매개로 접합되는 솔더 범프와 금속 범프의 접합력이 향상된다. Thus, the bonding force between the solder bumps and the metal bumps bonded through the barrier layer and the bonding layer is improved.

Claims (5)

복수개의 솔더 범프(solder bump)들을 갖는 기판; 및A substrate having a plurality of solder bumps; And 상기 솔더 범프들에 대응되는 위치에 형성되어 상기 솔더 범프들에 각기 접합되는 복수개의 금속 범프들을 갖는 반도체 칩(chip);을 포함하는 플립 칩(flip chip) 실장 구조에 있어서, A flip chip mounting structure comprising: a semiconductor chip having a plurality of metal bumps formed at positions corresponding to the solder bumps and bonded to the solder bumps, respectively; 상기 금속 범프의 외부 표면에는 배리어층(barrier layer)이 형성되는 것을 특징으로 하는 배리어층이 형성된 플립 칩 실장 구조. And a barrier layer formed on an outer surface of the metal bump. 제 1항에 있어서, 상기 금속 범프는 구리(Cu) 또는 금(Au) 중에 어느 하나로 이루어지는 것을 특징으로 하는 배리어층이 형성된 플립 칩 실장 구조.The flip chip mounting structure with a barrier layer according to claim 1, wherein the metal bumps are made of copper (Cu) or gold (Au). 제 1항에 있어서, 상기 배리어층은 니켈(Ni)로 이루어지는 것을 특징으로 하는 배리어층이 형성된 플립 칩 실장 구조.The flip chip mounting structure according to claim 1, wherein the barrier layer is made of nickel (Ni). 제 1항에 있어서, 상기 배리어층의 외부 표면에는 접합층이 더 형성되는 것을 특징으로 하는 배리어층이 형성된 플립 칩 실장 구조. The flip chip mounting structure according to claim 1, wherein a bonding layer is further formed on an outer surface of the barrier layer. 제 4항에 있어서, 상기 접합층은 금(Au)으로 이루어지는 것을 특징으로 하는 배리어층이 형성된 플립 칩 실장 구조. The flip chip mounting structure according to claim 4, wherein the bonding layer is made of gold (Au).
KR1020050111447A 2005-11-21 2005-11-21 Flip chip bonding structure with barrier layer KR20070053555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111447A KR20070053555A (en) 2005-11-21 2005-11-21 Flip chip bonding structure with barrier layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111447A KR20070053555A (en) 2005-11-21 2005-11-21 Flip chip bonding structure with barrier layer

Publications (1)

Publication Number Publication Date
KR20070053555A true KR20070053555A (en) 2007-05-25

Family

ID=38275769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111447A KR20070053555A (en) 2005-11-21 2005-11-21 Flip chip bonding structure with barrier layer

Country Status (1)

Country Link
KR (1) KR20070053555A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082680B2 (en) 2011-06-29 2015-07-14 Samsung Electronics Co., Ltd. Joint structures having organic preservative films
US9142498B2 (en) 2012-07-31 2015-09-22 Samsung Electronics Co., Ltd. Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082680B2 (en) 2011-06-29 2015-07-14 Samsung Electronics Co., Ltd. Joint structures having organic preservative films
US9142498B2 (en) 2012-07-31 2015-09-22 Samsung Electronics Co., Ltd. Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections

Similar Documents

Publication Publication Date Title
US8952271B2 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
KR100719905B1 (en) Sn-bi alloy solder and semiconductor using the same
US8093721B2 (en) Flip chip semiconductor package and fabrication method thereof
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
CN101894814B (en) solder bump UBM structure
US7148086B2 (en) Semiconductor package with controlled solder bump wetting and fabrication method therefor
US6551854B2 (en) Semiconductor device having bump electrodes and method of manufacturing the same
KR20090080752A (en) Semiconductor package and manufacturing method therof
KR20060044637A (en) Manufacturing method for semiconductor device, semiconductor device and semiconductor chip
US20150179615A1 (en) Semiconductor device and method for manufacturing the same
US20070023910A1 (en) Dual BGA alloy structure for improved board-level reliability performance
US20080036079A1 (en) Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
US20210257324A1 (en) Semiconductor package
US20050151268A1 (en) Wafer-level assembly method for chip-size devices having flipped chips
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
CN111199946A (en) Copper pillar bump structure and manufacturing method thereof
US20090127705A1 (en) Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
CN100539090C (en) Semiconductor device
US7187070B2 (en) Stacked package module
US20040089946A1 (en) Chip size semiconductor package structure
JP3700598B2 (en) Semiconductor chip, semiconductor device, circuit board, and electronic equipment
US7030492B2 (en) Under bump metallurgic layer
KR100843705B1 (en) Semiconductor chip package having metal bump and methods of fabricating the same
JP2004047510A (en) Electrode structure and its forming method
US20220344300A1 (en) Electronic device and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination