KR20070053376A - Apparatus for manufacturing a substrate - Google Patents

Apparatus for manufacturing a substrate Download PDF

Info

Publication number
KR20070053376A
KR20070053376A KR1020050111077A KR20050111077A KR20070053376A KR 20070053376 A KR20070053376 A KR 20070053376A KR 1020050111077 A KR1020050111077 A KR 1020050111077A KR 20050111077 A KR20050111077 A KR 20050111077A KR 20070053376 A KR20070053376 A KR 20070053376A
Authority
KR
South Korea
Prior art keywords
chamber
heater
heaters
processing apparatus
substrates
Prior art date
Application number
KR1020050111077A
Other languages
Korean (ko)
Inventor
김대옥
이석민
김기석
강성호
이광영
김명진
김영민
이용선
전두한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050111077A priority Critical patent/KR20070053376A/en
Publication of KR20070053376A publication Critical patent/KR20070053376A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판 가공 장치는 챔버에 수직 방향으로 적층되도록 다수의 기판을 수용하고, 히터부는 챔버의 외측면에 높이에 따라 배치되는 다수개의 히터를 포함한다. 히터부는 챔버 내부의 상부 및 하부의 온도를 보상하여 높이에 따라 가열 정도를 달리한다. 히터부는 챔버의 외측면 중앙 부위에서 상기 외측면의 상방 및 하방으로 갈수록 히터들의 열효율이 커지거나 히터들의 크기가 커진다. 따라서 기판들을 실질적으로 균일하게 가열할 수 있다.The substrate processing apparatus accommodates a plurality of substrates so as to be stacked in a direction perpendicular to the chamber, and the heater portion includes a plurality of heaters disposed along the height on the outer surface of the chamber. The heater unit compensates the temperature of the upper and lower parts of the chamber to vary the degree of heating according to the height. The heater unit has a higher thermal efficiency or a larger size of the heaters toward the upper and lower sides of the outer side from the central portion of the outer side of the chamber. Thus, the substrates can be heated substantially uniformly.

Description

기판 가공 장치{Apparatus for manufacturing a substrate}Apparatus for manufacturing a substrate

도 1은 본 발명의 바람직한 일실시예에 따른 기판 가공 장치를 설명하기 위한 구성도이다.1 is a block diagram for explaining a substrate processing apparatus according to an embodiment of the present invention.

도 2는 도 1에서 히터부가 형태를 설명하기 위한 도면이다.2 is a view for explaining the shape of the heater unit in FIG.

도 3은 본 발명의 바람직한 다른 실시예에 따른 히터부의 형태를 설명하기 위한 도면이다.3 is a view for explaining the shape of the heater unit according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 기판 100 : 기판 가공 장치10: substrate 100: substrate processing apparatus

110 : 공정 챔버 112 : 외측 챔버110: process chamber 112: outer chamber

114 : 내측 챔버 116 : 로드록 챔버114: inner chamber 116: load lock chamber

118 : 플랜지 120 : 슬롯 밸브118: flange 120: slot valve

122 : 보트 124 : 제1 구동부122: boat 124: first drive unit

126 : 제2 구동부 128 : 게이트 밸브126: second drive unit 128: gate valve

130 : 히터부 132 : 진공 유닛130: heater unit 132: vacuum unit

134 : 리모트 플라즈마 발생 튜브 136 : 분산 플레이트134: remote plasma generating tube 136: dispersion plate

138 : 연결 부재 140 : 제1 반응 가스 공급부138: connecting member 140: first reaction gas supply

142 : 제2 반응 가스 공급부 146 : 도파관142: second reaction gas supply unit 146: waveguide

148 : 에너지 소스148: energy source

본 발명은 기판 가공 장치에 관한 것으로, 보다 상세하게는 공정 부산물 제거 및 산화막 형성 등을 위해 다수의 기판을 가열하기 위한 기판 가공 장치에 관한 것이다.The present invention relates to a substrate processing apparatus, and more particularly, to a substrate processing apparatus for heating a plurality of substrates for removing process by-products, forming an oxide film, and the like.

일반적으로 반도체 장치는 반도체 기판으로 사용되는 실리콘웨이퍼 상에 전기 소자들을 포함하는 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하기 위한 EDS(electrical die sorting) 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.In general, a semiconductor device includes a Fab process for forming an electrical circuit including electrical elements on a silicon wafer used as a semiconductor substrate, and an EDS (electrical) for inspecting electrical characteristics of the semiconductor devices formed in the fab process. die sorting) and a package assembly process for encapsulating and individualizing the semiconductor devices with an epoxy resin.

상기 팹 공정의 하나로서 어닐(anneal)이나 산화(oxidation)의 목적으로 수행하는 열처리 공정이 있다. 상기 열처리 공정은 하나의 기판에 대해 수행하거나, 다수의 기판에 대해 수행할 수도 있다. 예를 들면, 플라즈마를 이용하여 기판 상에 형성된 자연 산화막을 제거한 후, 상기 기판 상에 존재하는 반응 부산물을 제거하기 위해 열처리 공정이 수행될 수 있다.As one of the fab processes, there is a heat treatment process performed for the purpose of annealing or oxidation. The heat treatment process may be performed on one substrate or on a plurality of substrates. For example, after removing the native oxide film formed on the substrate using plasma, a heat treatment process may be performed to remove reaction by-products present on the substrate.

다수의 기판에 대해 열처리 공정을 수행하기 위한 장치는 수직 방향으로 적층되도록 다수의 기판을 수용하기 위한 챔버 및 상기 챔버의 외측면에 높이에 따라 배치되는 다수개의 히터를 포함한다. 상기 히터들은 동일한 크기와 열효율을 갖는 다. An apparatus for performing a heat treatment process on a plurality of substrates includes a chamber for accommodating the plurality of substrates so as to be stacked in a vertical direction and a plurality of heaters disposed according to the height on the outer surface of the chamber. The heaters have the same size and thermal efficiency.

한편, 상기 챔버의 내부 상단 및 하단 부위는 상기 챔버의 내부 중앙 부위에 비해 열손실이 상대적으로 크다. 상기 챔버의 내부 상단 및 하단 부위에 대한 열손실을 보상하기 위해, 상기 히터들 중에서 상기 챔버의 상단 및 하단 부위에 위치하는 히터의 설정 온도를 상기 챔버의 중앙 부위에 위치하는 히터의 설정 온도보다 높게 설정한다. On the other hand, the inner upper and lower portions of the chamber have a greater heat loss than the inner central portion of the chamber. In order to compensate for heat loss for the inner upper and lower parts of the chamber, the set temperature of the heater located at the upper and lower parts of the chamber among the heaters is higher than the set temperature of the heater located at the center part of the chamber. Set it.

그러나 상기와 같이 히터들의 설정 온도를 높이에 따라 다르게 설정하는 경우, 상기 히터들이 설정된 온도에 도달하는데 걸리는 시간이 히터마다 다르다. 즉, 상기 챔버 내부의 상단 및 하단 부위의 온도가 중앙 부위에 비해 상대적으로 낮게 된다. 따라서 상기 챔버 내부의 기판들의 온도가 불균일해지므로 상기 기판들에 대해 열처리 공정이 균일하게 수행되지 못하는 문제점이 있다. However, when the set temperature of the heaters is set differently according to the height as described above, the time taken for the heaters to reach the set temperature is different for each heater. That is, the temperature of the upper and lower portions inside the chamber is relatively lower than the central portion. Therefore, since the temperature of the substrates in the chamber becomes uneven, there is a problem that the heat treatment process is not performed uniformly on the substrates.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 다수의 기판을 균일하게 가열하기 위한 기판 가공 장치를 제공하는데 있다. An object of the present invention for solving the above problems is to provide a substrate processing apparatus for uniformly heating a plurality of substrates.

상기 본 발명의 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 의하면, 기판 가공 장치는 수직 방향으로 적층되도록 다수의 기판을 수용하기 위한 챔버 및 상기 챔버의 외측면에 높이에 따라 배치되는 다수개의 히터를 포함하며, 상기 챔버 내부의 상부 및 하부의 온도를 보상하여 상기 기판들을 실질적으로 균일하게 가열하기 위해 높이에 따라 가열 정도를 달리하는 히터부를 포함한다. According to a preferred embodiment of the present invention for achieving the object of the present invention, the substrate processing apparatus is a chamber for accommodating a plurality of substrates to be stacked in a vertical direction and a plurality of substrates arranged along the height of the outer surface of the chamber It includes a heater, and comprises a heater for varying the degree of heating according to the height in order to compensate for the temperature of the upper and lower inside the chamber to heat the substrate substantially uniformly.

상기 히터부는 상기 히터들이 동일한 크기를 가지며, 상기 히터들은 상기 챔버의 외측면 중앙 부위에서 상기 외측면의 상방 및 하방으로 갈수록 큰 열효율을 갖도록 배치될 수 있다. 한편, 상기 히터부는 상기 히터들이 동일한 열효율을 가지며, 상기 히터들은 상기 챔버의 외측면 중앙 부위에서 상기 외측면의 상방 및 하방으로 갈수록 큰 크기를 갖도록 배치될 수 있다. The heater unit may have the same size as the heaters, the heaters may be arranged to have a greater thermal efficiency toward the upper and lower side of the outer side from the center portion of the outer side of the chamber. Meanwhile, the heater unit may have the same thermal efficiency as the heaters, and the heaters may be disposed to have a larger size toward the upper side and the lower side of the outer side from the center portion of the outer side of the chamber.

상기 기판 가공 장치는 상기 히터부의 가열 온도를 설정하기 위한 설정부 및 상기 히터부에 의해 가열된 챔버의 내부 온도를 측정하기 위한 온도 측정부를 더 포함할 수 있다.The substrate processing apparatus may further include a setting unit for setting a heating temperature of the heater unit and a temperature measuring unit for measuring an internal temperature of the chamber heated by the heater unit.

이와 같이 구성된 본 발명에 따른 기판 가공 장치는 상기 챔버의 상단 및 하단 부위를 통한 열손실을 고려하여 상기 열손실을 보상하도록 상기 챔버를 가열한다. 따라서 상기 챔버 내부의 배치된 다수의 기판들이 균일한 온도로 가열된다. 그러므로 상기 기판들을 균일하게 가공할 수 있다.The substrate processing apparatus according to the present invention configured as described above heats the chamber to compensate for the heat loss in consideration of heat loss through the upper and lower portions of the chamber. Thus, a plurality of substrates arranged inside the chamber are heated to a uniform temperature. Therefore, the substrates can be processed uniformly.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 따른 기판 가공 장치에 대해 상세히 설명한다. Hereinafter, a substrate processing apparatus according to preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 일실시예에 따른 기판 가공 장치를 설명하기 위한 구성도이다.1 is a block diagram for explaining a substrate processing apparatus according to an embodiment of the present invention.

도 1을 참조하면, 도시된 기판 처리 장치(100)는 다수의 반도체 기판을 처리하기 위한 배치식 공정 챔버(110)를 포함한다. 상기 공정 챔버(110)는 상기 반도체 기판들(30)을 처리하기 위한 공간을 제공하는 내측 챔버(112)와, 상기 내측 챔버(112)를 수용하는 외측 챔버(114)를 포함한다.Referring to FIG. 1, the illustrated substrate processing apparatus 100 includes a batch process chamber 110 for processing a plurality of semiconductor substrates. The process chamber 110 includes an inner chamber 112 that provides a space for processing the semiconductor substrates 30, and an outer chamber 114 that accommodates the inner chamber 112.

상기 공정 챔버(110)의 하부에는 로드록 챔버(116)가 배치되며, 상기 공정 챔버(110)와 로드록 챔버(116)는 플랜지(118)에 의해 서로 연결된다. 상기 로드록 챔버(116)는 상기 공정 챔버(110)에서 처리된 반도체 기판들(10)을 보관하며, 상기 공정 챔버(110)로 로딩되기 위한 반도체 기판들(10)을 대기 상태로 유지시키는 기능을 수행한다.A load lock chamber 116 is disposed below the process chamber 110, and the process chamber 110 and the load lock chamber 116 are connected to each other by a flange 118. The load lock chamber 116 stores the semiconductor substrates 10 processed in the process chamber 110 and maintains the semiconductor substrates 10 to be loaded into the process chamber 110 in an atmospheric state. Do this.

상기 공정 챔버(110)와 로드록 챔버(116)는 슬롯 밸브(120)에 의해 서로 격리되며, 상기 반도체 기판들(10)을 수납하기 위한 보트(122)는 상기 공정 챔버(110)와 로드록 챔버(116) 사이에서 이동 가능하도록 배치된다. 상기 보트(122)는 수직 구동력을 제공하는 제1 구동부(124)에 의해 수직 방향으로 이동되며 상기 제1 구동부(124)는 로드록 챔버(116)의 하부에 배치된다. 즉, 상기 제1 구동부(124)는 상기 슬롯 밸브(120) 및 플랜지(118)를 통해 상기 처리되기 위한 다수의 반도체 기판들(10)을 공정 챔버(110)로 로딩하고, 처리된 반도체 기판들(10)을 로드록 챔버(116)로 언로딩시킨다. 또한, 상기 보트(122)를 회전시키기 위한 회전 구동력을 제공하는 제2 구동부(126)는 외측 챔버(112)의 상부에 배치되며, 제1 구동부(124)에 의해 내측 챔버(114)로 이동된 보트(122)를 파지하여 회전시킨다.The process chamber 110 and the load lock chamber 116 are isolated from each other by the slot valve 120, the boat 122 for accommodating the semiconductor substrate 10 is the process chamber 110 and the load lock It is arranged to be movable between the chambers 116. The boat 122 is moved in the vertical direction by the first driver 124 providing the vertical driving force, and the first driver 124 is disposed under the load lock chamber 116. That is, the first driver 124 loads the plurality of semiconductor substrates 10 to be processed into the process chamber 110 through the slot valve 120 and the flange 118, and processes the processed semiconductor substrates. Unload (10) into the loadlock chamber 116. In addition, a second driving unit 126 providing a rotational driving force for rotating the boat 122 is disposed above the outer chamber 112 and moved to the inner chamber 114 by the first driving unit 124. The boat 122 is gripped and rotated.

한편, 처리되기 위한 반도체 기판들(10) 및 처리된 반도체 기판들(10)은 로드록 챔버(116)의 일 측벽에 설치된 게이트 밸브(128)를 통해 상기 로드록 챔버(116)로 반입될 수 있으며 상기 로드록 챔버(116)로부터 반출될 수 있다.Meanwhile, the semiconductor substrates 10 to be processed and the processed semiconductor substrates 10 may be loaded into the load lock chamber 116 through a gate valve 128 installed on one sidewall of the load lock chamber 116. And may be taken out of the load lock chamber 116.

외측 챔버(112)의 내측면에는 내측 챔버(114)를 가열하기 위한 다수의 히터들을 포함하는 히터부(130)가 구비된다. 상기 히터부(130)는 열을 발생하고, 발생 된 열 에너지는 내측 챔버(114)를 통해 반도체 기판들(10)로 전달된다. 상기 히터들은 할로겐 램프인 것이 바람직하다. The inner side of the outer chamber 112 is provided with a heater unit 130 including a plurality of heaters for heating the inner chamber 114. The heater 130 generates heat, and the generated heat energy is transferred to the semiconductor substrates 10 through the inner chamber 114. Preferably, the heaters are halogen lamps.

도 2는 도 1에서 히터부의 형태를 설명하기 위한 도면이다.2 is a view for explaining the form of the heater in FIG.

도 2를 참조하면, 히터부(130)는 상기 외측 챔버(112)와 내측 챔버(114)의 사이 수직 방향으로 배치되는 다수개의 히터를 갖는다. 상기 히터들은 상기 내측 챔버(114)와 동일한 간격만큼 이격되어 배치되며, 동일한 열효율을 갖는다. Referring to FIG. 2, the heater 130 has a plurality of heaters disposed in a vertical direction between the outer chamber 112 and the inner chamber 114. The heaters are spaced apart by the same interval as the inner chamber 114, and have the same thermal efficiency.

이하에서는 상기 히터의 개수가 5개인 경우를 예를 들어 설명한다. 상기 히터들을 하부에서부터 차례로 제1 히터(130a), 제2 히터(130b), 제3 히터(130c), 제4 히터(130d) 및 제5 히터(130e)라 하자. 상기 히터들은 중간 높이에 배치된 제3 히터(130c)를 기준으로 대칭되는 크기를 가지며, 상방 및 하방으로 갈수록 점차적으로 크기가 큰 히터들이 배치된다. Hereinafter, a case in which the number of the heaters is five will be described by way of example. The heaters are sequentially referred to as a first heater 130a, a second heater 130b, a third heater 130c, a fourth heater 130d, and a fifth heater 130e. The heaters have sizes that are symmetrical with respect to the third heater 130c disposed at an intermediate height, and heaters having larger sizes are gradually disposed upward and downward.

구체적으로, 상기 히터들 중 중간 높이에 배치된 제3 히터(130c)는 상기 히터들 중 가장 작은 제1 크기를 갖는다. 가장 낮게 배치된 제1 히터(130a) 및 가장 높게 배치된 제5 히터(130e)는 동일한 크기를 가지며, 상기 히터들 중 가장 큰 제2 크기를 갖는다. 상기 제1 히터(130a)와 상기 제3 히터(130c) 사이에 배치된 제2 히터(130b) 및 상기 제3 히터(130c)와 상기 제5 히터(130e) 사이에 배치된 제4 히터(130d)는 서로 동일한 크기를 가지며, 제1 크기와 제2 크기의 중간 크기인 제3 크기를 갖는다. Specifically, the third heater 130c disposed at the middle height of the heaters has the smallest first size of the heaters. The lowest placed first heater 130a and the highest placed fifth heater 130e have the same size and have the largest second size of the heaters. Second heater 130b disposed between the first heater 130a and the third heater 130c and fourth heater 130d disposed between the third heater 130c and the fifth heater 130e. ) Have the same size as each other, and have a third size which is a middle size between the first size and the second size.

상기 히터들은 각각 동일한 설정 온도를 갖는다. 그러므로 일정한 시간 동안 상기 제1 히터(130a) 및 제5 히터(130e)에 의해 발생된 열 에너지가 가장 많이 내 측 챔버(114)를 통해 반도체 기판들(10)로 전달되고, 상기 제3 히터(130c)에 의해 발생된 열 에너지가 가장 적게 내측 챔버(114)를 통해 반도체 기판들(10)로 전달된다. 그러나 상기 내측 챔버(114)의 상부 및 하부를 통해 열손실이 발생한다. 즉, 상기 제1 히터(130a) 및 제5 히터(130e)에 의해 발생된 열 에너지의 손실이 가장 많고, 상기 제 히터(130c)에 의해 발생된 열 에너지의 손실이 가장 적다. 상기와 같은 열손실을 고려하면, 일정한 시간 동안 상기 반도체 기판들(10)로 전달되는 열 에너지는 상기 히터들의 높이에 무관하게 균일하게 제공된다. 따라서 상기 반도체 기판들(10)을 균일하게 가열할 수 있다.The heaters each have the same set temperature. Therefore, the heat energy generated by the first heater 130a and the fifth heater 130e is transmitted to the semiconductor substrates 10 through the inner chamber 114 most frequently for a predetermined time, and the third heater ( The least amount of heat energy generated by 130c is transferred to the semiconductor substrates 10 through the inner chamber 114. However, heat loss occurs through the upper and lower portions of the inner chamber 114. That is, the loss of heat energy generated by the first heater 130a and the fifth heater 130e is the greatest, and the loss of heat energy generated by the heater 130c is the least. Considering the heat loss as described above, the heat energy transferred to the semiconductor substrates 10 for a predetermined time is uniformly provided regardless of the heights of the heaters. Therefore, the semiconductor substrates 10 may be uniformly heated.

한편, 상기 히터들은 상기 내측 챔버(114)를 감싸도록 구비될 수도 있다.Meanwhile, the heaters may be provided to surround the inner chamber 114.

상기 내측 챔버(114) 및 외측 챔버(112)는 열전도성이 우수한 알루미늄 또는 알루미늄 합금으로 이루어질 수 있다.The inner chamber 114 and the outer chamber 112 may be made of aluminum or an aluminum alloy having excellent thermal conductivity.

상기 히터부(130)에는 상기 히터들의 온도를 설정하기 위한 설정부(150)가 연결된다. 상기 설정부(150)는 상기 히터들 각각의 설정 온도를 동일하게 설정한다. The heater 130 is connected to a setting unit 150 for setting the temperature of the heaters. The setting unit 150 sets the same set temperature of each of the heaters.

상기 내측 챔버(114)에는 상기 내측 챔버(114) 내부의 온도를 측정하기 위한 온도 측정부(160)가 구비된다. 상기 온도 측정부(160)는 상기 내측 챔버(114) 내부의 높이에 따라 온도를 측정하기 위해 수직 방향으로 다수개 구비된다. 상기 온도 측정부(160)의 예로는 상기 내측 챔버(114)를 관통하여 구비되는 스파이크 형 열전대가 사용될 수 있다.The inner chamber 114 is provided with a temperature measuring unit 160 for measuring the temperature inside the inner chamber 114. The temperature measuring unit 160 is provided in plural in the vertical direction to measure the temperature according to the height inside the inner chamber 114. As an example of the temperature measuring unit 160, a spike type thermocouple provided through the inner chamber 114 may be used.

한편, 도시되지는 않았으나, 내측 챔버(114)의 외주면에는 반도체 기판들 (10)의 온도를 조절하기 위한 냉각제가 공급되는 제1 냉각 코일(미도시)이 배치될 수 있으며, 또한 상기 내측 챔버(114)와 외측 챔버(112) 사이의 공간으로 냉각 가스를 공급하기 위한 냉각 가스 공급 라인(미도시)이 상기 외측 챔버(112)를 통해 상기 공간으로 연장되어 설치될 수 있다.Although not shown, a first cooling coil (not shown) may be disposed on an outer circumferential surface of the inner chamber 114 to supply a coolant for controlling the temperatures of the semiconductor substrates 10. A cooling gas supply line (not shown) for supplying cooling gas to the space between the 114 and the outer chamber 112 may be installed to extend through the outer chamber 112 to the space.

상기 반도체 기판들(10)을 처리하는 동안 발생된 반응 부산물들은 상기 내측 챔버(114)와 연결된 진공 유닛(132)을 통해 배출될 수 있다. 상기 진공 유닛(132)은 상기 내측 챔버(114)의 내부 압력을 조절하며, 상기 반응 부산물들을 배출시킨다. Reaction by-products generated during the processing of the semiconductor substrates 10 may be discharged through the vacuum unit 132 connected to the inner chamber 114. The vacuum unit 132 regulates the internal pressure of the inner chamber 114 and discharges the reaction byproducts.

상기 리모트 플라즈마 발생 튜브(134)는 상기 내측 챔버(114)와 연결된다. 상기 리모트 플라즈마 발생 튜브(134)의 내부에서 발생된 리모트 플라즈마를 상기 내측 챔버(114) 내부로 균일하게 공급하기 위한 일예로, 상기 내측 챔버(114)의 측벽 내면에 다수의 슬릿을 갖는 분산 플레이트(dispersion plate)를 구비할 수 있다. 상기 리모트 플라즈마 발생 튜브(134)의 내부에서 발생된 리모트 플라즈마를 상기 내측 챔버(114) 내부로 균일하게 공급하기 위한 다른 예로, 상기 리모트 플라즈마 발생 튜브(134)를 높이에 따라 다수개 구비할 수 있다. The remote plasma generating tube 134 is connected to the inner chamber 114. As an example for uniformly supplying the remote plasma generated inside the remote plasma generating tube 134 into the inner chamber 114, a distribution plate having a plurality of slits on an inner surface of the side wall of the inner chamber 114 ( dispersion plate). As another example for uniformly supplying the remote plasma generated inside the remote plasma generating tube 134 into the inner chamber 114, a plurality of remote plasma generating tubes 134 may be provided according to the height. .

상기 리모트 플라즈마 발생 튜브(134)는 연결 부재(138)를 통해 상기 내측 챔버(114)와 연결되며, 제1 반응 가스를 공급하기 위한 제1 반응 가스 공급부(140)와 연결된다. 상기 제1 반응 가스로는 수소(H2) 가스 또는 암모니아(NH3) 가스가 사용될 수 있다. The remote plasma generating tube 134 is connected to the inner chamber 114 through a connecting member 138, and is connected to a first reaction gas supply unit 140 for supplying a first reaction gas. As the first reaction gas, hydrogen (H 2 ) gas or ammonia (NH 3 ) gas may be used.

상기 제1 반응 가스 공급부(140)는 제1 질량 유량 제어기(140a, mass flow controller; MFC) 및 제1 스위칭 밸브(140b)를 통해 상기 리모트 플라즈마 발생 튜브(134)와 연결된다. 한편, NF3 가스와 같은 제2 반응 가스를 상기 내측 챔버(114)로 공급하기 위한 제2 반응 가스 공급부(142)는 제2 질량 유량 제어기(142a)와 제2 스위칭 밸브(142b)를 통해 내측 챔버(114)와 연결된다. 도시된 바에 의하면, 상기 제2 반응 가스 공급부(142)는 상기 내측 챔버(114)와 직접 연결되어 있으나, 상기 제2 반응 가스 공급부(142)는 리모트 플라즈마 발생 튜브(134)와 연결될 수도 있다. 즉, 제2 반응 가스는 제1 반응 가스와 함께 리모트 플라즈마 발생 튜브(134)를 통해 내측 챔버(114)로 공급될 수도 있다.The first reactive gas supply unit 140 is connected to the remote plasma generation tube 134 through a first mass flow controller (MFC) and a first switching valve 140b. On the other hand, the second reaction gas supply unit 142 for supplying a second reaction gas, such as NF 3 gas to the inner chamber 114, the inside through the second mass flow controller 142a and the second switching valve 142b. It is connected with the chamber 114. As shown, the second reaction gas supply unit 142 is directly connected to the inner chamber 114, but the second reaction gas supply unit 142 may be connected to the remote plasma generation tube 134. That is, the second reaction gas may be supplied to the inner chamber 114 through the remote plasma generation tube 134 together with the first reaction gas.

상기 제1 반응 가스를 플라즈마 상태로 형성하기 위한 마이크로파 에너지는 상기 리모트 플라즈마 발생 튜브(134)와 연결된 도파관(146)을 통해 전달되며, 상기 도파관(146)은 리모트 플라즈마 발생 튜브(134)에 대하여 실질적으로 수직한 방향으로 배치된다. 상기 도파관(146)은 마이크로파 에너지를 발생시키기 위한 에너지 소스(148)와 연결되어 있다. 상기 에너지 소스(148)로는 마이크로파 에너지를 발생시키기 위한 마이크로파 파워 소스가 사용될 수 있으며, 상기 마이크로파 파워 소스는 2.45GHz의 주파수를 갖는 마이크로파를 발생시키기 위한 발진기(미도시)와, 상기 발진기에 의해 발진된 마이크로파를 증폭시키기 위한 증폭기(미도시)를 포함할 수 있다.Microwave energy for forming the first reactant gas into a plasma state is transmitted through a waveguide 146 connected to the remote plasma generating tube 134, and the waveguide 146 is substantially applied to the remote plasma generating tube 134. Are arranged in a vertical direction. The waveguide 146 is connected to an energy source 148 for generating microwave energy. As the energy source 148, a microwave power source for generating microwave energy may be used. The microwave power source may include an oscillator (not shown) for generating microwaves having a frequency of 2.45 GHz, and an oscillator generated by the oscillator. It may include an amplifier (not shown) for amplifying the microwaves.

한편, 상기 리모트 플라즈마 발생 튜브(134)는 석영(SiO2)으로 이루어지며, 상기 리모트 플라즈마 발생 튜브(134)의 온도를 조절하기 위한 제2 냉각 코일(미도시)이 상기 리모트 플라즈마 발생 튜브(134)의 외주면에 감겨져 있다.Meanwhile, the remote plasma generating tube 134 is made of quartz (SiO 2 ), and a second cooling coil (not shown) for controlling the temperature of the remote plasma generating tube 134 is the remote plasma generating tube 134. It is wound around the outer circumference of).

상기 보트(122)에 수납된 반도체 기판들(10)이 공정 챔버(110)로 로딩되면, 제1 반응 가스 공급부(140)로부터 제1 반응 가스가 리모트 플라즈마 발생 튜브(134)로 공급되며, 제1 반응 가스는 상기 리모트 플라즈마 발생 튜브(134)를 통해 전달된 마이크로파 에너지에 의해 플라즈마 상태로 여기된다. 수소 라디칼을 포함하는 리모트 플라즈마는 분산 플레이트(136)를 통해 공정 챔버(110)로 공급되며, 제2 반응 가스 공급부(142)로부터 공급된 제2 반응 가스와 반응하여 제3반응 가스를 형성한다.When the semiconductor substrates 10 accommodated in the boat 122 are loaded into the process chamber 110, the first reactant gas is supplied from the first reactant gas supply unit 140 to the remote plasma generation tube 134. One reactant gas is excited to the plasma state by the microwave energy transmitted through the remote plasma generating tube 134. The remote plasma including hydrogen radicals is supplied to the process chamber 110 through the distribution plate 136 and reacts with the second reaction gas supplied from the second reaction gas supply unit 142 to form a third reaction gas.

상기 제3반응 가스는 반도체 기판(10) 상에 형성된 자연 산화막과 반응하여 상기 반도체 기판(10) 상에 규불화물과 같은 반응 부산물층을 형성한다. 상기 반응 부산물층은 히터부(130)로부터 전달된 열 에너지에 의해 기화되며, 기화된 반응 부산물들은 진공 유닛(132)에 의해 공정 챔버(110)로부터 배출된다. 이때, 상기 제2 구동부(126)는 제3반응 가스를 이용하는 반도체 기판(10)의 처리 공정을 수행하는 동안, 상기 반도체 기판들(10)이 수납된 보트(122)를 일정 속도로 회전시킨다. 따라서, 제3반응 가스가 반도체 기판들(10) 상으로 균일하게 공급되며, 상기 히터부(130)로부터 발생된 열 에너지가 상기 반도체 기판들(10)로 균일하게 전달될 수 있다. 또한, 반도체 기판들(10)을 균일하게 냉각시킬 수 있다.The third reaction gas reacts with the native oxide film formed on the semiconductor substrate 10 to form a reaction byproduct layer such as silicide on the semiconductor substrate 10. The reaction byproduct layer is vaporized by the heat energy transferred from the heater 130, and the vaporized reaction byproducts are discharged from the process chamber 110 by the vacuum unit 132. In this case, the second driver 126 rotates the boat 122 in which the semiconductor substrates 10 are accommodated at a constant speed while performing the processing of the semiconductor substrate 10 using the third reaction gas. Accordingly, the third reaction gas may be uniformly supplied onto the semiconductor substrates 10, and thermal energy generated from the heater unit 130 may be uniformly transferred to the semiconductor substrates 10. In addition, the semiconductor substrates 10 may be uniformly cooled.

상기와 같이 처리된 반도체 기판들(10)은 보트(122)의 하강에 의해 공정 챔버(110)로부터 로드록 챔버(116)로 언로딩되며, 언로딩된 처리된 기판들(10)은 로 드록 챔버(116)의 게이트 밸브(128)를 통해 반출된다. 이어서, 후속하는 처리되기 위한 반도체 기판들(10)이 게이트 밸브(128)를 통해 로드록 챔버(116)로 반입되며, 보트(122)의 상승에 의해 공정 챔버(110)로 로딩된다. The semiconductor substrates 10 processed as described above are unloaded from the process chamber 110 into the load lock chamber 116 by the lowering of the boat 122, and the unloaded processed substrates 10 are loaded into the load lock. Ejected through the gate valve 128 of the chamber 116. Subsequently, semiconductor substrates 10 for subsequent processing are brought into the loadlock chamber 116 through the gate valve 128 and loaded into the process chamber 110 by the rise of the boat 122.

도 3은 본 발명의 바람직한 다른 실시예에 따른 히터부의 형태를 설명하기 위한 도면이다.3 is a view for explaining the shape of the heater unit according to another embodiment of the present invention.

도 3을 참조하면, 히터부(230)는 외측 챔버(112)와 내측 챔버(114)의 사이 수직 방향으로 배치되는 다수개의 히터를 갖는다. 상기 히터들은 상기 내측 챔버(114)와 동일한 간격만큼 이격되어 배치되며, 동일한 크기를 갖는다. Referring to FIG. 3, the heater unit 230 has a plurality of heaters disposed in a vertical direction between the outer chamber 112 and the inner chamber 114. The heaters are spaced apart from the inner chamber 114 by the same interval and have the same size.

이하에서는 상기 히터의 개수가 5개인 경우를 예를 들어 설명한다. 상기 히터들을 하부에서부터 차례로 제1 히터(230a), 제2 히터(230b), 제3 히터(230c), 제4 히터(230d) 및 제5 히터(230e)라 하자. 상기 히터들은 중간 높이에 배치된 제3 히터(230c)를 기준으로 대칭되는 열효율을 가지며, 상방 및 하방으로 갈수록 점차적으로 열효율이 큰 히터들이 배치된다. Hereinafter, a case in which the number of the heaters is five will be described by way of example. The heaters are sequentially referred to as a first heater 230a, a second heater 230b, a third heater 230c, a fourth heater 230d, and a fifth heater 230e. The heaters have a thermal efficiency symmetrical with respect to the third heater 230c disposed at an intermediate height, and heaters having a higher thermal efficiency are disposed gradually upward and downward.

구체적으로, 상기 히터들 중 중간 높이에 배치된 제3 히터(230c)는 상기 히터들 중 가장 작은 제1 열효율을 갖는다. 가장 낮게 배치된 제1 히터(230a) 및 가장 높게 배치된 제5 히터(230e)는 동일한 열효율을 가지며, 상기 히터들 중 가장 큰 제2 열효율을 갖는다. 상기 제1 히터(230a)와 상기 제3 히터(230c) 사이에 배치된 제2 히터(230b) 및 상기 제3 히터(230c)와 상기 제5 히터(230e) 사이에 배치된 제4 히터(230d)는 서로 동일한 열효율을 가지며, 제1 열효율과 제2 열효율의 중간인 제3 열효율을 갖는다. Specifically, the third heater 230c disposed at the middle height among the heaters has the smallest first thermal efficiency among the heaters. The lowest placed first heater 230a and the highest placed fifth heater 230e have the same thermal efficiency, and have the largest second thermal efficiency among the heaters. Second heater 230b disposed between the first heater 230a and the third heater 230c and fourth heater 230d disposed between the third heater 230c and the fifth heater 230e. ) Have the same thermal efficiency and have a third thermal efficiency which is intermediate between the first and second thermal efficiency.

상기 히터들은 각각 동일한 설정 온도를 갖는다. 그러므로 일정한 시간 동안 상기 제1 히터(130a) 및 제5 히터(130e)에 의해 발생된 열 에너지가 가장 많이 내측 챔버(114)를 통해 반도체 기판들(10)로 전달되고, 상기 제3 히터(130c)에 의해 발생된 열 에너지가 가장 적게 내측 챔버(114)를 통해 반도체 기판들(10)로 전달된다. 그러나 상기 내측 챔버(114)의 상부 및 하부를 통해 열손실이 발생한다. 즉, 상기 제1 히터(130a) 및 제5 히터(130e)에 의해 발생된 열 에너지의 손실이 가장 많고, 상기 제 히터(130c)에 의해 발생된 열 에너지의 손실이 가장 적다. 상기와 같은 열손실을 고려하면, 일정한 시간 동안 상기 반도체 기판들(10)로 전달되는 열 에너지는 상기 히터들의 높이에 무관하게 균일하게 제공된다. 따라서 상기 반도체 기판들(10)을 균일하게 가열할 수 있다.The heaters each have the same set temperature. Therefore, the heat energy generated by the first heater 130a and the fifth heater 130e is most transmitted to the semiconductor substrates 10 through the inner chamber 114 for a predetermined time, and the third heater 130c. The least amount of heat energy generated by) is transferred to the semiconductor substrates 10 through the inner chamber 114. However, heat loss occurs through the upper and lower portions of the inner chamber 114. That is, the loss of heat energy generated by the first heater 130a and the fifth heater 130e is the greatest, and the loss of heat energy generated by the heater 130c is the least. Considering the heat loss as described above, the heat energy transferred to the semiconductor substrates 10 for a predetermined time is uniformly provided regardless of the heights of the heaters. Therefore, the semiconductor substrates 10 may be uniformly heated.

상술한 바와 같이, 본 발명의 바람직한 실시예에 따른 기판 가공 장치는 챔버의 상단 및 하단 부위를 통한 열손실을 고려하여 상기 열손실을 보상하도록 상기 챔버를 가열하는 히터부를 구비한다. 상기 히터부가 상기 챔버 내부의 배치된 다수의 기판들이 균일한 온도로 가열하므로 상기 기판들을 균일하게 가공할 수 있다.As described above, the substrate processing apparatus according to the preferred embodiment of the present invention includes a heater unit for heating the chamber to compensate for the heat loss in consideration of heat loss through the upper and lower portions of the chamber. Since the heater unit heats a plurality of substrates disposed in the chamber to a uniform temperature, the substrates may be uniformly processed.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (6)

수직 방향으로 적층되도록 다수의 기판을 수용하기 위한 챔버; 및A chamber for receiving a plurality of substrates to be stacked in a vertical direction; And 상기 챔버의 외측면에 높이에 따라 배치되는 다수개의 히터를 포함하며, 상기 챔버 내부의 상부 및 하부의 온도를 보상하여 상기 기판들을 실질적으로 균일하게 가열하기 위해 높이에 따라 가열 정도를 달리하는 히터부를 포함하는 것을 특징으로 하는 기판 가공 장치.A heater unit including a plurality of heaters disposed on the outer surface of the chamber according to the height, the heater portion for varying the degree of heating according to the height in order to compensate for the temperature of the upper and lower parts of the chamber to substantially uniformly heat the substrates Substrate processing apparatus comprising a. 제1항에 있어서, 상기 히터부는 상기 히터들이 동일한 크기를 가지며, 상기 히터들은 상기 챔버의 외측면 중앙 부위에서 상기 외측면의 상방 및 하방으로 갈수록 큰 열효율을 갖도록 배치되는 것을 특징으로 하는 기판 가공 장치.The substrate processing apparatus of claim 1, wherein the heaters have the same size, and the heaters are disposed to have a greater thermal efficiency toward the upper and lower sides of the outer side at the center portion of the outer side of the chamber. . 제1항에 있어서, 상기 히터부는 상기 히터들이 동일한 열효율을 가지며, 상기 히터들은 상기 챔버의 외측면 중앙 부위에서 상기 외측면의 상방 및 하방으로 갈수록 큰 크기를 갖도록 배치되는 것을 특징으로 하는 기판 가공 장치.The substrate processing apparatus of claim 1, wherein the heaters have the same thermal efficiency, and the heaters are disposed to have a larger size toward an upper side and a lower side of the outer side at a central portion of the outer side of the chamber. . 제1항에 있어서, 상기 히터부를 가열 온도를 설정하기 위한 설정부; 및The apparatus of claim 1, further comprising: a setting unit for setting a heating temperature of the heater unit; And 상기 히터부에 의해 가열된 챔버의 내부 온도를 측정하기 위한 온도 측정부를 더 포함하는 것을 특징으로 하는 기판 가공 장치.And a temperature measuring unit for measuring an internal temperature of the chamber heated by the heater unit. 제4항에 있어서, 상기 히터들은 각각 동일한 설정온도를 갖는 것을 특징으로 하는 기판 가공 장치.The substrate processing apparatus of claim 4, wherein the heaters each have the same set temperature. 제4항에 있어서, 상기 온도 측정부는 상기 챔버의 높이에 따라 다수개 구비되는 것을 특징으로 하는 기판 가공 장치.The substrate processing apparatus of claim 4, wherein the temperature measuring unit is provided in plural numbers according to the height of the chamber.
KR1020050111077A 2005-11-21 2005-11-21 Apparatus for manufacturing a substrate KR20070053376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111077A KR20070053376A (en) 2005-11-21 2005-11-21 Apparatus for manufacturing a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111077A KR20070053376A (en) 2005-11-21 2005-11-21 Apparatus for manufacturing a substrate

Publications (1)

Publication Number Publication Date
KR20070053376A true KR20070053376A (en) 2007-05-25

Family

ID=38275609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111077A KR20070053376A (en) 2005-11-21 2005-11-21 Apparatus for manufacturing a substrate

Country Status (1)

Country Link
KR (1) KR20070053376A (en)

Similar Documents

Publication Publication Date Title
KR100580584B1 (en) Method for cleaning a surface of a remote plasma generating tube and method and apparatus for processing a substrate using the same
US6780251B2 (en) Substrate processing apparatus and method for fabricating semiconductor device
US7699604B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
EP1371751B1 (en) Film forming device
EP1623452B1 (en) Wide temperature range chuck system
TWI501313B (en) Apparatus for treating substrate
US7432475B2 (en) Vertical heat treatment device and method controlling the same
KR20060093057A (en) Vertical batch processing apparatus
JP2003347278A (en) Substrate treatment apparatus and method for manufacturing semiconductor device
WO2018100850A1 (en) Method for manufacturing substrate processing device, ceiling heater and semiconductor device
US9460946B2 (en) Substrate processing apparatus and heating equipment
KR20190116402A (en) Substrate processing apparatus, manufacturing method of semiconductor device, and program
CN108885996A (en) The method for selective etching of silicon oxide film
US7857984B2 (en) Plasma surface treatment method, quartz member, plasma processing apparatus and plasma processing method
KR100791010B1 (en) Apparatus for fabricating semiconductor products and method of processing semiconductor substrates using the same
JP2014192484A (en) Semiconductor device manufacturing method and substrate processing apparatus
KR102614922B1 (en) Apparatus and method for treating substrate
KR20070053376A (en) Apparatus for manufacturing a substrate
JPH07302765A (en) Air-cooled processor and continuously processing method using this processor
JP2007235116A (en) Substrate mounting stage and substrate processing apparatus
JP2005259902A (en) Substrate processor
JP2001156011A (en) Heat treatment equipment for semiconductor wafer
KR20190021794A (en) Substrate treating apparatus and substrate treating method
KR102095982B1 (en) Substrate treating apparatus and substrate treating method
KR102095983B1 (en) Substrate treating apparatus and substrate treating method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination