KR20070038798A - Extendable stacked semiconductor package and method of manufacturing the same - Google Patents

Extendable stacked semiconductor package and method of manufacturing the same Download PDF

Info

Publication number
KR20070038798A
KR20070038798A KR1020050094090A KR20050094090A KR20070038798A KR 20070038798 A KR20070038798 A KR 20070038798A KR 1020050094090 A KR1020050094090 A KR 1020050094090A KR 20050094090 A KR20050094090 A KR 20050094090A KR 20070038798 A KR20070038798 A KR 20070038798A
Authority
KR
South Korea
Prior art keywords
data storage
input
chip
control
control signal
Prior art date
Application number
KR1020050094090A
Other languages
Korean (ko)
Inventor
한성일
양윤석
이강욱
권용재
마금희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050094090A priority Critical patent/KR20070038798A/en
Publication of KR20070038798A publication Critical patent/KR20070038798A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

확장형 적층 반도체 패키지 및 이의 제조 방법이 개시되어 있다. 적층 반도체 패키지는 기판, 데이터 저장 칩들, 컨트롤 칩, 제1 입/출력부들 및 제2 입/출력부들을 포함한다. 기판은 회로패턴을 갖고, 데이터 저장 칩들은 복수개가 수직하게 적층 되며, 각각 데이터를 저장하기 위한 데이터 저장 셀을 갖는다. 컨트롤 칩은 데이터 저장 칩의 상부에 배치되어 각 데이터 저장 칩들을 제어하기 위한 제어 신호를 발생한다. 제1 입/출력부들은 회로패턴, 데이터 저장 칩들 및 컨트롤 칩을 전기적으로 연결하여 제어신호에 대응하는 데이터를 회로패턴으로 전송하고, 제2 입/출력부들은 데이터 저장 칩들 및 컨트롤 칩을 전기적으로 연결하여 제어 신호를 데이터 저장 칩들로 인가한다.An expanded laminated semiconductor package and a method of manufacturing the same are disclosed. The stacked semiconductor package includes a substrate, data storage chips, a control chip, first input / output units and second input / output units. The substrate has a circuit pattern, and a plurality of data storage chips are vertically stacked, and each has a data storage cell for storing data. The control chip is disposed above the data storage chip to generate a control signal for controlling each data storage chip. The first input / output units electrically connect the circuit pattern, the data storage chips, and the control chip to transmit data corresponding to the control signal in the circuit pattern, and the second input / output units electrically connect the data storage chips and the control chip. And a control signal to the data storage chips.

Description

확장형 적층 반도체 패키지 및 이의 제조 방법{EXTENDABLE STACKED SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}Expandable Stacked Semiconductor Package and Manufacturing Method Thereof {EXTENDABLE STACKED SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}

도 1은 본 발명의 일실시예에 의한 적층 반도체 패키지의 단면도이다.1 is a cross-sectional view of a multilayer semiconductor package according to an embodiment of the present invention.

도 2는 본 발명의 일실시예에 따른 적층 반도체 패키지의 제조 방법에 따른 데이터 저장 칩을 도시한 단면도이다.2 is a cross-sectional view illustrating a data storage chip according to a method of manufacturing a multilayer semiconductor package according to an embodiment of the present invention.

도 3은 본 발명의 일실시예에 따른 적층 반도체 패키지의 제조 방법에 따른 컨트롤 칩을 도시한 단면도이다.3 is a cross-sectional view illustrating a control chip according to a method of manufacturing a multilayer semiconductor package according to an embodiment of the present invention.

도 4는 도 2 및 도 3에 도시된 데이터 저장 칩 및 컨트롤 칩을 기판에 실장 하는 것을 도시한 단면도이다.4 is a cross-sectional view illustrating mounting the data storage chip and the control chip illustrated in FIGS. 2 and 3 on a substrate.

도 5는 본 발명의 일실시예에 의한 적층 반도체 패키지의 컨트롤 칩 및 데이터 저장 칩을 도시한 단면도이다.5 is a cross-sectional view illustrating a control chip and a data storage chip of a multilayer semiconductor package according to an embodiment of the present invention.

본 발명은 메모리의 용량 확장이 용이한 적층형 반도체 패키지 및 이의 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 데이터 저장 용량을 확장할 수 있는 적층형 반도체 패키지 및 이의 제조 방법에 관한 것이다.The present invention relates to a stacked semiconductor package and a method of manufacturing the same, which are easy to expand the capacity of a memory. More specifically, the present invention relates to a stacked semiconductor package and a method of manufacturing the same that can expand the data storage capacity.

일반적으로, 반도체 제품(semiconductor device)은 실리콘 기판(silicon substrate) 상에 집적 회로(integrated circuit)를 갖는 반도체칩(semiconductor chip)을 제조하기 위한 반도체칩 제조 공정, 반도체칩을 전기적으로 검사하여 소팅(sorting)하기 위한 EDS(electrically die sorting) 공정 및 반도체칩을 보호하기 위한 패키지 공정에 의하여 제조된다.In general, a semiconductor device is a semiconductor chip manufacturing process for manufacturing a semiconductor chip having an integrated circuit on a silicon substrate, and electrically inspects and sorts the semiconductor chip. It is manufactured by an electrically die sorting (EDS) process for sorting) and a packaging process for protecting a semiconductor chip.

최근에는 반도체 제품의 집적도를 보다 향상시키기 위해, 칩 스케일 패키지(chip scale package, CSP), 적층 패키지(stacked package) 등이 개발된 바 있다.Recently, chip scale packages (CSPs), stacked packages, and the like have been developed to further improve the degree of integration of semiconductor products.

그러나, 대부분 반도체 패키지에 포함된 칩들은 각각 데이터를 저장하기 위한 데이터 저장 셀 및 데이터 저장 셀의 주변에 배치되어 데이터의 입/출력을 제어하는 주변 회로부를 갖는다.However, most of the chips included in the semiconductor package each have a data storage cell for storing data and a peripheral circuit portion disposed around the data storage cell to control input / output of data.

한편, 반도체 패키지에 포함된 칩들은 데이터 저장 용량을 증가시키기 위해서는 데이터 저장 셀 및 주변 회로부를 가능한 작은 면적으로 새로 디자인 해야 하므로 개발에 있어 시간적, 공정적 문제점을 갖는다.On the other hand, the chips included in the semiconductor package have to be newly designed with the smallest possible area of the data storage cell and the peripheral circuit in order to increase the data storage capacity, there is a time and process problem in development.

본 발명의 실시예들은 데이터 저장 용량을 크게 증가시킨 적층 반도체 패키지를 제공한다.Embodiments of the present invention provide a stacked semiconductor package with a significant increase in data storage capacity.

본 발명의 실시예들은 상기 적층 반도체 패키지의 제조 방법을 제공한다.Embodiments of the present invention provide a method of manufacturing the multilayer semiconductor package.

이와 같은 본 발명의 하나의 목적을 구현하기 위한 적층 반도체 패키지는 기판, 데이터 저장 칩들, 컨트롤 칩, 제1 입/출력부들 및 제2 입/출력부들을 포함한 다. 기판은 회로패턴을 갖고, 데이터 저장 칩들은 복수개가 수직하게 적층 되며, 각각 데이터를 저장하기 위한 데이터 저장 셀을 갖는다. 컨트롤 칩은 데이터 저장 칩의 상부에 배치되어 각 데이터 저장 칩들을 제어하기 위한 제어 신호를 발생한다. 제1 입/출력부들은 회로패턴, 데이터 저장 칩들 및 컨트롤 칩을 전기적으로 연결하여 제어신호에 대응하는 데이터를 회로패턴으로 전송하고, 제2 입/출력부들은 데이터 저장 칩들 및 컨트롤 칩을 전기적으로 연결하여 제어 신호를 데이터 저장 칩들로 인가한다.The stacked semiconductor package for implementing one object of the present invention includes a substrate, data storage chips, a control chip, first input / output units and second input / output units. The substrate has a circuit pattern, and a plurality of data storage chips are vertically stacked, and each has a data storage cell for storing data. The control chip is disposed above the data storage chip to generate a control signal for controlling each data storage chip. The first input / output units electrically connect the circuit pattern, the data storage chips, and the control chip to transmit data corresponding to the control signal in the circuit pattern, and the second input / output units electrically connect the data storage chips and the control chip. And a control signal to the data storage chips.

본 발명의 다른 목적을 구현하기 위한 적층 반도체 패키지의 제조 방법은 데이터를 저장하기 위한 데이터 저장 셀 및 데이터를 입/출입하기 위한 제1 입/출력부 및 데이터 저장 셀을 제어하기 위한 제어 신호가 인가되는 제2 입/출력부를 갖는 복수개의 데이터 저장 칩을 각각 제조한다. 제어 신호를 발생하는 메모리 셀 어레이 제어 회로 및 제1 입/출력부와 대응하는 제1 제어신호 입/출력부 및 제2 입/출력부와 대응하는 제2 제어신호 입/출력부를 갖는 컨트롤 칩을 제조한다. 기판에 형성된 회로 패턴에 최하부 데이터 저장 칩의 제1 및 제2 입/출력부를 연결 및 각 데이터 저장 칩들이 제1 및 제2 입/출입부들을 상호 연결시켜 상기 데이터 저장 칩들을 수직 적층 한다. 이어서, 최상부 데이터 저장 칩의 제1 및 제2 입/출력부 및 컨트롤 칩의 제1 및 제1 제어신호 입/출력부 연결한다.According to another aspect of the present invention, there is provided a method of manufacturing a multilayer semiconductor package, in which a data storage cell for storing data, a first input / output unit for inputting / exporting data, and a control signal for controlling the data storage cell are applied. A plurality of data storage chips each having a second input / output section is manufactured. A control chip having a memory cell array control circuit for generating a control signal and a first control signal input / output unit corresponding to the first input / output unit and a second control signal input / output unit corresponding to the second input / output unit; Manufacture. The data storage chips are vertically stacked by connecting the first and second input / output parts of the lowermost data storage chip to the circuit pattern formed on the substrate, and the data storage chips interconnecting the first and second input / output parts. The first and second input / output units of the uppermost data storage chip and the first and first control signal input / output units of the control chip are then connected.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 적층 반도체 패키지 및 적층 반도체 패키지의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패드, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패드, 전극, 패턴 또는 구조물들이 "제1", "제2"," 제3" 및/또는 "제4"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1", "제2", "제3" 및/또는 "제4"는 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.Hereinafter, a multilayer semiconductor package and a method of manufacturing the multilayer semiconductor package according to exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, Those skilled in the art will be able to implement the present invention in various other forms without departing from the spirit of the present invention. In the accompanying drawings, the dimensions of the substrates, layers (films), regions, pads, patterns or structures are shown in greater detail than actual for clarity of the invention. In the present invention, each layer (film), region, pad, pattern or structures is formed to be "on", "top" or "bottom" of the substrate, each layer (film), region, pad or patterns. When mentioned, each layer (film), region, pad, pattern or structure is meant to be directly formed over or below the substrate, each layer (film), region, pad or patterns, or other layers (film), Other regions, different pads, different patterns or other structures may be additionally formed on the substrate. In addition, where each layer (film), region, pad, electrode, pattern or structure is referred to as "first", "second", "third" and / or "fourth", It is not merely to distinguish each layer (film), region, pad, pattern or structure. Thus, "first", "second", "third" and / or "fourth" may be used selectively or interchangeably for each layer (film), region, electrode, pad, pattern or structure, respectively. Can be.

적층 반도체 패키지Laminated Semiconductor Packages

도 1은 본 발명의 일실시예에 의한 적층 반도체 패키지의 단면도이다.1 is a cross-sectional view of a multilayer semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 적층 반도체 패키지(100)는 기판(10), 데이터 저장 칩(20), 컨트롤 칩(30), 제1 입/출력부(40) 및 제2 입/출력부(50)를 포함한다.Referring to FIG. 1, the multilayer semiconductor package 100 includes a substrate 10, a data storage chip 20, a control chip 30, a first input / output unit 40, and a second input / output unit 50. It includes.

기판(10)은, 예를 들어, 인쇄회로기판(printed circuit board)일 수 있다. 본 실시예에서, 기판(10)은 복수개의 회로 패턴(12)들을 포함한다. 외부로부터 인가된 입력 신호는 회로 패턴(12)들을 통해 데이터 저장 칩(20) 또는 컨트롤 칩(30)으로 인가되고, 데이터 저장 칩(20)에 저장된 데이터는 회로 패턴(12)들을 통해 외부로 출력된다.The substrate 10 may be, for example, a printed circuit board. In the present embodiment, the substrate 10 includes a plurality of circuit patterns 12. The input signal applied from the outside is applied to the data storage chip 20 or the control chip 30 through the circuit patterns 12, and the data stored in the data storage chip 20 is output to the outside through the circuit patterns 12. do.

데이터 저장 칩(20)은 웨이퍼(wafer)상에 형성되며, 데이터를 저장하기 위한 데이터 저장 셀(22)을 포함한다. 구체적으로, 데이터 저장 칩(20)은 회로 패턴(12)을 통해 어드레스 신호(address signal)와 함께 인가된 데이터를 데이터 저장 셀(22)내에 저장한다. 어드레스 신호는, 예를 들어, 상세하게 후술될 컨트롤 칩(30)에 의하여 발생된 제어 신호에 의하여 데이터 저장 칩(20)으로 전달된다. 예를 들어, 데이터 저장 칩(20)에는 0 또는 1 상태로 데이터가 저장된다.The data storage chip 20 is formed on a wafer and includes a data storage cell 22 for storing data. Specifically, the data storage chip 20 stores the data applied with the address signal through the circuit pattern 12 in the data storage cell 22. The address signal is transmitted to the data storage chip 20 by, for example, a control signal generated by the control chip 30 to be described later in detail. For example, the data storage chip 20 stores data in a 0 or 1 state.

컨트롤 칩(30)은, 예를 들어, 데이터 저장 칩(20)들의 최상부에 배치되며, 제어 신호를 발생하기 위한 메모리 셀 어레이 제어 회로(32)를 포함한다. 컨트롤 칩(30)은 각 데이터 저장 칩(20)과 전기적으로 연결된다. 각 데이터 저장 칩(20)에 전기적으로 연결된 컨트롤 칩(30)은 각 데이터 저장 칩(20)을 독립적으로 인식하며, 컨트롤 칩(30)에서 발생된 제어 신호에 의하여 어드레스 신호와 함께 전달된 데이터를 각 데이터 저장 칩(20)의 지정된 어드레스에 저장한다. 이와 다르게, 데이터 저장 칩(20)에 저장된 데이터는 컨트롤 칩(30)에서 발생된 제어 신호에 의하여 회로 패턴(12)을 통해 외부로 출력될 수 있다.The control chip 30 is disposed on top of the data storage chips 20, for example, and includes a memory cell array control circuit 32 for generating a control signal. The control chip 30 is electrically connected to each data storage chip 20. The control chip 30 electrically connected to each data storage chip 20 recognizes each data storage chip 20 independently, and controls the data transferred together with the address signal by the control signal generated from the control chip 30. The data is stored at the designated address of each data storage chip 20. Alternatively, data stored in the data storage chip 20 may be output to the outside through the circuit pattern 12 by the control signal generated from the control chip 30.

제1 입/출력부(40)는 각 데이터 저장 칩(20)들에 배치된다. 제1 입/출력부(40)는 각 데이터 저장 칩(20)의 상면 및 하면에 각각 배치된다. 따라서, 기판(10) 에 근접한 데이터 저장 칩(20)의 하면에 배치된 제1 입/출력부(40)는 기판(10)의 회로 패턴(12)과 전기적으로 연결된다. 또한, 제1 입/출력부(40)는 각 데이터 저장 칩(20)들을 상호 전기적으로 연결한다. 또한, 컨트롤 칩(30)에 근접한 데이터 저장 칩(20)의 상면에 배치된 제1 입/출력부(40)는 컨트롤 칩(30)에 전기적으로 연결된다.The first input / output unit 40 is disposed in each data storage chip 20. The first input / output unit 40 is disposed on the top and bottom surfaces of each data storage chip 20, respectively. Therefore, the first input / output unit 40 disposed on the bottom surface of the data storage chip 20 adjacent to the substrate 10 is electrically connected to the circuit pattern 12 of the substrate 10. In addition, the first input / output unit 40 electrically connects the data storage chips 20 to each other. In addition, the first input / output unit 40 disposed on the upper surface of the data storage chip 20 adjacent to the control chip 30 is electrically connected to the control chip 30.

컨트롤 칩(30)으로부터 발생된 제어 신호에 따라 데이터 저장 칩(20)에 저장된 데이터는 제1 입/출력부(40)를 통해서 기판(10)의 회로패턴(12)으로 인가될 수 있다. 이와 다르게, 컨트롤 칩(30)으로부터 발생된 제어 신호에 따라 외부로부터 인가된 데이터는 제1 입/출력부(40)를 통해 지정된 데이터 저장 칩(20)의 지정된 어드레스에 저장될 수 있다. 본 실시예에서, 데이터 저장 칩(20)에 저장된 데이터를 입/출입하기 위해 컨트롤 칩(30)은 공통으로 사용된다.Data stored in the data storage chip 20 according to the control signal generated from the control chip 30 may be applied to the circuit pattern 12 of the substrate 10 through the first input / output unit 40. Alternatively, data applied from the outside according to the control signal generated from the control chip 30 may be stored at the designated address of the designated data storage chip 20 through the first input / output unit 40. In the present embodiment, the control chip 30 is commonly used to input / export data stored in the data storage chip 20.

본 실시예에서, 제1 입/출력부(40)는 각 데이터 저장 칩(20)들을 관통하여 형성된 관통-비아(through-via)일 수 있다.In the present embodiment, the first input / output unit 40 may be a through-via formed through each of the data storage chips 20.

제2 입/출력부(50)는 각 데이터 저장 칩(20)들에 배치된다. 제2 입/출력부(50)는 각 데이터 저장 칩(20)의 상면 및 하면에 각각 배치된다. 따라서, 기판(10)에 근접한 데이터 저장 칩(20)의 하면에 배치된 제2 입/출력부(50)는 기판(10)의 회로 패턴(12)과 전기적으로 연결된다. 또한, 제2 입/출력부(50)는 각 데이터 저장 칩(20)들을 상호 전기적으로 연결한다. 또한, 컨트롤 칩(30)에 근접한 데이터 저장 칩(20)의 상면에 배치된 제2 입/출력부(50)는 컨트롤 칩(30)에 전기적으로 연결된다.The second input / output unit 50 is disposed in each data storage chip 20. The second input / output unit 50 is disposed on the top and bottom surfaces of each data storage chip 20, respectively. Therefore, the second input / output unit 50 disposed on the bottom surface of the data storage chip 20 adjacent to the substrate 10 is electrically connected to the circuit pattern 12 of the substrate 10. In addition, the second input / output unit 50 electrically connects the data storage chips 20 to each other. In addition, the second input / output unit 50 disposed on the upper surface of the data storage chip 20 adjacent to the control chip 30 is electrically connected to the control chip 30.

제2 입/출력부(50)는 컨트롤 칩(30)으로부터 발생된 제어 신호를 각 데이터 저장 칩(20)에 인가하여 데이터 저장 칩(20)에 데이터를 입력 또는 데이터 저장 칩(20)으로부터 데이터를 외부로 출력할 수 있도록 한다.The second input / output unit 50 applies a control signal generated from the control chip 30 to each data storage chip 20 to input data to the data storage chip 20 or data from the data storage chip 20. Output to the outside.

본 실시예에서, 제2 입/출력부(50)는 데이터 저장 칩(20)들에 형성된 관통 비아인 것이 바람직하다.In the present embodiment, the second input / output unit 50 is preferably a through via formed in the data storage chips 20.

한편, 제1 입/출력부(40) 및 제2 입/출력부(50)는 데이터 저장 칩(20)의 서로 다른 위치에 배치되는 것이 바람직하다.Meanwhile, the first input / output unit 40 and the second input / output unit 50 may be disposed at different positions of the data storage chip 20.

한편, 기판(10)상에 적층 된 컨트롤 칩(30) 및 복수개의 데이터 저장 칩(20)들이 외부에서 가해진 충격 또는 진동에 의하여 파손되는 것을 방지하기 위해, 선택적으로, 기판(10)상에 적층 된 컨트롤 칩(30) 및 데이터 저장 칩(20)들은 에폭시 수지와 같은 합성 수지에 의하여 봉지(encapsulation)될 수 있다.Meanwhile, in order to prevent the control chip 30 and the plurality of data storage chips 20 stacked on the substrate 10 from being damaged by an impact or vibration applied from the outside, the control chip 30 and the plurality of data storage chips 20 are selectively stacked on the substrate 10. The control chip 30 and the data storage chip 20 may be encapsulated by a synthetic resin such as an epoxy resin.

한편, 기판(10)의 회로 패턴(12)은 데이터 저장 칩(20)으로 데이터를 저장 및 데이터를 출력하기 위해 복수개의 도전 부재(60)가 배치된다. 도전 부재(60)는, 예를 들어, 솔더(solder)를 포함하는 솔더볼(solder ball)일 수 있다.In the circuit pattern 12 of the substrate 10, a plurality of conductive members 60 are disposed to store data and output data to the data storage chip 20. The conductive member 60 may be, for example, a solder ball including a solder.

본 실시예에 의하면, 데이터 저장 칩(20)들은 데이터가 저장되는 데이터 저장 셀(22)을 갖는 반면, 데이터 저장 칩(20)으로부터 데이터를 입/출력하기 위한 메모리 셀 어레이 제어 회로를 갖고 있지 않다. 또한, 컨트롤 칩(30)들은 데이터 저장 칩(20)으로부터 데이터를 입/출력하기 위한 메모리 셀 어레이 제어 회로(32)만을 갖고, 데이터를 저장하는 데이터 저장 셀(22)을 갖고 있지 않는다. 또한, 하나의 컨트롤 칩(30)은 복수개의 데이터 저장 칩(20)과 전기적으로 연결되어 하나의 컨트롤 칩(30)은 복수개의 데이터 저장 칩(20)을 개별적으로 제어할 수 있다.According to the present embodiment, the data storage chips 20 have data storage cells 22 in which data is stored, but do not have a memory cell array control circuit for inputting / outputting data from the data storage chip 20. . In addition, the control chips 30 only have a memory cell array control circuit 32 for inputting / outputting data from the data storage chip 20, and do not have a data storage cell 22 for storing data. In addition, one control chip 30 may be electrically connected to the plurality of data storage chips 20 so that one control chip 30 may individually control the plurality of data storage chips 20.

이와 같이 하나의 컨트롤 칩(30)으로부터 복수개의 데이터 저장 칩(20)을 개별적으로 제어하여 데이터를 입/출입할 경우, 오로지 데이터만을 저장하는 데이터 저장 칩(20)을 기판(10)상에 원하는 개수만큼 확장함에 따라 반도체 패키지의 데이터의 저장 용량을 사용자의 요구에 맞게 증가시킬 수 있다.As described above, when data is input / exported by individually controlling the plurality of data storage chips 20 from one control chip 30, a data storage chip 20 that stores only data is desired on the substrate 10. As the number increases, the storage capacity of the data of the semiconductor package may be increased according to the user's needs.

이와 다르게, 각 데이터 저장 칩(20)을 모듈화 함으로써, 기판(10)상에 데이터 저장 칩(20)을 연결하거나, 기판(10) 상에 이미 장착된 데이터 저장 칩(20)의 상면에 데이터 저장 칩(20)들을 사용자가 직접 추가적으로 결합할 수 있도록 할 수 있다. 이 경우, 일반적인 반도체 패키지의 저장 용량이 고정된 것과 다르게 본 발명에서는 각 데이터 저장 칩(20)의 용량을 사용자가 직접 증가시키거나 감소시킬 수 있게 된다. 이를 구현하기 위해서는, 각 데이터 저장 칩(20)의 사이에 각 데이터 저장 칩(20)을 고정하기 위한 데이터 저장 칩 고정 부재를 개재하는 것이 바람직하다.Alternatively, by modularizing each data storage chip 20, the data storage chip 20 is connected to the substrate 10, or data is stored on the upper surface of the data storage chip 20 already mounted on the substrate 10. The chips 20 may be directly coupled to the user directly. In this case, unlike the fixed storage capacity of a general semiconductor package, the user can directly increase or decrease the capacity of each data storage chip 20 in the present invention. In order to implement this, it is preferable to interpose a data storage chip fixing member for fixing each data storage chip 20 between each data storage chip 20.

적층 반도체 패키지의 제조 방법Manufacturing method of laminated semiconductor package

도 2는 본 발명의 일실시예에 따른 적층 반도체 패키지의 제조 방법에 따른 데이터 저장 칩을 도시한 단면도이다.2 is a cross-sectional view illustrating a data storage chip according to a method of manufacturing a multilayer semiconductor package according to an embodiment of the present invention.

도 2를 참조하면, 데이터 저장 칩(120)을 제조하기 위해서, 먼저, 실리콘웨이퍼(미도시) 상에 반도체 제조 공정을 통해 데이터 저장 셀(122), 제1 입/출력부(140) 및 제2 입/출력부(150)를 갖는 데이터 저장부(미도시)를 제조한 후, 개별화 공정을 통해 웨이퍼로부터 데이터 저장부를 절단하여 복수개의 데이터 저장 칩(120)들을 형성한다.Referring to FIG. 2, in order to manufacture the data storage chip 120, first, a data storage cell 122, a first input / output unit 140, and a first manufacturing process are formed on a silicon wafer (not shown) through a semiconductor manufacturing process. After manufacturing a data storage unit (not shown) having two input / output units 150, a plurality of data storage chips 120 are formed by cutting the data storage unit from the wafer through an individualization process.

제1 입/출력부(140)는 데이터 저장 칩(120)에 저장된 데이터를 데이터 저장 칩(120)의 외부로 출력 또는 외부의 데이터를 데이터 저장 칩(120)에 저장하는 단자 역할을 한다. 한편, 제2 입/출력부(150)는 데이터 저장 칩(120)에 저장된 데이터를 외부로 출력 또는 외부의 데이터를 데이터 저장 칩(120)에 저장하기 위한 제어 신호를 입력 또는 출력한다. 제1 입/출력부(140) 및 제 2 입/출력부(150)는 데이터 저장 칩(120)을 관통하는 관통-비아인 것이 바람직하다. 본 실시예에서, 데이터 저장 칩(120)에는 저장된 데이터를 입력 또는 출력하기 위한 메모리 셀 어레이 제어 회로를 포함하지 않는다.The first input / output unit 140 serves as a terminal for outputting data stored in the data storage chip 120 to the outside of the data storage chip 120 or storing external data in the data storage chip 120. Meanwhile, the second input / output unit 150 inputs or outputs a control signal for outputting data stored in the data storage chip 120 to the outside or storing external data in the data storage chip 120. The first input / output unit 140 and the second input / output unit 150 are preferably through-vias passing through the data storage chip 120. In the present embodiment, the data storage chip 120 does not include a memory cell array control circuit for inputting or outputting stored data.

도 3은 본 발명의 일실시예에 따른 적층 반도체 패키지의 제조 방법에 따른 컨트롤 칩을 도시한 단면도이다.3 is a cross-sectional view illustrating a control chip according to a method of manufacturing a multilayer semiconductor package according to an embodiment of the present invention.

도 3을 참조하면, 컨트롤 칩(130)을 제조하기 위해서, 먼저, 실리콘웨이퍼(미도시) 상에 반도체 제조 공정을 통해 메모리 셀 어레이 제어 회로(132), 제1 제어신호 입/출력부(134) 및 제2 제어신호 입/출력부(156)를 갖는 컨트롤 제어부(미도시)를 형성한 후, 개별화 공정을 통해 웨이퍼로부터 컨트롤 제어부를 절단하여 복수개의 컨트롤 칩(130)들을 형성한다.Referring to FIG. 3, in order to manufacture the control chip 130, first, a memory cell array control circuit 132 and a first control signal input / output unit 134 through a semiconductor manufacturing process on a silicon wafer (not shown). And a control control unit (not shown) having a second control signal input / output unit 156, and then, a plurality of control chips 130 are formed by cutting the control control unit from the wafer through an individualization process.

제1 제어 신호 입/출력부(134)는 데이터 저장 칩(120)에 형성된 제1 입/출력부(140)와 대응하며, 제2 제어 신호 입/출력부(136)는 데이터 저장 칩(120)에 형성된 제2 입/출력부(150)와 대응한다. 본 실시예에서, 제1 제어신호 입/출력부(134) 및 제 2 제어신호 입/출력부(136)는 컨트롤 칩(130)을 관통하는 관통-비아인 것이 바람직하다. 본 실시예에서, 컨트롤 칩(130)에는 데이터를 저장하기 위한 데이터 저장 셀을 포함하지 않는다.The first control signal input / output unit 134 corresponds to the first input / output unit 140 formed on the data storage chip 120, and the second control signal input / output unit 136 is the data storage chip 120. It corresponds to the second input / output unit 150 formed in the). In the present embodiment, the first control signal input / output unit 134 and the second control signal input / output unit 136 are preferably through-vias penetrating the control chip 130. In the present embodiment, the control chip 130 does not include a data storage cell for storing data.

도 4는 도 2 및 도 3에 도시된 데이터 저장 칩 및 컨트롤 칩을 기판에 실장 하는 것을 도시한 단면도이다.4 is a cross-sectional view illustrating mounting the data storage chip and the control chip illustrated in FIGS. 2 and 3 on a substrate.

도 4를 참조하면, 데이터 저장 칩(120) 및 컨트롤 칩(130)은 기판(110) 상에 실장 된다.Referring to FIG. 4, the data storage chip 120 and the control chip 130 are mounted on the substrate 110.

기판(110) 상에는 외부로부터 인가된 전기적 신호를 컨트롤 칩(130)으로 입력 및 데이터 저장 칩(120)에 저장된 데이터를 외부로 출력하기 위한 회로 패턴(112)들이 형성된다.Circuit patterns 112 are formed on the substrate 110 to externally output electrical signals applied from the outside to the control chip 130 and output data stored in the data storage chip 120.

기판(110)의 회로 패턴(112)들에는 데이터 저장 칩(120)이 배치된다. 구체적으로, 데이터 저장 칩(120)의 제1 입/출력부(140) 및 제2 입/출력부(150)는 회로 패턴(112)들에 각각 전기적으로 접속된다.The data storage chip 120 is disposed on the circuit patterns 112 of the substrate 110. In detail, the first input / output unit 140 and the second input / output unit 150 of the data storage chip 120 are electrically connected to the circuit patterns 112, respectively.

이어서, 데이터 저장 칩(120)에는 적어도 1개, 바람직하게는 복수개의 다른 데이터 저장 칩(120)들이 배치된다. 이때, 각 데이터 저장 칩(120)들의 제1 입/출력부(140)들 및 제2 입/출력부(150)들은 각각 전기적으로 접속된다.Subsequently, at least one, preferably a plurality of other data storage chips 120 are disposed on the data storage chip 120. In this case, the first input / output units 140 and the second input / output units 150 of the respective data storage chips 120 are electrically connected to each other.

참조부호 160은 외부 기기와 접속되는 도전부재로, 예를 들어, 도전부재는 솔더를 포함하는 솔더볼일 수 있다.Reference numeral 160 is a conductive member connected to an external device. For example, the conductive member may be a solder ball including solder.

도 5는 본 발명의 일실시예에 의한 적층 반도체 패키지의 컨트롤 칩 및 데이터 저장 칩을 도시한 단면도이다.5 is a cross-sectional view illustrating a control chip and a data storage chip of a multilayer semiconductor package according to an embodiment of the present invention.

도 5를 참조하면, 복수개의 데이터 저장 칩(120)들 중 최외곽에 배치된 데이터 저장 칩(120)에는 컨트롤 칩(130)이 배치된다.Referring to FIG. 5, a control chip 130 is disposed on the data storage chip 120 disposed at the outermost of the plurality of data storage chips 120.

이때, 데이터 저장 칩(120)의 제1 입/출력부(140)는 컨트롤 칩(130)의 제1 제어신호 입/출력부(134)와 전기적으로 연결되고, 데이터 저장 칩(120)의 제2 입/출력부(150)는 컨트롤 칩(130)의 제2 제어신호 입/출력부(136)와 전기적으로 접속된다.In this case, the first input / output unit 140 of the data storage chip 120 may be electrically connected to the first control signal input / output unit 134 of the control chip 130. The second input / output unit 150 is electrically connected to the second control signal input / output unit 136 of the control chip 130.

이어서, 컨트롤 칩(130) 및 데이터 저장 칩(120)을 덮도록 에폭시 수지 등에 의하여 컨트롤 칩(130) 및 데이터 저장 칩(120)들은 봉지 되어, 적층 반도체 패키지(100)가 제조된다.Subsequently, the control chip 130 and the data storage chip 120 are encapsulated by an epoxy resin or the like so as to cover the control chip 130 and the data storage chip 120, thereby manufacturing the stacked semiconductor package 100.

이상에서 상세하게 설명한 바에 의하면, 오직 데이터를 저장하는 데이터 저장 셀을 갖는 데이터 저장 칩 및 데이터 저장 칩을 제어하는 메모리 셀 어레이 제어 회로를 갖는 컨트롤 칩을 각각 제조한 후, 데이터 저장 칩 및 컨트롤 칩을 어셈블리하여 적층 반도체 패키지를 형성함으로써, 적층 반도체 패키지의 데이터 저장 용량을 크게 증가시키는 장점을 갖는다. 또한, 데이터 저장 용량을 늘릴 필요가 있을 경우, 패키지 제조 단계에서 데이터 저장 칩만 추가로 늘려 적층함으로써 반도체의 재설계의 필요없이 원하는 목적을 실현할 수 있다.As described in detail above, after manufacturing a data storage chip having a data storage cell for storing data only and a control chip having a memory cell array control circuit for controlling the data storage chip, the data storage chip and the control chip are manufactured. By assembling to form a laminated semiconductor package, the data storage capacity of the laminated semiconductor package is greatly increased. In addition, when the data storage capacity needs to be increased, the desired purpose can be realized without the need for semiconductor redesign by additionally stacking only the data storage chips in the package manufacturing step.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영 역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to a preferred embodiment of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the invention described in the claims to be described later It will be understood that various modifications and variations can be made in the present invention without departing from the scope of the present invention.

Claims (5)

회로패턴이 형성된 기판;A substrate on which a circuit pattern is formed; 복수개가 수직하게 적층 되며, 각각 데이터를 저장하기 위한 데이터 저장 셀을 갖는 데이터 저장 칩들;A plurality of data storage chips stacked vertically and each having data storage cells for storing data; 상기 데이터 저장 칩의 상부에 배치되어 상기 각 데이터 저장 칩들을 제어하기 위한 제어 신호를 발생하는 메모리 셀 어레이 제어 회로를 포함하는 컨트롤 칩;A control chip disposed on the data storage chip, the control chip including a memory cell array control circuit configured to generate a control signal for controlling each of the data storage chips; 상기 회로패턴, 상기 데이터 저장 칩들 및 상기 컨트롤 칩을 전기적으로 연결하여 상기 제어신호에 대응하는 상기 데이터를 상기 회로패턴으로 전송하기 위한 제1 입/출력부들; 및First input / output units for electrically connecting the circuit pattern, the data storage chips, and the control chip to transmit the data corresponding to the control signal to the circuit pattern; And 상기 데이터 저장 칩들 및 상기 컨트롤 칩을 전기적으로 연결하여 상기 제어 신호를 상기 데이터 저장 칩들로 인가하는 제2 입/출력부들을 포함하는 적층 반도체 패키지.And second input / output units electrically connecting the data storage chips and the control chip to apply the control signal to the data storage chips. 제1항에 있어서, 상기 제1 입/출력부들은 상기 데이터 저장 칩들을 관통하는 관통 비아(through-via)인 것을 특징으로 하는 적층 반도체 패키지.The multilayer semiconductor package of claim 1, wherein the first input / output units are through-vias passing through the data storage chips. 제1항에 있어서, 상기 컨트롤 칩 및 상기 데이터 저장 칩들은 보호 부재에 의하여 봉지(encapsulation)된 것을 특징으로 하는 적층 반도체 패키지.The multilayer semiconductor package of claim 1, wherein the control chip and the data storage chip are encapsulated by a protective member. 데이터를 저장하기 위한 데이터 저장 셀 및 상기 데이터를 입/출입하기 위한 제1 입/출력부 및 상기 데이터 저장 셀을 제어하기 위한 제어 신호가 인가되는 제2 입/출력부를 갖는 복수개의 데이터 저장 칩을 각각 제조하는 단계;A plurality of data storage chips having a data storage cell for storing data, a first input / output unit for inputting / outputting data and a second input / output unit to which a control signal for controlling the data storage cell is applied; Preparing each; 상기 제어 신호를 발생하는 메모리 셀 어레이 제어 회로 및 상기 제1 입/출력부와 대응하는 제1 제어신호 입/출력부 및 상기 제2 입/출력부와 대응하는 제2 제어신호 입/출력부를 갖는 컨트롤 칩을 제조하는 단계;A memory cell array control circuit for generating the control signal, a first control signal input / output unit corresponding to the first input / output unit, and a second control signal input / output unit corresponding to the second input / output unit Manufacturing a control chip; 기판에 형성된 회로 패턴에 최하부 데이터 저장 칩의 상기 제1 및 제2 입/출력부를 연결하는 단계;Connecting the first and second input / output units of a lowermost data storage chip to a circuit pattern formed on a substrate; 상기 각 데이터 저장 칩들이 제1 및 제2 입/출입부들을 상호 연결시켜 상기 데이터 저장 칩들을 수직 적층 하는 단계; 및Vertically stacking the data storage chips by interconnecting first and second input / output portions of the respective data storage chips; And 최상부 상기 데이터 저장 칩의 상기 제1 및 제2 입/출력부 및 상기 컨트롤 칩의 제1 및 제1 제어신호 입/출력부 연결하는 단계를 포함하는 것을 특징으로 하는 적층 반도체 패키지의 제조 방법.And connecting the first and second input / output parts of the data storage chip to the top and the first and first control signal input / output parts of the control chip. 제1 항에 있어서, 상기 컨트롤 칩 및 상기 데이터 저장 칩들을 연결한 후, 상기 컨트롤 칩 및 상기 데이터 저장 칩들은 에폭시 수지에 의하여 봉지 되는 것을 특징으로 하는 적층 반도체 패키지의 제조 방법.The method of claim 1, wherein after the control chip and the data storage chips are connected, the control chip and the data storage chips are encapsulated with an epoxy resin.
KR1020050094090A 2005-10-07 2005-10-07 Extendable stacked semiconductor package and method of manufacturing the same KR20070038798A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050094090A KR20070038798A (en) 2005-10-07 2005-10-07 Extendable stacked semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050094090A KR20070038798A (en) 2005-10-07 2005-10-07 Extendable stacked semiconductor package and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20070038798A true KR20070038798A (en) 2007-04-11

Family

ID=38159976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094090A KR20070038798A (en) 2005-10-07 2005-10-07 Extendable stacked semiconductor package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20070038798A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109562B1 (en) * 2009-01-05 2012-01-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Extra high bandwidth memory die stack
US8115291B2 (en) 2008-08-29 2012-02-14 Samsung Electronics Co., Ltd. Semiconductor package
US8338962B2 (en) 2010-08-12 2012-12-25 Samsung Electronics Co., Ltd. Semiconductor package substrate and semiconductor package having the same
KR101481571B1 (en) * 2007-08-21 2015-01-14 삼성전자주식회사 Semiconductor Package apparatus and its manufacturing method
KR101495635B1 (en) * 2008-07-25 2015-02-26 삼성전자주식회사 Stacked memory device, memory system having the same, and method of controlling the stacked memory device
US11699061B2 (en) * 2018-12-14 2023-07-11 Huawei Technologies Co., Ltd. Storage apparatus and electronic device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101481571B1 (en) * 2007-08-21 2015-01-14 삼성전자주식회사 Semiconductor Package apparatus and its manufacturing method
KR101495635B1 (en) * 2008-07-25 2015-02-26 삼성전자주식회사 Stacked memory device, memory system having the same, and method of controlling the stacked memory device
US8115291B2 (en) 2008-08-29 2012-02-14 Samsung Electronics Co., Ltd. Semiconductor package
KR101109562B1 (en) * 2009-01-05 2012-01-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Extra high bandwidth memory die stack
US8338962B2 (en) 2010-08-12 2012-12-25 Samsung Electronics Co., Ltd. Semiconductor package substrate and semiconductor package having the same
US11699061B2 (en) * 2018-12-14 2023-07-11 Huawei Technologies Co., Ltd. Storage apparatus and electronic device

Similar Documents

Publication Publication Date Title
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
KR100843214B1 (en) Planar multi semiconductor chip with the memory chip connected to processor chip by through electrode and method for fabricating the same
US7061087B2 (en) Multi-package stack module
KR101070913B1 (en) Stacked die package
KR100564585B1 (en) Double stacked BGA package and multi-stacked BGA package
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
KR100843137B1 (en) Semiconductor device package
JP5222509B2 (en) Semiconductor device
US8202764B2 (en) Method of manufacturing semiconductor package
US20070126122A1 (en) Semiconductor device with a wiring substrate and method for producing the same
KR100843213B1 (en) High I/O semiconductor chip with the memory chip connected to processor chip by through electrode arranged in scribe lane and method for fabricating the same
KR20130065017A (en) Method of fabricating fan-out wafer level pacakge and the package formed by the method
KR20110138945A (en) Stack type semiconductor package
US20100314730A1 (en) Stacked hybrid interposer through silicon via (TSV) package
KR20070038798A (en) Extendable stacked semiconductor package and method of manufacturing the same
KR20210082030A (en) Semiconductor package including stacked subpackages with interposing bridges
US7265442B2 (en) Stacked package integrated circuit
US6680532B1 (en) Multi chip module
US10269740B2 (en) Semiconductor memory chip, semiconductor memory package, and electronic system using the same
US20190139939A1 (en) Semiconductor package
KR100587061B1 (en) semiconductor package
US6127728A (en) Single reference plane plastic ball grid array package
KR101185858B1 (en) Semiconductor chip and stacked semiconductor package having the same
JP2007266540A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid