KR20070006156A - Voltage boost circuit using negative voltage and driving voltage generator including the same - Google Patents

Voltage boost circuit using negative voltage and driving voltage generator including the same Download PDF

Info

Publication number
KR20070006156A
KR20070006156A KR1020050061245A KR20050061245A KR20070006156A KR 20070006156 A KR20070006156 A KR 20070006156A KR 1020050061245 A KR1020050061245 A KR 1020050061245A KR 20050061245 A KR20050061245 A KR 20050061245A KR 20070006156 A KR20070006156 A KR 20070006156A
Authority
KR
South Korea
Prior art keywords
voltage
boost
power supply
switch element
circuit
Prior art date
Application number
KR1020050061245A
Other languages
Korean (ko)
Inventor
박성진
이정봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050061245A priority Critical patent/KR20070006156A/en
Publication of KR20070006156A publication Critical patent/KR20070006156A/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22Control and timing of internal memory operations
    • G11C2207/2227Standby or low power modes

Abstract

A voltage boost circuit using a negative voltage and a driving voltage generator comprising the same are provided to prevent the efficiency decrease of a driving voltage due to a load current without increasing the area of a transistor, by generating a boost voltage from the negative voltage. In a voltage boost circuit for boosting a power supply voltage and outputting a boost voltage through an output stage, at least one boost capacitor(C11,C12) stores a difference voltage between a first power supply voltage applied to an input stage of the voltage boost circuit and a second power supply voltage applied through one port of the voltage boost circuit. At least one switching device(SW10,SW11,SW12,SW13) controls its connection state to store a voltage in the boost capacitor during a first period, and controls its connection state to output the boost voltage by boosting the first power supply voltage as much as the voltage stored in the boost capacitor during a second period. The second power supply voltage is a negative voltage.

Description

네거티브 전압을 이용한 전압 부스트 회로 및 이를 구비하는 구동전압 발생기{Voltage boost circuit using negative voltage and driving voltage generator including the same}Voltage boost circuit using negative voltage and driving voltage generator including the same}

도 1은 종래의 전압 부스트 회로의 일예를 나타내는 회로도이다. 1 is a circuit diagram showing an example of a conventional voltage boost circuit.

도 2는 본 발명의 일실시예에 따른 전압 부스트 회로를 나타내는 회로도이다. 2 is a circuit diagram illustrating a voltage boost circuit according to an embodiment of the present invention.

도 3은 본 발명의 일실시예에 따른 구동전압 발생기를 나타내는 회로도이다. 3 is a circuit diagram illustrating a driving voltage generator according to an exemplary embodiment of the present invention.

도 4는 저항성분을 고려한 본 발명에 따른 구동전압 발생기를 나타내는 회로도이다. 4 is a circuit diagram illustrating a driving voltage generator according to the present invention in consideration of a resistance component.

도 5는 본 발명에 따른 구동전압 발생기에서 출력되는 구동전압의 효율성을 종래와 비교하여 나타내는 그래프이다.5 is a graph showing the efficiency of the driving voltage output from the driving voltage generator according to the present invention in comparison with the prior art.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

VCI: 제1 전원전압 -Vx: 제2 전원전압 VCI: first power supply voltage -Vx: second power supply voltage

C11: 부스트 커패시터 C12: 출력 커패시터C11: Boost Capacitor C12: Output Capacitor

SW10 내지 SW13: 제1 스위치 소자 내지 제4 스위치 소자SW10 to SW13: first to fourth switch elements

10: 전압 분배회로 20: 전압 반전회로10: voltage distribution circuit 20: voltage inversion circuit

30: 전압 부스트 회로 40: 비교기30: voltage boost circuit 40: comparator

본 발명은 반도체 장치 등에 사용되는 전압 부스트 회로 및 이를 구비하는 구동전압 발생기에 관한 것으로서, 더 상세하게는 네거티브(negative) 전압을 이용하여 전원전압을 부스팅 함으로써, 발생되는 구동전압의 효율성을 향상시킬 수 있는 전압 부스트 회로 및 이를 구비하는 구동전압 발생기에 관한 것이다. The present invention relates to a voltage boost circuit used in a semiconductor device and the like and a driving voltage generator having the same, and more particularly, by boosting a power supply voltage using a negative voltage, thereby improving efficiency of the generated driving voltage. The present invention relates to a voltage boost circuit and a driving voltage generator having the same.

반도체 장치의 집적도를 향상시키는 연구뿐만 아니라 소비 전력을 낮추기 위하여 낮은 동작 전압에서 회로의 동작이 이루어지도록 하는 연구가 활발하게 진행 중이다. 그러나 필요에 따라 소자가 동작하기 위해서는 인가되는 전원전압보다 높은 동작전압이 요구되는 경우가 있다. 이를 위하여 상기 전원전압을 승압하여 높은 동작전압을 생성해야 한다. 전압 부스트 회로(voltage boost circuit)는, 소정의 전원전압을 입력받아 이를 승압하여 높은 출력전압을 얻을 수 있는 회로이다. In addition to improving the integration density of semiconductor devices, studies are being actively conducted to operate circuits at low operating voltages to reduce power consumption. However, if necessary, an operation voltage higher than an applied power supply voltage may be required to operate the device. To this end, the power voltage must be boosted to generate a high operating voltage. A voltage boost circuit is a circuit that can receive a predetermined power supply voltage and boost it to obtain a high output voltage.

일반적으로 모바일(mobile)향 DDI(Display Driver IC)에 사용되는 구동전압은, 상기 전압 부스트 회로로부터 출력되는 부스트 전압을 이용하였다. 상기 구동전압을 발생하기 위한 전압 부스트 회로를 도 1을 참조하여 설명한다.In general, a driving voltage used for a mobile display driver IC (DDI) uses a boost voltage output from the voltage boost circuit. A voltage boost circuit for generating the driving voltage will be described with reference to FIG. 1.

도 1은 종래의 전압 부스트 회로의 일예를 나타내는 회로도이다. 특히 상기 도 1은 전원전압을 입력받아 이를 두 배로 승압하는 전압 부스트 회로를 나타낸다. 1 is a circuit diagram showing an example of a conventional voltage boost circuit. In particular, FIG. 1 illustrates a voltage boost circuit that receives a power supply voltage and doubles it.

도시된 바와 같이 종래의 전압 부스트 회로는, 입력단을 통해 입력전압(VCI)을 입력받아 이를 승압하여 생성된 부스트 전압을 출력단을 통해 외부로 출력한다. 상기 부스트 전압은 구동IC 등에 사용되는 구동전압(AVDD)이 된다. As shown in the drawing, a conventional voltage boost circuit receives an input voltage VCI through an input terminal and outputs a boost voltage generated by boosting it to the outside through an output terminal. The boost voltage is a driving voltage AVDD used for a driving IC or the like.

상기 전압 부스트 회로는 전원전압(VCI)을 승압하기 위하여, 적어도 하나의 커패시터와, 적어도 하나의 스위치 소자를 구비한다. 또한, 상기 전압 부스트 회로의 일단에는 기준전압(Vss)이 인가되는데, 상기 기준전압(Vss)은 상기 입력전압(VCI)보다 낮은 포지티브의 전원전압이 인가될 수 있다. 또한, 상기 기준전압(Vss)은 일반적으로 그라운드 전압이 될 수 있다. The voltage boost circuit includes at least one capacitor and at least one switch element to boost the power supply voltage VCI. In addition, a reference voltage Vss is applied to one end of the voltage boost circuit, and a positive power supply voltage lower than the input voltage VCI may be applied to the reference voltage Vss. In addition, the reference voltage Vss may generally be a ground voltage.

상기 도 1은 그 일예로서, 상기 입력전압(VCI)을 두 배 승압하기 위하여, 두 개의 커패시터(C1,C2) 및 네 개의 스위치 소자(SW1 내지 SW4)를 구비하는 전압 부스트 회로를 도시한다. 상기 두 개의 커패시터 중 하나의 커패시터(C1)는, 승압하고자 하는 값에 해당하는 전압을 저장하는 부스트 커패시터이며, 다른 하나의 커패시터(C2)는 상기 전압 부스트 회로의 출력단에 연결되는 출력 커패시터이다. 1 illustrates a voltage boost circuit including two capacitors C1 and C2 and four switch elements SW1 to SW4 to double the input voltage VCI. One capacitor C1 of the two capacitors is a boost capacitor that stores a voltage corresponding to a value to be boosted, and the other capacitor C2 is an output capacitor connected to an output terminal of the voltage boost circuit.

상술한 바와 같은 전압 부스트 회로의 동작을 설명하면 다음과 같다. The operation of the voltage boost circuit as described above is as follows.

먼저, 상기 네 개의 스위치 소자(SW1 내지 SW4)가 소정의 제어신호에 의해 제어되어, 제1 스위치 소자(SW1)와 제3 스위치 소자(SW3)가 온 되어지도록 하며, 나머지 제2 스위치 소자(SW2)와 제4 스위치 소자(SW4)가 오프 되어지도록 한다. First, the four switch elements SW1 to SW4 are controlled by a predetermined control signal so that the first switch element SW1 and the third switch element SW3 are turned on, and the remaining second switch elements SW2 are turned on. ) And the fourth switch element SW4 are turned off.

이 때 상기 부스트 커패시터(C1)에는 상기 입력전압(VCI)과 상기 기준전압(Vss)의 차에 해당하는 전압이 저장된다. 즉, 상기 부스트 커패시터(C1)의 양단의 전압은 각각 VCI 및 Vss 이므로, 상기 부스트 커패시터(C1)에는 VCI-Vss에 해당하는 전압이 저장된다. At this time, the boost capacitor C1 stores a voltage corresponding to the difference between the input voltage VCI and the reference voltage Vss. That is, since the voltages at both ends of the boost capacitor C1 are VCI and Vss, respectively, the voltage corresponding to VCI-Vss is stored in the boost capacitor C1.

이후, 상기 제1 스위치 소자(SW1)와 제3 스위치 소자(SW3)가 오프 되어지도 록 하며, 나머지 제2 스위치 소자(SW2)와 제4 스위치 소자(SW4)가 온 되어지도록 한다. 이 때, 상기 출력단에 인가되는 전압은, 상기 부스트 커패시터(C1)에 저장된 전압과 상기 입력전압(VCI)의 합에 해당하는 전압이며, 이에 따라 상기 출력 커패시터(C2)에는 2×VCI-Vss에 해당하는 값이 저장된다. 즉, 상기 출력단을 통해 출력되는 부스트 전압은 2×VCI-Vss 가 되며, 상기 기준전압(Vss)이 그라운드 전압일 경우 상기 부스트 전압은 2×VCI가 된다. 이는, 상기 전압 부스트 회로가 입력전압을 두 배로 승압하여 부스트 전압을 출력함을 의미한다. Thereafter, the first switch element SW1 and the third switch element SW3 are turned off, and the remaining second switch element SW2 and the fourth switch element SW4 are turned on. In this case, the voltage applied to the output terminal is a voltage corresponding to the sum of the voltage stored in the boost capacitor C1 and the input voltage VCI. Accordingly, the output capacitor C2 is applied to 2 × VCI-Vss. The corresponding value is stored. That is, the boost voltage output through the output terminal is 2 x VCI-Vss, and when the reference voltage Vss is the ground voltage, the boost voltage is 2 x VCI. This means that the voltage boost circuit doubles the input voltage and outputs a boost voltage.

그러나, 일반적으로 모바일(mobile)향 DDI(Display Driver IC)에서의 전압 부스트 회로는, 상기 기준전압(Vss)이 일반적으로 소정의 포지티브 전압 또는 그라운드 전압으로 고정되므로, 상기 전압 부스트 회로가 생성하는 부스트 전압이 상기 입력전압(VCI)의 두 배보다 일정수준 낮거나, 두 배로 고정되었다. 특히, 부하전류에 의한 전압강하가 발생함으로써 상기 발생되는 구동전압(AVDD)의 효율성이 낮아지는 문제가 발생하였다. However, in general, a voltage boost circuit in a mobile-oriented display driver IC (DDI) has a boost generated by the voltage boost circuit because the reference voltage Vss is generally fixed to a predetermined positive voltage or ground voltage. The voltage was fixed at or below a certain level than twice the input voltage (VCI). In particular, there is a problem that the efficiency of the generated driving voltage AVDD is lowered due to the voltage drop caused by the load current.

상기 구동전압(AVDD)의 효율성 향상을 위해 전압 부스트 회로 내의 트랜지스터 소자의 면적을 증대시키거나 효과적인 레이아웃(layout)을 필요로 하였다. 이에 따른 방식으로 효율성을 향상시키는 경우에는, 상기 전압 부스트 회로를 구비하는 반도체 장치의 고집적화에 불리하게 되며, 레이아웃(layout)이 까다로와지게 된다.In order to improve the efficiency of the driving voltage AVDD, an area of a transistor element in a voltage boost circuit is increased or an effective layout is required. In the case of improving the efficiency in this manner, it is disadvantageous to high integration of the semiconductor device including the voltage boost circuit, and the layout becomes difficult.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 네거티브(negative) 전압을 이용하여 부스트 전압을 생성함으로써, 트랜지스터의 면적을 증 가시킬 필요 없이 부하 전류에 의한 구동전압의 효율성이 낮아지는 문제를 개선할 수 있는 전압 부스트 회로를 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, by generating a boost voltage using a negative voltage, thereby improving the problem that the efficiency of the driving voltage due to the load current is reduced without increasing the area of the transistor It is an object of the present invention to provide a voltage boost circuit capable of doing so.

상기와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 전압 부스트회로는, 상기 전압 부스트 회로의 입력단으로 인가되는 제1 전원전압과 상기 전압 부스트 회로의 일 단자를 통해 인가되는 제2 전원전압의 차이에 해당하는 전압을 저장하는 적어도 하나의 부스트 커패시터 및 제 1구간동안 상기 부스트 커패시터에 전압이 저장되도록 연결상태가 제어되며, 제 2구간동안 상기 제1 전원전압을 상기 부스트 커패시터에 저장된 전압에 해당하는 값만큼 승압하여 상기 부스트 전압이 출력되도록 연결상태가 제어되는 적어도 하나의 스위치 소자를 구비하며, 상기 제2 전원전압은 네거티브(negative) 전압인 것을 특징으로 한다.According to an embodiment of the present invention, a voltage boost circuit includes a first power supply voltage applied to an input terminal of the voltage boost circuit and a second power supply voltage applied through one terminal of the voltage boost circuit. At least one boost capacitor for storing a voltage corresponding to a difference between the at least one boost capacitor, and a connection state of the boost capacitor is controlled to store the voltage in the boost capacitor during the first period, and the first power supply voltage to the voltage stored in the boost capacitor during the second period. And at least one switch element whose connection state is controlled such that the boost voltage is output by boosting by a corresponding value, wherein the second power supply voltage is a negative voltage.

상기 적어도 하나의 스위치는, 상기 제1 전원전압과 각각 병렬로 연결되는 제1 스위치 소자 및 제2 스위치 소자와, 상기 제2 스위치 소자와 상기 제2 전원전압 사이에 연결되는 제3 스위치 소자 및 상기 제1 스위치 소자와 상기 출력단 사이에 연결되는 제4 스위치 소자를 구비할 수 있다.The at least one switch may include a first switch element and a second switch element connected in parallel with the first power supply voltage, respectively, a third switch element connected between the second switch element and the second power supply voltage, and the A fourth switch device may be provided between the first switch device and the output terminal.

또한 상기 부스트 커패시터는, 상기 제1 스위치 소자와 상기 제4 스위치 소자의 공통노드와, 상기 제2 스위치 소자와 상기 제3 스위치 소자의 공통노드 사이에 연결되는 것이 바람직하다.The boost capacitor may be connected between the common node of the first switch element and the fourth switch element, and the common node of the second switch element and the third switch element.

한편, 본 발명의 일실시예에 따른 구동전압 발생기는, 제1 전원전압을 분압하는 전압 분배회로와, 상기 전압 분배회로로부터 전압을 입력받아 이를 반전하여 출력하는 전압 반전회로와, 상기 제1 전원전압과 소정의 제2 전원전압의 차이에 해당하는 전압만큼 상기 제1 전원전압을 승압하여 출력하는 전압 부스트 회로 및 상기 전압 부스트 회로로부터 피드백되는 부스트 전압과 상기 전압 분배회로의 출력전압을 비교하여, 상기 전압 부스트 회로를 제어하는 신호를 발생하는 비교기를 구비하며, 상기 제2 전원전압은 네거티브(negative) 전압인 것을 특징으로 한다.On the other hand, the driving voltage generator according to an embodiment of the present invention, a voltage distribution circuit for dividing a first power supply voltage, a voltage inversion circuit for receiving and inverting and outputting a voltage from the voltage distribution circuit, and the first power supply A voltage boost circuit for boosting and outputting the first power supply voltage by a voltage corresponding to a difference between a voltage and a predetermined second power supply voltage and a boost voltage fed back from the voltage boost circuit and an output voltage of the voltage distribution circuit, And a comparator for generating a signal for controlling the voltage boost circuit, wherein the second power supply voltage is a negative voltage.

상기 제2 전원전압은, 상기 전압 반전회로로부터 출력되는 네거티브(negative) 전압인 것이 바람직하다.The second power supply voltage is preferably a negative voltage output from the voltage inversion circuit.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings that illustrate preferred embodiments of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 2는 본 발명의 일실시예에 따른 전압 부스트 회로를 나타내는 회로도이다. 도시된 바와 같이 상기 전압 부스트 회로는, 하나 이상의 커패시터와 하나 이상의 스위치 소자를 구비한다. 또한, 상기 전압 부스트 회로의 입력단으로 제1 전원전압(VCI)이 인가되며, 상기 전압 부스트 회로의 일 단자를 통해 제2 전원전압(-Vx)이 인가된다. 상기 제1 전원전압(VCI)은 일반적으로 포지티브(positive) 전압이다.2 is a circuit diagram illustrating a voltage boost circuit according to an embodiment of the present invention. As shown, the voltage boost circuit includes one or more capacitors and one or more switch elements. In addition, a first power supply voltage VCI is applied to an input terminal of the voltage boost circuit, and a second power supply voltage -Vx is applied through one terminal of the voltage boost circuit. The first power supply voltage VCI is generally a positive voltage.

상기 하나 이상의 커패시터는 부스트 커패시터와 출력 커패시터를 구비할 수 있는데, 상기 도 2의 전압 부스트 회로는 두 개의 커패시터(C11,C12)를 구비한다. 상기 제1 커패시터(C11)은 부스트 커패시터이며, 상기 부스트 커패시터는 상기 제1 전원전압과 상기 제2 전원전압의 차이에 해당하는 전압을 저장한다.The one or more capacitors may include a boost capacitor and an output capacitor, and the voltage boost circuit of FIG. 2 includes two capacitors C11 and C12. The first capacitor C11 is a boost capacitor, and the boost capacitor stores a voltage corresponding to a difference between the first power voltage and the second power voltage.

또한 상기 출력 커패시터로서 제2 커패시터(C12)를 더 구비할 수 있으며, 상기 출력 커패시터는 상기 전압 부스트 회로의 출력단에 연결되어 출력전압을 저장한다. In addition, the output capacitor may further include a second capacitor C12, which is connected to an output terminal of the voltage boost circuit to store an output voltage.

한편, 상기 전압 부스트 회로는 하나 이상의 스위치 소자를 구비하는데, 상기 도 2의 전압 부스트 회로는 그 일예로서 네 개의 스위치 소자를 구비하는 것을 도시한다. 상기 스위치 소자는 소정의 제어신호(미도시)에 의해 온/오프 제어된다. 특히, 제 1구간 동안에는 상기 부스트 커패시터에 전압이 저장되도록 연결상태가 제어되며, 제 2구간 동안에는 상기 제1 전원전압(VCI)을 상기 부스트 커패시터에 저장된 전압에 해당하는 값만큼 승압하여 부스트 전압이 출력되도록 연결상태가 제어된다. 상기 부스트 전압은 구동IC 등에 사용되는 구동전압(AVDD)으로 이용될 수 있다. Meanwhile, the voltage boost circuit includes one or more switch elements, and the voltage boost circuit of FIG. 2 shows four switch elements as an example. The switch element is controlled on / off by a predetermined control signal (not shown). In particular, the connection state is controlled to store the voltage in the boost capacitor during the first period, and the boost voltage is output by boosting the first power voltage VCI by a value corresponding to the voltage stored in the boost capacitor during the second period. The connection state is controlled as much as possible. The boost voltage may be used as a driving voltage AVDD used in a driving IC.

특히, 본 발명의 목적을 달성하기 위하여, 상기 제2 전원전압(-Vx)은 네거티브(negative) 전압인 것을 특징으로 한다. 이에 따라 상기 전압 부스트 회로는 제1 전원전압(VCI)의 승압비율을 두 배 이상 높일 수 있는데, 이에 대한 설명은 다음과 같다. In particular, in order to achieve the object of the present invention, the second power supply voltage (-Vx) is characterized in that the negative (negative) voltage. Accordingly, the voltage boost circuit may increase the boost ratio of the first power voltage VCI by more than twice, which will be described below.

도 2의 전압 부스트 회로를 참조하면 상기 네 개의 스위치 소자는, 상기 제1 전원전압(VCI)과 각각 병렬로 연결되는 제1 스위치 소자(SW10) 및 제2 스위치 소자 (SW11)와, 상기 제2 스위치 소자(SW11)와 상기 제2 전원전압 사이(-Vx)에 연결되는 제3 스위치 소자(SW12) 및 상기 제1 스위치 소자(SW10)와 상기 출력단 사이에 연결되는 제4 스위치 소자(SW13)를 구비한다.Referring to the voltage boost circuit of FIG. 2, the four switch elements include a first switch element SW10 and a second switch element SW11 connected in parallel with the first power voltage VCI, and the second switch element. The third switch element SW12 connected between the switch element SW11 and the second power supply voltage (-Vx) and the fourth switch element SW13 connected between the first switch element SW10 and the output terminal are connected. Equipped.

또한, 상기 부스트 커패시터(C11)는, 상기 제1 스위치 소자(SW10)와 상기 제4 스위치 소자(SW13)의 공통노드와, 상기 제2 스위치 소자(SW11)와 상기 제3 스위치 소자(SW12)의 공통노드 사이에 연결된다. In addition, the boost capacitor C11 may include a common node of the first switch element SW10 and the fourth switch element SW13, and the second switch element SW11 and the third switch element SW12. It is connected between common nodes.

상술한 바와 같이 구성되는 전압 부스트 회로에 있어서, 제 1구간 동안에는 상기 제1 스위치 소자(SW10)와 제3 스위치 소자(SW12)가 턴온 되며, 상기 제2 스위치 소자(SW11)와 제4 스위치 소자(SW13)가 턴오프 된다. 이에 따라 상기 부스트 커패시터(C11)에는 제1 전원전압(VCI) 및 제2 전원전압(-Vx)의 차이에 해당하는 전압(VCI+Vx)이 저장된다. In the voltage boost circuit configured as described above, the first switch element SW10 and the third switch element SW12 are turned on during the first section, and the second switch element SW11 and the fourth switch element ( SW13) is turned off. Accordingly, the boost capacitor C11 stores the voltage VCI + Vx corresponding to the difference between the first power supply voltage VCI and the second power supply voltage −Vx.

이후 제 2구간 동안에는 상기 제1 스위치 소자(SW10)와 제3 스위치 소자(SW12)가 턴오프 되며, 상기 제2 스위치 소자(SW11)와 제4 스위치 소자(SW13)가 턴온 된다. 이에 따라 출력단의 전압은 상기 부스트 커패시터(C11)에 저장된 전압과 상기 제1 전원전압(VCI)을 더한 값(2VCI+Vx)이 된다. Thereafter, the first switch element SW10 and the third switch element SW12 are turned off during the second section, and the second switch element SW11 and the fourth switch element SW13 are turned on. Accordingly, the voltage at the output terminal becomes a value (2VCI + Vx) obtained by adding the voltage stored in the boost capacitor C11 and the first power voltage VCI.

상술한 바와 같이 본 발명의 전압 부스트 회로의 경우, 상기 제2 전원전압(-Vx)은 네거티브(negative) 전압으로 이루어지므로, 상기 전압 부스트 회로의 승압비율을 두 배 이상으로 높일 수 있다. 따라서, 부하전류(load current)에 의해 전압강하가 발생하더라도, 상기 전압 부스트 회로의 출력단을 통해 출력되는 부스트 전압을 일정 레벨로 유지할 수 있다.As described above, in the voltage boost circuit of the present invention, since the second power supply voltage (-Vx) is made of a negative voltage, the voltage boosting ratio of the voltage boost circuit may be more than doubled. Therefore, even if a voltage drop occurs due to a load current, the boost voltage output through the output terminal of the voltage boost circuit can be maintained at a constant level.

한편, 상술한 바와 같은 전압 부스트 회로는, 모바일(mobile)향 DDI(Display Driver IC)에 사용되는 구동전압을 생성하기 위한 구동전압 발생기에 적용될 수 있는데, 본 발명에 따른 구동전압 발생기를 도 3을 참조하여 설명한다. Meanwhile, the voltage boost circuit as described above may be applied to a driving voltage generator for generating a driving voltage used for a mobile display driver IC (DDI). It demonstrates with reference.

도 3은 본 발명의 일실시예에 따른 구동전압 발생기를 나타내는 회로도이다. 도 3에 도시된 바와 같이 상기 구동전압 발생기는, 제1 전원전압(VCI)을 분압하는 전압 분배회로(10)와, 상기 전압 분배회로로부터 전압을 입력받아 이를 반전하여 출력하는 전압 반전회로(20)와, 상기 제1 전원전압(VCI)과 소정의 제2 전원전압(-Vx)의 차이에 해당하는 전압만큼 상기 제1 전원전압(VCI)을 승압하여 출력하는 전압 부스트 회로(30) 및 상기 전압 부스트 회로(30)로부터 출력되는 부스트 전압을 피드백하여, 상기 전압 부스트 회로(30)를 제어하는 신호를 발생하는 비교기(40)를 구비한다. 특히 본 발명의 목적을 달성하기 위하여 상기 제2 전원전압(-Vx)은 네거티브(negative) 전압을 적용한다. 3 is a circuit diagram illustrating a driving voltage generator according to an exemplary embodiment of the present invention. As shown in FIG. 3, the driving voltage generator includes a voltage distribution circuit 10 for dividing a first power supply voltage VCI, and a voltage inversion circuit 20 that receives a voltage from the voltage distribution circuit and inverts and outputs the voltage. ) And a voltage boost circuit 30 for boosting and outputting the first power voltage VCI by a voltage corresponding to a difference between the first power voltage VCI and the predetermined second power voltage -Vx. And a comparator 40 for feeding back a boost voltage output from the voltage boost circuit 30 to generate a signal for controlling the voltage boost circuit 30. In particular, in order to achieve the object of the present invention, the second power supply voltage (-Vx) applies a negative voltage.

상기 전압 분배회로(10)는 직렬로 연결된 복수 개의 저항(R1,R2)을 구비하며, 상기 제1 전원전압(VCI)을 분압하여 출력한다. 상기 전압 분배회로(10)는 상기 제1 전원전압(VCI)을 분압하여 분압전압(VCI1)을 출력한다.The voltage distribution circuit 10 includes a plurality of resistors R1 and R2 connected in series, and divides and outputs the first power voltage VCI. The voltage distribution circuit 10 divides the first power voltage VCI and outputs a divided voltage VCI1.

또한, 상기 전압 반전회로(20)는 상기 분압전압(VCI1)을 입력받아, 이를 반전시켜 출력한다. 상기 전압 반전회로(20)에서 출력되는 반전신호(-VCI1)는 상기 전압 부스트 회로(30)의 일 단자로 입력된다. In addition, the voltage inversion circuit 20 receives the divided voltage VCI1 and inverts it to output it. The inversion signal -VCI1 output from the voltage inversion circuit 20 is input to one terminal of the voltage boost circuit 30.

상기 전압 부스트 회로(30)는, 입력단으로 인가되는 제1 전원전압(VCI)과 일 단자로 입력되는 제2 전원전압(-Vx)의 차이에 해당하는 전압만큼 상기 제1 전원전 압(VCI)을 승압하여 출력한다. 본 발명의 바람직한 실시예로서 상기 전압 반전회로(20)에서 출력되는 반전신호(-VCI1)가, 상기 전압 부스트 회로(30)의 일 단자로 입력되는 제2 전원전압(-Vx)이 되도록 한다. The voltage boost circuit 30 may have a voltage corresponding to a difference between a first power supply voltage VCI applied to an input terminal and a second power supply voltage −Vx input to one terminal, to the first power supply voltage VCI. To increase the output pressure. In a preferred embodiment of the present invention, the inversion signal (-VCI1) output from the voltage inversion circuit 20 is a second power supply voltage (-Vx) input to one terminal of the voltage boost circuit 30.

상기 전압 부스트 회로(30)의 출력단을 통해 출력되는 부스트 전압은 피드백되어 상기 비교기(40)의 일 단자로 입력된다. 상기 비교기(40)는 상기 부스트 전압을 분압한 신호와, 상기 전압 분배회로(10)로부터 출력되는 분압전압(VCI1)을 비교 연산한다. 상기 도 3에 도시된 바와 같이 상기 부스트 전압은 동일한 저항값을 갖는 두 개의 저항(R3)에 의해 이등분되어 상기 비교기(40)의 일 단자로 입력된다. 상기 부스트 전압을 분압한 신호가 상기 분압전압(VCI1)보다 큰 경우, 상기 비교기(40)는 상기 전압 부스트 회로(30)의 동작을 멈추도록 하는 신호를 출력한다.The boost voltage output through the output terminal of the voltage boost circuit 30 is fed back to the terminal of the comparator 40. The comparator 40 compares the signal obtained by dividing the boost voltage with the divided voltage VCI1 output from the voltage divider circuit 10. As shown in FIG. 3, the boost voltage is divided by two resistors R3 having the same resistance value and input to one terminal of the comparator 40. When the signal obtained by dividing the boost voltage is greater than the divided voltage VCI1, the comparator 40 outputs a signal for stopping the operation of the voltage boost circuit 30.

상기 전압 부스트 회로(30)는 상술한 바와 같이, 하나 이상의 커패시터 및 하나 이상의 스위치 소자를 구비한다. 상기 전압 부스트 회로(30)의 입력단으로 제1 전원전압(VCI)이 인가되며, 상기 전압 부스트 회로(30)의 일 단자를 통해 제2 전원전압(-Vx)이 인가된다. The voltage boost circuit 30 has one or more capacitors and one or more switch elements, as described above. A first power supply voltage VCI is applied to an input terminal of the voltage boost circuit 30, and a second power supply voltage -Vx is applied through one terminal of the voltage boost circuit 30.

상기 제1 전원전압(VCI)은 일반적으로 포지티브(positive) 전압이다. 또한, 상기 제2 전원전압(-Vx)은 네거티브(negative) 전압이 적용되며, 특히 상기 도 3에서는 상기 제2 전원전압(-Vx)은 상기 전압 반전회로(20)에서 출력되는 반전신호(-VCI1)인 것으로 한다. The first power supply voltage VCI is generally a positive voltage. In addition, a negative voltage is applied to the second power voltage (-Vx). In particular, in FIG. 3, the second power voltage (-Vx) is an inverted signal (-) output from the voltage inversion circuit 20. VCI1).

상기 전압 부스트 회로(30)는 도 2에 도시된 전압 부스트 회로를 동일하게 적용할 수 있다. 이 경우 부스트 커패시터(C11)에는 상기 제1 전원전압(VCI)와 상 기 반전신호(-VCI1)의 차이에 해당하는 전압(VCI+VCI1)이 저장된다. 이 경우 상기 부스트 전압은 2VCI+VCI1 이 되므로, 상기 제2 전원전압(-Vx)을 네거티브(negative) 전압인 경우에 상기 전압 부스트 회로(30)의 승압비율을 두 배 이상으로 높일 수 있다. The voltage boost circuit 30 may equally apply the voltage boost circuit shown in FIG. 2. In this case, the boost capacitor C11 stores a voltage VCI + VCI1 corresponding to a difference between the first power voltage VCI and the inversion signal -VCI1. In this case, since the boost voltage is 2VCI + VCI1, when the second power supply voltage (−Vx) is a negative voltage, the boost ratio of the voltage boost circuit 30 may be more than doubled.

일반적으로, 피드백 방식을 적용한 구동전압 발생기의 경우 출력되는 구동전압의 효율을 향상시킬 수 있으나, 상술한 바와 같이 부하전류로 인하여 전압강하가 발생하게 되면, 상기 구동전압이 일정한 값을 유지할 수 없게 된다. 반면에 본 발명에 따른 구동전압 발생기의 경우 상기 부하전류에도 불구하고 상기 구동전압을 일정한 값을 유지할 수 있는데, 이를 도 4 내지 도 6을 참조하여 설명한다. In general, in the case of the driving voltage generator to which the feedback method is applied, the efficiency of the output driving voltage may be improved. However, when a voltage drop occurs due to the load current as described above, the driving voltage cannot maintain a constant value. . On the other hand, in the driving voltage generator according to the present invention, the driving voltage can be maintained at a constant value despite the load current, which will be described with reference to FIGS. 4 to 6.

도 4는 저항성분을 고려한 본 발명에 따른 구동전압 발생기를 나타내는 회로도이다. 도시된 바와 같이 일반적으로 메탈라인으로 이루어지는 도전성 라인은, 고유의 저항 성분을 가지게 되며, 상기 저항 성분에 의해 부하전류에 따른 전압강하가 발생한다. 4 is a circuit diagram illustrating a driving voltage generator according to the present invention in consideration of a resistance component. As shown in the drawing, the conductive line, which is generally made of a metal line, has a unique resistance component, and a voltage drop according to the load current is generated by the resistance component.

상기 도 4의 회로도에서, 상기 제1 전원전압(VCI)이 2.8V 이고, 상기 분압전압(VCI1)이 상기 제1 전원전압(VCI)을 0.92배로 분압하여 2.576V 의 값을 갖는 경우에 대해 시뮬레이션한 결과를 종래와 비교하여 설명하면 아래 표 1과 같다. 이 때 상기 메탈라인에 의한 저항성분은 8옴(ohm)으로 한다. In the circuit diagram of FIG. 4, the first power supply voltage VCI is 2.8V, and the divided voltage VCI1 divides the first power supply voltage VCI by 0.92 times to have a value of 2.576V. One result is compared with the prior art as shown in Table 1 below. In this case, the resistance component due to the metal line is 8 ohm.

IAVDDIAVDD 본 발명The present invention 종래Conventional 0mA0 mA 5.16V5.16V 5.16V5.16V 1mA1 mA 5.16V5.16V 5.138V5.138 V 3mA3 mA 5.16V5.16V 5.095V5.095 V 5mA5 mA 5.16V5.16V 4.734V4.734 V

종래의 구동전압 발생기에 적용되는 전압 부스트 회로는 입력전압을 두 배로 승압하므로, 부하전류가 작은 경우에는 구동전압을 일정하게 유지할 수 있었다. 그러나 부하전류가 증가하는 경우에는 전압강하가 발생하여 구동전압이 작아지게 되었다. Since the voltage boost circuit applied to the conventional driving voltage generator doubles the input voltage, the driving voltage can be kept constant when the load current is small. However, when the load current increases, a voltage drop occurs and the driving voltage decreases.

그러나 본 발명에 따른 구동전압 발생기에 적용되는 전압 부스트 회로(30)의 경우, 상술한 바와 같이 부스트 커패시터(C11)에는 VCI+VCI1 에 해당하는 높은 전압이 저장된다. 또한, 피드백 방식에 따라 출력단을 통해 출력되는 상기 구동전압(AVDD)은 2*VCI1 값을 유지하게 된다. 이 경우 상기 구동전압(AVDD)은 대략 5.16V가 된다. However, in the case of the voltage boost circuit 30 applied to the driving voltage generator according to the present invention, the high voltage corresponding to VCI + VCI1 is stored in the boost capacitor C11 as described above. In addition, the driving voltage AVDD output through the output terminal according to a feedback scheme maintains 2 * VCI1 values. In this case, the driving voltage AVDD is approximately 5.16V.

상기 저항성분을 통해 흐르는 부하전류가 커지는 경우에는 전압강하가 커지게 된다. 그러나 본 발명에서의 부스트 커패시터(C11)에는 VCI+VCI1 에 해당하는 높은 전압이 저장되므로, 상기 전압강하에도 불구하고 상기 구동전압(AVDD)을 2*VCI1 까지 승압할 수 있다. 따라서 상기 구동전압(AVDD)을 일정한 레벨로 안정하게 유지할 수 있게 된다.When the load current flowing through the resistance component increases, the voltage drop increases. However, since the high voltage corresponding to VCI + VCI1 is stored in the boost capacitor C11 in the present invention, the driving voltage AVDD may be boosted to 2 * VCI1 despite the voltage drop. Therefore, the driving voltage AVDD can be stably maintained at a constant level.

도 5는 본 발명에 따른 구동전압 발생기에서 출력되는 구동전압의 효율성을 종래와 비교하여 나타내는 그래프이다. 5 is a graph showing the efficiency of the driving voltage output from the driving voltage generator according to the present invention in comparison with the prior art.

도 5에 도시된 그래프에서, 가로축은 부하전류를 나타내는 축이며, 세로축은 생성되는 구동전압(AVDD)를 나타내는 축이다. 부호중 L1은, 종래의 전압 부스트 회로가 적용되는 구동전압 발생기에서 부하전류에 따른 구동전압의 변화를 나타낸다. 특히 상기 L1은 피드백 구조가 적용되지 않는 경우를 나타낸다. In the graph shown in FIG. 5, the horizontal axis is an axis representing a load current, and the vertical axis is an axis representing a generated driving voltage AVDD. L1 in the code | symbol shows the change of the drive voltage according to a load current in the drive voltage generator to which the conventional voltage boost circuit is applied. In particular, L1 represents a case where a feedback structure is not applied.

한편, L2는 종래의 전압 부스트 회로를 적용하며, 피드백 구조를 갖는 구동전압 발생기에서 부하전류에 따른 구동전압의 변화를 나타내며, L3 은 본 발명에 따른 구동전압 발생기에서 부하전류에 따른 구동전압의 변화를 나타낸다. On the other hand, L2 is a conventional voltage boost circuit, and represents a change in the drive voltage according to the load current in the drive voltage generator having a feedback structure, L3 is a change in the drive voltage according to the load current in the drive voltage generator according to the present invention Indicates.

도시된 바와 같이, L1의 경우 부하전류가 없을 때 전압 부스터 회로가 전원전압을 2*VCI1에 해당하는 값으로 승압하며, 이렇게 승압한 전압이 구동전압이 된다. 이 경우 부하전류가 점점 증가하게 되면 상기 구동전압은 일정한 값을 유지하지 못하고 낮아지게 된다. As shown, in the case of L1, when there is no load current, the voltage booster circuit boosts the power supply voltage to a value corresponding to 2 * VCI1, and the voltage boosted is the driving voltage. In this case, as the load current gradually increases, the driving voltage is lowered without maintaining a constant value.

L2의 경우, 전압 부스트 회로에 의해 입력전압이 두 배로 승압되어 부스트 전압이 2*VCI 인 것을 나타낸다. 또한, 피드백 구조에 의하여 생성되는 구동전압은 2*VCI1를 유지한다. 이 경우 상기 전압 부스트 회로에 의해 승압된 전압은 2*VCI 이므로, 일정 범위 내에서의 부하전류에 대해서 상기 구동전압을 2*VCI1로 유지할 수 있다. 그러나 일정 범위를 벗어난 부하전류에 대해서는 상기 구동전압이 낮아지게 되어 효율성이 떨어지게 된다. In the case of L2, the voltage boost circuit doubles the input voltage, indicating that the boost voltage is 2 * VCI. In addition, the driving voltage generated by the feedback structure maintains 2 * VCI1. In this case, since the voltage boosted by the voltage boost circuit is 2 * VCI, the driving voltage can be maintained at 2 * VCI1 for a load current within a predetermined range. However, for the load current outside the predetermined range, the driving voltage is lowered and the efficiency is lowered.

반면, 본 발명에 따른 구동전압 발생기의 경우 L3에 도시된 바와 같이, 전압 부스트 회로는 전원전압을 2*VCI+VCI1에 해당하는 값으로 승압한다. 따라서, 종래의 경우에 비해, 충분한 범위 내에서의 부하전류에 대해 상기 구동전압을 2*VCI1의 일정한 값으로 유지할 수 있다. 상기 부하전류가 큰 값인 경우에, 본 발명에 따른 구동전압 발생기에서 생성되는 구동전압은, L1 및 L2에 비해 각각 ΔV1+ΔV2 및 ΔV2 만큼 전압의 강하를 방지할 수 있다. On the other hand, in the driving voltage generator according to the present invention, as shown in L3, the voltage boost circuit boosts the power supply voltage to a value corresponding to 2 * VCI + VCI1. Therefore, as compared with the conventional case, the drive voltage can be maintained at a constant value of 2 * VCI1 for a load current within a sufficient range. When the load current is a large value, the driving voltage generated by the driving voltage generator according to the present invention can prevent the voltage drop by ΔV 1 + ΔV 2 and ΔV 2, respectively, compared to L 1 and L 2.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상기한 바와 같은 본 발명에 따르면, 네거티브(negative) 전압을 이용하여 전원전압을 부스팅 함으로써 전원전압을 큰 비율로 승압할 수 있으며, 이에 따라 큰 부하전류에 의한 전압강하가 일어나는 경우에도 구동전압을 일정하게 발생시킬 수 있는 효과가 있다.According to the present invention as described above, by boosting the power supply voltage by using a negative voltage (negative), it is possible to boost the power supply voltage by a large ratio, so that even if a voltage drop caused by a large load current occurs a constant driving voltage There is an effect that can be generated.

Claims (12)

소정의 전원전압을 승압하여 출력단을 통해 부스트 전압을 출력하기 위한 전압 부스트 회로에 있어서,In a voltage boost circuit for boosting a predetermined power supply voltage and outputting a boost voltage through an output terminal, 상기 전압 부스트 회로의 입력단으로 인가되는 제1 전원전압과 상기 전압 부스트 회로의 일 단자를 통해 인가되는 제2 전원전압의 차이에 해당하는 전압을 저장하는 적어도 하나의 부스트 커패시터; 및At least one boost capacitor configured to store a voltage corresponding to a difference between a first power supply voltage applied to an input terminal of the voltage boost circuit and a second power supply voltage applied through one terminal of the voltage boost circuit; And 제 1구간동안 상기 부스트 커패시터에 전압이 저장되도록 연결상태가 제어되며, 제 2구간동안 상기 제1 전원전압을 상기 부스트 커패시터에 저장된 전압에 해당하는 값만큼 승압하여 상기 부스트 전압이 출력되도록 연결상태가 제어되는 적어도 하나의 스위치 소자를 구비하며,The connection state is controlled such that a voltage is stored in the boost capacitor during the first period, and the connection state is increased such that the boost voltage is output by boosting the first power voltage by a value corresponding to the voltage stored in the boost capacitor during the second period. Having at least one switch element to be controlled, 상기 제2 전원전압은 네거티브(negative) 전압인 것을 특징으로 하는 전압 부스터 회로.And the second power supply voltage is a negative voltage. 제 1항에 있어서, 상기 제1 전원전압은,The method of claim 1, wherein the first power supply voltage, 포지티브(positive) 전압인 것을 특징으로 하는 전압 부스트 회로.A voltage boost circuit, characterized in that it is a positive voltage. 제 2항에 있어서, 상기 적어도 하나의 스위치 소자는, The method of claim 2, wherein the at least one switch element, 상기 제1 전원전압과 각각 병렬로 연결되는 제1 스위치 소자 및 제2 스위치 소자;First and second switch elements connected in parallel with the first power supply voltage, respectively; 상기 제2 스위치 소자와 상기 제2 전원전압 사이에 연결되는 제3 스위치 소자; 및A third switch device connected between the second switch device and the second power supply voltage; And 상기 제1 스위치 소자와 상기 출력단 사이에 연결되는 제4 스위치 소자를 구비하는 것을 특징으로 하는 전압 부스트 회로.And a fourth switch element connected between the first switch element and the output terminal. 제 3항에 있어서, 상기 부스트 커패시터는,The method of claim 3, wherein the boost capacitor, 상기 제1 스위치 소자와 상기 제4 스위치 소자의 공통노드와, 상기 제2 스위치 소자와 상기 제3 스위치 소자의 공통노드 사이에 연결되는 것을 특징으로 하는 전압 부스트 회로.And a common node of the first switch element and the fourth switch element, and a common node of the second switch element and the third switch element. 제 4항에 있어서, The method of claim 4, wherein 상기 출력단에 연결되는 출력 커패시터를 더 구비하는 것을 특징으로 하는 전압 부스트 회로.And an output capacitor connected to the output terminal. 제1 전원전압을 분압하는 전압 분배회로;A voltage distribution circuit for dividing the first power supply voltage; 상기 전압 분배회로로부터 전압을 입력받아 이를 반전하여 출력하는 전압 반전회로;A voltage inversion circuit that receives a voltage from the voltage distribution circuit and inverts it and outputs the voltage; 상기 제1 전원전압과 소정의 제2 전원전압의 차이에 해당하는 전압만큼 상기 제1 전원전압을 승압하여 출력하는 전압 부스트 회로; 및A voltage boost circuit for boosting and outputting the first power voltage by a voltage corresponding to a difference between the first power voltage and a predetermined second power voltage; And 상기 전압 부스트 회로로부터 피드백되는 부스트 전압과 상기 전압 분배회로 의 출력전압을 비교하여, 상기 전압 부스트 회로를 제어하는 신호를 발생하는 비교기를 구비하며,A comparator for comparing a boost voltage fed back from the voltage boost circuit with an output voltage of the voltage distribution circuit to generate a signal for controlling the voltage boost circuit; 상기 제2 전원전압은 네거티브(negative) 전압인 것을 특징으로 하는 구동전압 발생기.The second power supply voltage is a driving voltage generator, characterized in that the negative (negative) voltage. 제 6항에 있어서, 상기 전압 부스트 회로는,The method of claim 6, wherein the voltage boost circuit, 상기 전압 부스트 회로의 입력단으로 인가되는 상기 제1 전원전압과, 상기 전압 부스트 회로의 일 단자를 통해 인가되는 상기 제2 전원전압의 차이에 해당하는 전압을 저장하는 적어도 하나의 부스트 커패시터; 및At least one boost capacitor configured to store a voltage corresponding to a difference between the first power supply voltage applied to an input terminal of the voltage boost circuit and the second power supply voltage applied through one terminal of the voltage boost circuit; And 제 1구간동안 상기 부스트 커패시터에 전압이 저장되도록 연결상태가 제어되며, 제 2구간동안 상기 제1 전원전압을 상기 부스트 커패시터에 저장된 전압에 해당하는 값만큼 승압하여 상기 부스트 전압이 출력되도록 연결상태가 제어되는 적어도 하나의 스위치 소자를 구비하는 것을 특징으로 하는 구동전압 발생기.The connection state is controlled such that a voltage is stored in the boost capacitor during the first period, and the connection state is increased such that the boost voltage is output by boosting the first power voltage by a value corresponding to the voltage stored in the boost capacitor during the second period. And at least one switch element to be controlled. 제 7항에 있어서, 상기 제1 전원전압은,The method of claim 7, wherein the first power supply voltage, 포지티브(positive) 전압인 것을 특징으로 하는 구동전압 발생기.A drive voltage generator, characterized in that it is a positive voltage. 제 8항에 있어서, 상기 제2 전원전압은,The method of claim 8, wherein the second power supply voltage, 상기 전압 반전회로로부터 출력되는 네거티브(negative) 전압인 것을 특징으로 하는 구동전압 발생기.And a negative voltage output from the voltage inversion circuit. 제 9항에 있어서, 상기 적어도 하나의 스위치 소자는, The method of claim 9, wherein the at least one switch element, 상기 제1 전원전압과 각각 병렬로 연결되는 제1 스위치 소자 및 제2 스위치 소자;First and second switch elements connected in parallel with the first power supply voltage, respectively; 상기 제2 스위치 소자와 상기 제2 전원전압 사이에 연결되는 제3 스위치 소자; 및A third switch device connected between the second switch device and the second power supply voltage; And 상기 제1 스위치 소자와 상기 출력단 사이에 연결되는 제4 스위치 소자를 구비하는 것을 특징으로 하는 구동전압 발생기.And a fourth switch element connected between the first switch element and the output terminal. 제 10항에 있어서, 상기 부스트 커패시터는,The method of claim 10, wherein the boost capacitor, 상기 제1 스위치 소자와 상기 제4 스위치 소자의 공통노드와, 상기 제2 스위치 소자와 상기 제3 스위치 소자의 공통노드 사이에 연결되는 것을 특징으로 하는 구동전압 발생기.And a common node of the first switch element and the fourth switch element, and a common node of the second switch element and the third switch element. 제 11항에 있어서, The method of claim 11, 상기 출력단에 연결되는 출력 커패시터를 더 구비하는 것을 특징으로 하는 구동전압 발생기.And an output capacitor connected to the output terminal.
KR1020050061245A 2005-07-07 2005-07-07 Voltage boost circuit using negative voltage and driving voltage generator including the same KR20070006156A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050061245A KR20070006156A (en) 2005-07-07 2005-07-07 Voltage boost circuit using negative voltage and driving voltage generator including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061245A KR20070006156A (en) 2005-07-07 2005-07-07 Voltage boost circuit using negative voltage and driving voltage generator including the same

Publications (1)

Publication Number Publication Date
KR20070006156A true KR20070006156A (en) 2007-01-11

Family

ID=37871452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061245A KR20070006156A (en) 2005-07-07 2005-07-07 Voltage boost circuit using negative voltage and driving voltage generator including the same

Country Status (1)

Country Link
KR (1) KR20070006156A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303199B1 (en) * 2007-05-03 2013-09-03 솔로몬 시스테크 리미티드 dual output voltage system with charge recycling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303199B1 (en) * 2007-05-03 2013-09-03 솔로몬 시스테크 리미티드 dual output voltage system with charge recycling

Similar Documents

Publication Publication Date Title
US7541859B2 (en) Charge pump circuit
US7382176B2 (en) Charge pump circuit
US7851946B2 (en) Switching power supply and electronic apparatus employing the same
JP5840164B2 (en) LDO regulators for integrated applications
US6014322A (en) Power supply unit, parallel operation control circuit applied thereto, and parallel operation control method
US7795951B2 (en) High-dynamic range low ripple voltage multiplier
KR101579838B1 (en) Apparatus using a stabilized driving voltage and display system using the same
US9350233B2 (en) Voltage conversion circuit and switching control circuit
KR101675562B1 (en) Power device
JP2002189454A (en) Power supply circuit, liquid crystal device and electronic equipment
JP2011193579A (en) Semiconductor device
JP2008243281A (en) Power voltage generating circuit
KR19990030246A (en) Driving circuit and driving method of display element
US20070063762A1 (en) Semiconductor device with charge pump booster circuit
US6208124B1 (en) Semiconductor integrated circuit
US9531259B2 (en) Power supply circuit
US20050012542A1 (en) Power supply
JP5301344B2 (en) Booster circuit
US8854020B2 (en) Multiple-level switched-mode power supply
US10152937B2 (en) Semiconductor device, power supply circuit, and liquid crystal display device
KR20070006156A (en) Voltage boost circuit using negative voltage and driving voltage generator including the same
US20050146904A1 (en) Charge pump
KR100752643B1 (en) Adaptive input voltage controlled voltage booster
KR101978672B1 (en) A parallel connection circuit device of modular smps and its driving control method
US20190138041A1 (en) Voltage regulator with performance compensation

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination