KR20060115496A - 반도체 소자의 스토리지 노드 콘택 형성방법 - Google Patents
반도체 소자의 스토리지 노드 콘택 형성방법 Download PDFInfo
- Publication number
- KR20060115496A KR20060115496A KR1020050037942A KR20050037942A KR20060115496A KR 20060115496 A KR20060115496 A KR 20060115496A KR 1020050037942 A KR1020050037942 A KR 1020050037942A KR 20050037942 A KR20050037942 A KR 20050037942A KR 20060115496 A KR20060115496 A KR 20060115496A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- hard mask
- film
- line hard
- interlayer insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000003860 storage Methods 0.000 title abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 46
- 150000004767 nitrides Chemical class 0.000 claims abstract description 32
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 32
- 239000010937 tungsten Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 abstract 1
- 238000005498 polishing Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 스토리지 노드와 비트라인 간의 SAC(self-align contact) 마진을 확보할 수 있는 반도체 소자의 스토리지 노드 콘택 형성방법에 관한 것이다. 본 발명은, 렌딩 플러그 콘택을 구비한 제1층간절연막이 형성된 반도체 기판을 마련하는 단계와, 상기 제1층간절연막 상에 비트라인 베리어 메탈, 비트라인 전극용 도전막, 비트라인 하드마스크용 질화막 및 비트라인 하드마스크용 텅스텐막을 차례로 증착하는 단계와, 상기 비트라인 하드마스크용 텅스텐막과 비트라인 하드마스크용 질화막과 비트라인 전극용 도전막 및 비트라인 베리어 메탈을 패터닝하여 비트라인을 형성하는 단계와, 상기 비트라인이 완전 매립 되도록 기판 결과물 상에 제2층간절연막을 증착하는 단계와, 상기 비트라인 하드마스크용 텅스텐막이 노출될 때까지 제2층간절연막을 CMP하는 단계와, 상기 렌딩플러그 콘택이 노출될때 까지 제2층간절연막 및 제1층간절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 비트라인 하드마스크용 텅스텐막을 제거하는 단계와, 상기 콘택홀이 매립되도록 기판 결과물 상에 플러그용 도전막을 증착하는 단계 및 상기 비트라인 하드마스크용 질화막이 노출되도록 플러그용 도전막을 CMP하는 단계를 포함한다. 본 발명에 따르면, 질화막과 텅스텐막을 비트라인 하드마스크용으로 형성하여 비트라인 하드마스크용 텅스텐막을 제2층간절연막 CMP의 연마정지막으로 사용함으로써 웨이퍼 내의 균일도를 향상시킬 수 있다.
또한, 제2층간절연막 및 제1층간절연막 식각시 상기 비트라인 하드마스크용 텅스텐막을 식각장벽으로 이용함으로써 상기 비트라인 하드마스크용 질화막을 보호하는 역할을 한다. 그 결과로 후속 스토리지 노드 콘택 플러그간의 분리를 위한 도전막의 CMP 후에도 비트라인 하드마스크용 질화막의 손실을 억제할 수 있다. 이에 따라, 후속 스토리지 노드와 비트라인 간의 SAC 페일을 방지할 수 있다.
게다가 비트라인 하드마스크 두께가 낮아짐에 따라 전체 비트라인 높이가 낮아진다. 이로 인하여 제2층간절연막의 갭필(Gap-Fill) 특성을 높일 수 있어 소자 수율 향상에 도움이 된다.
Description
도 1a 내지 도 1e은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 2는 비트라인 상에 스토리지 노드 콘택용 마스크를 형성한 상태의 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 반도체 기판 2: 렌딩플러그콘택
3: 제1층간절연막 4: 비트라인 베리어 메탈
5: 비트라인 전극용 도전막 6: 비트라인 하드마스크용 질화막
7: 비트라인 하드마스크용 텅스텐막
A: 비트라인 B: 스토리지 노드 콘택용 마스크
8: 제2층간절연막 9: 스토리지 노드 콘택용 스페이서 10: 스토리지 노드 콘택 플러그용 도전막
본 발명은 반도체 소자의 스토리지 노드 콘택 형성방법에 관한 것으로, 보다 상세하게는, 스토리지 노드와 비트라인 간의 SAC(self-align contact) 마진을 확보할 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체에서 스토리지 노드 콘택은 트랜지스터와 캐패시터 간의 전기적 동작을 가능케 한다. 최근의 스토리지 노드 콘택 형성은 비트라인을 패터닝하고 제2층간절연막을 형성한 후 콘택을 분리시킬 부분만 남기고 나머지 부분의 절연막을 식각하는 라인 타입 SAC 공정을 이용하고 있다.
이러한 SAC 식각 공정에서는 비트라인 하드마스크용 질화막의 손실은 불가피하다. 게다가 스토리지 노드 콘택 마스크 및 식각공정의 마진을 확보할 목적으로 행하는 제2층간절연막 CMP 공정의 불균일도에 의해서 비트라인 위의 잔류한 제2층간절연막의 두께 편차가 심한 경우에 후속 스토리지 노드 콘택 마스크와 식각공정에 악영향을 준다.
특히 제2층간절연막을 CMP 할 때, 비트라인 위의 제2층간절연막 두께 편차가 심한 경우, 제2층간절연막이 얇은 곳을 타겟으로 식각공정을 하면 비트라인 하드 마스크용 질화막의 손실이 심해져 후속 플러그 고립을 위한 스토리지 노드 콘택 CMP 후에 잔류한 하드 마스크 질화막의 두께가 얇아지게 되어 스토리지 노드 형성시에 비트라인과 SAC 페일(fail)을 유발하게 된다. 한편, 제2층간절연막이 두꺼운 곳을 타겟으로 식각공정을 하면 제2층간절연막이 잔류하여 스토리지 노드 콘택이 하부의 플러그와 연결이 되지 않는다.
또한 스토리지 노드 콘택 식각시 하부 지역의 크기에도 편차가 생기게 되어 기판 전면에 균일한 소자특성을 구현하는데 어려움이 따른다.
따라서, 본 발명은 상기한 바와 같은 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은 스토리지 노드와 비트라인 간의 SAC 마진을 확보할 수 있는 반도체 소자의 스토리지 노드 콘택 형성방법을 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 렌딩 플러그 콘택을 구비한 제1층간절연막이 형성된 반도체 기판을 마련하는 단계; 상기 제1층간절연막 상에 비트라인 베리어 메탈과 비트라인 전극용 도전막과 비트라인 하드마스크용 질화막 및 비트라인 하드마스크용 텅스텐막을 차례로 증착하는 단계; 상기 비트라인 하드마스크용 텅스텐막과 비트라인 하드마스크용 질화막과 비트라인 전극용 도전막및 비트라인 베리어 메탈을 패터닝하여 비트라인을 형성하는 단계; 상기 비트라인이 완전 매립 되도록 기판 결과물 상에 제2층간절연막을 증착하는 단계; 상기 비트라인 하드마스크용 텅스텐막이 노출될 때까지 제2층간절연막을 CMP하는 단계; 상기 렌딩 플러그 콘택이 노출될때 까지 제2층간절연막 및 제1층간절연막을 식각하여 콘택홀을 형성하는 단계; 상기 비트라인 하드마스크용 텅스텐막을 제거하는 단계; 상기 콘택홀이 매립되도록 기판 결과물 상에 플러그용 도전막을 증착하는 단계 및 상기 비트라인 하드마스크용 질화막이 노출되도록 플러그용 도전막을 CMP하는 단계를 포함하는 반도체 소자의 스토리지 노드 콘택 형성방법을 제공한다.
여기서, 상기 비트라인 하드마스크용 질화막은 500∼2000Å의 두께로 증착하 며, 상기 비트라인 하드마스크용 텅스텐막은 500∼2000Å의 두께로 증착한다. 그리고 상기 비트라인 하드마스크를 질화막 대신에 실리콘 산화질화막을 사용할 수 있다. 상기 제2층간절연막 및 제1층간절연막 식각시 비트라인 하드마스크용 텅스텐막에 대해 선택비를 갖는 가스를 사용하여 식각한다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 콘택을 형성방법을 설명하기 위한 공정별 단면도이다.
도 2는 비트라인 상에 스토리지 노드 콘택용 마스크를 형성한 상태의 평면도이다.
도 1a를 참조하면, 렌딩 플러그 콘택(Landing Plug Contact:2)을 포함한 제1층간절연막(3)이 형성된 반도체 기판(1)을 마련한다. 그런 다음, 상기 제1층간절연막(3) 상에 비트라인 베리어 메탈(4)과 비트라인 전극용 도전막(5)과 비트라인 하드마스크용 질화막(6) 및 비트라인 하드마스크용 텅스텐막(7)을 차례로 증착한다. 그런 다음, 감광막 패턴(미도시)을 이용하여 상기 비트라인 하드마스크용 텅스텐막(7)과 비트라인 하드마스크용 질화막(6)을 패터닝하며, 감광막 패턴을 제거한 후, 비트라인 하드마스크용 텅스텐막(7)과 비트라인 하드마스크용 질화막(6)을 마스크로 이용하여 비트라인 전극용 도전막(5)과 비트라인 베리어 메탈(4)을 패터닝하여 비트라인(A)을 형성한다. 그런 다음, 비트라인(A) 측벽에 비트라인 스페이서(미도 시)를 형성한다. 그 후, 상기 비트라인(A)을 덮도록 기판 결과물 상에 제2층간절연막(8)을 증착한다. 여기서, 상기 비트라인 하드마스크용 질화막(5)은 500∼2000Å 두께로 증착하고, 상기 비트라인 하드마스크용 텅스텐막(7)은 500∼2000Å의 두께로 증착한다. 그리고 상기 비트라인 하드마스크를 질화막 대신에 실리콘산화질화막을 사용할 수 있다.
도 1b와 도 2를 참조하면, 상기 비트라인 하드마스크용 텅스텐막(7)을 연마정지막으로 하여 제2층간절연막(8)을 CMP(Chemical Mechanical Polishing)한다. 그런 다음, 스토리지 노드 콘택용 마스크(B)를 이용하여 상기 렌딩 플러그 콘택(2)이 노출될때 까지 제2층간절연막(8) 및 제1층간절연막(3)을 식각하여 라인 타입의 콘택홀(C)을 형성한다. 여기서, 상기 제2층간절연막(8) 및 제1층간절연막(3) 식각은 비트라인 하드마스크용 텅스텐막(7)에 대해 선택비를 갖는 가스를 사용하여 식각한다. 상기 비트라인 하드마스크용 텅스텐막(7)은 산화막인 층간절연막에 대한 선택비가 높기 때문에 스토리지 제2층간절연막 및 제1층간절연막 식각시 비트라인 하드마스크용 질화막(5)이 식각되는 것을 방지하는 역할을 한다.
도 1c를 참조하면, 상기 기판 결과물 전면에 질화막(미도시)을 증착한 후, 이를 식각하여 스토리지 노드 콘택이 형성될 내부 측벽에 스토리지 노드 콘택용 스페이서(9)를 형성한다.
도 1d를 참조하면, 상기 비트라인 하드마스크용 텅스텐막을 제거한 후, 상기 콘택홀이 완전 매립되도록 기판 결과물 상에 플러그용 도전막(10)을 증착한다.
도 1e를 참조하면, 플러그간 분리를 위해 상기 비트라인 하드마스크용 질화 막(6)이 노출되도록 플러그용 도전막(10)을 CMP하여 스토리지 노드 콘택을 형성한다. 여기서 상기 비트라인 하드마스크용 텅스텐막은 습식식각 또는 건식식각으로 제거한다.
이와 같이, 본 발명은 질화막과 텅스텐막을 비트라인 하드마스크용으로 형성하여 비트라인 하드마스크용 텅스텐막을 제2층간절연막 CMP의 연마정지막으로 사용함으로써 웨이퍼 내의 균일도를 향상시킬 수 있다.
또한, 제2층간절연막 및 제1층간절연막 식각시 상기 비트라인 하드마스크용 텅스텐막을 식각장벽으로 이용함으로써 상기 비트라인 하드마스크용 질화막을 보호하는 역할을 한다. 그 결과로 후속 스토리지 노드 콘택 플러그간의 분리를 위한 도전막의 CMP 후에도 비트라인 하드마스크용 질화막의 손실을 억제할 수 있다. 이에 따라, 후속 스토리지 노드와 비트라인 간의 SAC 페일을 방지할 수 있다.
이상에서와 같이 본 발명은, 질화막과 텅스텐막을 비트라인 하드마스크용으로 형성하여 비트라인 하드마스크용 텅스텐막을 제2층간절연막 CMP의 연마정지막으로 사용함으로써 웨이퍼 내의 균일도를 향상시킬 수 있다.
또한, 콘택홀 형성을 위한 식각시 상기 비트라인 하드마스크용 텅스텐막을 식각장벽으로 이용함으로써 상기 비트라인 하드마스크용 질화막을 보호하는 역할을 한다. 그 결과로 후속 스토리지 노드 콘택 플러그간의 분리를 위한 도전막의 CMP 후에도 비트라인 하드마스크용 질화막의 손실을 억제할 수 있다. 이에 따라, 후속 스토리지 노드와 비트라인 간의 SAC 페일을 방지할 수 있다.
게다가 비트라인 하드마스크 두께가 낮아짐에 따라 전체 비트라인 높이가 낮아진다. 이로 인하여 제2층간절연막의 갭필(Gap-Fill) 특성을 높일 수 있어 소자 수율 향상에 도움이 된다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니고 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
Claims (5)
- 렌딩 플러그 콘택을 구비한 제1층간절연막이 형성된 반도체 기판을 마련하는 단계;상기 제1층간절연막 상에 비트라인 베리어 메탈과 비트라인 전극용 도전막과 비트라인 하드마스크용 질화막 및 비트라인 하드마스크용 텅스텐막을 차례로 증착하는 단계;상기 비트라인 하드마스크용 텅스텐막과 비트라인 하드마스크용 질화막과 비트라인 전극용 도전막 및 비트라인 베리어 메탈을 패터닝하여 비트라인을 형성하는 단계;상기 비트라인이 완전 매립 되도록 기판 결과물 상에 제2층간절연막을 증착하는 단계;상기 비트라인 하드마스크용 텅스텐막이 노출될 때까지 제2층간절연막을 CMP하는 단계;상기 렌딩 플러그 콘택이 노출될 때까지 제2층간절연막 및 제1층간절연막을 식각하여 콘택홀을 형성하는 단계:상기 비트라인 하드마스크용 텅스텐막을 제거하는 단계;상기 콘택홀이 매립되도록 기판 결과물 상에 플러그용 도전막을 증착하는 단계;상기 비트라인 하드마스크 질화막이 노출되도록 플러그용 도전막을 CMP하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
- 제 1 항에 있어서,상기 비트라인 하드마스크용 질화막은 500∼2000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
- 제 1 항에 있어서,상기 비트라인 하드마스크용 텅스텐막은 500∼2000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
- 제 1 항에 있어서,상기 제2층간절연막 및 제1층간절연막 식각은 비트라인 하드마스크용 텅스텐막에 대해 선택비를 갖는 가스를 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
- 제 1 항에 있어서,상기 비트라인 하드마스크용 질화막 대신에 실리콘 산화질화막을 사용하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050037942A KR100668843B1 (ko) | 2005-05-06 | 2005-05-06 | 반도체 소자의 스토리지 노드 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050037942A KR100668843B1 (ko) | 2005-05-06 | 2005-05-06 | 반도체 소자의 스토리지 노드 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060115496A true KR20060115496A (ko) | 2006-11-09 |
| KR100668843B1 KR100668843B1 (ko) | 2007-01-16 |
Family
ID=37652888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050037942A KR100668843B1 (ko) | 2005-05-06 | 2005-05-06 | 반도체 소자의 스토리지 노드 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100668843B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9754880B2 (en) | 2015-04-22 | 2017-09-05 | Samsung Electronics Co., Ltd. | Semiconductor devices including a contact structure and methods of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100939769B1 (ko) | 2006-12-28 | 2010-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100507872B1 (ko) * | 2003-03-20 | 2005-08-17 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
-
2005
- 2005-05-06 KR KR1020050037942A patent/KR100668843B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9754880B2 (en) | 2015-04-22 | 2017-09-05 | Samsung Electronics Co., Ltd. | Semiconductor devices including a contact structure and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100668843B1 (ko) | 2007-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7026242B2 (en) | Method for filling a hole with a metal | |
| KR100668843B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| US20080268640A1 (en) | Method for forming bit-line contact plug and transistor structure | |
| KR100680948B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR20070093794A (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| KR20080003503A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR20070001509A (ko) | 반도체 소자의 플러그 형성 방법 | |
| US20070238280A1 (en) | Semiconductor device having contact plug and method for fabricating the same | |
| KR100639216B1 (ko) | 반도체 소자의 제조방법 | |
| KR100841051B1 (ko) | 케미컬어택을 방지한 반도체 소자 및 그의 제조 방법 | |
| KR100431815B1 (ko) | 반도체소자의 제조방법 | |
| KR100637100B1 (ko) | 반도체 소자의 메탈 플러그 형성 방법 | |
| KR100843903B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070036979A (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
| KR20110012679A (ko) | 반도체 소자의 제조방법 | |
| KR20060000964A (ko) | 반도체 장치의 제조방법 | |
| KR20020025351A (ko) | 반도체 소자의 제조방법 | |
| KR20020049373A (ko) | 반도체 소자의 제조방법 | |
| KR20080062011A (ko) | 반도체 소자의 제조방법 | |
| KR20020002924A (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR20040057644A (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR20050059483A (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR20000015577A (ko) | 반도체 장치의 콘택 패드 형성 방법 | |
| KR20050074092A (ko) | 반도체 소자 형성방법 | |
| KR20030001117A (ko) | 전극간 단락 방지 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |