KR20060108873A

KR20060108873A - Method for forming multi layer alignment mark of semiconductor device

Info

Publication number: KR20060108873A
Application number: KR1020050031088A
Authority: KR
Inventors: 임창문; 구선영
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-04-14
Filing date: 2005-04-14
Publication date: 2006-10-18

Abstract

본 발명은 다층구조의 반도체 소자의 정렬 마크 형성 방법에 관한 것으로, 중첩 정확도가 요구되는 다중의 레이어에 정렬 마크를 형성하여 상기 각 레이어들에 형성된 정렬 마크의 결합으로 정렬 시그널이 발생되므로 다중의 레이어에 대한 중첩 정확도 확보가 용이해지며, 소자의 특성을 향상시키는 기술을 나타낸다. The present invention relates to a method for forming an alignment mark of a semiconductor device having a multi-layered structure. Since an alignment mark is formed on a plurality of layers requiring overlapping accuracy, an alignment signal is generated by combining the alignment marks formed on the respective layers. It is easy to ensure the accuracy of superimposed on the, and represents a technique for improving the characteristics of the device.

Description

METHODS FOR FORMING MULTI LAYER ALIGNMENT MARK OF SEMICONDUCTOR DEVICE}

도 1a 및 도 1b는 종래의 기술에 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법을 도시한 단면도 및 평면도.1A and 1B are a cross-sectional view and a plan view showing a method for forming a multilayer structure alignment mark of a semiconductor device according to the prior art.

도 2a 내지 도 2f는 본 발명의 제 1 실시예 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법을 도시한 단면도 및 평면도.2A to 2F are cross-sectional views and plan views showing a method for forming a multilayer structure alignment mark of a semiconductor device according to a first embodiment of the present invention.

도 3 내지 도 5는 본 발명에 따른 제 2 및 제 3 실시예에 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법을 도시한 단면도 및 평면도.3 to 5 are cross-sectional views and plan views showing a method for forming a multilayer structure alignment mark of a semiconductor device according to the second and third embodiments of the present invention.

본 발명은 반도체 소자의 졍렬 마크 형성 방법에 관한 것으로, 특히 중첩 정확도가 요구되는 다중의 레이어에 정렬 마크를 형성하여 상기 각 레이어들에 형성된 정렬 마크의 결합으로 정렬 시그널이 발생되므로 다중의 레이어에 대한 중첩 정확도 확보가 용이해지며, 소자의 특성을 향상시키는 반도체 소자의 정렬 마크 형성 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an array mark of a semiconductor device. In particular, an alignment signal is formed by forming alignment marks on multiple layers requiring overlapping accuracy, and thus alignment signals are generated. The present invention relates to a method of forming an alignment mark of a semiconductor device that facilitates securing of overlapping accuracy and improves device characteristics.

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 다층 구조 정렬 마크 형 성 방법을 도시한 단면도 및 평면도이다. 1A and 1B are a cross-sectional view and a plan view illustrating a method of forming a multilayer structure alignment mark of a semiconductor device according to the prior art.

도 1a을 참조하면, 일반적으로 사용하여 리소그래피용 정렬 마크로서 특정한 한 레이어에 상기 정렬 마크가 형성된다. With reference to FIG. 1A, the alignment mark is formed in one layer that is typically used as an alignment mark for lithography.

도 1b를 참조하면, 1차 이상의 고차수 회절광을 강화하기 위해 상기 도 1a의 정렬 마크에서 피치를 조절하여 형성된 정렬 마크로서 상기 도 1a와 같이 특정한 한 레이어에 상기 정렬 마크가 형성된다. Referring to FIG. 1B, the alignment mark is formed on a specific layer as shown in FIG. 1A as an alignment mark formed by adjusting a pitch in the alignment mark of FIG. 1A in order to strengthen the first or higher order diffracted light.

상술한 종래 기술에 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법에서, 특정한 한 레이어는 그 전에 진행된 여러 레이어와 중첩 정확도 조절이 필요하 게 된다. 그러나, 상기 정렬 마크가 특정한 한 레이어에만 위치하므로 여러 레이어와의 오버레이 조절 측면에서 정렬 마크가 있는 레이어와의 오버레이는 양호하지만 상기 마크가 없는 레이어와의 오버레이 조절 측면에 문제점이 발생한다. In the above-described method for forming a multilayer structure alignment mark of a semiconductor device according to the related art, one specific layer needs to adjust overlapping accuracy with several layers previously performed. However, since the alignment mark is located only in one specific layer, the overlay with the layer with the alignment mark is good in terms of the overlay adjustment with the various layers, but there is a problem in the overlay adjustment with the layer without the mark.

상기 문제점을 해결하기 위하여, 중첩 정확도가 요구되는 다중의 레이어에 정렬 마크를 형성하여 상기 각 레이어들에 형성된 정렬 마크의 결합으로 정렬 시그널이 발생되므로 다중의 레이어에 대한 중첩 정확도 확보가 용이해지며, 소자의 특성이 향상되는 반도체 소자의 다층 구조 정렬 마크 형성 방법을 제공하는 것을 그 목적으로 한다. In order to solve the above problems, since alignment signals are generated by forming alignment marks on multiple layers requiring overlapping accuracy, the accuracy of overlapping of multiple layers is easily secured. It is an object of the present invention to provide a method for forming a multilayer structure alignment mark of a semiconductor device in which the characteristics of the device are improved.

본 발명의 제 1 실시예에 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법은Method for forming a multi-layer structure alignment mark of a semiconductor device according to the first embodiment of the present invention

반도체 기판 상부에 정렬 마크를 정의하는 패드 질화막을 형성하는 단계와,Forming a pad nitride film defining an alignment mark on the semiconductor substrate;

상기 패드 질화막을 식각 마스크로 상기 반도체 기판을 소정 깊이 식각하여 제 1 정렬 마크를 형성하는 단계와,Forming a first alignment mark by etching the semiconductor substrate by a predetermined depth using the pad nitride layer as an etching mask;

전체 표면 상부에 제 1 정렬 마크를 매립하는 갭필 산화막을 형성한 후 반도체 기판이 노출될때까지 평탄화 공정을 수행하는 단계와,Performing a planarization process until the semiconductor substrate is exposed after forming a gap fill oxide film filling the first alignment mark over the entire surface;

상기 제 1 정렬 마크내의 갭필 산화막을 소정 두께 제거하는 단계와,Removing a predetermined thickness of the gapfill oxide film in the first alignment mark;

상기 반도체 기판 상부에 제 2 정렬 마크를 정의하는 감광막 패턴을 형성하는 단계와,Forming a photoresist pattern defining a second alignment mark on the semiconductor substrate;

상기 감광막 패턴을 식각 마스크로 상기 반도체 기판을 식각하여 상기 제 1 정렬마크 사이에 제 2 정렬 마크를 형성하는 단계와,Etching the semiconductor substrate using the photoresist pattern as an etching mask to form a second alignment mark between the first alignment marks;

상기 제 1 및 제 2 정렬 마크를 포함하는 반도체 기판 표면에 게이트 산화막을 형성하는 단계Forming a gate oxide film on a surface of the semiconductor substrate including the first and second alignment marks

를 포함하는 것을 특징으로 한다. Characterized in that it comprises a.

본 발명의 제 2 실시예에 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법은Method for forming a multilayer structure alignment mark of a semiconductor device according to a second embodiment of the present invention

반도체 기판 상부를 소정 깊이 식각하여 제 1 정렬 마크를 형성하는 단계와,Etching the upper portion of the semiconductor substrate to a predetermined depth to form a first alignment mark;

전체 표면 상부에 상기 제 1 정렬 마크를 매립하는 갭필 산화막을 형성하는 단계와,Forming a gapfill oxide film filling the first alignment mark over the entire surface;

상기 제 1 정렬 마크 사이의 상기 갭필 산화막 상부에 양각 형태의 제 2 정렬 마크를 형성하는 단계Forming an embossed second alignment mark on the gap fill oxide layer between the first alignment marks

본 발명의 제 3 실시예에 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법은Method for forming a multilayer structure alignment mark of a semiconductor device according to a third embodiment of the present invention

반도체 기판 상부에 양각 형태의 제 1 정렬 마크를 형성하는 단계와,Forming an embossed first alignment mark on the semiconductor substrate,

전체 표면 상부에 절연막을 형성하는 단계와,Forming an insulating film over the entire surface,

상기 제 1 정렬 마크 사이의 상기 절연막 상부에 양각 형태의 제 2 정렬 마크를 형성하는 단계Forming an embossed second alignment mark on the insulating film between the first alignment marks

이하에서는 본 발명의 제 1 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings a first embodiment of the present invention will be described in detail.

도 2a 내지 도 2f는 본 발명의 제 1 실시예에 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법을 도시한 평면도 및 단면도들이다. 2A to 2F are plan views and cross-sectional views illustrating a method of forming a multilayer structure alignment mark of a semiconductor device according to a first embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(100) 상부에 정렬 마크를 정의하는 패드 질화막(110)을 형성한 후 패드 질화막(110)을 식각 마스크로 반도체 기판(100)을 소정 깊이 식각하여 제 1 정렬 마크를 형성한다.Referring to FIG. 2A, after forming the pad nitride layer 110 defining an alignment mark on the semiconductor substrate 100, the semiconductor substrate 100 is etched to a predetermined depth using the pad nitride layer 110 as an etch mask to form a first alignment mark. To form.

도 2b를 참조하면, 패드 질화막(110)을 제거하고 상기 제 1 정렬 마크를 매립하는 갭필 산화막(130)을 형성한 후 반도체 기판이 노출될때까지 평탄화 공정을 수행한다. 다음에, 상기 제 1 정렬 마크 내의 갭필 산화막(130)을 소정 두께 제거한다.Referring to FIG. 2B, after the pad nitride layer 110 is removed and the gap fill oxide layer 130 filling the first alignment mark is formed, the planarization process is performed until the semiconductor substrate is exposed. Next, the gap fill oxide film 130 in the first alignment mark is removed by a predetermined thickness.

도 2c를 참조하면, 반도체 기판(100) 상부에 제 2 정렬 마크를 정의하는 감 광막 패턴(140)을 형성한다.Referring to FIG. 2C, a photosensitive film pattern 140 defining a second alignment mark is formed on the semiconductor substrate 100.

도 2d를 참조하면, 감광막 패턴(140)을 식각 마스크로 반도체 기판(100)을 식각하여 제 1 정렬 마크(120) 사이에 제 2 정렬 마크(150)를 형성한다. 여기서, 제 1 및 제 2 정렬 마크(120, 150)는 제 2 정렬 마크(150)를 중심으로 대칭이 되도록 형성되는 것이 바람직하다. Referring to FIG. 2D, the semiconductor substrate 100 is etched using the photoresist pattern 140 as an etch mask to form second alignment marks 150 between the first alignment marks 120. Here, the first and second alignment marks 120 and 150 are preferably formed to be symmetrical about the second alignment mark 150.

도 2e 및 도 2f를 참조하면, 제 1 정렬 마크(120) 및 제 2 정렬 마크(150)를 포함하는 반도체 기판(100) 전면에 산화막(160)을 형성한다. 여기서, 두 레이어에 형성된 제 1 정렬 마크(120) 및 제 2 정렬 마크(150)의 조합으로 하나의 정렬 마크가 완성된 모습을 나타낸다.2E and 2F, an oxide film 160 is formed on the entire surface of the semiconductor substrate 100 including the first alignment mark 120 and the second alignment mark 150. Here, a combination mark of the first alignment mark 120 and the second alignment mark 150 formed in the two layers is shown.

이하에서는 본 발명의 제 2 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings a second embodiment of the present invention will be described in detail.

도 3은 본 발명의 제 2 실시예에 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법을 도시한 단면도이다.3 is a cross-sectional view illustrating a method of forming a multilayer structure alignment mark in a semiconductor device according to a second embodiment of the present invention.

도 3을 참조하면, 하부 레이어는 반도체 기판(170)을 식각하여 음각형태로 제 1 정렬 마크(180)를 형성하고, 상부 레이어에서는 양각형태로 제 2 정렬 마크(190)가 남도록 형성한다. Referring to FIG. 3, the lower layer is formed to etch the semiconductor substrate 170 to form a first alignment mark 180 in an intaglio form, and to form a second alignment mark 190 in an embossed form in the upper layer.

이하에서는 본 발명의 제 3 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings a third embodiment of the present invention will be described in detail.

도 4는 본 발명의 제 3 실시예에 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법을 도시한 단면도이다. 4 is a cross-sectional view illustrating a method of forming a multilayer structure alignment mark in a semiconductor device according to a third exemplary embodiment of the present invention.

도 4를 참조하면, 반도체 기판(200) 상부에 양각 형태의 제 1 정렬 마크(210)를 형성하고, 전체 표면 상부에 절연막(220)을 형성한 후 절연막(220) 상부에 양각 형태의 제 2 정렬 마크(230)를 형성한다. Referring to FIG. 4, an embossed first alignment mark 210 is formed on the semiconductor substrate 200, an insulating film 220 is formed on the entire surface, and a second embossed shape is formed on the insulating film 220. The alignment mark 230 is formed.

도 5를 참조하면, 각각의 레이어 상에 형성된 제 1 및 제 2 정렬 마크의 피치를 조절하여 특정한 회절 차수가 강화되도록 형성하며, 각 레이어에 형성된 정렬 마크 패턴 수는 제한되지 않는 것이 바람직하다. Referring to FIG. 5, it is preferable that a specific diffraction order is formed by adjusting the pitches of the first and second alignment marks formed on each layer, and the number of alignment mark patterns formed on each layer is not limited.

본 발명에 따른 반도체 소자의 다층 구조 정렬 마크 형성 방법은 중첩의 정확도가 요구되는 다중의 레이어에 정렬 마크를 형성하여 상기 각 레이어들에 형성된 정렬 마크의 결합으로 정렬 시그널이 발생되므로 다중의 레이어에 대한 중첩정확도 확보가 용이해지며, 소자의 특성이 향상되는 효과가 있다. In the method for forming a multilayer structure alignment mark of a semiconductor device according to the present invention, since alignment signals are generated by forming alignment marks on multiple layers requiring overlapping accuracy, alignment signals are generated for the multiple layers. It is easy to secure the overlapping accuracy and improves the characteristics of the device.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims

Forming a pad nitride film defining an alignment mark on the semiconductor substrate;

Etching the semiconductor substrate by a predetermined depth using the pad nitride layer as an etching mask to form a first alignment mark;

Performing a planarization process until the semiconductor substrate is exposed after forming a gap fill oxide film filling the first alignment mark over the entire surface;

Removing a predetermined thickness of the gapfill oxide film in the first alignment mark;

Forming a photoresist pattern defining a second alignment mark on the semiconductor substrate;

Etching the semiconductor substrate using the photoresist pattern as an etch mask to form a second alignment mark between the first alignment marks; And

Forming a gate oxide film on a surface of the semiconductor substrate including the first and second alignment marks;

Method for forming a multilayer structure alignment mark of a semiconductor device comprising a.

Etching the upper portion of the semiconductor substrate to a predetermined depth to form a first alignment mark;

Forming a gapfill oxide film filling the first alignment mark over the entire surface; And

Forming an embossed second alignment mark on the gap fill oxide layer between the first alignment marks;

Forming a first alignment mark having an embossed shape on the semiconductor substrate;

Forming an insulating film over the entire surface; And

Forming a second alignment mark having an embossed shape on the insulating film between the first alignment marks;