KR20060102160A - Method of decoding crc in digital multimedia broadcasting a receiving set - Google Patents

Method of decoding crc in digital multimedia broadcasting a receiving set Download PDF

Info

Publication number
KR20060102160A
KR20060102160A KR1020050024098A KR20050024098A KR20060102160A KR 20060102160 A KR20060102160 A KR 20060102160A KR 1020050024098 A KR1020050024098 A KR 1020050024098A KR 20050024098 A KR20050024098 A KR 20050024098A KR 20060102160 A KR20060102160 A KR 20060102160A
Authority
KR
South Korea
Prior art keywords
crc
bit
value
digital multimedia
multimedia broadcasting
Prior art date
Application number
KR1020050024098A
Other languages
Korean (ko)
Inventor
강익선
신종웅
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050024098A priority Critical patent/KR20060102160A/en
Publication of KR20060102160A publication Critical patent/KR20060102160A/en

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H40/00Arrangements specially adapted for receiving broadcast information
    • H04H40/18Arrangements characterised by circuits or components specially adapted for receiving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H2201/00Aspects of broadcast communication
    • H04H2201/10Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/11Aspects of broadcast communication characterised by the type of broadcast system digital multimedia broadcasting [DMB]

Abstract

본 발명은 디지털 멀티미디어 방송 수신장치의 CRC 복호 방법에 관한 것으로, 본 발명은 비트 단위로 CRC 복호 하는 디지털 멀티미디어 방송 수신장치에서의 CRC 복호 방법에 있어서, 상기 비트 단위의 CRC 복호 값을 저장하여 입력되는 바이트 값에 해당하는 CRC 복호 값을 추출함으로써 바이트 단위로 CRC 복호 하는 것을 특징으로 하는 디지털 멀티미디어 방송 수신장치에서의 CRC 복호 방법을 제공한다. The present invention relates to a CRC decoding method of the digital multimedia broadcasting receiver, the present invention relates to a CRC decoding method in a digital multimedia broadcasting receiver CRC decoded bit by bit, which is input to save the CRC decoded value of the bits, by extracting the decoded CRC value that corresponds to the byte value and provides the CRC decoding method in a digital multimedia broadcasting receiver, it characterized in that the decoded CRC bytes. 따라서, 본 발명에 따르면 바이트 단위로 CRC 복호를 하여 시스템의 클록을 낮출 수 있다. Therefore, according to the present invention by a CRC decoding, in bytes, it is possible to lower the clock of the system.
DMB, CRC 복호, LFSR DMB, CRC decoding, LFSR

Description

디지털 멀티미디어 방송 수신장치에서의 CRC 복호 방법{Method of decoding CRC in Digital Multimedia Broadcasting a receiving set} CRC decoding method in a digital multimedia broadcasting receiver {Method of decoding CRC in Digital Multimedia Broadcasting a receiving set}

도 1은 본 발명을 포함하고 있는 디지털 멀티미디어 방송 수신장치의 개념적인 구성 블록도 1 is a conceptual configuration block diagram of a digital multimedia broadcasting receiver, which includes the present invention

도 2는 본 발명에 관련된 디지털 멀티미디어 방송의 파일럿 슈퍼 프레임 구조를 나타낸 도면 Figure 2 is a view of the pilot superframe structure of a digital multimedia broadcasting according to the present invention

도 3은 본 발명에 관련된 디지털 멀티미디어 방송의 각 프레임의 데이터 신호의 내부 구성을 나타낸 도면 Figure 3 is a view showing the internal structure of the data signals of each frame of the digital multimedia broadcasting according to the present invention

도 4는 본 발명과 관련하여 데이터 모드 검출기내 CRC 복호기의 구조를 나타낸 도면 Figure 4 is a diagram showing the structure of data within the CRC decoder mode detector in accordance with the present invention;

도 5는 본 발명에 따른 CRC 복호 과정을 도시한 순서도 Figure 5 is a flow chart illustrating a CRC decoding process according to the invention

*도면의 주요 부분에 대한 부호 설명 * Code Description of the Related Art

22 : 파일럿 RS 복호기 24 : 데이터 모드 검출기 22: pilot RS decoder 24: Data mode detector

본 발명은 디지털 멀티미디어 방송 수신장치에 관한 것으로, 더욱 상세하게 는 수신 장치의 데이터 모드 검출기 내에서 CRC 복호 하는 방법에 관한 것이다. The present invention relates to a digital multimedia broadcast receiver, and more particularly to a method of CRC decoding in the data mode, the detector of the receiver.

디지털 멀티미디어 방송(Digital Multimedia Broadcasting)은 크게 지상파 디지털 멀티미디어 방송과 위성 디지털 멀티미디어 방송으로 나눌 수 있다. DMB (Digital Multimedia Broadcasting) is largely divided into terrestrial DMB and satellite DMB.

상기 디지털 멀티미디어 방송 중 지상파 디지털 멀티미디어 방송은 OFDM(Orthogonal Frequency Division Multiplexing: 직교 주파수 분할 다중 방식)을 기반으로 하여 이동 중에 오디오 및 비디오 서비스를 제공한다. The digital multimedia broadcast terrestrial digital multimedia broadcasting of OFDM are: to provide audio and video services on the go, based on (Orthogonal Frequency Division Multiplexing Orthogonal Frequency Division Multiplexing).

상기 디지털 멀티미디어 방송 중 위성 디지털 멀티미디어 방송은 CDM(Code Division Multiplexing: 부호 분할 다중 방식)을 기반으로 하여 위성체와 상기 위성체로부터 전파를 직접 받지 못하는 음영 지역을 해소하는데 쓰이는 중계기인 지상의 갭 필러(Gap Filler)를 이용하여 이동 중에 오디오 및 비디오 서비스의 제공이 가능하다. Satellite digital multimedia broadcasting in the digital multimedia broadcasting CDM (Code Division Multiplexing: Code Division Multiplexing) based on the gap filler of a repeater used to relieve the shaded areas do not receive radio waves directly from the satellites and the satellite ground the (Gap Filler ) to provide audio and video services may be on the move by using a.

현재 위성 디지털 멀티미디어 방송의 기술은 기본적으로 CDM 전송 방식을 취하며, CD(Compact Disk)급 음질과 다양한 채널을 이용한 날씨, 교통, 비디오 정보 등을 방송하는 대표적인 통신, 방송 융합의 신개념 서비스이다. Current technology in satellite digital multimedia broadcasting is basically assuming a CDM transmission scheme, a new concept is a representative service of communication and broadcasting convergence of broadcast a CD (Compact Disk) using a weather-level sound quality and a variety of channels, traffic, and video information.

상술한 위성 디지털 멀티미디어 방송은 전국 방송으로서 커버리지(coverage)가 넓은 장점이 있으나, 전송 채널은 무선 이동 수신 채널로서 수신 신호의 크기가 시변(time-varying)할 뿐만 아니라, 이동 수신의 영향으로 수신 신호 스펙트럼의 도플러 천이(doppler shift)가 발생하는 문제점이 있다. Above satellite digital multimedia broadcasting, but the advantage of the coverage (coverage) wide as nationwide broadcast, a transport channel is received under the influence of the mobile reception, as well as the magnitude of the received signal time-varying (time-varying) as a wireless mobile reception channel signal there is a problem that causes a Doppler shift (doppler shift) of the spectrum.

이러한 채널 환경에서의 송, 수신을 고려하여, 상기 위성 디지털 멀티미디어 방송 송신 방식은 CDM 방식을 채택하였으며, 시간 영역 신호에 대한 인터리빙을 수 행하여 전송 채널에서 발생하는 오류를 정정할 수 있도록 하였다. In consideration of the transmission, the reception in such a channel environment, the satellite digital multimedia broadcasting (DMB) transmission scheme is adopted for CDM scheme, by performing an interleaving on time-domain signal was to correct an error generated in a transmission channel.

송신 단에서 인터리빙(interleaving) 등이 되어 전송되는 신호를 수신 단에서 오류정정하는 순방향 오류정정 부호화부의 데이터 모드 검출기 내 CRC 복호기에서 일차적으로 파일럿 채널의 오류 여부를 판정하는 CRC 복호를 하게 된다. Is a CRC decoding error for determining whether or not the primary pilot channel in the interleaving (interleaving) within the CRC decoder is for error correction to the signal sent from the reception end the forward error correction coding data mode detector portion such as in the transmission terminal.

이때, 종래에는 송신 단에서의 CRC 부호화가 비트 단위로 되어 있으므로, 수신 단에서도 이를 비트 단위로 처리하여야 하는데, 상기 파일럿 RS 복호기의 출력이 바이트 단위여서 상기 CRC 복호를 수행하기 위해 상기 입력되는 파일럿 RS 복호기의 출력 데이터를 비트 단위로 변환하여야 함으로써 시스템 클록이 증가하여 소모 전력이 크고 또한 수신장치의 복잡도가 증가하게 되는 문제점이 있었다. At this time, in the prior art, the pilot is the input for performing the CRC decoding of the CRC because the encoding is bit by bit, to be processed bit by bit them in the receiving end, it yeoseo the output of the pilot RS decoder bytes in the transmission terminal RS by the system clock to be converted by the output data of the decoder, bit by bit increase in the power consumption large and there was also a problem of an increase in complexity of the receiver.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 디지털 멀티미디어 방송 수신장치에서의 CRC 복호 과정에서 비트 단위로 처리하는 것이 아니라 바이트 단위로 처리하여 시스템의 클록을 낮추고 소모 전력을 줄일 수 있는 방법을 제공하고자 하는 데 있다. The present invention for solving the above problems, an object of the present invention is to lower the system clock, rather than treated in bytes processed by the CRC decoding process of the digital multimedia broadcasting receiver (in bits) to reduce the power consumption how can I help to provide that.

상기 목적을 달성하기 위하여, 본 발명에 따른 디지털 멀티미디어 방송 수신장치에서의 CRC 복호 방법은 비트 단위로 CRC 복호하는 디지털 멀티미디어 방송 수신장치에 있어서, 상기 비트 단위의 CRC 복호 값을 저장하는 제 1 단계와; In order to achieve the above object, CRC decoding method in a digital multimedia broadcasting receiver according to the present invention, in the digital multimedia broadcasting receiver CRC decoded bit by bit, a first step of storing the CRC decoded value of the bits, .; 상기 저장 후 입력되는 바이트 값에 해당하는 상기 저장 값을 추출하는 제 2 단계를 포함 하여 바이트 단위로 CRC 복호하는 것을 특징으로 한다. It characterized in that the CRC decoding, in bytes, including the second step of extracting the stored value corresponding to a byte value which is input after the storage.

이때, 상기 제 1 단계에서, 저장되는 CRC 복호 값은 256( In this case, in Step 1, CRC decoded value is stored 256 (

Figure 112005015230617-PAT00001
)개 인 것이 바람직하다. ) Is preferably personal.

아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 됨을 밝혀 두고자 한다. In addition, although the terms used in the present invention may select a generic term used currently available widely, since in certain cases the applicant, and is also optionally selected terms described in detail their meaning in the context of invention applicable in this case, in simple terms and a means having a non-designation with the term chair should be found that determine the invention.

종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다. The same components as the prior art are given the same names and the same reference numerals for convenience of description, and a detailed description thereof will be omitted.

이하 첨부된 도면을 참조하여 본 발명을 설명하면, 먼저 도 1은 본 발명을 포함하고 있는 디지털 멀티미디어 방송 수신장치의 개념적인 구성 블록 도이다. Referring to the present invention with reference to the accompanying drawings, first to Fig. 1 is a conceptual configuration block diagram of a digital multimedia broadcasting receiver, which includes the present invention.

상기 수신장치의 수신 과정을 살펴보면, 안테나로 입력된 수신 신호는 튜너(10)에서 기저대역(Base band)으로 변환되고, 상기 기저대역으로 변환된 신호는 수신된 신호의 전력을 측정하여 계산된 이득 값을 곱하여 A/D(12)로 신호의 크기를 일정하게 유지하여 입력시키는 자동 이득 조절부(11)를 거쳐 상기 A/D(12)에서 디지털 신호로 변환된다. Looking at the receiving process of the receiving apparatus, the received signal input to the antenna are converted to baseband (Base band) from the tuner 10, a signal converted to the baseband is calculated by measuring the received signal power gain multiplying the value is via the automatic gain control unit (11) for input to maintain a constant magnitude of the signal to a / D (12) converted by the a / D (12) into a digital signal.

상기 디지털 신호로 변환된 신호는 CDM 전송 방식에서 신호를 복조하기 위해 서쳐(Searcher)(13)에서 신호 동기를 -1/2 ~ +1/2 칩 이내로 포착하고, 상기 포착 된 신호를 추적기(Tracker)(14(1) ~ 14(n))에서 신호의 동기를 미세하게 맞추어 추적한다. The signal converted into the digital signal is a captured signal in synchronization searcher (Searcher) (13) for demodulating the CDM signal from the transmission system to within ~ +1/2 -1/2 chip, the said signal acquisition tracker (Tracker ) (14 (1) to track in synchronization with the signal from the fine-14 (n)).

상기에서 칩(Chip)이라 함은 의사 잡음 시퀀스(PN)의 구분 단위를 말한다. As chip (Chip) in the means for division of the pseudo noise sequence (PN).

상기 신호를 포착하고 추적하여 동기를 맞춘 신호는 수신장치에서 생성한 의사 잡음 시퀀스(PN)를 곱해 역확산시키고, 여기에 CDM 채널을 구분하는데 사용된 WALSH 코드를 곱해 원하는 CDM 채널의 심볼을 추출(15(1) ~ 15(n))한다. It captures the signal and track the signal to align the synchronization and spreading by multiplying station to a pseudo noise sequence (PN) generated in the receiver, where the extracted symbol of the desired CDM channel by multiplying the WALSH code used to identify the CDM channel ( and 15 (1) ~ 15 (n)).

상술한 과정은 상기 서쳐(13)가 찾아준 모든 다중 경로에서 수행되며, 각각을 핑거(Finger)라 부른다. The above-mentioned procedure is performed in all the multi-path is given to find the searcher 13, referred to the respective fingers la (Finger).

여기에서 주파수 오프셋 추정기(27)는 상기 각 핑거별로 주파수 오프셋을 추정하여 이를 합성한 뒤에, 상기 튜너(10)로 피드백하여 주파수 오프셋을 보정한다. Frequency offset here estimator 27 after synthesizing them to estimate the frequency offset for each said finger, and corrects the frequency offset fed back to the tuner 10.

레이크(RAKE) 합성기(16)에서는 복조를 원하는 모든 CDM 채널에 대해서 상기 추출한 심볼을 합성한다. The rake (RAKE), the synthesizer 16 synthesizes the extracted symbol for demodulation all CDM channels desired.

상기 프레임 및 슈퍼 프레임의 타이밍 추출회로(17)는 합성된 심볼들의 프레임 및 슈퍼 프레임의 타이밍 정보를 추출하여 순방향 오류정정 부호 화부에 전달한다. Timing extracting circuit of the frame and super frame 17 extracts the timing information of the frame and the super frame of the composite symbol will be delivered to the forward error correction code conversion unit.

이렇게 하여 상기 레이크 합성기(16)에서 보낸 신호는 1개의 파일럿 채널과 4개의 데이터 채널이 본 발명을 포함하고 있는 부분인 순방향 오류정정 부호화 부로 입력되어 오류정정 되어 A/V 데이터 복호기(26)를 통해 디스플레이된다. In this way the signal sent by the rake synthesizer 16 is one pilot channel and the four data channels are input to part of the forward error correction coding, which includes the present invention, error correction through the A / V data decoder (26) It is displayed.

현재 개발중인 디지털 멀티미디어 방송 시스템의 파일럿 채널을 통해 송출되고 있는 데이터 양식 값에는 두 가지 종류가 있다. Form data values ​​that are transmitted through the pilot channel in a digital multimedia broadcasting system currently under development, there are two types.

첫 번째는 인터리빙 모드(Interleaving mode)이고, 두 번째는 길쌈 부호화율(Convolution Code rate)이다. The first is interleaving mode (Interleaving mode), the second is the convolutional code rate (rate Convolution Code).

상기 디지털 멀티미디어 방송 시스템은 이동 수신 환경에서 발생하는 연집 오류를 분산함으로써 발생한 오류를 정정할 수 있는 범위 내로 만들기 위해 순방향 오류정정 부호화 부 내에 비트 인터리버(Bit Deinterleaver)(19)를 채택하고 있다. The digital multimedia broadcasting system adopting the bit interleaver (Bit Deinterleaver) (19) in a forward error correction coding section to create a range capable of correcting errors by spreading the burst error generated in a mobile reception environment.

이것은 페이딩(fading)의 정도에 따라 인터리버의 사이즈(size)를 조정할 수 있게 하기 위해, 여러 가지 모드를 설정하는데 이것이 인터리빙 모드이다. It is this interleaved mode, in order to be able to adjust the size (size) of the interleaver, to set the number of modes according to the degree of fading (fading).

또한, 상기 디지털 멀티미디어 방송 시스템의 송신장치에서 길쌈 부호기를 사용하므로, 수신장치에서 이를 복호 하기 위해서는 비터비 복호기(21)를 사용하여야 한다. In addition, since the transmitting apparatus of the digital multimedia broadcasting system using a convolutional encoder, in order to decode them in the receiving apparatus to be used for the Viterbi decoder 21.

이때, 상기 송신장치의 길쌈 부호기의 부호화율(code rate)의 값을 조정함으로써, 전송되는 메시지 비트와 패리티 비트 사이의 비율을 조정할 수 있는데, 이것이 길쌈 부호화율(Convolution Code rate)이다. At this time, by adjusting the value of code rate (code rate) of the convolutional encoder of the transmitting device, it may adjust the ratio between the message bits and the parity bits to be transmitted, which is the convolutional code rate (rate Convolution Code).

상술한 데이터 모드 값들은 파일럿 채널에 포함되어 전송되는데, 도 2와 도 3과 같은 구조로 전송된다. A data mode value described above are included in the pilot channel is transmitted, it is transmitted to the structure as shown in FIG. 23 and FIG.

본 발명을 통해 검출하고자 하는 데이터 모드 값 즉, 인터리빙 모드 값과 길쌈 부호화율은 하나의 슈퍼프레임(또는 그것을 구성하는 프레임)의 일정한 위치에 존재한다. The mode data value to be detected by the invention, i.e., interleaved mode value and the convolutional coding rate is at the predetermined position of the one of the superframe (or frame constituting it).

도 2는 본 발명에 관련된 디지털 멀티미디어 방송의 파일럿 슈퍼 프레임 구조를 나타낸 도면인데, 먼저 하나의 슈퍼 프레임은 6개의 프레임(프레임 넘버 0~5) 으로 구성되고, 상기 각 프레임은 파일럿 신호(PS)와 데이터 신호(D1~D51)로 구성된다. Figure 2 is the view of the pilot superframe structure of a digital multimedia broadcasting according to the present invention, first, one superframe is composed of six frames (frame number 0 to 5), and each of the frames is the pilot signal (PS) It consists of a data signal (D1 ~ D51).

상기 파일럿 신호(PS)는 동기(위치)를 맞춰주기 위해 삽입된 것이다. The pilot signal (PS) is inserted in order to match the synchronization (position).

상기 데이터 신호는 하기의 도 3과 같은 내부 구성을 가지는데, 도 3은 본 발명에 관련된 디지털 멀티미디어 방송의 각 프레임의 데이터 신호의 내부 구성을 나타낸 도면이다. The data signal it of the internal configuration as shown in FIG. 3 below, Figure 3 is a view showing the internal structure of the data signals of each frame of the digital multimedia broadcasting according to the present invention.

상기 각 프레임의 데이터 신호(D 1~D 51)는 파일럿 정보(D 3 ~ D 22)와 RS 코드의 체크 바이트들(D 23 ~ D 26)로 구성된다. The frame of each data signal (D 1 ~ D 51) is composed of the pilot information (D 3 ~ D 22) and the check byte of the RS code (D 23 ~ D 26).

상기 파일럿 정보(Pilot Information)는 식별자(identifier) 1 바이트와 페이로드 데이터(Payload data) 77 바이트(byte)와 에러 검출을 위한 CRC(Cyclic Redundancy Check) 2 바이트를 합하여 총 80 바이트로 구성된다. The pilot information (Pilot Information) is a combined identifier (identifier) ​​and the 1-byte data payload (Payload data) 77 bytes (byte) and the error (Cyclic Redundancy Check) CRC 2 bytes for detecting a total of 80 bytes.

상기 도 3에서는 상기 각 프레임을 구성하는 데이터 신호 중 D 26까지 나타낸 것으로, 현재 개발 중인 디지털 멀티미디어 방송 시스템에서는 도 3과 같은 구조를 가진 2개의 데이터 신호가 하나의 프레임을 형성한다. As shown in FIG. 3 to the data signal of each of the frames constituting the D 26, forms a second, one frame of the data signals having a structure as shown in FIG. 3, the digital multimedia broadcasting system is currently under development.

상기 하나의 프레임을 형성하는 2개의 데이터 신호는 구조는 같으나, 송신장치에서 전송한 값에 따라 내용은 서로 다를 수 있다. The two data signals to form said one frame of the structure gateuna, information may be different according to the value transmitted from the transmitting apparatus.

따라서, 앞 단의 프레임 및 슈퍼 프레임 타이밍 추출회로(17)로부터 각 슈퍼 프레임의 시작 위치를 전달받아서, 상기 각 슈퍼 프레임 및 프레임 내에 상대적인 위치를 추적하여 데이터 모드 값들을 검출한다. Therefore, receiving a transmission start position of each super-frame from the frame and super frame timing extraction circuit 17 in the front end, by tracking the relative position within each of the super frame, and the frame and detects the data mode value.

상기 데이터 모드 값들을 검출하기 위한 파일럿 채널의 신뢰성 확보를 위해, 상기 데이터 모드 검출기(24)에서는 매 슈퍼 프레임마다 수신장치에 설정된 일정 회수 이상 동일한 데이터 모드 값이 입력되는 지를 카운트하여 현재 입력되고 있는 데이터 모드 값을 신뢰할지 결정하고, 상기 결정 후에 비로소 실제 앞 단의 비트 역인터리버(19)와 비터비 복호기(21)로 상기 검출한 인터리빙 모드 값과 길쌈 부호화율 값을 각각 전송한다. For the reliability of the pilot channel for detecting said data mode value, in the data mode detector (24) data that is currently being input by counting how that same data mode value more than a predetermined number of times set in the receiving device inputs every superframe decision to trust the mode value, and after the crystals began to be transmitted to the bit reverse interleaver 19 and the Viterbi decoder 21 as the detected value and a convolutional code rate interleaving mode value of the actual front end, respectively.

상기 데이터 모드 검출기(24)에서 데이터 모드 값을 검출하는 과정을 크게 나누어 보면 다음과 같다. The data mode detector 24 look into increasing the process of detecting the data value in the mode as follows.

먼저 상기 데이터 모드 검출기(24)는 상기 파일럿 RS 복호기(22)의 바이트 단위의 출력을 입력으로 받아 도 3에서와 같이 80 바이트씩 묶어서 즉, 총 640 비트(bit)씩 CRC 복호를 한다. First, the data mode detector 24 is the pilot RS enclosed by 80 bytes, as shown in Figure 3 receives the output of the bytes of the decoder 22 as an input In other words, CRC decoding by 640 bits (bit) total.

즉, 상기 파일럿 RS 복호기(22)의 출력은 640 비트 단위로 CRC 체크가 이루어진다. That is, the output of the pilot RS decoder 22 is composed of a CRC check by 640 bits.

또한, 송신장치에서 CRC 부호화가 비트 단위로 이루어지기 때문에, 수신장치에서도 마찬가지로 CRC 복호가 비트 단위로 이루어져야 하나, 상기 데이터 모드 검출기(24)에 입력되는 파일럿 RS 복호기(22)의 출력은 바이트 단위로 된다. Furthermore, since the place in the transmitting device to the CRC coding in bits, as in the reception apparatus the output of the pilot RS decoder 22 is input to one CRC decoding done bit by bit, the data mode detector 24 is in bytes do.

그러므로 수신장치에서 CRC 복호 시 비트 단위로 수행하기 위해, 상기 파일럿 RS 복호기(22)의 바이트 단위의 출력을 비트 단위로 변환해줘야 한다. Therefore, in order to perform the receiving device bit by bit during CRC decoding and haejwoya converts the output of the bytes of the pilot RS decoder 22 in bits.

하지만, 상기 바이트 단위의 신호를 비트 단위로 변환하기 위해서는 비트 스트림으로의 변환을 위한 시스템의 빠른 클록을 요하고 전력 소모가 늘어나는 단점이 있다. However, in order to convert the signal in the byte unit in bits it has the disadvantage that increasing require faster clock of a system for converting a bit stream, and power consumption.

그러나 본 발명에 따르면 상기 데이터 모드 검출기(24)에서의 CRC 복호 시 상기와 같이 비트 단위가 아닌 바이트 단위로 이를 처리함으로써, 상기 파일럿 RS 복호기의 바이트 단위의 출력을 비트 단위로 바꾸기 위해 시스템의 클록을 높이거나 바이트/비트 변환기가 필요가 없어 수신장치의 복잡도가 감소하고 전력 소모가 감소하는 효과가 있다. However, the clock of the system to change the output of the bytes of by treating them in bytes instead of bits, as described above, when CRC decoding on the data-mode detector 24, the pilot RS decoder, bit by bit according to the present invention it is an increase or byte / bit converter need not have the effect of reducing the complexity of the receiving apparatus and the power consumption reduced.

먼저, 디지털 멀티미디어 방송에서의 에러 검출 방법에 대해 간단하게 살펴보면, 상기 에러 검출 방법에는 송신장치에서는 보내고자 하는 원래의 정보 이외에 별도로 잉여분의 데이터 추가하고, 수신장치에서는 상기 잉여 데이터를 검사함으로써 에러 검출한다. First, referring simply to the error detection method in a digital multimedia broadcasting, the error detection method, the addition of excess data separately in addition to the original information to send the transmission apparatus and reception apparatus, and the error detection by checking the redundant data .

상기 에러 검출 방법의 종류를 살펴보면, 크게 글자 단위로 에러 검출을 하는 패리티 체크(Parity check) 방법과 블록 단위로 에러 검출을 하는 블록 섬 체크(Block sum check)방법과 순환 중복 검사(CRC) 방식이 있다. Referring to the type of the error detection method, greatly parity check (Parity check) method and the block sum check that the error detection on a block-by-block basis (Block sum check) method and a cyclic redundancy check (CRC) method of error detection by Character have.

본 발명에서는 CRC 복호에 관한 것이므로 이에 대해 살펴보면, 상기 CRC 방식은 데이터 전송 과정에서 발생하는 오류를 블록 단위로 검출하기 위하여 순환 2진 부호를 사용하는 방식이다. According to the present invention because it relates to a CRC decoding Referring thereto, the CRC method is a method that uses a cyclic binary code to detect an error occurring in the data transmission procedure on a block-by-block basis.

상기 순환 2진 부호라 함은 연속적인 2진수가 단 하나의 비트 위치에서만 바로 앞의 수와 한 비트씩 다르게 표시된 것을 말하는데, 이는 보통 2진수와 마찬가지로 0과 1의 2개의 2진 숫자로 표시되지만 보통 2진수와는 다르다. La the cyclic binary code means the successive binary only one say that only just indicated otherwise, one bit of the number of previous bit position, which, like the ordinary binary number represented by two binary digits 0 and 1, but the usually it differs from the binary. 상기 순환 2진수는 실제의 값을 나타내는 것이 아니다. The cyclic binary number is not a measure of the actual value.

이를 표를 통해 살펴보면, Looking at it through the table,

10 진수 Decimal 순환 2진 부호 Cyclic binary code 보통 2진수 Usually binary 0 0 0000 0000 0000 0000 1 One 0001 0001 0001 0001 2 2 0011 0011 0010 0010 3 3 0010 0010 0011 0011 4 4 0110 0110 0100 0100 5 5 0111 0111 0101 0101 6 6 0101 0101 0110 0110 7 7 0100 0100 0111 0111 8 8 1100 1100 1000 1000 9 9 1101 1101 1001 1001

와 같다. And the like. 즉, 상기 보통 2진수는 실제 10진수의 값을 나타내나, 순환 2진 부호는 실제 10진수와 다른 값이다. That is, the normal binary code is a binary or indicated, the values ​​of the actual cycle decimal value is different from the original decimal number.

상기 CRC 방식은 프레임을 하나의 긴 2진수로 간주하여 특정의 2진 제수로 나누고 그 나머지를 전송 프레임에 실어 전송하는 방식이다. The CRC method is a method that considers the frame as a long binary number and divided by a particular binary divisor transmission put the rest on the transmission frame.

또한, 상기 나머지를 BCC(Block Check Character)라고도 하는데, 상기 프레임이 수신되면 수신장치는 같은 제수(generator)를 사용하여 나눗셈의 나머지를 검사하여 나머지가 0이 아니면 에러가 발생했음을 의미한다. In addition, also known as the rest of the BCC (Block Check Character), when the frame is received in the receiving device means by using the same divisor (generator) checking the remainder of the division that the remainder is not zero, an error has occurred.

상기 CRC는 순환 부호(Cyclic code)를 사용하기 때문에 오류 검출 성능이 높고 부호기(encoder)나 복호기(오류 검출 회로)(decoder)를 간단하게 구현할 수가 있다. The CRC may be simple to implement a high performance error detecting encoder (encoder) or the decoder (error-detecting circuit) (decoder) because it uses the rotation code (Cyclic code).

상기 CRC 복호기를 살펴보면, 계산된 BCC는 쉬프트 레지스터(Shift register)에 저장이 되고, 상기 레지스터는 CRC 코드를 생성하는데, 상기 레지스터에 있는 각 구성은 생성 다항식의 등급과 동일하다. Referring to the CRC decoder, calculated BCC is to be stored in the shift register (Shift register), the register is to generate a CRC code, each configured in the register is equal to the rating of the generator polynomial.

또한, 배타적 논리합(Exclusive-OR) 요소들의 수도 또한 그 다항식과 관계되는 수이다. In addition, exclusive-OR (Exclusive-OR) of the elements may also be related to the polynomial. 상기 이러한 CRC 장치의 종류에는 CRC-12, CRC-16, CRC-CCITT 등이 있는데, 본 발명에서는 상기에서 CRC-16 장치를 일예로 들어 설명한다. There is this type of the device, the CRC CRC-12, CRC-16, CRC-CCITT, etc., according to the present invention will be described as an example in the above example a CRC-16 unit.

상기 CRC-16은 8비트 캐릭터용의 동기 방식에 응용되고, BCC 축적은 16비트가 되고, 생성 다항식은 The CRC-16 is applied to a synchronous manner for 8-bit characters, BCC accumulation is a 16-bit, generator polynomial is

Figure 112005015230617-PAT00002
이 된다. This is.

도 4는 본 발명에 따른 디지털 멀티미디어 방송 수신장치의 데이터 모드 검출기내 CRC 복호기의 구조를 나타낸 도면이다. 4 is a view showing the structure of data within the CRC decoder mode detector of the digital multimedia broadcasting receiver according to the present invention.

상기 도 4는 입력을 바이트 단위로 처리하는 CRC 복호기의 구조를 설명하고 있다. The Figure 4 illustrates the structure of a CRC decoder for processing the input bytes. 즉, 상기 도 4를 보면 입력 i(t)[7] ~ i(t)[0] 까지 1 바이트(8비트)가 병렬로 입력된다. That is, the Figure 4 looking at the input i (t) [7] ~ i (t) by 1 byte [0] (8 bits) are input in parallel.

상기 도 4의 각 구성 블록이 하나의 LFSR(Linear Feedback Shift Register : 선형 피드백 쉬프트 레지스터)을 나타낸다. The above-mentioned respective structures of the block 4 a LFSR: represents a (Linear Feedback Shift Register linear feedback shift register).

상기의 바이트 단위의 입력으로 CRC 체크를 하기 위해 먼저 이와 관련하여 CRC 복호와 관련된 표를 먼저 살펴본다. In this connection, first to the CRC check as the input to the byte unit looks at the table associated with the CRC decoded first.

d d 0 0 1 One 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 12 12 13 13 14 14 15 15 x x 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 0 0 1 One 1 One 1 One 1 One 1 One 1 One 0 0 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 0 0 0 0 1 One 1 One 1 One 1 One 1 One 0 0 0 0 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 0 0 0 0 0 0 1 One 1 One 1 One 1 One 0 0 0 0 0 0 1 One 1 One 1 One 1 One 1 One 1 One 1 One 0 0 0 0 0 0 0 0 1 One 1 One 1 One 0 0 0 0 0 0 0 0 0 0 0 0 1 One 1 One 1 One 1 One 1 One 0 0 0 0 0 0 0 0 1 One 1 One 1 One 0 0 0 0 0 0 0 0 0 0 0 0 1 One 1 One 1 One 1 One 1 One 0 0 0 0 0 0 0 0 1 One 1 One 1 One 0 0 0 0 0 0 0 0 0 0 0 0 1 One 1 One 1 One 1 One 1 One 0 0 0 0 0 0 0 0 1 One 1 One 1 One 0 0 0 0 0 0 0 0 0 0 0 0 1 One 1 One 1 One 1 One 1 One 0 0 0 0 0 0 0 0 1 One 1 One 1 One 1 One 1 One 0 0 0 0 0 0 0 0 0 0 1 One 1 One 1 One 1 One 0 0 0 0 1 One 0 0 1 One 1 One 1 One 1 One 1 One 0 0 0 0 0 0 1 One 0 0 1 One 1 One 1 One 1 One 0 0 1 One 1 One 0 0 1 One 1 One 1 One 1 One 1 One 0 0 0 0 1 One 1 One 0 0 1 One 1 One 1 One 1 One 1 One 1 One 1 One 0 0 0 0 0 0 1 One 1 One 1 One 0 0 0 0 1 One 1 One 0 0 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 1 One 0 0 1 One 1 One 1 One 1 One 0 0 1 One 1 One 0 0 1 One 1 One 0 0 1 One 1 One 1 One 1 One 1 One 1 One 0 0 1 One 1 One 0 0 1 One 0 0 1 One 1 One 0 0 1 One 0 0 0 0 1 One 1 One 1 One 1 One 1 One 1 One 0 0 1 One 0 0 0 0 1 One 0 0 1 One 1 One 0 0 0 0 0 0 0 0 1 One 1 One 1 One 1 One 1 One 1 One 0 0 0 0 0 0 0 0 1 One 0 0 1 One 1 One 1 One 0 0 0 0 0 0

상기 x는 각 LFSR의 초기 상태를 나타내는 값으로 그 초기 상태는 모두 '1'로 설정한다. Wherein x is the initial state to a value that indicates an initial state of each LFSR are all set to '1'.

상기 d는 비트 단위의 입력을 나타내는데, 상기에서 보면 차례대로 '11110000' 8비트와 '11101111' 8비트 즉, 16비트를 입력으로 했을 때의 출력을 표에서 예로 나타내었다. Wherein d is to indicate the type in bits, from the turn, "11110000", and an 8-bit "11,101,111" 8-bit words, shown as an example of the output when the 16-bit input in the table.

상기 표 2는 비트 입력을 상기 도 4와 같은 LFSR 에 입력하였을 때의 결과 값을 나타낸 것이다. Table 2 shows the results at the time when the input bit input to the LFSR, such as illustrated in FIG.

상기 이러한 비트 입력에 대한 레지스터의 결과 값은 계산하면 상기 표 2와 같다. The result of such a bit register for the input is the calculation shown in Table 2.

본 발명에서는 상기 8번째 비트 입력에 대한 결과 값을 미리 다른 레지스터에 저장한 뒤 이를 사용함으로써 바이트 단위로 처리를 하고자 하는 것이다. In the present invention, intended to process the bytes by using it then stores the result for the eighth bit input in advance in another register.

즉, 상기 표 1에서 1 바이트씩 끊어서 보면, 상기 처음 8비트의 입력이 '11110000'으로 입력되면 출력은 '1110000111110000'이 되고, 그 다음 8비트의 입력이 '11101111'으로 입력되면 출력은 '000110100001111'이 되게 된다. In other words, looking at one byte breaking in Table 1, when the input of the first 8-bit input to the "11110000" output is a "1110000111110000", then when the input 8-bit input to the "11,101,111" outputs "000110100001111 'this is presented.

그리하여 송신 단에서 비트 단위로 부호화를 하더라도 수신 단에서 비트 단위에 대한 결과 값을 바이트 단위로 추출하여 미리 저장한 뒤, 상기 파일럿 RS 복호기의 바이트 단위의 출력에 해당하는 비트 입력을 찾아 그에 대한 바이트 단위의 저장 값을 불러들여 CRC 복호에 이용하는 것이다. Thus to find the bit input for the output of the rear one to even the coded bit by bit from the transmission terminal to extract the result of the bit unit on the receiving end, in bytes, stored in advance, in bytes, of the pilot RS decoder bytes thereof let's call up the stored values ​​to use in the CRC decoding.

상기 도 4의 LFSR 에 적용함으로써 비트 단위에서의 처리와 같은 원리를 적용하나, 이를 병렬로 한꺼번에 입력하여 바이트 단위로 처리할 수가 있게 되는 것이다. By applying the LFSR of FIG. 4 one applies the same principle as the processing in bit units, and input them at the same time in parallel, will be able to process the number of bytes.

즉, 본 발명은 상기 비트 입력을 바이트 단위로 끊어서 각 바이트에 해당하는 출력 값을 이미 계산하여 저장되어 있으므로 이값을 이용함으로써, 바이트 단위로 입력되는 신호를 별도로 비트 단위로 처리하지 않고 바이트 단위로 처리할 수 있게 되는 것이다. That is, the present invention process the bit input bytes, rather than processing a signal that is input to the byte unit into a separate bit unit by using this value by breaking in bytes, it is stored in the already calculated output values ​​corresponding to each byte it is possible to do.

예를 들면, 상술한 표 1에서 입력으로 들어간 '11110000'에 해당하는 바이트 값이 파일럿 RS 복호기로부터 출력이 되는데, 종래 기술에 의하면 이를 다시 비트 단위로 처리하여 상술한 과정을 거쳐야 하나, 본 발명에 따르면, 상기 '11110000'를 그대로 병렬로 입력하여 처리한다. For example, one go through the above process is a byte value corresponding to '11110000' entered as input in the above Table 1, there is an output from the pilot RS decoder, according to the prior art processes it back bit by bit, in the present invention According, the process by inputting the "11110000" as in parallel.

그러므로 상기와 같이 비트 단위로 처리하나 바이트 단위로 처리하나 상기 '11110000' 입력에 대한 출력은 8번째 행의 LFSR 값인 '1110000111110000'이 된다. Thus, output for handling said one '11110000' inputted to the processing unit of one byte in bits as described above is a "1110000111110000" which is the value of the 8th row LFSR.

이하 상기와 같은 원리를 이용하여 본 발명에 해당하는 바이트 단위로 CRC 복호 하는 방법을 설명하면, 먼저 시간 t 일 때 입력 비트 스트림을 바이트 단위로 MSB(Most Significant Bit, 이하 'MSB')부터 나타내면, Referring to the method of CRC decoding, in bytes, for the following the present invention using the principles described above, expressed from the first time t work when the input bit stream in bytes MSB (Most Significant Bit, hereinafter 'MSB'),

i(t)[7], i(t)[6], i(t)[5], i(t)[4], i(t)[3], i(t)[2], i(t)[1], i(t)[0] i (t) [7], i (t) [6], i (t) [5], i (t) [4], i (t) [3], i (t) [2], i ( t) [1], i (t) [0]

라고 한다. Called.

그리고 LFSR에 저장된 값을 MSB부터 나타내면, And represents the value stored in the LFSR from the MSB,

g(t)[15], g(t)[14], g(t)[13], g(t)[12], g(t)[11], g(t)[10] ,g(t)[9], g(t)[8], g(t)[7], g(t)[6], g(t)[5] g(t)[4], g(t)[3], g(t)[2], g(t)[1], g(t)[0] g (t) [15], g (t) [14], g (t) [13], g (t) [12], g (t) [11], g (t) [10], g ( t) [9], g (t) [8], g (t) [7], g (t) [6], g (t) [5] g (t) [4], g (t) [ 3], g (t) [2], g (t) [1], g (t) [0]

이다. to be.

또한, 시간 (t+1) 일 때, 바이트 클록에 의한 LFSR의 출력 값을 MSB부터 나타내면, Further, at time (t + 1), indicates from the MSB of the output value of the LFSR by the byte clock,

f(t+1)[15], f(t+1)[14], f(t+1)[13] , f(t+1)[12], f(t+1)[11], f(t+1)[10], f(t+1)[9], f(t+1)[8], f(t+1)[7], f(t+1)[6], f(t+1)[5], f(t+1)[4], f(t+1)[3], f(t+1)[2], f(t+1)[1], f(t+1)[0] f (t + 1) [15], f (t + 1) [14], f (t + 1) [13], f (t + 1) [12], f (t + 1) [11], f (t + 1) [10], f (t + 1) [9], f (t + 1) [8], f (t + 1) [7], f (t + 1) [6], f (t + 1) [5], f (t + 1) [4], f (t + 1) [3], f (t + 1) [2], f (t + 1) [1], f (t + 1) [0]

이라 한다. Referred to.

그러면, 상기 값들은 다음과 같은 관계를 같게 된다. Then, the values ​​are equal the following relationship.

f(t+1)[15]=(g(t)[7]+i(t)[3]+g(t)[11]+i(t)[7]+g(t)[15]) mod 2 f (t + 1) [15] = (g (t) [7] + i (t) [3] + g (t) [11] + i (t) [7] + g (t) [15] ) mod 2

f(t+1)[14]=(g(t)[6]+i(t)[2]+g(t)[10]+i(t)[6]+g(t)[14]) mod 2 f (t + 1) [14] = (g (t) [6] + i (t) [2] + g (t) [10] + i (t) [6] + g (t) [14] ) mod 2

f(t+1)[13]=(g(t)[5]+i(t)[1]+g(t)[9]+i(t)[5]+g(t)[13]) mod 2 f (t + 1) [13] = (g (t) [5] + i (t) [1] + g (t) [9] + i (t) [5] + g (t) [13] ) mod 2

f(t+1)[12]=(g(t)[4]+i(t)[7]+g(t)[15]+i(t)[0]+g(t)[8]+i(t)[4]+g(t)[12]) mod 2 f (t + 1) [12] = (g (t) [4] + i (t) [7] + g (t) [15] + i (t) [0] + g (t) [8] + i (t) [4] + g (t) [12]) mod 2

f(t+1)[11]=(g(t)[3]+i(t)[6]+g(t)[14]) mod 2 f (t + 1) [11] = (g (t) [3] + i (t) [6] + g (t) [14]) mod 2

f(t+1)[10]=(g(t)[2]+i(t)[5]+g(t)[13]) mod 2 f (t + 1) [10] = (g (t) [2] + i (t) [5] + g (t) [13]) mod 2

f(t+1)[9]=(g(t)[1]+i(t)[4]+g(t)[12]) mod 2 f (t + 1) [9] = (g (t) [1] + i (t) [4] + g (t) [12]) mod 2

f(t+1)[8]=(g(t)[0]+i(t)[3]+g(t)[11]+i(t)[7]+g(t)[15]) mod 2 f (t + 1) [8] = (g (t) [0] + i (t) [3] + g (t) [11] + i (t) [7] + g (t) [15] ) mod 2

f(t+1)[7]=(i(t)[7]+g(t)[15]+i(t)[2]+g(t)[10]+i(t)[6]+g(t)[14]) mod 2 f (t + 1) [7] = (i (t) [7] + g (t) [15] + i (t) [2] + g (t) [10] + i (t) [6] + g (t) [14]) mod 2

f(t+1)[6]=(i(t)[6]+g(t)[14]+i(t)[1]+g(t)[9]+i(t)[5]+g(t)[13]) mod 2 f (t + 1) [6] = (i (t) [6] + g (t) [14] + i (t) [1] + g (t) [9] + i (t) [5] + g (t) [13]) mod 2

f(t+1)[5]=(i(t)[5]+g(t)[13]+i(t)[0]+g(t)[8]+i(t)[4]+g(t)[12]) mod 2 f (t + 1) [5] = (i (t) [5] + g (t) [13] + i (t) [0] + g (t) [8] + i (t) [4] + g (t) [12]) mod 2

f(t+1)[4]=(i(t)[4]+g(t)[12]) mod 2 f (t + 1) [4] = (i (t) [4] + g (t) [12]) mod 2

f(t+1)[3]=(i(t)[3]+g(t)[11]+i(t)[7]+g(t)[15]) mod 2 f (t + 1) [3] = (i (t) [3] + g (t) [11] + i (t) [7] + g (t) [15]) mod 2

f(t+1)[2]=(i(t)[2]+g(t)[10]+i(t)[6]+g(t)[14]) mod 2 f (t + 1) [2] = (i (t) [2] + g (t) [10] + i (t) [6] + g (t) [14]) mod 2

f(t+1)[1]=(i(t)[1]+g(t)[9]+i(t)[5]+g(t)[13]) mod 2 f (t + 1) [1] = (i (t) [1] + g (t) [9] + i (t) [5] + g (t) [13]) mod 2

f(t+1)[0]=(i(t)[0]+g(t)[8]+i(t)[4]+g(t)[12]) mod 2 f (t + 1) [0] = (i (t) [0] + g (t) [8] + i (t) [4] + g (t) [12]) mod 2

가 된다. It becomes.

상기에서 mod 2 라 함은 배타적 논리합과 같은 의미로 사용되는데, 각 LFSR에 저장된 값을 2로 나누어 준다는 의미가 된다. La in the mod 2 also has is used as a means, such as exclusive-OR, is meant Giving by dividing the value stored in the respective LFSR to 2. 상기 2로 나누어 그 나머지 값을 이용하게 된다. Divided by the second preferred to use the remainders.

그래서, 상기 mod 2 한 나머지 값이 1이면 오류가 발생했다고 판단하고, 0이면 오류가 없다고 판단한다. Thus, the mod 2 is a remainder value of 1, it is determined that an error has occurred, and 0, it is determined that there is no error.

그리고 상기 도 4에서 보면 입력과 상기 LFSR의 출력을 배타적 논리합하여 첫번째 LFSR로 들어가고, 또 5번째와 12 번째 LFSR 후에 배타적 논리합을 하게 된다. And the In Figure 4, the output of the exclusive OR type and the LFSR into the first LFSR, it is also an exclusive OR after the 5th and 12th LFSR.

상기 어떤 시점 k에서 모든 LFSR 에 저장된 값들을 배타적 논리합을 취해 보면, 그 값이 CRC의 체크섬(checksum)이 된다. When taking the exclusive-OR of the value stored in all of the LFSR at any time k, the value is a checksum (checksum) of the CRC.

상기 배타적 논리합은 배타적 논리합을 취할 값이 같은 값이면 0이 되고, 서로 다른 값이면 1이 된다. The exclusive logical sum is taken if the value of the exclusive OR value to be 0, and if the different value to each other one.

그래서, 상기 배타적 논리합을 취한 체크섬의 값이 1이면 CRC 오류가 발생했음을 알 수 있고, 상기 체크섬의 값이 0이면 CRC 오류가 발생하지 않았다고 판단한다. Thus, if the value of the checksum taking the exclusive OR 1 it can be seen that a CRC error has occurred, if the value of the checksum is 0 determines that the CRC error does not occur.

상기에서 체크섬(checksum)이라 함은 전송 데이터의 맨 마지막에 앞서 보낸 모든 데이터를 다 합한 합계를 보수화하여 전송하고, 수신 측에서는 하나씩 받아들여 합산한 다음 이를 최종적으로 들어온 검사 합계와 비교하여 착오가 있었는지를 검사하는 방법이다. As a checksum (checksum) in the box is what was the sum spent receiving one receiving side transmits conservative the total sum of the all the data, and earlier From the far end of the transmission data, and then compares it with the final checksum entered in error It is a way to check.

이의 송신 측에서의 동작 과정을 살펴보면, 전송할 데이터 단위를 n(보통은 16) 비트의 여러 세그먼트로 나눈 뒤 상기 세그먼트들은 전체 길이도 또한 n 비트가 되도록 1의 보수 연산을 이용하여 합산하고, 전체 합은 보수화되고 원래 데이터 단위의 끝에 삽입한다. Looking at its transmission side operation process, n data units transmitted (usually 16) after the segment divided by the number of segments of the bits are summed with the maintenance operation of the first such that an overall length also of n bits, the total sum is conservative and insert the end of the original data unit.

상기 이렇게 확장된 데이터 단위는 네트워크를 통해 전송하게 된다. The thus expanded data units are transmitted over the network.

도 5는 본 발명에 따른 디지털 멀티미디어 방송 수신장치에서의 CRC 복호 과 정을 나타낸 순서 도이다. 5 is a sequence showing the decoding and CRC information in the digital multimedia broadcasting receiver according to the present invention.

먼저, 한 바이트에 해당하는 모든 경우의 수만큼 즉, First, that the number of all cases corresponding to one byte,

Figure 112005015230617-PAT00003
개의 수만큼 비트 단위의 CRC 복호 값을 계산한다.(S10 단계) One can by calculates a CRC decoding value in bits (step S10)

상기 계산된 CRC 복호 값을 모두 저장 매체에 저장한다.(S20 단계) Is stored in a storage medium all of the calculated CRC decoded value (step S20)

상기 두 단계는 수신장치 내에서 미리 계산해 놓는 것이다. The two pre-placing step is calculated in the receiving apparatus.

상기 저장을 한 뒤 이제 CRC 복호 값을 이용하여 복호를 위해 전송된 파일럿 RS 복호기의 출력을 수신한다.(S30 단계) After the storage now receives the output of the RS decoder pilot transmission for decoding by using the decoded CRC value (step S30)

상기 파일럿 RS 복호기(22)는 바이트 단위로 출력을 하게 되는바, 상기 수신된 바이트 단위의 입력 값에 해당하는 저장값을 상기 저장 매체로부터 추출한다.(S40 단계) The pilot RS decoder 22 extracts the stored values ​​corresponding to input values ​​of the received bytes bar, which makes the output in bytes from the storage medium. (Step S40)

상기 추출된 CRC 복호 값을 이용하여 이제 상기 RS 복호 된 파일럿 정보가 오류가 있는지 검사하기 시작한다. Using the extracted CRC decoding value to now begins to check for the pilot information of the RS decoding errors. 그래서 상기 추출된 CRC 복호 값을 배타적 논리합을 취하여 체크섬을 하게 된다.(S50 단계) So, by taking the exclusive OR of the extracted CRC decoding value is a checksum (Step S50)

상기 체크섬을 하여 구한 값으로 상기 파일럿 정보의 오류 여부를 최종 판단하게 되는데, 상기 체크섬한 값이 제로(ZERO)인지 아닌지 판단한다.(S60 단계) There is an end determining whether the error of the pilot information as a value obtained by the checksum, the checksum is determined whether or not a value of zero (ZERO). (Step S60)

상기 판단 결과 체크섬 값이 만약 제로가 아니면 수신된 파일럿 정보에는 오류가 발생한 것을 판단하게 된다.(S70 단계) The checksum is determined that the value it is determined that an error has occurred if the zero pilot information is not received (step S70)

그러나 만약 상기 판단 결과 체크섬 값이 제로이면 수신된 파일럿 정보에는 오류가 없는 것으로 판단한다. However, if it is determined that there is no checksum it is determined that the value is zero if the received pilot information error. 즉, 정상으로 판단한다.(S80 단계) That is, it is determined as normal (step S80)

상술한 단계를 거쳐 계속하여 바이트 단위로 CRC 복호를 수행하여 수신장치로 입력되는 데이터의 오류 여부를 체크하게 된다. Continue through the above steps to perform CRC decoding, in bytes, to thereby check whether or not the error data is input into the receiving apparatus.

상기에서 설명한 본 발명에 따른 디지털 멀티미디어 방송 수신장치에서의 CRC 복호 방법의 효과를 설명하면 다음과 같다. Turning to the effects of CRC decoding of the digital multimedia broadcasting receiver the process according to the invention described in the following.

첫째, 본 발명에 따른 CRC 복호 방법을 이용하면 입력되는 데이터를 비트 단위가 아니라 바이트 단위로 처리할 수 있어 시스템 클록을 변화시킬 필요가 없고, 상기에서와 같이 바이트 단위로 처리함으로써 시스템 클록 속도도 낮아져 소모 전력을 줄일 수 있는 효과가 있다. First, it is not by using the CRC decoding method according to the invention, not the data input bit units required to change the system clock can be processed by byte unit, lower a system clock rate by processing in bytes as in the It has the effect of reducing the power consumption.

둘째, 본 발명에 따르면 종래 기술에 의한 경우 바이트/비트 변환기가 필요하였으나, 본 발명에 따르면 상기 변환기가 필요 없어 시스템을 단순화시킬 수 있고 수신장치의 크기를 줄일 수 있는 효과가 있다. Second, although the present invention the byte / bit converter if necessary according to the prior art, according to, according to the present invention it does not need the converter can simplify the system and there is an effect that it is possible to reduce the size of the receiver.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. Those skilled in the art what is described above will be appreciated that various changes and modifications within the range which does not depart from the spirit of the present invention are possible.

따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다. Accordingly, the technical scope of the present invention should not be construed as being limited to the contents described in example defined by the claims.

Claims (2)

  1. 비트 단위로 CRC 복호하는 디지털 멀티미디어 방송 수신장치에 있어서, A digital multimedia broadcasting receiver CRC decoded bit by bit,
    상기 비트 단위의 CRC 복호 값을 저장하는 제 1 단계와; A first step for storing the decoded CRC value of the bit unit;
    상기 저장 후 입력되는 바이트 값에 해당하는 상기 저장 값을 추출하는 제 2 단계를 포함하여 바이트 단위로 CRC 복호하는 것을 특징으로 하는 디지털 멀티미디어 방송 수신장치에서의 CRC 복호 방법. CRC decoding method in the store after decoding, characterized in that the CRC bytes, and a second step of extracting the stored value which corresponds to the input byte value of a digital multimedia broadcasting receiver.
  2. 제 1 항에 있어서, 상기 제 1 단계에서, The method of claim 1, wherein in the first step,
    저장되는 CRC 복호 값은 256( CRC decoding value to be stored is 256 (
    Figure 112005015230617-PAT00004
    )개 인 것을 특징으로 하는 디지털 멀티미디어 방송 수신장치에서의 CRC 복호 방법. ) CRC decoding method in a digital multimedia broadcasting receiver, characterized in that the dog.
KR1020050024098A 2005-03-23 2005-03-23 Method of decoding crc in digital multimedia broadcasting a receiving set KR20060102160A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050024098A KR20060102160A (en) 2005-03-23 2005-03-23 Method of decoding crc in digital multimedia broadcasting a receiving set

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050024098A KR20060102160A (en) 2005-03-23 2005-03-23 Method of decoding crc in digital multimedia broadcasting a receiving set

Publications (1)

Publication Number Publication Date
KR20060102160A true KR20060102160A (en) 2006-09-27

Family

ID=37633076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050024098A KR20060102160A (en) 2005-03-23 2005-03-23 Method of decoding crc in digital multimedia broadcasting a receiving set

Country Status (1)

Country Link
KR (1) KR20060102160A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014383A1 (en) * 2007-07-23 2009-01-29 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
US7965778B2 (en) * 2007-08-24 2011-06-21 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
US8954829B2 (en) 2007-07-04 2015-02-10 Lg Electronics Inc. Digital broadcasting system and method of processing data
US8984381B2 (en) 2006-04-29 2015-03-17 LG Electronics Inc. LLP DTV transmitting system and method of processing broadcast data
US9185413B2 (en) 2006-02-10 2015-11-10 Lg Electronics Inc. Channel equalizer and method of processing broadcast signal in DTV receiving system
US9198005B2 (en) 2007-03-26 2015-11-24 Lg Electronics Inc. Digital broadcasting system and method of processing data
US9392281B2 (en) 2006-10-12 2016-07-12 Lg Electronics Inc. Digital television transmitting system and receiving system and method of processing broadcasting data
US9490936B2 (en) 2007-06-26 2016-11-08 Lg Electronics Inc. Digital broadcast system for transmitting/receiving digital broadcast data, and data processing method for use in the same
US9521441B2 (en) 2007-03-30 2016-12-13 Lg Electronics Inc. Digital broadcasting system and method of processing data
US9564989B2 (en) 2006-05-23 2017-02-07 Lg Electronics Inc. Digital television transmitting system and receiving system and method of processing broadcast data
US9736508B2 (en) 2007-03-26 2017-08-15 Lg Electronics Inc. DTV receiving system and method of processing DTV signal
USRE46728E1 (en) 2007-06-26 2018-02-20 Lg Electronics Inc. Digital broadcasting system and data processing method
USRE46891E1 (en) 2005-10-05 2018-06-12 Lg Electronics Inc. Method of processing traffic information and digital broadcast system
USRE47183E1 (en) 2007-08-24 2018-12-25 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE47294E1 (en) 2005-10-05 2019-03-12 Lg Electronics Inc. Method of processing traffic information and digital broadcast system
USRE46891E1 (en) 2005-10-05 2018-06-12 Lg Electronics Inc. Method of processing traffic information and digital broadcast system
US10277255B2 (en) 2006-02-10 2019-04-30 Lg Electronics Inc. Channel equalizer and method of processing broadcast signal in DTV receiving system
US9185413B2 (en) 2006-02-10 2015-11-10 Lg Electronics Inc. Channel equalizer and method of processing broadcast signal in DTV receiving system
US9680506B2 (en) 2006-04-29 2017-06-13 Lg Electronics Inc. DTV transmitting system and method of processing broadcast data
US8984381B2 (en) 2006-04-29 2015-03-17 LG Electronics Inc. LLP DTV transmitting system and method of processing broadcast data
US9425827B2 (en) 2006-04-29 2016-08-23 Lg Electronics Inc. DTV transmitting system and method of processing broadcast data
US9178536B2 (en) 2006-04-29 2015-11-03 Lg Electronics Inc. DTV transmitting system and method of processing broadcast data
US10057009B2 (en) 2006-05-23 2018-08-21 Lg Electronics Inc. Digital television transmitting system and receiving system and method of processing broadcast data
US9564989B2 (en) 2006-05-23 2017-02-07 Lg Electronics Inc. Digital television transmitting system and receiving system and method of processing broadcast data
US9831986B2 (en) 2006-10-12 2017-11-28 Lg Electronics Inc. Digital television transmitting system and receiving system and method of processing broadcasting data
US9392281B2 (en) 2006-10-12 2016-07-12 Lg Electronics Inc. Digital television transmitting system and receiving system and method of processing broadcasting data
US10244274B2 (en) 2007-03-26 2019-03-26 Lg Electronics Inc. DTV receiving system and method of processing DTV signal
US10070160B2 (en) 2007-03-26 2018-09-04 Lg Electronics Inc. DTV receiving system and method of processing DTV signal
US9924206B2 (en) 2007-03-26 2018-03-20 Lg Electronics Inc. DTV receiving system and method of processing DTV signal
US9912354B2 (en) 2007-03-26 2018-03-06 Lg Electronics Inc. Digital broadcasting system and method of processing data
US9736508B2 (en) 2007-03-26 2017-08-15 Lg Electronics Inc. DTV receiving system and method of processing DTV signal
US9198005B2 (en) 2007-03-26 2015-11-24 Lg Electronics Inc. Digital broadcasting system and method of processing data
US9521441B2 (en) 2007-03-30 2016-12-13 Lg Electronics Inc. Digital broadcasting system and method of processing data
USRE46728E1 (en) 2007-06-26 2018-02-20 Lg Electronics Inc. Digital broadcasting system and data processing method
US10097312B2 (en) 2007-06-26 2018-10-09 Lg Electronics Inc. Digital broadcast system for transmitting/receiving digital broadcast data, and data processing method for use in the same
US9860016B2 (en) 2007-06-26 2018-01-02 Lg Electronics Inc. Digital broadcast system for transmitting/receiving digital broadcast data, and data processing method for use in the same
US9490936B2 (en) 2007-06-26 2016-11-08 Lg Electronics Inc. Digital broadcast system for transmitting/receiving digital broadcast data, and data processing method for use in the same
US9094159B2 (en) 2007-07-04 2015-07-28 Lg Electronics Inc. Broadcasting transmitting system and method of processing broadcast data in the broadcast transmitting system
US9184770B2 (en) 2007-07-04 2015-11-10 Lg Electronics Inc. Broadcast transmitter and method of processing broadcast service data for transmission
US8954829B2 (en) 2007-07-04 2015-02-10 Lg Electronics Inc. Digital broadcasting system and method of processing data
US9444579B2 (en) 2007-07-04 2016-09-13 Lg Electronics Inc. Broadcast transmitter and method of processing broadcast service data for transmission
US9660764B2 (en) 2007-07-04 2017-05-23 Lg Electronics Inc. Broadcast transmitter and method of processing broadcast service data for transmission
US8356236B2 (en) 2007-07-23 2013-01-15 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
WO2009014383A1 (en) * 2007-07-23 2009-01-29 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
US9755849B2 (en) 2007-08-24 2017-09-05 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
US8964856B2 (en) 2007-08-24 2015-02-24 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
USRE47183E1 (en) 2007-08-24 2018-12-25 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
US7965778B2 (en) * 2007-08-24 2011-06-21 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
US9369154B2 (en) 2007-08-24 2016-06-14 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system

Similar Documents

Publication Publication Date Title
EP0801502B1 (en) Code sequence detection in a trellis decoder
JP4624798B2 (en) Multi-channel transmission and reception by block coding in a communication system
US5729557A (en) Cellular communication system with multiple code rates
KR101037243B1 (en) Receiver apparatus and decoding method thereof
JP3179060B2 (en) Information data multiplex transmission system and its multiplexer and the separation device
US5835165A (en) Reduction of false locking code words in concatenated decoders
US6557139B2 (en) Encoding apparatus and encoding method for multidimensionally coding and encoding method and decoding apparatus for iterative decoding of multidimensionally coded information
KR100759898B1 (en) Digital broadcasting transmission system and method
CA2685244C (en) Apparatus and method for encoding and decoding signals
CN1941858B (en) Digital television transmitter and method of coding data in digital television transmitter
AU689967B2 (en) Variable transmission bit rate discrimination method and apparatus
CN101540856B (en) Digital television transmitter and method of processing data in digital television transmitter
KR101275962B1 (en) Multi-layer cyclic redundancy check code in wireless communication system
US8654886B2 (en) Method and apparatus for transmitting/receiving broadcasting-communication data
US20030169189A1 (en) Robust system for transmitting and receiving map data
EP0720797B1 (en) Multirate serial viterbi decoder for code division multiple access system applications
US6654926B1 (en) Soft decision maximum likelihood encoder and decoder
KR100330336B1 (en) Error correction with two block codes
JP4298170B2 (en) Segmented deinterleaver memory for map decoder
US7092455B2 (en) Digital VSB transmission system
CA2124707C (en) Tailored error protection
EP1182816A2 (en) Channel error protection implementable across network layers in a communication system
EP1662742B1 (en) Data reception method, data transmission system and receiver
CN1113475C (en) Coding system and method providing unequal error protection by puncturing less significant symbols
US6430724B1 (en) Soft selection combining based on successive erasures of frequency band components in a communication system

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination