KR20060092759A - 다전극형 플라즈마 디스플레이 패널 - Google Patents

다전극형 플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20060092759A
KR20060092759A KR1020050013888A KR20050013888A KR20060092759A KR 20060092759 A KR20060092759 A KR 20060092759A KR 1020050013888 A KR1020050013888 A KR 1020050013888A KR 20050013888 A KR20050013888 A KR 20050013888A KR 20060092759 A KR20060092759 A KR 20060092759A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
discharge
substrate
plasma display
Prior art date
Application number
KR1020050013888A
Other languages
English (en)
Inventor
홍종기
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050013888A priority Critical patent/KR20060092759A/ko
Publication of KR20060092759A publication Critical patent/KR20060092759A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/46—Connecting or feeding means, e.g. leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/225—Material of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

다전극형 플라즈마 디스플레이 패널을 개시한다. 본 발명은 전면 기판과, 그 내표면에 형성되는 제1 및 제2 방전 전극들과, 단위 방전 셀에서 제1 및 제2 방전 전극 사이에 배치된 제3 방전 전극과, 이들을 매립하는 전면 유전체층을 구비하는 전면 패널;과, 전면 기판과 대향되게 배치된 배면 기판과, 그 내표면에 형성되며 제1 내지 제3 방전 전극과 교차하는 방향으로 배치된 어드레스 전극과, 이를 매립하는 배면 유전체층을 구비하는 배면 패널;과, 전면 및 배면 패널 사이에 배치되어서 방전 셀을 한정하는 격벽;과, 격벽내에 도포된 적어도 하나의 가시광선을 발생하는 형광체층;을 포함하고, 제1 및 제2 방전 전극들 중 적어도 하나는 방전을 야기하는 표시 영역에서 하나 이상의 세부 전극들로 분주되며, 세부 전극들은 말단부에서 상호 연결되도록 구성된다. 전극의 말단부는 기판과 직접 접촉되도록 표시 영역 외부로 연장되고, 사각형 또는 원형의 형상으로 세부 전극들을 연결시킨다. 본 발명에 의하여 전계 집중에 기인한 소자 파손을 방지하고 전극 및 기판 간의 접착력을 개선할 수 있다.

Description

다전극형 플라즈마 디스플레이 패널{Multi-electrode type plasma display panel}
도 1은 종래의 플라즈마 디스플레이 패널을 도시하는 부분 절개 사시도이다.
도 2는 종래의 주방전 전극의 구조를 일부 절제도시한 사시도이다.
도면이다.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 일부 절제하여 도시한 분리 사시도이다.
도 4는 본 발명의 일 실시예에 따른 플라즈마 표시장치의 구성도이다.
도 5a 및 도 5b는 다전극형 플라즈마 디스플레이 패널에 포함되는 주방전 전극의 전계 집중 현상을 설명하기 위한 도면이다.
도 6a는 본 발명의 일 실시예에 의한 플라즈마 디스플레이 패널의 전극 구조를 도시하는 사시도이다.
도 6b는 본 발명의 다른 실시예에 의한 플라즈마 디스플레이 패널의 전극 구조를 도시하는 사시도이다.
도 7은 도 6a에 도시된 방전셀의 전극의 단면도이다.
도 8은 도 6a의 전극 라인에 인가되는 신호들의 파형도이다.
도 9 내지 도 14는 도 8의 벽전하 분포 변화를 도시한 것으로서,
도 9는 도 8의 t1 ∼ t2시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도이고,
도 10은 도 8의 t2 ∼ t3 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도이고,
도 11은 도 8의 t3 ∼ t4 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도이고,
도 12는 도 8의 t5 ∼ t6 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도이고,
도 13은 도 8의 t7 ∼ t8 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도이고,
도 14는 도 8의 t8 ∼ t12 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
200...플라즈마 디스플레이 패널 210...전면 패널
211...전면 기판 212...X 전극
213...Y 전극 214...버스 전극
215...M 전극 216...전면 유전체층
217...전면 유전체층 260...배면 패널
261...배면 기판 262...어드레스 전극
263...배면 유전체층 264...격벽
267...형광체층
본 발명은 새로운 구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다.
도 1 에는 일본 공개특허공보 1998-172442호에 개시된 것과 유사한 플라즈마 디스플레이 패널이 도시되어 있다. 이 플라즈마 디스플레이 패널은 제2 기판(121), 상기 제2 기판(121)의 상면(121a) 상에 서로 평행하게 배치된 어드레스 전극(122)들, 상기 어드레스 전극들을 덮는 제2 유전체층(123), 상기 제2 유전체층(123) 상에 형성된 격벽(124)들, 상기 제2 유전체층(123)의 상면과 격벽(124)의 측면에 형성된 형광체층(125), 상기 제2 기판과 평행하게 배치된 제1 기판(111), 상기 제1 기판의 하면(111a) 상에 배치된 유지 전극쌍(114)들, 상기 유지 전극쌍들을 덮는 제1 유전체층(115), 및 상기 제1 유전체층을 덮는 보호층(116)을 구비한다. 상기 유지 전극쌍은 X 전극(112)과 Y 전극(113)을 구비하며, X 전극(112)과 Y 전극(113) 각각은 투명 전극(112b, 113b)과 버스 전극(112a, 113a)을 구비한다.
상기 플라즈마 디스플레이 패널(110)의 경우에는, 하나의 유지 전극쌍(114)과 인접한 두 개의 격벽(124)에 의하여 하나의 서브픽셀이 한정된다. 이러한 구조를 갖는 플라즈마 디스플레이 패널의 경우에는, 어드레스 전극(122)과 Y 전극(113) 간의 어드레스방전에 의하여 발광될 서브픽셀이 선택되고, 상기 선택된 서브픽셀의 X 전극(112)과 Y 전극(113) 간에 일어나는 유지방전에 의하여 그 서브픽셀이 발광하게 된다. 보다 구체적으로 설명하면, 상기 유지방전에 의하여 서브픽셀 내에 있는 방전가스가 자외선을 방출하고, 이 자외선은 형광체층(125)으로 하여금 가시광선을 방출하게 한다. 상기 형광체층으로부터 방출된 빛이 플라즈마 디스플레이 패널의 화상을 구현한다. 플라즈마 디스플레이 패널(110)의 발광효율이 높게 되기 위한 조건은 여러 가지가 있다. 그 조건들 중의 일부는, 상기 방전가스를 여기시키기 위한 유지방전이 일어나는 공간의 체적이 커야 한다는 것, 형광체층의 표면적이 넓어야 한다는 것, 형광체층으로부터 방출되는 가시광선을 방해하는 구성요소가 적어야 한다는 것 등이 있다.
도 2는 종래의 주방전 전극의 구조를 일부 절제도시한 사시도이다.
도면을 참조하면, 상기 플라즈마 디스플레이 패널(100)은 표시측의 유리 기판(110)의 내면에 발광을 위한 주방전셀을 확정하는 한 쌍의 주방전 전극(120)이 X 방향으로 서로 평행하게 복수쌍 배열되어 있으며, 도시되지 않은 배면측의 유리 기판의 내면에는 발광시킨 도트(dot)를 선택하기 위한 어드레스 전극이 배열되어 있다.
상기 유리 기판(110)의 외연부에는 구동 회로와 접속하기 위하여 주방전 전극(120)을 확대한 단자부(130)가 형성되어 있다. 상기 주방전 전극(120)은 띠모양의 투명 전극(140)과, 상기 투명 전극(140)과 연장 방향에 따라 중첩된 버스 전극(150)을 포함한다. 상기 버스 전극(150)은 투명 전극(140)에 대한 X 방향으로 돌출하고, 돌출된 부분은 단자부(110)을 포함하고, 유리 기판(110)상에 직접 형성되어 있다.
최근에는, 복수의 방전 전극(130) 사이에 별도의 전극을 개재시켜서 방전 전극(130)간에 롱갭(long gap) 방전을 발생시켜서 휘도를 높이는 다전극형의 플라즈마 디스플레이 패널이 개발중이다. 그런데, 이러한 다전극형의 플라즈마 디스플레이 패널은 주방전 전극이 여러개의 세부 전극으로 갈라져 있는 형상을 취하는데, 이 경우 전극 말단이 과식각이 될 수 있다. 그러면, 과식각된 말단부에 전계가 집중되어 말단부 주위의 유전층이 파손되는 현상이 빈번히 발생된다. 뿐만 아니라, 전극 말단부가 기판에 용이하게 접착되지 않아 박리 현상(peeling off)이 발생되어 플라즈마 디스플레이 패널의 제조 수율을 열화시킨다.
본 발명은 상기와 같은 문제점을 해결하여, 다전극 구조를 가지는 플라즈마 디스플레이 패널에서 주방전 전극의 말단에 전계가 집중되어 유전층이 파손되는 현상을 방지하는 것이다.
또한, 본 발명의 다른 목적은 전극 말단부가 기판에 견고하게 밀착되는 플라즈마 디스플레이 패널을 제공하는 것이다.
와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 다전극의 간격이 다르게 형성된 플라즈마 디스플레이 패널은,
전면 기판과, 그 내표면에 형성되는 제1 및 제2 방전 전극들과, 단위 방전 셀에서 제1 및 제2 방전 전극 사이에 배치된 제3 방전 전극과, 이들을 매립하는 전면 유전체층을 구비하는 전면 패널;과,
전면 기판과 대향되게 배치된 배면 기판과, 그 내표면에 형성되며 제1 내지 제3 방전 전극과 교차하는 방향으로 배치된 어드레스 전극과, 이를 매립하는 배면 유전체층을 구비하는 배면 패널;과,
전면 및 배면 패널 사이에 배치되어서 방전 셀을 한정하는 격벽;과,
격벽내에 도포된 적어도 하나의 가시광선을 발생하는 형광체층;을 포함하고,
제1 및 제2 방전 전극들 중 적어도 하나는 방전을 야기하는 표시 영역에서 하나 이상의 세부 전극들로 분주되며, 세부 전극들은 말단부에서 상호 연결되는 것을 특징으로 한다.
특히, 말단부는 기판과 직접 접촉되도록 표시 영역 외부로 연장되고, 말단부는 사각형 또는 원형의 형상으로 세부 전극들을 연결시키는 것이 바람직하다.
또한, 제1 내지 제3 전극은 각각 투명한 전극과, 투명한 전극상에 중첩된 버스 전극을 포함하는 것을 특징으로 한다.
게다가, 투명한 전극의 폭은 버스 전극의 폭보다 넓게 형성된 것을 특징으로 한다.
더욱이, 제1 내지 제3 방전 전극은 각각 표시 영역 외부에서 버스 전극과 일체로 연장되며, 버스 전극보다 폭이 넓게 형성된 단자부를 포함하는 것을 특징으로 한다.
이하에서, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 플 라즈마 디스플레이 패널을 상세하게 설명하고자 한다.
도 3은 본 발명의 일 실시예에 따른 4전극 면방전형 플라즈마 디스플레이 패널(200)을 도시한 것이다.
도면을 참조하면, 상기 플라즈마 디스플레이 패널(200)은 전면 패널(210)과, 상기 전면 패널(210)과 결합되는 배면 패널(260)을 포함하고 있다.
상기 전면 패널(210)에는 투명한 기판, 이를테면 소다 라임 글래스(soda lime glass)와 같은 전면 기판(211)이 마련되어 있다. 상기 전면 기판(211)의 내표면에는 X 및 Y 전극(212)(213)이 패턴화되어 있다. 상기 X 및 Y 전극(212)(213)은 X 방향을 따라서 스트립형으로 배치되어 있다. 한 쌍의 X 및 Y 전극(212)(213)은 단위 방전 셀(S)내에 대향되게 배치되어 있다. 상기 X 및 Y 전극(212)(213)의 아랫면에는 이와 전기적으로 연결된 버스 전극(214)이 형성되어 있다.
한 쌍의 X 및 Y 전극(212)(213) 사이에는 이들의 롱갭(long gap) 방전을 유도하기 위하여 M 전극(215)이 배치되어 있다. 상기 M 전극(215)은 상기 X 및 Y 전극(212)(213)과 실질적으로 동일한 방향으로 배치된 스트립형으로서, 각자 다른 전압이 인가된다. 상기 M 전극(215)의 아랫면에도 이와 전기적으로 연결된 버스 전극(214)이 형성되어 있다.
상기 X 및 Y 전극(212)(213)과, M 전극(215)은 공히 투명한 전극, 예컨대 ITO(Indium Tin Oxide)막이 바람직하고, 버스 전극(214)은 도전성이 우수한 소재, 이를테면 은 페이스트(Ag paste)나, 크롬-구리-크롬(Cr-Cu-Cr)의 다중 금속막이 적당하다.
대안으로는, 상기 X 및 Y 전극(212)(213)과, 버스 전극(214)과, M 전극(215)의 형상이나 방전 셀내에 배치되는 구조는 각 단위 방전 셀에 배치되어서 전극간의 갭(gap)으로부터 방전을 발생시킬 수 있다면 어느 하나의 형상이나 배치된 구조에 한정되는 것은 아니다.
상기 X 및 Y 전극(212)(213)과 M 전극(215)은 전면 유전체층(216)에 의하여 매립되어 있다. 상기 전면 유전체층(216)은 투명한 유전체, 이를테면, PbO-B2O3-SiO2와 같은 고유전성의 소재를 이용하여서 전면 기판(211)상에 전면 도포되어 있다. 대안으로는, 상기 전면 유전체층(216)은 X 및 Y 전극(212)(213)과, 버스 전극(214)과, M 전극(215)이 패턴화된 부분등을 포함한 특정 부분에만 선택적으로 도포될 수도 있을 것이다.
상기 전면 유전체층(216)의 표면에는 2차 전자 방출량을 증대시키기 위하여 마그네슘 옥사이드(MgO)로 이루어진 보호막층(217)이 형성되어 있다. 상기 보호막층(217)은 전면 유전체층(216)의 표면에 전면적으로 도포되어 있다.
상기 배면 패널(260)에는 투명한 유리 기판, 예컨대 소다 라임 글래스로 된 배면 기판(261)이 마련되어 있다. 상기 배면 기판(261)은 상기 전면 기판(211)과 대향되게 배치되어 있다.
상기 배면 기판(261)의 내표면에는 어드레스 전극(262)이 형성되어 있다. 상기 어드레스 전극(262)은 복수의 스트립으로 이루어지고, 상기 X 및 Y 전극(212)(213)과, M 전극(215)과 교차하는 방향인 배면 기판(261)의 Y 방향과 나란하 게 배치되어 있다. 상기 어드레스 전극(262)은 Y 방향으로 인접하게 배치된 방전 셀을 가로질러 연장되어 있으며, X 방향과 나란한 방향으로 소정 간격 이격되게 배치되어 있다. 상기 어드레스 전극(262)은 도전성이 우수한 금속재, 예컨대 은 페이스트로 이루어져 있다.
상기 어드레스 전극(262)은 배면 유전체층(263)에 의하여 매립되어 있다. 상기 배면 유전체층(263)은 상기 전면 유전체층(216)과 실질적으로 동일한 고유전성 소재로 이루어져 있다.
상기 전면 및 배면 패널(210)(260) 사이에는 격벽(264)이 배치되어 있다. 상기 격벽(264)은 어드레스 전극(262)이 배치된 방향과 직교하는 방향으로 배치된 가로 격벽(265)과, 상기 어드레스 전극(262)과 나란한 방향으로 배치된 세로 격벽(266)을 포함하고 있다.
상기 가로 격벽(265)은 배면 기판(261)의 X 방향을 따라서 스트립 형상으로 배치되어 있으며, 인접한 한 쌍의 가로 격벽(265)의 내측벽으로부터 대향하는 방향으로 세로 격벽(266)이 연장되어서 방전 공간을 한정하고 있다.
상기 가로 및 세로 격벽(265)(266)은 일체로 결합되어 있으며, 구획된 방전 공간은 대략 사각 형상이다. 대안으로는, 상기 격벽(264)은 격자형(waffle type)이나, 미앤더형(meander type)이나, 델타형(delta type)등 다양한 형상으로 제조가능하며, 이에 따른 방전 공간도 원형, 삼각형, 육각형등 다양한 실시예가 존재한다고 할 것이다.
한편, 상기 격벽(266의 내측벽과 배면 유전체층(263)의 윗면에는 방전 셀별 로 적,녹,청색의 형광체층(267)이 코팅되어 있다. 또한, 상기 전면 및 배면 패널(210)(260)과 격벽(264)에 의하여 한정된 방전 공간에는 네온(Ne)-크세논(Xe)의 방전 가스를 주입하게 된다.
도 4는 도 3의 플라즈마 디스플레이 패널(200)을 구비한 플라즈마 표시장치(300)의 구성도이다.
도면을 참조하면, 상기 플라즈마 표시장치(300)는 플라즈마 디스플레이 패널(200), 영상 처리부(201), 논리 제어부(202), 어드레스 구동부(203), X 구동부(204), Y 구동부(205) 및 M 구동부(206)를 포함하고 있다.
상기 영상 처리부(201)는 외부 영상 신호를 처리하여 적,녹,청색의 디지털 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 포함하는 내부 영상 신호를 발생시킨다. 논리 제어부(202)는 영상 처리부(201)로부터의 내부 영상 신호에 따라 구동-제어 신호들(SM, SA, SX, SY)을 발생시킨다.
상기 어드레스 구동부(203)는 논리 제어부(202)로부터의 어드레스 신호들(SA)을 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스 전극 라인(A1, ... Am)에 인가한다.
상기 M 구동부(206)는 논리 제어부(202)로부터 M 구동-제어 신호(SM)에 따라 동작하여 M 전극 라인(M1, ..., Mn)을 구동한다. X 구동부(204)는 논리 제어부(202)로부터 X 구동-제어 신호(SX)에 따라 동작하여 X 전극 라인(X1, ..., Xm)을 구동한 다. 상기 Y 구동부(205)는 논리 제어부(202)로부터의 Y 구동-제어 신호(SY)에 따라 동작하여 Y 전극 라인(Y1, ..., Yn)을 구동한다.
이때, M 전극 라인(M1, ..., Mn) 각각에 주사 펄스가 순차적으로 인가됨과 동시에 어드레스 전극 라인(A1, ... Am)중에서 선택된 어드레스 전극 라인에 데이터 펄스가 인가되는 어드레싱이 수행된다.
다음에, 어드레싱에 의하여 선택된 방전 셀들이 디스플레이-유지 방전을 일으키도록 모든 X 전극 라인(X1, ..., Xn)과 모든 Y 전극 라인(Y1, ..., Yn) 사이에 교류 전압이 인가된다.
이에 따라, 모든 X 및 Y 전극 라인쌍(X1Y1, X2Y2, ..., XnYn) 및 모든 Y 및 X 전극 라인쌍(Y1X2, Y2X3, ..., Yn-1Xn) 에 의하여 방전 셀들이 설정될 수가 있다.
또한, 상기 어드레싱에 의하여, 선택된 방전 셀의 X 및 Y 전극 공히 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되고, 선택되지 않은 방전 셀의 X 및 Y 전극중 적어도 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다. 예컨대, 연속적으로 배열된 4개의 M 전극 라인에 있어서, 선택된 두 방전 셀들 사이에 선택되지 않은 두 방전 셀들이 있는 경우, 선택되지 않은 두 방전 셀 각각의 X 및 Y 전극중 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다. 따라서, 모든 X 및 Y 전극 라인 및 모든 Y 및 X 전극 라인에 의하여 방전 셀들이 설정되면서도 순차적(progressive) 구동 방식이 적용될 수가 있다.
도 5a 및 도 5b는 다전극형 플라즈마 디스플레이 패널에 포함되는 주방전 전극의 전계 집중 현상을 설명하기 위한 도면이다.
도 5a는 다전극형 플라즈마 디스플레이 패널에 포함되는 주방전 전극이 표시 영역에서 세부 전극으로 분주된 상태를 나타낸다.
본 명세서에서, 표시 영역은 화상을 구현하는 영역을 말하는 것이고, 비표시 영역은 기판의 가장자리를 따라서 외부 회로 기판과의 단자 접속등을 위하여 형성되는 영역을 말한다.
도 5a를 참조하면, 전면 기판(411) 상에는 일방향으로 X 전극(412)과 Y 전극(413)이 배치되어 있다. 상기 X 및 Y 전극(413) 사이에는 M 전극(414)이 배치되어 있다. 상기 X 및 Y 전극(412)(413)과, M 전극(414)은 공히 스트립형이며, 단일 방전 셀에 3 전극이 나란하게 위치하고 있다.
도 5a에서, 세부 전극의 전극 말단부가 과식각이 될 경우, 그 형상이 변형되는 상태가 도 5b에 도시된다.
도 5b에 도시된 바와 같이, 전극 말단부가 과식각으로 인해 역삼각형 형상을 가질 경우, 말단부(450)에 전계가 집중된다. 이는 전계가 뾰족한 부분에 집중되는 전자기학적 사실에 따른 것이다. 따라서, 말단부(450)에 과도한 전계가 집중됨에 따라 말단부 주위의 유전체가 파괴된다. 그러면, 말단부가 파괴된 방전셀은 더 이상 유효한 화소를 구성할 수 없으며, 화질 열화의 원인이 된다.
도 6a는 본 발명의 일 실시예에 의한 플라즈마 디스플레이 패널의 전극 구조 를 도시하는 사시도이다.
도 6a에 도시된 바와 같이 본 발명에 의한 플라즈마 디스플레이 패널에 포함되는 전극은 하나 세부 전극을 연결하는 말단부(460)를 포함한다. 말단부에서 세부 전극이 연결됨으로써, 말단부(460)에 전계가 집중되는 현상을 방지할 수 있다. 그러므로, 전계 집중에 의한 유전체의 파손을 방지할 수 있어 플라즈마 디스플레이 패널 제조 공정의 능률이 향상된다.
하지만, 도 6a에 도시된 말단부(460) 역시 사각형 형상의 꼭지점에 날카로운 부분을 가지므로, 이 지점에 전계가 집중될 수 있다. 이러한 문제점을 극복하기 위하여 도 6b와 같은 실시예가 제시된다.
도 6b는 본 발명의 다른 실시예에 의한 플라즈마 디스플레이 패널의 전극 구조를 도시하는 사시도이다. 도 6b에 도시된 말단부(470)는 도 6a에 도시된 발단부(460)과 달리 원형 형상으로 세부 전극들을 연결한다. 세부 전극들을 원형으로 연결함으로써 뾰족한 부분을 최소화하여 전계 집중 효과를 극대화할 수 있다. 도 6b에 도시된 실시예에서, ITO 전극의 두께는 1000*10-10 내지 1500*10-10 m 이고, 세부 전극의 두께는 6*10-6 내지 6.5*10-6일 수 있다.
도 7은 도 6a에 도시된 방전셀의 전극의 단면도이다.
도 7에 도시된 전극(412)은 기판(411) 상에 형성되며, 말단부(450) 및 ITO 전극(490)을 포함한다.
도시된 바와 같이, 말단부(450)는 ITO 기판(490)보다 연정되어 기판(411) 상 에 형성되는 것이 바람직하다. 그 이유는, 버스를 구성하는 금속 재료의 유리에 대한 접착성이 ITO의 유리에 대한 접착성보다 양호하기 때문이다. 말단부(450)를 연장하여 직접 기판(411) 상에 접착시킴으로써, 전극이 기판으로부터 떨어지는 박리현상도 해소된다.
도 8 은 도 3의 플라즈마 디스플레이 패널(20)의 전극 라인에 인가되는 신호를 나타내는 것이고, 도 9 내지 도 14는 도 8의 t1 내지 t12 시간에서의 단위 방전 셀의 벽전하 분포 변화를 나타낸 것이다.
도 8을 참조하면, 단위 서브필드의 최종 시점(t12)의 직전에 최종 디스플레이-유지 펄스가 모든 X 전극 라인에 인가되므로 , 어느 한 단위 서브필드의 최종 시점(t12) 즉, 단위 서브 필드에 이어지는 단위 서브필드의 최초 시점(t1)에서는 이전 서브 필드에서 선택되었던 방전 셀들의 X 전극 주위의 부극성의 벽전하들이 형성되고, 이전 서브필드에서 선택되었던 방전 셀들의 Y 전극 주위에 정극성의 벽전하들이 형성된다.
도 8 및 도 9를 참조하면, 단위 서브필드의 리셋팅 시간(R)의 벽전하 소거 시간(t1 ∼ t2)에서는 모든 Y 전극라인에 제 2 전압(Vs)의 펄스가 인가되는 동안에 모든 M 전극 라인에 인가되는 전압이 제 2 전압(Vs)으로부터 제 3 전압으로서의 접지 전압(VG)까지 지속적으로 하강된다. 이 시간(t1 ∼ t2)에서, X 전극 라인과 어드레스 전극 라인에는 접지 전압(VG)이 인가된다. 이에 따라, 모든 방전 셀들의 전극 들 사이에서 약한 방전들이 일어나면서 모든 방전 셀들의 벽전하들이 소거된다.
도 8 및 도 10을 참조하면, 벽전하 축적 시간(t2 ∼ t3) 에서는 X 전극 라인 및 Y 전극 라인 및 어드레스 전극 라인에서는 접지 전압(VG)이 인가된 상태에서 모든 M 전극 라인에 인가되는 전압이 제 2 전압(Vs)보다 제 4 전압(VSET)만큼 더 높은 제 1 전압(VSET+Vs)까지 지속적으로 상승된다. 여기서, 실선으로 도시된 바와 같이 비선형적으로 상승되거나, 점선으로 도시된 바와 같이 선형적으로 상승될 수가 있다. 이에 따라, 모든 방전 셀들의 전극들 사이에서 약한 방전이 일어나면서, M 전극 주위에 부극성 벽전하들이 많이 형성되고, 나머지 전극들 주위에 정극성 벽전하들이 형성된다.
도 8 및 도 11을 참조하면, 벽전하 배분 시간(t3 ∼ t4)에서는, 모든 X 전극 라인과 Y 전극 라인에 인가되는 전압이 제 2 전압(VS)으로 유지되고, 어드레스 전극 라인에 접지 전압(VG)이 인가된 상태에서, 모든 M 전극 라인에 인가되는 전압이 제 2 전압(VS)으로부터 제 3 전압으로서의 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 실선으로 도시된 바와 같이 비선형적으로 하강되거나, 점선으로 도시된 바와 같이 선형적으로 하강될 수 있다. 이에 따라, 모든 방전 셀의 전극들 사이에서 약한 방전이 일어나면서, M 전극 주위의 부극성 벽전하의 일부가 X 및 Y 전극 주위로 이동한다. 또한, 어드레스 전극들 주위의 정극성 벽전하가 보다 많아진다.
이에 따라, X 전극 라인 및 Y 전극 라인의 벽전위가 어드레스 전극 라인의 벽전위보다 낮고 M 전극 라인의 벽전위보다 높아진다. 이에 따라, 이어지는 어드레싱 시간(A)에서 선택된 어드레스 전극 라인과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VG)이 낮아질 수 있다.
도 8 및 도 12를 참조하면, 이어지는 어드레싱 시간(A)에서, 어드레스 전극 라인에 디스플레이 데이터 신호가 인가되고, 제 2 전압(VS)보다 낮은 제 5 전압(VSCAN)으로 바이어싱된 M 전극 라인에 접지 전압(VG)의 주사 펄스가 순차적으로 인가된다. 각 어드레스 전극 라인에 인가되는 디스플레이 데이터 신호는 방전 셀을 선택할 경우에 정극성 어드레싱 전압을, 그렇지 않을 경우에 접지 전압을 가진다. 여기서, 모든 X 전극 라인에는 접지 전압이 인가되고, 모든 Y 전극 라인에는 상기 제 2 전압(VS)이 인가된다. 이에 따라, 선택된 방전 셀에 있어서, 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레싱 전압(VA)의 디스플레이 데이터 신호가 인가되면, 어드레싱 방전이 일어난다. 이 어드레싱 방전으로 인하여 선택된 방전 셀의 X 및 M 전극 주위에는 정극성의 벽전하가 형성되고, 선택된 방전 셀의 Y 및 어드레스 전극 주위에는 부극성의 벽전하가 형성된다.
도 8, 도 13 및 도 14를 참조하면, 이어지는 디스플레이-유지 시간(S)에 있어서, 모든 M 전극 라인에 제2 전압(VS)이 인가되고 모든 어드레스 전극 라인에 접지 전압(VG)이 인가된 상태에서, 모든 X 전극 라인과 모든 Y 전극 라인에 상기 제 2 전압(VS)의 디스플레이-유지 펄스가 교호하게 인가된다. 이에 따라, 어드레싱 시간 (A)에서 상기 상태로 벽전하가 형성되었던 방전 셀에서 디스플레이-유지를 위한 방전을 일으킨다.
이상의 설명에서와 같이 본 발명의 다전극의 간격이 다르게 형성된 플라즈마 디스플레이 패널은 다음과 같은 효과를 얻을 수 있다.
첫째, 표시 영역에 위치한 X, Y 및 M 전극간의 간격보다 비표시 영역에 위치한 X, Y 전극의 세부 전극들을 연결함으로써 전계 집중에 기인한 소자 파손을 방지한다.
둘째, 말단부를 기판에 직접 부착할 수 있도록 연장함으로써, 전극 및 기판 간의 접착력을 개선하여 전극이 기판으로부터 박리되지 않도록 한다.
셋째, 모든 X 및 Y 전극 사이에 형성된 M 전극이 주사되면서 어드레싱이 수행됨에 따라서, 모든 X 및 Y 전극에 의한 방전 셀을 설정할 수가 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (9)

  1. 전면 기판과, 그 내표면에 형성되는 제1 및 제2 방전 전극들과, 단위 방전 셀에서 상기 제1 및 제2 방전 전극 사이에 배치된 제3 방전 전극과, 이들을 매립하는 전면 유전체층을 구비하는 전면 패널;과,
    상기 전면 기판과 대향되게 배치된 배면 기판과, 그 내표면에 형성되며 상기 제1 내지 제3 방전 전극과 교차하는 방향으로 배치된 어드레스 전극과, 이를 매립하는 배면 유전체층을 구비하는 배면 패널;과,
    상기 전면 및 배면 패널 사이에 배치되어서 방전 셀을 한정하는 격벽;과,
    상기 격벽내에 도포된 적어도 하나의 가시광선을 발생하는 형광체층;을 포함하고,
    상기 제1 및 제2 방전 전극들 중 적어도 하나는 방전을 야기하는 표시 영역에서 하나 이상의 세부 전극들로 분주되며, 상기 세부 전극들은 말단부에서 상호 연결되는 것을 특징으로 하는 다전극형 플라즈마 디스플레이 패널.
  2. 제1항에 있어서, 상기 말단부는,
    기판과 직접 접촉되도록 상기 표시 영역 외부로 연장되는 것을 특징으로 하는 다전극형 플라즈마 디스플레이 패널.
  3. 제2항에 있어서, 상기 말단부는,
    사각형 또는 원형의 형상으로 상기 세부 전극들을 연결시키는 것을 특징으로 하는 다전극형 플라즈마 디스플레이 패널.
  4. 제1항에 있어서,
    상기 제1 및 제2 방전 전극들 중 적어도 하나는 각각 투명한 전극과, 상기 투명한 전극상에 중첩된 버스 전극을 포함하는 것을 특징으로 하는 다전극형 플라즈마 디스플레이 패널.
  5. 제4항에 있어서,
    상기 투명 전극의 폭은 버스 전극의 폭보다 넓게 형성된 것을 특징으로 하는 다전극형 플라즈마 디스플레이 패널.
  6. 제4항에 있어서,
    상기 제1 내지 제3 방전 전극들은 각각 표시 영역 외부에서 상기 버스 전극과 일체로 연장되며, 상기 버스 전극보다 폭이 넓게 형성된 단자부를 포함하는 것을 특징으로 하는 다전극형 플라즈마 디스플레이 패널.
  7. 제6항에 있어서,
    상기 제1 내지 제3 방전 전극들은 기판의 반대되는 방향으로 단자부가 형성된 것을 특징으로 하는 다전극형 플라즈마 디스플레이 패널.
  8. 제4항에 있어서,
    상기 투명 전극은 ITO 전극인 것을 특징으로 하는 다전극형 플라즈마 디스플 레이 패널.
  9. 제4항에 있어서,
    상기 버스 전극은 은 페이스트나, 크롬-구리-크롬층으로 이루어진 것을 특징으로 하는 다전극형 플라즈마 디스플레이 패널.
KR1020050013888A 2005-02-19 2005-02-19 다전극형 플라즈마 디스플레이 패널 KR20060092759A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050013888A KR20060092759A (ko) 2005-02-19 2005-02-19 다전극형 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050013888A KR20060092759A (ko) 2005-02-19 2005-02-19 다전극형 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20060092759A true KR20060092759A (ko) 2006-08-23

Family

ID=37594095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050013888A KR20060092759A (ko) 2005-02-19 2005-02-19 다전극형 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR20060092759A (ko)

Similar Documents

Publication Publication Date Title
US6646377B2 (en) Electrode structure for plasma display panel
KR100303907B1 (ko) 면방전형pdp
US6936965B1 (en) Plasma display panel
JP3591971B2 (ja) Ａｃ型ｐｄｐ及びその駆動方法
JPH11185634A (ja) 面放電型プラズマディスプレイパネル
JP3641240B2 (ja) プラズマディスプレイパネルとその駆動方法
US20060108939A1 (en) Plasma display panel, plasma display device including the same and driving method therefor
KR20060092759A (ko) 다전극형 플라즈마 디스플레이 패널
KR100670297B1 (ko) 플라즈마 디스플레이 패널
KR100581921B1 (ko) 플라즈마 디스플레이 패널
JPH10302643A (ja) プラズマディスプレイパネル及びその駆動方法
KR100366939B1 (ko) 플라즈마 디스플레이 패널의 전극
KR100469697B1 (ko) 플라즈마 디스플레이 패널
KR100592318B1 (ko) 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치
KR100615269B1 (ko) 플라즈마 디스플레이 패널
KR100647632B1 (ko) 플라즈마 디스플레이 패널
KR100719545B1 (ko) 플라즈마 디스플레이 패널
KR100456139B1 (ko) 플라즈마 디스플레이 패널
KR100599620B1 (ko) 플라즈마 디스플레이 패널
JP3764897B2 (ja) プラズマディスプレイパネルの駆動方法
KR100447651B1 (ko) 플라즈마 디스플레이 패널
KR100599603B1 (ko) 플라즈마 디스플레이 패널
KR100484674B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100823486B1 (ko) 플라즈마 디스플레이 패널
KR20060003640A (ko) 다전극의 간격이 다르게 형성된 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination