KR20060072984A - Method for decreasing the stand-by current of a memory device - Google Patents

Method for decreasing the stand-by current of a memory device Download PDF

Info

Publication number
KR20060072984A
KR20060072984A KR1020040111795A KR20040111795A KR20060072984A KR 20060072984 A KR20060072984 A KR 20060072984A KR 1020040111795 A KR1020040111795 A KR 1020040111795A KR 20040111795 A KR20040111795 A KR 20040111795A KR 20060072984 A KR20060072984 A KR 20060072984A
Authority
KR
South Korea
Prior art keywords
signal
memory device
buffer
auto refresh
time
Prior art date
Application number
KR1020040111795A
Other languages
Korean (ko)
Inventor
변희진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040111795A priority Critical patent/KR20060072984A/en
Publication of KR20060072984A publication Critical patent/KR20060072984A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Abstract

메모리 장치의 외부로부터 오토 리프레쉬 커맨드가 인가되면 상기 메모리 장치에 대한 리프레쉬 동작이 수행되는 시간동안 상기 메모리 장치중에서 외부 신호를 수신하는 버퍼들을 디스에이블시키는 제어 신호를 발생시키는 것을 특징으로 하는 메모리 장치의 대기 전류 감소 방법이 제공된다. When the auto refresh command is applied from the outside of the memory device, a control signal for disabling buffers for receiving an external signal in the memory device is generated during the time that the refresh operation is performed on the memory device. A current reduction method is provided.

Description

메모리 장치의 대기 전류 감소 방법{Method for decreasing the stand-by current of a memory device} Method for decreasing the stand-by current of a memory device}

도 1a, 1b는 본 발명에 따른 제어 신호 발생 방법을 설명하는 도면이다. 1A and 1B illustrate a method of generating a control signal according to the present invention.

도 2는 외부 신호를 수신하는 버퍼의 일예이다. 2 is an example of a buffer for receiving an external signal.

도 3은 내부 오토 리프레쉬 신호의 펄스 폭을 변조하는 회로의 일예이다. 3 is an example of a circuit for modulating a pulse width of an internal auto refresh signal.

본 발명은 메모리 장치의 오토 리프레쉬 구간 동안에 소비되는 전류를 감소시키기 위한 방법에 관한 것이다.The present invention relates to a method for reducing the current consumed during an auto refresh interval of a memory device.

최근들어, 휘발성 메모리 장치(이하, 메모리 장치)가 모바일 제품에 사용되면서 전력 소모를 최소화할 수 있는 방안이 다양하게 강구되고 있는 바, 본 발명에서는 리프레쉬 동작, 특히 오토 리프레쉬 동작시 소모되는 전류(IDD5)를 감소시켜 소모 전력을 줄일 수 있는 방안을 제공하기로 한다. Recently, various methods have been devised for minimizing power consumption as volatile memory devices (hereinafter, referred to as memory devices) are used in mobile products. ) To reduce power consumption.

주지된 바와같이, 오토 리프레쉬 동작은 외부로부터 오토 리프레쉬 커맨드를 수신한 다음, 내부 카운터로부터 출력되는 어드레스 신호를 이용하여 해당 워드라인을 액티브 시킨 후, 감지 증폭기를 동작시켜 데이타를 리스토아하는 과정으로 구 성된다. As is well known, an auto refresh operation is a process of receiving an auto refresh command from the outside, activating a corresponding word line using an address signal output from an internal counter, and then operating a sense amplifier to restore data. It is made.

그런데, 종래의 경우, 오토 리프레쉬 동작중에도 /CS, /RAS, /CAS, 및 /WE 신호를 수신하는 커맨드 버퍼와, 외부 어드레스를 수신하는 어드레스 버퍼와, 외부 클락을 수신하여 메모리 장치의 내부에서 사용되는 내부 제어 신호를 출력하는 클락 버퍼들이 모두 인에이블 상태를 유지하였다. However, in the conventional case, a command buffer for receiving / CS, / RAS, / CAS, and / WE signals, an address buffer for receiving an external address, and an external clock are used inside the memory device even during an auto refresh operation. The clock buffers that output the internal control signals are all enabled.

이로 인하여, 오토 리프레쉬 동작이 진행되는 동안, 이들 커맨드 버퍼 등은 불필요한 전력을 소모한다는 문제점이 있었다. For this reason, these command buffers and the like consume unnecessary power during the auto refresh operation.

그런데, 오토 리프레쉬 동작이 진행되는 동안에는 전술한 커맨드 버퍼와, 어드레스 버퍼와, 클락 버퍼는 특별한 사정이 없는 한 사용하지 않는 경우가 대부분이므로 이들을 디스에이블 상태로 유지시켜 두어도 아무런 문제가 없을 것이다. By the way, while the auto refresh operation is in progress, the above-described command buffers, address buffers, and clock buffers are often not used unless there is a special situation.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 오토 리프레쉬 동작이 진행되는 동안에는 외부 신호를 수신하는 버퍼를 디스에이블시켜 메모리 장치의 소모 전력을 감소시키는 방법을 제공한다 Accordingly, the present invention is to solve the above problems, and provides a method of reducing the power consumption of the memory device by disabling the buffer for receiving an external signal during the auto refresh operation.

본 발명은 오토 리프레쉬 커맨드에 응답하여 발생된 내부 오토 리프레쉬 신호를 이용하여 외부 신호를 수신하는 버퍼를 디스에이블시키는 방법을 제공한다. The present invention provides a method for disabling a buffer for receiving an external signal using an internal auto refresh signal generated in response to an auto refresh command.

메모리 장치의 외부로부터 오토 리프레쉬 커맨드가 인가되면 상기 메모리 장치에 대한 리프레쉬 동작이 수행되는 시간동안 상기 메모리 장치중에서 외부 신호를 수신하는 버퍼들을 디스에이블시키는 제어 신호를 발생시키는 것을 특징으로 하 는 메모리 장치의 대기 전류 감소 방법이 제공된다. When an auto refresh command is applied from the outside of the memory device, a control signal for disabling the buffers for receiving an external signal in the memory device is generated during the time that the refresh operation is performed on the memory device. A method for reducing quiescent current is provided.

본 발명에 있어서, 상기 제어 신호는 상기 오토 리프레쉬 커맨드에 응답하여 생성된 내부 오토 리프레쉬 신호를 이용한다. In the present invention, the control signal uses an internal auto refresh signal generated in response to the auto refresh command.

본 발명에 있어서, 상기 리프레쉬 동작이 수행되는 시간이 종료된 후부터 일정 시간까지는 메모리 장치에 대한 프리차지 동작과 상기 버퍼들을 인에이블시키는 동작이 동시에 이루어진다. In the present invention, a precharge operation for the memory device and an operation for enabling the buffers are simultaneously performed after a time at which the refresh operation is performed ends until a predetermined time.

(실시예)(Example)

이하, 도면을 참조하여 본 발명의 실시예를 구체적으로 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1a는 본 발명에 따라서, 오토 리프레쉬 동작을 수행하는 동안 외부 신호를 수신하는 버퍼의 액티브 여부를 결정하는 신호를 생성하는 방법을 설명하는 도면이다. 여기서, 외부 신호를 수신하는 버퍼란 전술한 커맨드 버퍼, 어드레스 버퍼, 클락 버퍼 등을 포함한다. FIG. 1A illustrates a method of generating a signal for determining whether a buffer for receiving an external signal is active during an auto refresh operation according to the present invention. Here, the buffer for receiving an external signal includes the above-described command buffer, address buffer, clock buffer, and the like.

도 1a에서, 신호(buf_en)는 외부 신호 수신 버퍼의 동작의 인에이블 여부를 결정하는 버퍼 인에이블 신호로서, 종래의 메모리 장치에서 사용되는 사용되던 일반적인 신호이다. 다음, 신호(aref)는 오토 리프레쉬 커맨드에 응답하여 내부에서 발생된 내부 오토 리프레쉬 신호로, 신호(aref)가 인에이블되어 있는 동안 리프레쉬 동작이 이루어진다. 마지막으로, 신호(buf_en_new)는 종래의 버퍼 인에이블 신호(buf_en)와 내부 오토 리프레쉬 신호(aref)를 노아 연산하여 출력한 신호로, 본 발명에 따른 새로운 버퍼 인에이블 신호이다. In FIG. 1A, the signal buf_en is a buffer enable signal that determines whether the operation of the external signal reception buffer is enabled, and is a general signal used in a conventional memory device. Next, the signal aref is an internal auto refresh signal generated internally in response to the auto refresh command, and the refresh operation is performed while the signal aref is enabled. Finally, the signal buf_en_new is a signal obtained by performing a nonarithmetic operation on the conventional buffer enable signal buf_en and the internal auto refresh signal aref, and is a new buffer enable signal according to the present invention.

도 1b는 도 1a에서 설명한 신호의 파형도를 도시한다. FIG. 1B shows a waveform diagram of the signal described in FIG. 1A.

종래의 경우, 버퍼 인에이블 신호(buf_en)가 로우 레벨인 경우, 외부 신호를 수신하는 버퍼는 인에이블 상태가 된다. 예컨대, 종래의 경우, 도 2에 도시된 외부 신호 수신 버퍼의 동작을 제어하기 위하여, 신호(buf_en_new) 대신에 신호(buf_en)를 사용하였다. 따라서, 신호(buf_en)가 로우 레벨이 되는 경우, 버퍼는 인에이블 상태가 됨을 알 수 있다. In the conventional case, when the buffer enable signal buf_en is at a low level, the buffer that receives the external signal is in an enable state. For example, in the conventional case, the signal buf_en is used instead of the signal buf_en_new to control the operation of the external signal receiving buffer shown in FIG. 2. Therefore, when the signal buf_en becomes a low level, it can be seen that the buffer is enabled.

다음, 신호(aref)는 오토 리프레쉬 커맨드에 응답하여 하이 레벨로 천이한 후, 일정 시간이 흐른 후 로우 레벨로 천이함을 알 수 있다. 여기서, 일정 시간이라함은 리프레쉬 동작을 보장할 수 있는 최소 시간을 의미한다. 도 1b에서는 오토 리프레쉬 커맨드 인가 후 t1 까지의 시간을 리프레쉬 동작을 보장할 수 있는 최소 시간으로 표시하였다. 이 시간은 통상 40~45ns 정도이다. 그리고, 도 1b의 80ns은 오토 리프레쉬 커맨드 후부터 프리차지 동작이 왼료되기까지의 시간을 나타낸다. Next, it can be seen that the signal aref transitions to a high level after a predetermined time passes after the transition to the high level in response to the auto refresh command. Here, the predetermined time means a minimum time that can guarantee the refresh operation. In FIG. 1B, the time up to t1 after applying the auto refresh command is indicated as the minimum time that can guarantee the refresh operation. This time is typically around 40-45ns. 80B in FIG. 1B shows the time from the auto refresh command to the end of the precharge operation.

마지막으로, 신호(buf_en_new)는 신호(buf_en)와 신호(aref)의 노아 연산 결과 임을 알 수 있다. Finally, it can be seen that the signal buf_en_new is a result of the noah operation of the signals buf_en and the signal aref.

도 2는 외부 신호를 수신하는 버퍼의 일예이다. 2 is an example of a buffer for receiving an external signal.

도 2에서, "buf_in"는 /CS, /CAS, /RAS, /WE , 어드레스 신호, 클락신호 등을 나타내고, "buf_out"는 버퍼의 출력신호를 나타낸다. In Fig. 2, " buf_in " represents / CS, / CAS, / RAS, / WE, an address signal, a clock signal, and the like, and " buf_out " represents an output signal of a buffer.

종래의 경우에는 외부 신호 수신 버퍼의 인에이블 여부를 결정하기 위하여, 신호(buf_en)를 사용하였지만, 본 발명의 경우에는 도 2에 도시된 바와같이, 도 1에서 설명한 신호(buf_en_new)를 이용하여 버퍼를 제어 한다. In the conventional case, the signal buf_en was used to determine whether to enable the external signal reception buffer. However, in the present invention, as shown in FIG. 2, the buffer bu_en_new described with reference to FIG. 1 is used. To control.

도시된 바와같이, 도 2의 버퍼는 신호(buf_en_new)가 로우 레벨인 경우 인에이블되고, 신호(buf_en_new)가 하이 레벨인 경우에는 디스에이블된다. As shown, the buffer of FIG. 2 is enabled when the signal buf_en_new is at the low level, and is disabled when the signal buf_en_new is at the high level.

도 2의 버퍼 동작은 도 1b를 참조하여 설명한다. The buffer operation of FIG. 2 will be described with reference to FIG. 1B.

파워의 인가 여부를 나타내는 파워 업 신호가 인가되기 전에는 신호(buf_en_new)는 하이 레벨을 유지하므로, 도 2의 버퍼는 디스에이블 상태이다. Since the signal buf_en_new remains at a high level before the power-up signal indicating whether power is applied, the buffer of FIG. 2 is in a disabled state.

다음, 파워 업 신호가 인가되면, 신호(buf_en_new)는 로우 레벨로 천이하여 도 2의 버퍼를 정상적으로 동작시킬 것이다. 따라서, 도 2의 버퍼는 그 역할에 따라서 커맨드 신호와 어드레스 신호 등을 수신할 것이다. Next, when the power-up signal is applied, the signal buf_en_new will transition to the low level to operate the buffer of FIG. 2 normally. Accordingly, the buffer of FIG. 2 may receive a command signal, an address signal, and the like according to its role.

다음, 오토 리프레쉬 커맨드에 응답하여 내부 오토 리프레쉬 신호(aref)가 하이 레벨로 인에이블된다. 하이 레벨로 천이된 내부 오토 리프레쉬 신호(aref)는 리프레쉬를 동작을 보장하기 위한 시간동안 하이 레벨을 유지한 후 로우 레벨로 천이한다. 따라서, 신호(buf_en)와 신호(aref)를 노아 연산한 신호(buf_en_new)는 하이 레벨로 천이한다. 그 결과, 도 2의 버퍼는 디스에이블 상태가 된다. 즉, 도 2의 버퍼는 오토 리프레쉬 커맨드에 의하여 리프레쉬 동작이 수행되는 동안에는 디스에이블된다. 따라서, 리프레쉬 동작중에 소모되는 전력을 절감할 수 있다. Next, in response to the auto refresh command, the internal auto refresh signal aref is enabled to a high level. The internal auto refresh signal aref transitioned to the high level maintains the high level for a time to ensure the operation of the refresh and then transitions to the low level. Therefore, the signal buf_en and the signal buf_en_new obtained by quinoaming the signal aref transition to a high level. As a result, the buffer of FIG. 2 is disabled. That is, the buffer of FIG. 2 is disabled while the refresh operation is performed by the auto refresh command. Therefore, the power consumed during the refresh operation can be reduced.

도 3은 내부 오토 리프레쉬 신호(aref)의 펄스 폭을 변조하는 회로의 일예이다. 참고로, 도 3의 출력신호(arefd)는 도 1b의 신호(aref) 대신 사용되는 신호이다.3 is an example of a circuit for modulating the pulse width of the internal auto refresh signal aref. For reference, the output signal arefd of FIG. 3 is a signal used instead of the signal aref of FIG. 1B.

일반적으로, 오토 리프레쉬 구간으로 스펙에 의하여 설정된 80ns 중에서 도 2의 버퍼를 디스에이블 시킬 수 있는 시간은 40~45ns 정도이고, 나머지 시간 동안 은 버퍼를 인에이블시켜 외부 신호를 수신할 준비를 시켜야 한다(참고로, 나머지 시간에는 프리차지 동작이 이루어진다). In general, among the 80ns set by the specification as the auto refresh period, the time to disable the buffer of FIG. 2 is about 40 to 45ns, and for the rest of the time, the buffer should be enabled to receive an external signal ( For reference, the precharge operation is performed the rest of the time).

본 발명의 개념을 사용하고자 하는 사용자는 도 3의 펄스 폭 변조 회로를 사용하여 신호(aref)의 하이 레벨 구간을 증가시킴으로써 버퍼에서 소모되는 전력을 줄일 수 있을 것이다. A user who wishes to use the concept of the present invention may reduce the power consumed in the buffer by increasing the high level period of the signal aref using the pulse width modulation circuit of FIG. 3.

다만, 유의할 것은, 펄스 폭을 증가시키더라도 스펙에서 정한 80ns 이후에는 외부 신호를 수신할 수 있을 만큼 시간적 여유가 있도록 하여야 할 것이다. It should be noted, however, that even if the pulse width is increased, there should be enough time to receive an external signal after 80ns specified in the specification.

본 발명은 오토 리프레쉬 커맨드에 의한 오토 리프레쉬 동작중에는 외부 신호를 수신하는 버퍼의 동작을 디스에이블시켜 소모 전력을 감소시키는 방법을 제공하며, 그 결과 본 발명의 개념을 모바일 제품 등에 사용하는 메모리 장치에 적용하는 경우 사용 시간을 늘릴 수 있을 것이다. The present invention provides a method of reducing power consumption by disabling the operation of a buffer that receives an external signal during an auto refresh operation by an auto refresh command, and as a result, the concept of the present invention is applied to a memory device using a mobile product. If you do, you will be able to extend your usage time.

Claims (3)

메모리 장치의 외부로부터 오토 리프레쉬 커맨드가 인가되면 상기 메모리 장치에 대한 리프레쉬 동작이 수행되는 시간동안 상기 메모리 장치중에서 외부 신호를 수신하는 버퍼들을 디스에이블시키는 제어 신호를 발생시키는 것을 특징으로 하는 메모리 장치의 대기 전류 감소 방법. When the auto refresh command is applied from the outside of the memory device, a control signal for disabling buffers for receiving an external signal in the memory device is generated during the time that the refresh operation is performed on the memory device. Current reduction method. 제 1 항에 있어서, The method of claim 1, 상기 제어 신호는 상기 오토 리프레쉬 커맨드에 응답하여 생성된 내부 오토 리프레쉬 신호를 이용하는 것을 특징으로 하는 메모리 장치의 대기 전류 감소 방법.And the control signal uses an internal auto refresh signal generated in response to the auto refresh command. 제 1 항에 있어서, The method of claim 1, 상기 리프레쉬 동작이 수행되는 시간이 종료된 후부터 일정 시간까지는 메모리 장치에 대한 프리차지 동작과 상기 버퍼들을 인에이블시키는 동작이 동시에 이루어지는 것을 특징으로 하는 메모리 장치의 대기 전류 감소 방법. And a precharge operation for the memory device and an operation for enabling the buffers are performed simultaneously from the time when the refresh operation is performed to the predetermined time.
KR1020040111795A 2004-12-24 2004-12-24 Method for decreasing the stand-by current of a memory device KR20060072984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040111795A KR20060072984A (en) 2004-12-24 2004-12-24 Method for decreasing the stand-by current of a memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111795A KR20060072984A (en) 2004-12-24 2004-12-24 Method for decreasing the stand-by current of a memory device

Publications (1)

Publication Number Publication Date
KR20060072984A true KR20060072984A (en) 2006-06-28

Family

ID=37166117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111795A KR20060072984A (en) 2004-12-24 2004-12-24 Method for decreasing the stand-by current of a memory device

Country Status (1)

Country Link
KR (1) KR20060072984A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914294B1 (en) * 2007-12-18 2009-08-27 주식회사 하이닉스반도체 Auto refresh controlling apparatus
US8456937B2 (en) 2010-12-21 2013-06-04 SK Hynix Inc. Semiconductor integrated circuit
US9401188B2 (en) 2011-05-26 2016-07-26 Micron Technology, Inc. Devices and systems including enabling circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914294B1 (en) * 2007-12-18 2009-08-27 주식회사 하이닉스반도체 Auto refresh controlling apparatus
US7782699B2 (en) 2007-12-18 2010-08-24 Hynix Semiconductor Inc. Auto-refresh controlling apparatus
US8456937B2 (en) 2010-12-21 2013-06-04 SK Hynix Inc. Semiconductor integrated circuit
US9401188B2 (en) 2011-05-26 2016-07-26 Micron Technology, Inc. Devices and systems including enabling circuits

Similar Documents

Publication Publication Date Title
US7242631B2 (en) Semiconductor memory device and information processing system
KR100721197B1 (en) Internal Voltage Generating Circuit of Semiconductor Device
JP2006309933A (en) Method and device for performing standby mode in random access memory
KR20050036881A (en) Low power auto-refresh circuit and method for dynamic random access memories
KR100691485B1 (en) Semiconductor memory device for reducing current consumption in active mode
US20050232052A1 (en) Apparatus and method for supplying power in semiconductor device
JP2001307485A (en) Semiconductor memory
KR960025733A (en) DRAM refresh circuit
KR100510490B1 (en) Semiconductor memory device having partially controlled delay locked loop
JP2007095257A (en) Internal address generator of semiconductor memory device
KR20160090487A (en) An audio processing system
US20030084235A1 (en) Synchronous DRAM controller and control method for the same
KR100338967B1 (en) Clock synchronization system
US9299415B1 (en) Method and apparatus for automatic transition of a volatile memory between low power states
KR20060072984A (en) Method for decreasing the stand-by current of a memory device
US7889570B2 (en) Memory device input buffer, related memory device, controller and system
KR101092999B1 (en) Semiconductor memory device and operating method thereof
KR100863775B1 (en) Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory
KR100623615B1 (en) Semiconductor memory deivce with generator of internal voltage
US6990033B2 (en) Buffer device for a clock enable signal used in a memory device
US11495275B2 (en) Method for managing requests for access to random access memory and corresponding system
KR101909208B1 (en) Circuit for generating precharge signal, semiconductor device including the same and method for generating precharge signal
JP2002229844A (en) Control device of system using dram and control method of system using dram
KR20050059790A (en) Circuit for controlling over-driving of sense amplifier
KR102208637B1 (en) Non-volatile memory device and self-refresh method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application