KR20060036624A - 메모리 제어 장치 및 방법과 그것을 이용한 표시 장치 - Google Patents

메모리 제어 장치 및 방법과 그것을 이용한 표시 장치 Download PDF

Info

Publication number
KR20060036624A
KR20060036624A KR1020040085670A KR20040085670A KR20060036624A KR 20060036624 A KR20060036624 A KR 20060036624A KR 1020040085670 A KR1020040085670 A KR 1020040085670A KR 20040085670 A KR20040085670 A KR 20040085670A KR 20060036624 A KR20060036624 A KR 20060036624A
Authority
KR
South Korea
Prior art keywords
memory
image data
data
start address
scan
Prior art date
Application number
KR1020040085670A
Other languages
English (en)
Other versions
KR100602351B1 (ko
Inventor
이경수
최진현
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040085670A priority Critical patent/KR100602351B1/ko
Publication of KR20060036624A publication Critical patent/KR20060036624A/ko
Application granted granted Critical
Publication of KR100602351B1 publication Critical patent/KR100602351B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 메모리에 저장되는 각 화상 데이터에 대한 시작 어드레스를 룩업 데이블에 저장하여 이용함으로써 연산 로직에 필요한 게이트 수를 감소시키고 화상 데이터를 효율적으로 처리할 수 있는 메모리 제어 장치 및 방법과 그것을 이용한 표시 장치에 관한 것이다. 본 발명에 따른 표시 장치는 입력되는 복수의 화상 데이터를 저장하는 메모리, 화상 데이터에 대응하는 데이터 신호를 공급하는 데이터 구동부, 주사 신호를 공급하는 주사 구동부, 주사 신호에 따라 데이터 신호에 상응하는 화상을 표시하는 화상표시부, 그리고 메모리, 데이터 구동부 및 주사 구동부를 제어하는 제어부를 포함한다. 여기서, 제어부는 복수의 화상 데이터에 대한 시작 어드레스가 미리 저장되어 있는 어드레스 저장부를 이용하여 메모리에 입출력되는 화상 데이터를 제어한다.
표시 장치, 메모리, 시작 어드레스, 연산 로직, 룩업 테이블

Description

메모리 제어 장치 및 방법과 그것을 이용한 표시 장치{Method and apparatus for controlling video memory and display device using the same}
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 메모리에 저장되는 화상 데이터를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 룩업 테이블에 저장되는 시작 어드레스를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치에 채용할 수 있는 화소를 나타낸 회로도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
300: 표시 장치 310: 메모리
320: 디스플레이 모듈 322: 주사 구동부
324: 데이터 구동부 326: 화상표시부
328: 화소 330: 제어부
332: 타이밍 제어기 334: 룩업 테이블
본 발명은 메모리에 저장되는 복수의 화상 데이터에 대한 시작 어드레스를 룩업 데이블에 저장하여 이용함으로써 연산 로직에 필요한 게이트 수를 줄일 수 있는 메모리 제어 장치 및 방법과 그것을 이용한 표시 장치에 관한 것이다.
일반적으로 화상 데이터는 화소 단위로 만들어지며 화소 단위로 화면상에 표시된다. 이러한 화상 데이터는 데이터의 효율적인 전송 및 저장을 위해 소정의 프레임 단위로 인코딩된다. 이때, 각 화상 데이터의 인코딩에는 그 방대한 정보량으로 인해 화상압축 기술이 사용된다. 통상, 화상 데이터의 압축은 공간 및 시간 영역에서 각 화상들간의 중복된 데이터를 제거하거나 일정 형태로 부호화하는 방식으로 수행된다.
상술한 화상압축 기술 중 가장 널리 알려진 것은 엠펙(moving picture expert group, MPEG) 규격이다. 이 엠펙 규격은 한 프레임의 화상 데이터를 만들 때, 매크로 블록(macro block) 단위로 인코딩하며, 저장과 디스플레이를 위해 매크로 블록 단위로 디코딩한다. 예를 들면, 매크로 블록은 16스캔 라인으로 구성된다. 또한, 상술한 엠펙 규격은 디지털 텔레비전(digital television, DTV), 고화질 텔레비전(high definition television, HDTV), 위성 방송 서비스(direct broadcasting service, DBS), 디지털 비디오 디스크(digital video disk, DVD)와 같은 화상 시스템들에서 화상의 고화질을 위해 채택되고 있다.
예를 들면, NTSC(national television system committee) 방식의 경우, 한 프레임의 화상 데이터는 480개의 스캔 라인으로 구성되고, 각 스캔 라인은 720개의 화소들로 구성된다. 그리고, NTSC 방식에서는 초당 약 30개의 프레임 데이터를 이용하여 동화상을 구현한다.
PAL 방식(phase alternation by line system)의 경우, 한 프레임의 화상 데이터는 576개의 스캔 라인으로 구성되고, 각 스캔 라인은 NTSC 방식과 유사하게 720개의 화소들로 구성된다. 그리고, PAL 방식에서는 초당 약 25개의 프레임 데이터를 이용하여 동화상을 구현한다.
또한, 화상 데이터는 표시 장치의 화면상에 디스플레이되기 전에 통상 비디오 메모리 등의 메모리에 저장된다. 예를 들면, 종래의 표시 장치에서는 인코딩되어 입력되는 화상 데이터를 제어부(미도시)의 제어 신호에 따라 인코더(미도시)가 차례로 디코딩하고, 디코더로부터 출력되는 화상 데이터를 제어부의 다른 제어 신호에 따라 메모리 내에 프레임 단위로 차례로 저장한다. 이때, 메모리 내의 소정의 저장 공간에 저장되는 각 화상 데이터의 시작 어드레스는 제어부의 연산에 의해 생성된다. 이를 위해, 제어부는 연산 로직을 포함한다.
또한, 메모리에 저장되는 화상 데이터는 통상 일정한 크기를 갖는다. 그러나, 메모리에 저장되는 화상 데이터는 메모리의 용량에 맞게 저장되지 않는다. 예를 들면, 1메가, 2메가, 4메가, 8메가 비트 등의 2의 배수로 제조되는 메모리 내에 화상 데이터는 1.8메가, 2.6메가 등과 같이 메모리 용량과 부합되도록 저장되지 않는다.
따라서, 종래의 대부분의 표시 장치는 메모리에 순차적으로 저장되는 대용량의 화상 데이터의 각 시작 어드레스를 연산을 통해 얻기 위하여 값비싼 중앙처리장치(central processing unit, CPU)나 이러한 중앙처리장치를 더욱 집적화한 초소형 연산처리장치(micro processing unit. MPU) 등의 고속 연산 장치를 포함한다.
상술한 종래의 고속 연산 장치를 탑재하는 표시 장치에서는 그것의 구동 회로 또는 제어 회로를 제조하기 위하여 통상 설계 변경이 용이하며 대용량의 화상 데이터를 처리하기에 적합한 FPGA(field programmable gate array)를 이용하여 프로토파입 제작용의 집적회로를 설계한 다음, 설계된 전자 회로를 가진 아식(application specific intergrated circuit, ASIC) 등의 칩 형태로 제작하는 방법을 이용한다. 여기서, FPGA는 수천 개의 많은 게이트(gate)를 지원하는 프로그램 가능한 로직 칩의 한 형태를 말한다.
하지만, 종래의 표시 장치의 구동 회로 또는 제어 회로를 설계하는 것은 수천 개의 게이트를 가진 FPGA가 복수의 화상 데이터의 시작 어드레스를 연산할 수 있도록 연산 루틴을 설계해야 하므로 어렵고 복잡하다. 다시 말해서, 종래의 표시 장치의 제어부의 집적회로 설계를 위한 FPGA는 대용량의 화상 데이터의 각 시작 어드레스를 얻기 위한 연산 루틴을 형성하기 위하여 많은 개수의 게이트를 필요로 한다. 따라서, 종래의 표시 장치에서는 FPGA를 이용하여 제어부에 대한 집적회로를 설계하는 것이 어렵고 복잡하다. 게다가, 이러한 방식으로 설계된 표시 장치의 제어부는 그것의 설계 방식과 유사하게 메모리에 저장되는 화상 데이터의 시작 어드레스를 얻기 위한 연산 루틴을 형성하기 위하여 많은 개수의 게이트를 포함하게 된 다. 따라서, 메모리를 효율적으로 구동시키기 어렵다.
본 발명은 상술한 종래의 문제점을 고려하여 안출된 것으로, 본 발명의 목적은 표시 장치의 메모리를 제어하는 연산 로직의 게이트 수를 감소시켜 제어부에 대한 집적회로 설계를 용이하게 할 수 있는 메모리 제어 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 상술한 메모리 제어 장치 및 방법을 이용하여 메모리에 입출력되는 화상 데이터를 효율적으로 제어할 수 있는 표시 장치를 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 입력되는 복수의 화상 데이터를 저장하는 메모리와, 화상 데이터에 대응하는 데이터 신호를 공급하는 데이터 구동부와, 주사 신호를 공급하는 주사 구동부와, 주사 신호에 따라 데이터 신호에 상응하는 화상을 표시하는 화상표시부, 그리고 메모리, 데이터 구동부 및 주사 구동부를 제어하는 제어부를 포함하며, 제어부는 복수의 화상 데이터에 대한 시작 어드레스가 미리 저장되어 있는 어드레스 저장부를 이용하여 메모리에 입출력되는 화상 데이터를 제어하는 표시 장치가 제공된다.
바람직하게, 제어부는 메모리에 시작 어드레스를 제공하는 타이밍 제어기를 포함한다. 또한, 화상표시부는 주사 신호를 전달하는 복수의 주사선과, 데이터 신호를 전달하는 복수의 데이터선, 그리고 복수의 주사선 및 복수의 데이터선에 각각 접속되는 복수의 화소를 포함한다. 또한, 화소는 데이터 신호에 상응하는 전류를 공급하는 화소 회로, 및 입력되는 전류에 상응하는 휘도를 내는 발광 소자를 포함한다. 또한, 발광 소자는 유기물을 발광층으로 하는 유기 발광 소자인 것이 바람직하다.
본 발명의 다른 측면에 따르면, 표시 장치의 메모리를 제어하기 위한 메모리 제어 장치에 있어서, 메모리에 저장되는 복수의 화상 데이터에 대한 시작 어드레스를 미리 저장하고 있는 저장부, 및 저장부에 저장된 시작 어드레스를 추출하여 메모리에서 시작 어드레스에 상응하는 화상 데이터가 출력되도록 메모리를 제어하는 타이밍 제어기를 포함하는 메모리 제어 장치가 제공된다.
본 발명의 또 다른 측면에 따르면, 표시 장치의 메모리를 제어하기 위한 메모리 제어 방법에 있어서, 메모리에 저장되는 복수의 화상 데이터에 대한 시작 어드레스를 별도의 저장부에 저장하는 단계와, 저장부로부터 시작 어드레스를 얻어내는 단계, 및 얻어낸 시작 어드레스에 따라 제어 신호를 형성하여 메모리에서 시작 어드레스에 상응하는 화상 데이터가 출력되도록 메모리를 제어하는 단계를 포함하는 메모리 제어 방법이 제공된다.
바람직하게, 시작 어드레스를 별도의 저장부에 저장하는 단계는 별도의 메모리에 복수의 화상 데이터에 대한 시작 어드레스를 미리 저장하여 룩업 테이블을 생성하는 단계를 포함한다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다. 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(300)에서는 메모리(310)에 저장되는 복수의 화상 데이터의 시작 어드레스가 제어부(330) 내의 룩업 테이블(334)에 미리 저장되며, 룩업 테이블(334)에 저장되어 있는 시작 어드레스를 이용하여 메모리(310)에 입출력되는 화상 데이터를 효율적으로 제어한다. 다시 말해서, 본 발명의 일 실시예에 따른 표시 장치(300)는 제어부(330) 내에 화상 데이터의 시작 어드레스를 연산하기 위한 연산 루틴을 형성할 필요가 없고, 룩업 테이블(334)로부터 시작 어드레스를 얻어 메모리(310)에 저장된 화상 데이터를 출력시킴으로써, 메모리에 입출력되는 화상 데이터를 효율적으로 처리할 수 있다. 이를 위해, 표시 장치(300)는 메모리(310), 디스플레이 모듈(320) 및 제어부(330)를 포함한다. 또한, 표시 장치(300)는 디스플레이 모듈(320)에 제1 전원(VDD, 340) 및 제2 전원(VSS, 350)을 공급하는 전원공급부(미도시)를 포함한다. 전원공급부는 메모리(310) 및 제어부(330)에도 소정의 전원을 공급할 수 있다.
보다 상세하게, 메모리(310)는 표시 장치(300)에 입력되는 화상 데이터를 저장한다. 이러한 메모리(310)는 하나 또는 그 이상의 마이크로 칩으로 이루어지는 램(random access memory, RAM)으로 구현된다. 또한, 메모리(310)는 프레임 단위의 화상 데이터를 처리할 수 있는 용량을 갖는다. 여기서, 프레임 단위의 화상 데이터를 처리하기 위한 메모리 용량은, 예를 들어 PAL 방식의 경우, 1,866,240 바이트의 프레임 단위의 화상 데이터를 처리할 수 있도록 그 이상의 메모리 용량을 갖는다.
또한, 메모리(310)는 프레임 단위의 화상 데이터를 처리할 때 화상 데이터와 함께 오디오 데이터 및 시스템 데이터를 함께 처리하기 위하여 더욱 큰 용량으로 구현될 수 있다.
디스플레이 모듈(320)은 메모리(310)로부터 전달되는 화상 데이터에 상응하여 화상을 표시한다. 이를 위해, 디스플레이 모듈(320)은 주사 구동부(322), 데이터 구동부(324) 및 화상표시부(326)를 포함한다. 또한, 디스플레이 모듈(320)은 제어부(330)와 전기적으로 접속되는 연성 회로 기판(flexible printed circuits, FPC)(미도시)를 더 포함할 수 있다. 물론, 디스플레이 모듈(320) 내의 주사 구동부(322) 및/또는 데이터 구동부(324)는 하나의 모듈에 포함되지 않고 다른 형태로 적절하게 형성될 수 있다.
주사 구동부(322)는 도 1에 도시한 바와 같이 화상표시부(326) 내에서 수평 방향으로 연장되는 복수의 주사선(S1, S2, …, Sn)에 접속되며, 각 주사선(S1, S2, …, Sn)에 주사 신호를 공급한다. 이때, 주사 신호는 단일 주사(single scan) 방식, 순차 주사(progressive scan) 방식, 이중 주사(dual scan) 방식, 비월 주사(interlaced scan) 방식이나 또 다른 방식의 주사 방식 중 적어도 어느 하나의 방식으로 화상표시부(326)에 전달된다.
데이터 구동부(324)는 화상표시부(326) 내에서 수직 방향으로 연장되는 복수의 데이터선(D1, D2, …, Dm)에 접속되며, 각 데이터선(D1, D2, …, Dm)에 데이터 신호를 공급한다. 데이터 신호는 데이터 전압을 포함하며, 화소 회로의 구조에 따라 데이터 전류로 구현될 수 있다.
화상표시부(326)는 복수의 주사선(S1, S2, …, Sn), 복수의 데이터선(D1, D2, …, Dm) 및 복수의 주사선과 복수의 데이터선에 각각 접속되는 복수의 화소(328)를 포함한다. 또한, 화상표시부(326)는 각 화소(328)에 제1 전원(VDD, 340) 및 제2 전원(VSS, 350)을 전달하는 제1 전원선 및 제2 전원선을 포함한다. 여기서, 제2 전원선은 복수의 화소(328)에 공통적으로 접속되는 공통 전원선 또는 전극층으로 구현될 수 있다.
화소(328)는 적어도 하나의 주사선과 적어도 하나의 데이터선에 연결되며, 주사선을 통해 전달되는 주사 신호에 의해 활성화되고, 데이터선을 통해 전달되는 데이터 신호에 상응하여 소정의 색과 빛을 낸다.
제어부(330)는 메모리(310)에 저장되는 화상 데이터의 시작 어드레스를 연산을 통해 얻지 않고, 별도의 저장부에 시작 어드레스를 미리 저장하여 룩업 테이블을 생성하고, 그것을 이용하여 메모리(310)를 종래에 비해 효율적으로 제어하는 메모리 제어 장치를 포함한다. 여기서, 메모리 제어 장치는 타이밍 제어기(332) 및 룩업 테이블(334)을 포함한다.
구체적으로, 메모리 제어 장치 내의 타이밍 제어기(332)는 순차적으로 입력되는 화상 데이터가 메모리(310) 내의 소정의 저장 공간에 저장될 수 있도록 메모 리(310)를 제어한다. 이때, 메모리(310)에 저장되는 화상 데이터는 룩업 테이블(334)에 저장된 시작 어드레스를 참조하는 타이밍 제어기(332)의 메모리 제어 신호(MCS)에 따라 정해진 어드레스에 저장된다. 또한, 타이밍 제어기(332)는 룩업 데이블(334)로부터 시작 어드레스를 얻어낸 후, 얻어낸 시작 어드레스에 상응하는 화상 데이터가 메모리(310)에서 출력되돌고 또 다른 메모리 제어 신호(MCS)를 통해 메모리(310)를 제어한다.
한편, 제어부(330)는 메모리(310)로부터 화상 데이터를 받는 디스플레이 모듈(320)을 제어한다. 구체적으로, 제어부(330) 내의 타이밍 제어기(332)는 메모리(310)로부터 디스플레이 모듈(320)에 전달되는 화상 데이터가 디스플레이 모듈(320)에서 적절하게 표시될 수 있도록, 디스플레이 모듈(320) 내의 주사 구동부(332)를 제어하기 위한 주사 제어 신호(SCS)와 디스플레이 모듈(320) 내의 데이터 구동부(334)를 제어하기 위한 데이터 제어 신호(DCS)를 통해 디스플레이 모듈(320)을 제어한다.
룩업 테이블(334)은 메모리(310)에 저장되는 각 화상 데이터의 시작 어드레스를 저장하기 위하여 별도의 메모리, 어드레스 저장부 또는 기타 저장부 등으로 구현된다. 예를 들면, 룩업 테이블(334)은 소용량의 별도의 메모리 또는 저장부에 구현될 수 있다. 이러한 경우, 룩업 테이블(334)은 별도의 메모리 또는 저장부의 크기를 작게 하기 위하여 수십 바이트 용량의 크기로 구현되는 것이 바람직하다.
이와 같이, 본 발명에 따른 표시 장치에서는 소용량의 룩업 데이블을 이용하여 메모리에 저장되는 화상 데이터의 시작 어드레스를 제어함으로써, 메모리에 저 장되는 복수의 화상 데이터의 시작 어드레스를 연산을 통해 생성할 필요가 없고, 따라서 연산 로직을 가지는 종래의 제어부에 비해 크기가 작아진 제어부(미도시)를 구비하면서 보다 효율적으로 화상 데이터를 처리할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 메모리에 저장되는 화상 데이터를 나타낸 도면이다.
도 2를 참조하면, 메모리(310)는 타이밍 제어기의 메모리 제어 신호에 따라 입력되는 각 화상 데이터(D0, D1, D2, …, D9, DA, DB, DC, DD, DE, DF)를 소정의 저장 공간(A0, B0, C0, …,J0, K0, L0, M0, N0, O0, P0)에 저장한다. 여기서, A0 내지 P0는 각 저장 공간의 시작 어드레스를 나타낸다. 예를 들면, 특정 화상 데이터(D0)는 메모리(310) 내의 저장 공간(A0)에 저장되고, 다른 특정 화상 데이터(D7)는 메모리(310) 내의 다른 저장 공간(H0)에 저장되며, 또 다른 특정 화상 데이터(DA)는 메모리(310) 내의 또 다른 저장 공간(K0)에 저장된다.
한편, 화상 데이터는 홀수번째 화상 데이터와 짝수번째 화상 데이터가 서로 다른 저장 공간에 교대로 저장되는 인터레이스 방식 등의 다양한 방식으로 메모리(310)에 저장될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 룩업 테이블에 저장되는 시작 어드레스를 나타낸 도면이다.
도 3을 참조하면, 본 발명에 따른 표시 장치는 메모리에 저장되는 복수의 화 상 데이터의 시작 어드레스를 어드레스 저장부 또는 별도의 저장부에 저장한다. 여기서, 어드레스 저장부 또는 저장부는 룩업 테이블(334)로 구현되는 것이 바람직하다. 본 발명에 따른 표시 장치에서 룩업 테이블(334)에는 메모리(310)에 저장될 각 화상 데이터의 시작 어드레스가 저장되어 있다.
따라서, 본 발명에 따른 표시 장치는 룩업 테이블에 저장되어 있는 각 화상 데이터(D0, D1, D2, …, D9, DA, DB, DC, DD, DE, DF)의 시작 어드레스(A0, B0, C0, …,J0, K0, L0, M0, N0, O0, P0)를 이용하여 메모리(310) 내에 저장된 화상 데이터가 용이하게 디스플레이 모듈에 전달되도록 메모리(310)를 제어한다.
다른 한편으로, 본 발명에 따른 메모리 제어 장치의 타이밍 제어기는 메모리에 일정 크기의 화상 데이터가 입력될 때 그것을 룩업 테이블(334)의 시작 어드레스에 따라 정해진 어드레스에 저장하고, 룩업 데이블(334)로부터 시작 어드레스를 얻어낸 후, 얻어낸 시작 어드레스에 상응하는 화상 데이터가 메모리에서 출력되도록 메모리(310)를 제어한다.
이와 같이, 본 발명은 메모리에 저장되는 화상 데이터의 시작 어드레스를 소용량의 저장부에 저장하여 룩업 테이블에 생성하고, 룩업 테이블에 저장된 시작 어드레스에 따라 메모리를 제어함으로써, 매우 효율적으로 메모리를 제어할 뿐만 아니라 화상 데이터를 효율적으로 처리할 수 있고, 게다가 메모리 제어 장치 또는 제어부와 이를 탑재한 표시 장치의 소형화에 기여할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치에 채용할 수 있는 화소를 나 타낸 회로도이다.
도 4를 참조하면, 화소(328)는 주사선(Sn)을 통해 전달되는 주사 신호에 의해 활성화되며, 데이터선(Dm)을 통해 전달되는 데이터 신호에 상응하여 소정의 색과 휘도를 낸다. 이를 위해, 화소(328)는 발광 소자(electroluminescence device, EL)과 발광 소자(EL)를 제어하는 화소 회로(329)를 포함한다.
발광 소자(EL)는 유기물 또는 무기물로 이루어지는 발광층(emission layer)를 포함한다. 또한, 발광 소자(EL)는 전자 또는 전공의 주입 및 전송 특성을 향상시키기 위하여, 발광층의 양측에 전자주입층, 전자수송층, 전공주입층, 전공수송층, 정공저지층 등의 포함한 다층 구조로 형성될 수 있다.
화소 회로(329)는 화소(328)를 선택하기 위한 스위치용 트랜지스터와 발광 소자(EL)에 소정의 전류를 공급하기 위한 구동용 트랜지스터 및 구동용 트랜지스터의 게이트와 소오스에 접속된 캐패시터를 포함할 수 있다.
예를 들면, 도 4에 도시한 바와 같이, 화소 회로(329)는 소오스가 제1 전원선(VDD)에 연결되는 제1 트랜지스터(M1)와, 소오스가 데이터선(Dm)에 연결되고, 드레인이 제1 트랜지스터(M1)의 게이트에 연결되며, 게이트가 주사선(Sn)에 연결되는 제2 트랜지스터, 및 제1 전극이 제1 트랜지스터(M1)의 게이트에 연결되고, 제2 전극이 제1 트랜지스터(M1)의 소오스에 연결되는 캐패시터(C)로 구현될 수 있다.
한편, 상술한 실시예에서, 화소 회로는 구동 트랜지스터(M1)와 스위칭 트랜지스터(M2)를 포함하는 전압 기입 방식의 기본적인 화소 회로로 언급되었다. 하지만, 본 발명은 스위칭 트랜지스터와 구동 트랜지스터 이외에 구동 트랜지스터의 문 턱 전압을 보상하기 위한 트랜지스터 또는 전압 강하를 보상하기 위한 트랜지스터를 포함한 전압 기입 방식의 화소 회로를 구비하는 표시 장치에 대해서도 용이하게 적용할 수 있다. 더욱이, 본 발명은 전압 기입 방식의 화소 회로 뿐만 아니라 데이터 신호를 데이터 전류로 공급하는 전류 기입 방식의 화소 회로를 구비하는 표시 장치에 대해서도 용이하게 적용할 수 있다.
또한, 상술한 실시예에서, 화소 회로 내의 트랜지스터가 소오스, 드레인 및 게이트를 구비하는 것으로 설명하였지만, 각 트랜지스터는 소오스 또는 드레인을 나타내는 제1 전극, 드레인 또는 소오스를 나타내는 제2 전극, 및 게이트를 구비하도록 형성될 수 있다. 다시 말해서, 상술한 화소 회로에서의 MOS 트랜지스터는 일례로서 언급된 것이다. 따라서, 본 발명의 화소 회로는 MOS 트랜지스터 이외에 다른 종류의 트랜지스터로 형성될 수 있다. 예를 들면, 제1 전극, 제2 전극, 및 제3 전극을 구비하고, 제1 전극 및 제2 전극 간에 인가되는 전압에 의하여 제2 전극에서 제3 전극으로 흐르는 전류의 양을 제어할 수 있는 능동 소자로 구현될 수 있다.
또한, 상술한 실시예에서, 화소 회로의 스위치용 트랜지스터(M2)는 주사 신호에 응답하여 양측의 전극을 스위칭하기 위한 소자로서, 이와 동일한 기능을 수행할 수 있는 여러 스위칭 소자를 이용하여 구현될 수 있다.
또한, 상술한 실시예에서, 표시 장치의 주사 구동부와 데이터 구동부는 화상 표시부가 형성되어 있는 기판 위에 직접 장착할 수 있으며, 화상 표시부가 형성되어 있는 기판에 주사선, 데이터선 및 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로로 대체될 수 있다. 다른 한편으로, 주사 구동부 및/또는 데이터 구동부 는 COF(chip on flexible board, or chip on film) 구조로 형성될 수 있다. 다시 말해서, 주사 구동부 및/또는 데이터 구동부는 기판에 접착되어 전기적으로 연결되는 가요성 인쇄 회로 기판(flexible printed circuit: FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
본 발명에 따르면, 표시 장치의 메모리를 제어하는 연산 로직의 게이트 수를 감소시켜 메모리 제어부에 대한 집적회로 설계를 용이하게 할 수 있다. 또한, 시작 어드레스가 저장된 소용량의 저장부를 이용함으로써, 표시 장치의 메모리를 효율적으로 구동시킬 수 있을 뿐만 아니라 표시 장치의 메모리에 입출력되는 화상 데이터를 매우 효율적으로 처리할 수 있다. 또한, 표시 장치의 메모리를 제어하기 위한 집적회로의 크기를 작게 함으로써, 제어부 또는 표시 장치의 소형화에 기여할 수 있다.

Claims (8)

  1. 입력되는 복수의 화상 데이터를 저장하는 메모리;
    상기 화상 데이터에 대응하는 데이터 신호를 공급하는 데이터 구동부;
    주사 신호를 공급하는 주사 구동부;
    상기 주사 신호에 따라 상기 데이터 신호에 상응하는 화상을 표시하는 화상표시부; 및
    상기 메모리, 상기 데이터 구동부 및 상기 주사 구동부를 제어하는 제어부를 포함하며,
    상기 제어부는 상기 복수의 화상 데이터에 대한 시작 어드레스가 미리 저장되어 있는 어드레스 저장부를 이용하여 상기 메모리에 입출력되는 상기 화상 데이터를 제어하는 표시 장치.
  2. 제1항에 있어서,
    상기 제어부는 상기 메모리에 상기 시작 어드레스를 제공하는 타이밍 제어기를 포함하는 표시 장치.
  3. 제1항에 있어서,
    상기 화상표시부는,
    상기 주사 신호를 전달하는 복수의 주사선;
    상기 데이터 신호를 전달하는 복수의 데이터선; 및
    상기 복수의 주사선 및 상기 복수의 데이터선에 각각 접속되는 복수의 화소를 포함하는 표시 장치.
  4. 제3항에 있어서,
    상기 화소는 상기 데이터 신호에 상응하여 빛을 내는 발광 소자, 및 상기 발광 소자를 제어하는 화소 회로를 포함하는 표시 장치.
  5. 제4항에 있어서,
    상기 발광 소자는 유기물을 발광층으로 하는 유기 발광 소자인 표시 장치.
  6. 표시 장치의 메모리를 제어하기 위한 메모리 제어 장치에 있어서,
    상기 메모리에 저장되는 복수의 화상 데이터에 대한 시작 어드레스를 미리 저장하고 있는 저장부; 및
    상기 저장부에 저장된 상기 시작 어드레스를 추출하여 상기 메모리에서 상기 시작 어드레스에 상응하는 상기 화상 데이터가 출력되도록 상기 메모리를 제어하는 타이밍 제어기를 포함하는 메모리 제어 장치.
  7. 표시 장치의 메모리를 제어하기 위한 메모리 제어 방법에 있어서,
    상기 메모리에 저장되는 복수의 화상 데이터에 대한 시작 어드레스를 별도의 저장부에 저장하는 단계;
    상기 저장부로부터 상기 시작 어드레스를 얻어내는 단계; 및
    상기 얻어낸 시작 어드레스에 따라 제어 신호를 형성하여 상기 메모리에서 상기 시작 어드레스에 상응하는 상기 화상 데이터가 출력되도록 상기 메모리를 제어하는 단계를 포함하는 메모리 제어 방법.
  8. 제7항에 있어서,
    상기 시작 어드레스를 별도의 저장부에 저장하는 단계는 별도의 메모리에 상기 복수의 화상 데이터에 대한 상기 시작 어드레스를 미리 저장하여 룩업 테이블을 생성하는 단계를 포함하는 메모리 제어 방법.
KR1020040085670A 2004-10-26 2004-10-26 메모리 제어 장치 및 방법과 그것을 이용한 표시 장치 KR100602351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040085670A KR100602351B1 (ko) 2004-10-26 2004-10-26 메모리 제어 장치 및 방법과 그것을 이용한 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085670A KR100602351B1 (ko) 2004-10-26 2004-10-26 메모리 제어 장치 및 방법과 그것을 이용한 표시 장치

Publications (2)

Publication Number Publication Date
KR20060036624A true KR20060036624A (ko) 2006-05-02
KR100602351B1 KR100602351B1 (ko) 2006-07-18

Family

ID=37144741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085670A KR100602351B1 (ko) 2004-10-26 2004-10-26 메모리 제어 장치 및 방법과 그것을 이용한 표시 장치

Country Status (1)

Country Link
KR (1) KR100602351B1 (ko)

Also Published As

Publication number Publication date
KR100602351B1 (ko) 2006-07-18

Similar Documents

Publication Publication Date Title
US6970149B2 (en) Active matrix organic light emitting diode display panel circuit
US10546541B2 (en) Display device and electronic apparatus
TWI411996B (zh) 顯示裝置及其驅動方法
JP5493733B2 (ja) 表示装置および電子機器
JP5453121B2 (ja) 表示装置および表示装置の駆動方法
KR20180025482A (ko) 유기발광 표시장치
JP2006065328A (ja) 発光表示装置，デマルチプレキシング回路およびその駆動方法
CN103578419B (zh) 显示单元、驱动电路、驱动方法和电子设备
US10276638B2 (en) Data driver and display device using the same
JP2010176114A (ja) 有機電界発光表示装置及びその駆動方法
KR20100066375A (ko) 유기 일렉트로루미네선스 표시 장치의 구동 방법
JP2019028210A (ja) 表示パネル、表示パネルの制御装置、表示装置、および表示パネルの駆動方法
JP2010128183A (ja) アクティブマトリクス型の表示装置およびその駆動方法
US7929038B2 (en) Current drive-type apparatus and display apparatus
US20110234776A1 (en) Organic el display device and organic el display method
JP2010181788A (ja) 表示装置及びその駆動方法
KR100602351B1 (ko) 메모리 제어 장치 및 방법과 그것을 이용한 표시 장치
JP2010122320A (ja) アクティブマトリクス型表示装置
JP4208902B2 (ja) アクティブマトリクス型表示装置およびその駆動方法
US11831327B2 (en) DA conversion circuit, electro-optical device and electronic apparatus
Putman Display technology: the next chapter
JP7226470B2 (ja) 電気光学装置および電子機器
JP2023144395A (ja) 電気光学装置および電子機器
JP2022169108A (ja) Ｄａ変換回路、電気光学装置および電子機器
JP2008003623A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee