KR20060016058A - A printed circuit board with embedded capacitors, and a manufacturing process thereof - Google Patents

A printed circuit board with embedded capacitors, and a manufacturing process thereof Download PDF

Info

Publication number
KR20060016058A
KR20060016058A KR1020040104210A KR20040104210A KR20060016058A KR 20060016058 A KR20060016058 A KR 20060016058A KR 1020040104210 A KR1020040104210 A KR 1020040104210A KR 20040104210 A KR20040104210 A KR 20040104210A KR 20060016058 A KR20060016058 A KR 20060016058A
Authority
KR
South Korea
Prior art keywords
capacitor
layer
polymer
printed circuit
circuit board
Prior art date
Application number
KR1020040104210A
Other languages
Korean (ko)
Other versions
KR100645613B1 (en
Inventor
김민수
김진철
김태경
오준록
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR20040064291 priority Critical
Priority to KR1020040064291 priority
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority claimed from US11/031,508 external-priority patent/US7186919B2/en
Publication of KR20060016058A publication Critical patent/KR20060016058A/en
Application granted granted Critical
Publication of KR100645613B1 publication Critical patent/KR100645613B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. IMC (insert mounted components)
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties

Abstract

본 발명은 캐패시터층 또는 캐패시터 내장형 인쇄회로기판에 관한 것이다. The present invention relates to a capacitor layer or a capacitor built-in printed circuit board. 보다 구체적으로는, 본 발명은 적층형 폴리머 콘덴서층을 내장한 인쇄회로기판의 내부구조 및 그 제조방법에 관한 것으로서, 종래의 캐패시터 내장형 인쇄회로기판에 비해 단위면적당 높은 용량밀도를 구현 가능함으로써, 현재 내장되지 못하고 인쇄회로기판상에 실장되는 고용량 MLCC(Multi layered Ceramic Capacitor)을 포함하는 다양한 캐패시턴스값을 가지는 캐패시터를 인쇄회로기판 내부에 내장할 수 있는 캐패시터층 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다. More particularly, the present invention relates to internal structures and a method of manufacturing a printed circuit board built in the multi-layer polymer capacitor layer, by implementable per unit area high capacitance density compared to the conventional capacitor built-in printed circuit board, a built-in current are not printed circuit capacity are mounted on a substrate MLCC (Multi layered Ceramic capacitor) different capacitance in the capacitor having a value can be embedded within a printed circuit board capacitor layer including a built-in printed circuit board and to a method of manufacturing the same.
캐패시터, 내장, 인쇄회로기판 Capacitor, internal, printed circuit board

Description

캐패시터 내장형 인쇄회로기판 및 그 제조 방법{A printed circuit board with embedded capacitors, and a manufacturing process thereof} A capacitor built-in printed circuit board and a method of manufacturing {A printed circuit board with embedded capacitors, and a manufacturing process thereof}

도 1a 내지 도 1e는 종래 기술의 한 예로서 따른 중합체 후막형 캐패시터를 내장한 인쇄회로기판의 제조 방법을 나타내는 도면들이다. FIG. 1a to 1e are views showing a manufacturing method of a printed circuit board built in the polymer thick film-type capacitor according to an example of the prior art.

도2 내지 도5d는 본 발명의 일 실시예에 따른 캐패시터 내장형 인쇄회로기판의 단면 및 그 제조 방법을 나타낸다. Figure 2 to Figure 5d shows a cross section and a method of manufacturing a capacitor built-in printed circuit board according to an embodiment of the present invention.

도6a 내지 도6g는 본 발명의 다른 실시예에 따른 캐패시터 내장형 인쇄회로기판의 단면 및 그 제조 방법을 나타낸다. Figures 6a through 6g show a cross section and a method of manufacturing a capacitor built-in printed circuit board according to another embodiment of the present invention.

도7a 내지 도7d는 본 발명의 또다른 실시예에 따른 캐패시터 내장형 인쇄회로기판의 단면 및 그 제조 방법을 나타낸다. Figures 7a-7d shows a cross-section and a method of manufacturing a capacitor built-in printed circuit board according to still another embodiment of the present invention.

도8a 및 도8b는 본 발명의 또다른 실시예에 따른 캐패시터 내장형 인쇄회로기판의 단면 및 그 제조 방법을 나타낸다. Figures 8a and 8b show a cross section and a method of manufacturing a capacitor built-in printed circuit board according to still another embodiment of the present invention.

※ 도면의 주요 부분에 대한 설명 Description of the drawings ※

21a,21b : 폴리머 콘덴서층 22a,22b : 폴리머 시트 21a, 21b: Polymer layer capacitors 22a, 22b: a polymer sheet

23a,23b : 전도체 31 : 다층 폴리머 콘덴서층 23a, 23b: conductor 31: the multi-layer polymer layer capacitor

32 : 폴리머 시트 33 : 전도체 32: polymer sheet 33: conductor

34 : 비아홀 35 : 회로패턴 34: via-hole 35: circuit pattern

41 : 패터닝된 CCL 42 : 보강기재 41: a patterned CCL 42: reinforcing base

43 : 회로패턴 44 : 비아홀 43: Circuit pattern 44: via hole

51 : CCL 기판 52 : 절연층 51: CCL substrate 52: insulating layer

53 : 동박 54 : 비아홀 53: copper-54: via hole

61 : 회로패턴 62a,62b,62c : 패터닝된 CCL 61: circuit pattern 62a, 62b, 62c: a patterned CCL

63a,63b,63c : 회로패턴 64a,64b,64c : 절연층 63a, 63b, 63c: the circuit patterns 64a, 64b, 64c: insulating layer

65a,65b,65c : 프리프렉 66a,66b,66c,67 : 관통홀 65a, 65b, 65c: prepreg 66a, 66b, 66c, 67: through-hole

71a,71b : 폴리머 콘덴서층 72a,72b : 폴리머 시트 71a, 71b: Polymer layer capacitors 72a, 72b: a polymer sheet

73a,73b : 전도체 74 : 비아홀 73a, 73b: conductor 74: via hole

75 : 대용량 캐패시터부 76 : 소용량 캐패시터부 75: large-capacity capacitor portion 76: small-capacity capacitor unit

77 : 회로 패턴 77: circuit pattern

81 : 폴리머 콘덴서층 82 : 폴리머 시트 81: polymer layer capacitor 82: polymer sheet

84 : 관통홀 85,85' : 블라인드 비아홀 84: through-hole 85,85 ': blind via

86 : 회로 패턴 86: circuit pattern

본 발명은 캐패시터층 또는 캐패시터 내장형 인쇄회로기판에 관한 것이다. The present invention relates to a capacitor layer or a capacitor built-in printed circuit board.

보다 구체적으로는, 본 발명은 적층형 폴리머 콘덴서층을 내장한 인쇄회로기판의 내부구조 및 그 제조방법에 관한 것으로서, 종래의 캐패시터 내장형 인쇄회로기판에 비해 단위면적당 높은 용량밀도를 구현 가능함으로써, 현재 내장화 되지 못하고 인쇄회로기판상에 실장되어 있는 고용량 MLCC(Multi layered Ceramic Capacitor)을 포함하는 다양한 캐패시턴스 값을 갖는 캐패시터를 인쇄회로기판 내부에 내장할 수 있는 캐패시터층 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다. More particularly, the present invention relates to internal structures and a method of manufacturing a printed circuit board built in the multi-layer polymer capacitor layer, by implementable per unit area high capacitance density compared to the conventional capacitor built-in printed circuit board, a built-in current does not screen printed circuit is mounted on a substrate high-capacity MLCC (Multi layered Ceramic capacitor) to include a variety of capacitance printed a capacitor having a value circuit capacitor layer integrated printing that can be embedded in the substrate circuit on the substrate, and a manufacturing method for which will be.

캐패시터는 전하의 형태로 에너지를 저장하는 소자로 직류전원의 경우 전하가 축적은 되지만 전류를 흐르지 않으며, 교류의 경우 전하가 충·방전되면서 캐패시터의 용량과 시간에 따른 전압의 변화에 비례하여 전류를 흐르게 하는 특성을 가지고 있다. A capacitor for direct-current power supply to the element to store energy in the form of electric charge charges are stored are, but does not flow the current, as the charge is charge and discharge when the AC proportional to the change in voltage as a function of time and capacity of the capacitor current It has the flow characteristics.

캐패시터의 이러한 특성을 이용하여 디지탈 회로, 아날로그 회로, 고주파회로 등의 전기·전자회로에서 커플링 및 디커플링(Coupling & Decoupling), 필터(Filter), 임피던스 매칭(Impedance Matching), 차지펌프(Charge Pump) 및 복조(Demodulation)등 다양한 목적으로 사용되는 필수적인 수동소자로써 일반적으로 칩, 디스크 등의 다양한 형태로 제조되어 인쇄회로 기판의 표면에 실장되어 사용되어 왔다. Using this characteristic of a capacitor digital circuitry, analog circuitry, coupling and decoupling in the electric and electronic circuits such as radio frequency circuit (Coupling & Decoupling), a filter (Filter), the impedance matching (Impedance Matching), charge pump (Charge Pump) and demodulation (demodulation), etc. have been generally been prepared in various forms such as chips, disks are mounted on the surface of the printed circuit board as an integral passive elements are used for a variety of purposes.

그러나 전자기기의 소형화, 복합화에 따라, 인쇄회로기판에 수동소자들이 실장될 수 있는 면적이 작아지고, 또한 전자기기의 고속화에 따라 주파수가 높아짐에 따라, 수동소자와 IC사이에 도체 및 솔더(Solder)등 여러 가지 요인에 의해 발생하는 기생임피던스(Parasitic Impedence)가 여러 가지 문제를 일으킴에 따라, 이러한 문제점을 해결하기 위해 캐패시터를 인쇄회로기판 내부에 내장하려는 여러 시도가 인쇄회로기판업체 및 전자·전자부품업체를 중심으로 활발하게 진행되고 있다. However, as the miniaturization and complexed of an electronic device, is a passive element are small, the area that can be mounted on a printed circuit board, and as the frequency increases according to the speeding-up of the electronic device, the conductor between the passive elements and the IC and the solder (Solder ) depending on several factors, causing various problems, the parasitic impedances (parasitic Impedence) caused by several attempts embedded in the substrate capacitors printed circuit to solve these problems, the printed circuit board manufacturers and electronics, Electronics It has been actively focused parts supplier.

현재까지 대부분의 인쇄회로기판(PCB)의 표면에는 일반적인 개별 칩 저항(Discrete Chip Resistor) 또는 일반적인 개별 칩 캐패시터(Discrete Chip Capacitor)를 실장하고 있으나, 최근 저항 또는 캐패시터 등의 수동소자를 내장한 인쇄회로기판이 개발되고 있다. The surface of most of the print to the present circuit board (PCB) for normal individual chip resistors (Discrete Chip Resistor) or however to implement the common individual chip capacitors (Discrete Chip Capacitor), printing a recent integrated passive component such as a resistor or capacitor circuit this substrate has been developed.

이러한 수동소자 내장형 인쇄회로기판 기술은 새로운 재료(물질)와 공정을 이용하여 기판의 외부 혹은 내층에 저항 또는 캐패시터 등의 수동소자를 삽입하여 기존의 칩 저항 및 칩 캐패시터의 역할을 대체하는 기술을 말한다. These passive devices embedded printed circuit board techniques to insert a passive device, such as new materials (substances) and processes resistor or capacitor to the outer or inner layer of the substrate using said technology to replace the role of conventional chip resistors and chip capacitors . 다시 말하면, 수동소자 내장형 인쇄회로기판은 기판 자체의 내층 혹은 외부에 수동소자, 예를 들어, 캐패시터가 묻혀 있는 형태로서, 기판 자체의 크기에 관계없이 수동소자인 캐패시터가 인쇄회로기판의 일부분으로 통합되어 있다면, 이것을 "내장형 캐패시터"라고 하며, 이러한 기판을 캐패시터 내장형 인쇄회로기판(Embedded Capacitor PCB)이라고 한다. In other words, the integration as part of the printed circuit board passive elements integrated printed circuit board is a capacitor of the passive elements, regardless of the size of the form that contains, a capacitor buried in a passive element, for the inner layer or outside of the substrate itself, the substrate itself If is, this is called "integrated capacitors", and that the substrate (embedded capacitor PCB) such a built-in printed circuit board capacitors. 이러한 캐패시터 내장형 인쇄회로기판의 가장 중요한 특징은 캐패시터가 인쇄회로기판의 일부분으로 본래 갖추어져 있기 때문에 기판 표면에 실장할 필요가 없다는 것이다. The most important characteristic of this capacitor built-in printed circuit board is that there is no need to have a capacitor mounted on the surface of the substrate because the originally aligned with a portion of the printed circuit board.

도 1a 내지 도 1e는 종래 기술의 한 예로서 따른 중합체 후막형 캐패시터를 내장한 인쇄회로기판의 제조 방법을 나타내는 도면들이다. FIG. 1a to 1e are views showing a manufacturing method of a printed circuit board built in the polymer thick film-type capacitor according to an example of the prior art. 중합체 캐패시터 페이 스트를 도포하고 열 건조(또는 경화)시켜 중합체 후막형 캐패시터가 내장된 인쇄회로기판을 구현하게 된다. Applying a polymer capacitor paste and by heat drying (or curing) is implemented to the printed circuit board built in the polymer thick film type capacitors.

제1 단계로서, FR-4로 이루어지는 PCB 내층(42)의 동박에 드라이 필름(dry film)을 입혀 노광 및 현상 공정을 거친 후에, 상기 동박을 식각하여 양(+)의 전극용 동박 (44a, 44b) 및 음(-)의 전극용 동박(43a, 43b)과 그 틈새(Clearance)를 형성하게 된다(도 1a 참조). First a step 1, FR-4 PCB inner layer 42 is a copper foil to a dry film (dry film), the after clothed subjected to exposure and development process, the copper foil electrodes of the etching to the positive (+) to the copper foil made of (44a, 44b) and negative (- to form a) copper foil (43a, 43b) and the clearance (clearance) for the electrodes (see Fig. 1a).

제2 단계로서, 상기와 같이 형성된 음(-)의 전극용 동박(43a, 43b)에 높은 유전상수의 세라믹 분말을 함유한 중합체로 이루어진 캐패시터 페이스트(45a, 45b)를 스크린 인쇄(Screen Printing) 기술을 이용하여 도포하고, 이후 이를 건조 또는 경화시킨다.(도 1b 참조). Article as step 2, well formed as the (-) capacitor paste (45a, 45b) for screen printing composed of a polymer containing a ceramic powder of the high dielectric constant to the copper foil (43a, 43b) for electrode (Screen Printing) technology (see Fig. 1b) the thus coated, and subsequently was dried or hardened by using it. 여기서 스크린 인쇄는 스퀴지(squeeze)로 잉크 등의 매체를 스텐실(stencil) 스크린을 통과시켜서 기판 표면 상에 패턴을 전사하는 방법을 말한다. The screen printing is refers to a method for transferring a pattern on a substrate surface by a medium such as ink, a squeegee (squeeze) through the stencil (stencil) screen.

이때 상기 캐패시터 페이스트(45a, 45b)는 상기 양(+)의 전극용 동박(44a, 44b) 및 음(-)의 전극용 동박(43a, 43b)과의 틈새까지 도포하게 된다. At this time, the capacitor paste (45a, 45b) is the amount of the copper foil electrode (+) (44a, 44b) and a negative is applied to the gap between the copper foil (43a, 43b) for the electrode ().

다음에, 제3 단계로서, 은(Silver) 및 동(Copper)과 같은 도체 페이스트(Conductive Paste)를 스크린 인쇄 기술을 이용하여 양(+)의 전극(46a, 46b)을 형성시킨 후 건조 또는 경화시킨다. Next, as a third step, the (Silver) and a copper conductive paste (Conductive Paste) to that after drying or curing to form an electrode (46a, 46b) the positive (+) by using a screen printing technique such as (Copper) thereby. (도 1c 참조). (See Fig. 1c).

제4 단계로서, 상기 PCB의 내층(41)에 전술한 제1 단계 내지 제3 단계까지 진행된 캐패시터층을 절연체(47a, 47b) 사이에 삽입시킨 후 적층(Lamination)한다(도 1d 참조). And a fourth step of, after inserting a capacitor layer advanced to a second stage to the first stage 31 above the inner layer 41 of the PCB between the insulator (47a, 47b) laminated (Lamination) (see Fig. 1d).

다음에, 제5 단계로서, 상기 적층된 제품에 도통홀(Through Hole; TH) 및 레이저 블라인드 비아홀(Laser Blinded Via Hole; LBVH)(49a, 49b)을 이용하여 기판의 내층에 있는 캐패시터를 기판 외부에 실장되어 있는 집적회로 칩(IC Chip; 52a, 2b)의 양(+)의 단자(51a, 51b)와 음(-)의 단자(5a, 5b)를 연결시켜 내장형 캐패시터 역할을 하게 한다(도 1e 참조). Next, as a fifth step, the through-holes in the laminated product (Through Hole; TH) and a laser blind via hole (Laser Blinded Via Hole; LBVH) (49a, 49b) an external capacitor in the inner layer of the board substrate using the integrated circuit chip which is mounted on, (-), positive (+) terminal (51a, 51b) and a negative of the (IC chip 52a, 2b) to connect a terminal (5a, 5b) of the makes the built-in capacitor roles (Fig. reference 1e).

이 외에도, 세라믹 충진 감광성 수지(Ceramic filled photo-dielectric resin)를 인쇄회로기판에 코팅(coating)하여 개별 내장형 캐패시터(embedded discrete type capacitor)를 구현하는 방법이 존재하는데, 미국 모토롤라(Motorola)사가 관련 특허 기술을 보유하고 있다. In addition to this, a ceramic-filled photosensitive resin (Ceramic filled photo-dielectric resin) coated (coating) to a printed circuit board to the individual integrated capacitors (embedded discrete type capacitor) is, in the presence US Motorola (Motorola) to implement the Saga patent It holds the technology. 이 방법은 세라믹 분말(Ceramic powder)이 함유된 감광성 수지를 기판에 코팅한 후에 동박(copper foil)을 적층시켜서 각각의 상부전극 및 하부전극을 형성하며, 이후에 회로 패턴을 형성하고 감광성 수지를 식각하여 개별 캐패시터를 구현한다. This method is a ceramic powder (Ceramic powder) containing the by laminating a copper foil (copper foil) after coating a photosensitive resin on a substrate to form each of the upper electrode and the lower electrode, and a circuit pattern after the etching the photosensitive resin to implement the individual capacitors.

또한, 인쇄회로기판의 표면에 실장되던 디커플링 캐패시터(Decoupling capacitor)를 대체할 수 있도록 인쇄회로기판 내층에 캐패시턴스 특성을 갖는 별도의 유전층을 삽입하여 캐패시터를 구현하는 방법이 존재하는데, 미국 산미나(Sanmina)사가 관련 특허 기술을 보유하고 있다. In addition, the capacitance on the printed circuit board inner layer to replace a decoupling capacitor (Decoupling capacitor) that were mounted on the surface of the printed circuit board by inserting a separate dielectric layer having the property to present a method of implementing a capacitor, USA acid Mina (Sanmina ) Inc. holds the patent technology. 이 방법은 인쇄회로기판의 내층에 전원전극 및 접지전극으로 이루어진 유전층을 삽입하여 전원 분산형 디커플링 캐패시터(Power distributed decoupling capacitor)를 구현한다. The method implements the printed circuit by inserting a dielectric layer made of a power supply electrode and a ground electrode to the inner power distributed decoupling capacitors (Power distributed decoupling capacitor) of the substrate.

전술한 기술들 별로 각각 여러 공정이 개발되고 있고, 각각의 공정에 따라 구현 방법에 차이가 있다. Respectively, and a number of processes have been developed, there is a difference in the implementation according to the respective processes by the above-described technique.

하워드 등의 미국 특허 제5,079,069호, 발명의 명칭 "용량성 인쇄회로기판 및 그 제조 방법에 사용되는 캐패시터 박막"에는 "차용 캐패시터(borrowed capacitor)" 개념을 이용하여 다수의 소자와 연결되며, 도전층 사이에 유전층이 샌드위치된 상태의 리지드한 캐패시터 박막 층을 사용한 인쇄회로기판을 개시하고 있다. Howard et al, US Patent No. 5079069 No., title of the invention "capacitive printed circuit board and a capacitor thin film for use in a method for manufacturing the same" is used to "borrow capacitor (borrowed capacitor)" concept, being connected to a plurality of elements, and the conductive layer It discloses a printed circuit board using a dielectric thin film capacitor with a rigid layer of the sandwich state between.

또한, 시슬러 등의 미국 특허 제5,010,641호, 발명의 명칭 "다층 인쇄회로기판 제조 방법"에는 파워 플레인과 그라운드 플레인 사이에 샌드위치된 완전 경화된 유전체층과, 반경화된 유전층 외에 회로 패턴이 형성된 컴포넌트를 적층함으로써 바이패스 캐패시터가 불필요하도록 하는 다층 인쇄회로기판 제조 방법을 개시하고 있다. Further, siseulreo et al, US Patent No. 5010641 No., title of the invention "process for producing multi-layer printed circuit board" is laminated to power planes and a full cure of the dielectric layer and a semi-cured besides the dielectric layer having a circuit pattern component sandwiched between the ground plane by discloses a method for manufacturing a multilayer printed circuit board which is not required to by-pass capacitor.

전술한 종래 기술에 의한 캐패시터 내장형 인쇄회로기판은 칩 형태의 캐패시터를 인쇄회로기판의 일부에 내장시키거나, 또는 한 장의 시트(sheet) 형태의 유전체 층을 인쇄회로기판을 구성하는 층들 사이에 삽입하는 형태를 이룬다. A capacitor built-in printing by the above-described prior art, the circuit board is to be inserted between layers to built in a part of the printed circuit board for a capacitor in chip form, or configuration of a piece of sheet (sheet) in the form of printing a dielectric layer circuit board form the shape.

그러나, 전술한 종래 기술에 의해 제조된 캐패시터 내장 인쇄회로기판들의 경우 그 용량 밀도가 단위 인치당 0.5 내지 3 nF 정도로서, 이러한 용량 밀도로는 현재 인쇄회로기판 상에 실장되는 있는 캐패시터를 완전히 내장하는데 한계가 있고, 따라서 수동 부품 실장 면적을 줄이는데도 한계가 있다. However, a limit to the completely embedded capacitors which are mounted on the current printed circuit board that a capacitance density in units per inch of 0.5 to 3 nF degree, this capacitance density In the case of a capacitor built-in printed circuit board manufactured by the prior art and, therefore, there is a limit in reducing the passive component mounting area.

종래의 캐패시터 내장형 인쇄회로기판에 비해 단위면적당 높은 용량 밀도를 구현함으로써 현재 내장되지 못하고 인쇄회로기판 상에 실장되어야 하는 고용량 MLCC(Multi layered Ceramic Capacitor) 등의 고 밀도 캐패시터도 인쇄회로기판 내 에 내장하기 위한 기술이 요구된다. To built-in within a high-density capacitor is also a printed circuit board such as a high-capacity MLCC (Multi layered Ceramic Capacitor) that should not be present built by implementing per unit area high capacitance density compared to the conventional capacitor built-in printed circuit board mounted on a printed circuit board the technology is required for.

본 발명은 위와 같은 문제점을 해결하기 위해, 다층으로 구성된 유전체 층을 포함하는 인쇄회로기판 및 그 제조 방법을 제공하는 것을 목적으로 한다. An object of the present invention is to to solve the above problems, provides a printed circuit board and a manufacturing method including a dielectric layer consisting of a multi-layer.

또한, 본 발명은 종래의 캐패시터 내장형 인쇄회로기판에 비해 높은 용량 밀도를 갖는 캐패시터를 내장할 수 있는 인쇄회로기판 및 그 제조 방법을 제공하는 것을 목적으로 한다. Another object of the present invention is to provide a substrate and a method of manufacturing a printed circuit that can be built-in capacitor having a high capacitance density compared to the conventional capacitor built-in printed circuit board.

또한, 본 발명은 기판상의 수동부품 실장면적을 크게 줄일 수 있는 인쇄회로기판 및 그 제조 방법을 제공하는 것을 목적으로 한다. The present invention has for its object to provide a printed wiring board and its manufacturing method which can dramatically reduce the passive component mounting area on the substrate.

또한, 본 발명은 한정된 두께를 갖는 인쇄회로기판 내에 캐패시턴스를 다양하게 설계할 수 있는 캐패시터 내장형 인쇄회로기판 및 그 제조 방법을 제공하는 것을 목적으로 한다. Another object of the present invention is to provide a substrate and a method of manufacturing a capacitor built-in printed circuit printing to variously design the capacitance in the circuit substrate having a defined thickness.

본 발명의 일 실시예에 따른 캐패시터 내장형 인쇄회로기판 제조방법은, 패터닝된 전도체를 포함하는 복수의 폴리머 시트로 구성된 다층 폴리머 콘덴서층을 형성하는 단계; A capacitor built-in printed circuit board manufacturing method according to an embodiment of the present invention includes the steps of forming a multi-layer polymer layer capacitor comprising a plurality of polymer sheets comprising the patterned conductor; 양면 CCL에 회로패턴 및 층간 연결을 위한 비아홀이 형성하여 패터닝된 CCL을 준비하는 단계; Step of the via hole for inter-layer circuit pattern and connected to a double-sided CCL formed prepare the patterned CCL; 상기 폴리머 콘덴서층의 일면에 상기 패터닝된 CCL을 적층하는 단계; Laminating the patterned CCL on one surface of the polymer layer capacitor; 및 상기 폴리머 콘덴서층에 비아홀 및 회로 패턴을 형성하는 단계 를 포함하는 것을 특징으로 한다. And characterized by including the step of forming a via hole and a circuit pattern on the polymer layer capacitor.

본 발명의 다른 실시예에 따른 캐패시터 내장형 인쇄회로기판 제조방법은, 패터닝된 전도체를 포함하는 복수의 폴리머 시트로 구성된 다층 폴리머 콘덴서층을 형성하는 단계; A capacitor built-in printed circuit board manufacturing method according to another embodiment of the present invention includes the steps of forming a multi-layer polymer layer capacitor comprising a plurality of polymer sheets comprising the patterned conductor; 상기 폴리머 콘덴서층에 비아홀을 형성하는 단계; Forming via holes in the polymer layer capacitor; 도금에 의해 상기 비아홀을 충진하고 회로 패턴을 형성하는 단계; By a plating step of filling the via hole, and forming a circuit pattern; 양면 CCL에 비아홀 및 회로 패턴을 형성하여 패터닝된 CCL을 준비하는 단계; A step of forming via holes and circuit patterns on both the patterned CCL CCL preparation; 상기 폴리머 콘덴서층의 일면 또는 양면에 절연층을 적층하는 단계; Depositing an insulating layer on one side or both sides of the polymer layer capacitor; 상기 절연층 상에 상기 패터닝된 CCL을 적층하는 단계; Laminating the patterned CCL on the insulating layer; 상기 기판에 층간 전기 접속을 위한 비아홀을 형성하는 단계; Forming a via hole for interlayer electrical connection to the substrate; 및 도금에 의해 상기 비아홀 내부를 충진하고 기판 외층에 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다. And filling the inside of the via hole by plating and is characterized in that it comprises a step of forming a circuit pattern on a substrate layer.

본 발명의 일 실시예에 따른 캐패시터 내장형 인쇄회로기판은, 패터닝된 전도체를 포함하는 복수의 폴리머 시트를 적층한 형태이며, 연결을 위한 비아홀이 형성된 다층 폴리머 콘덴서층; A capacitor built-in printed circuit board according to an embodiment of the present invention is a laminated structure a plurality of polymer sheets comprising a patterned conductors form a multi-layer polymer layer capacitor is a via hole for connection is formed; 및 상기 다층 폴리머 콘덴서층의 일면 또는 양면에 적층되며, 회로패턴 및 층간 연결을 위한 비아홀이 형성된 회로층을 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판. And a capacitor built-in printed circuit board comprising the said multi-layer polymer is laminated on one surface or both surfaces of the capacitor layer, a circuit having a via hole for interlayer connection pattern, and a circuit layer.

이하 도면을 참조하여 본 발명을 보다 상세히 설명한다. Reference to the drawings will be described in more detail the present invention.

도2 내지 도5d은 본 발명에 따른 캐패시터 내장형 인쇄회로기판의 제조 방법을 나타낸다. 2 to 5d show a method of manufacturing a capacitor built-in printed circuit board according to the present invention.

도2에서, 넓은 평판형의 높은 유전율을 갖는 폴리머 시트(22)에 알루미늄 또 는 구리 등의 전도체(23)를 소정 패턴으로 패터닝하여 폴리머 콘덴서층(21)을 형성한다. In Figure 2, an aluminum addition to the polymeric sheet 22 having a high dielectric constant of the wide plate-like by patterning a conductor 23 such as copper in a predetermined pattern to form a polymer layer capacitor (21).

전도체(23)를 패터닝하는 방법으로는 스퍼터링 등의 드라이(dry) 프로세스가 사용될 수도 있고, 스크린 프린팅 등의 웨트(wet) 프로세스가 사용될 수 도 있다. A method of patterning a conductor (23) may be dry (dry) process such as sputtering, it may be used as a wet (wet) process, such as screen printing.

도3a와 같이 각각 소정의 전도체(23a,23b)가 패터닝된 복수의 폴리머 콘덴서층(21a,21b)들을 배열하고 이들을 함께 적층한다. Arranging each of a predetermined conductor (23a, 23b) has a plurality of the patterned polymer layer capacitor (21a, 21b) as shown in Figure 3a, and stacking them together. 도3a에 도시된 바와 같이 각 폴리머 콘덴서층(21a,21b)에 형성된 전도체 패턴(23a,23b)은 적층된 캐패시터 형태를 형성하도록 그 위치가 서로 시프트 되도록 형성하여야 한다. A conductor pattern (23a, 23b) formed in the respective polymer layer capacitor (21a, 21b) as shown in Figure 3a is to be formed such that its position is shifted to each other to form a stacked capacitor type. 도3a에는 전도체 패턴(23a,23b)이 좌우로 시프트된 것으로 도시되어 있으나, 상하 또는 임의의 방향으로 시프트할 수 있다. Figure 3a include, but is shown as a conductor pattern in the shift (23a, 23b) are left and right, can be shifted in the vertical or in any direction.

선택적으로, 일단 폴리머 콘덴서층(21a)에 전도체(23a)를 형성한 뒤, 추가적인 폴리머 콘덴서층(21b)을 적층하고, 여기에 전도체(23b)를 적층하여도 된다. Alternatively, one end after forming a conductor (23a) on the polymer layer capacitor (21a), and the additional polymer laminate layer capacitor (21b), also by laminating a conductor (23b) here.

또한, 도3a에는 2개의 폴리머 콘덴서층(21a,21b)을 적층한 것으로 표현하고 있으나, 요구되는 캐패시턴스 값에 따라 폴리머 콘덴서층의 적층수를 조절할 수 있다. Further, Fig. 3a. However, the expression that a laminating two polymer layer capacitor (21a, 21b), can according to the capacitance value required to control the number of layers of the polymer layer capacitor.

보다 구체적으로 설명하면, 일반적으로 캐패시턴스는 캐패시터의 면적과 두께에 의해 각각 달리 구현되며, 아래 수학식 1과 같이 계산된다. To be more specific, typically different, each capacitance is implemented by the area and thickness of the capacitor, it is calculated as shown in Equation 1 below.

Figure 112004058302680-PAT00001

여기서, here,

Figure 112004058302680-PAT00002
은 유전체의 유전상수(dielectric constant), Is the dielectric dielectric constant (dielectric constant),
Figure 112004058302680-PAT00003
은 8.855×10 -8 값을 갖는 상수, A는 유전체의 표면적, 그리고 D는 유전체의 두께를 나타낸다. Is a constant having a value of 8.855 × 10 -8, A is the surface area of the dielectric, and D denotes the thickness of the dielectric. 즉, 고용량의 캐패시터를 구현하기 위해서는 유전체의 유전상수가 높아야 하며, 유전체 두께가 얇으면 얇을수록, 그리고 표면적이 넓을수록 높은 용량을 갖는 캐패시터를 얻을 수 있다. That is, in order to implement a high capacity of the capacitor, and the dielectric constant of the dielectric material must be high, thinner if the thickness of thin dielectric, and the wider the surface area can be obtained a capacitor having high capacitance. 적층되는 폴리머 콘덴서층 수가 많으면, 유전체의 표면적이 넓어지는 효과를 가져오므로 캐패시턴스가 증가하고, 폴리머 콘덴서층 수가 적으면 캐패시턴스 값이 낮은 캐패시터가 된다. Large number of laminated polymer layer capacitor, bunched as the effect of the dielectric surface which extends increasing the capacitance, and the polymer layer capacitor can be small, the capacitance value of the capacitor is lower. 따라서, 본 발명에서는 폴리머 콘덴서 층의 적층수로 조절함으로써 인쇄회로기판에 내장되는 캐패시터의 용량을 조절할 수 있다. Thus, by the present invention, the adjustment to the number of layers of the polymer layer capacitor can adjust the capacitance of the capacitor incorporated in the printed circuit board.

도3b는 수개의 평판형 폴리머 콘센서층이 적층되어 형성된 다층 폴리머 콘덴서층(31)의 단면을 나타낸다. Figure 3b shows a number of plate-like polymer is cone sensor layer is laminated end surface of the formed multi-layer polymer layer capacitor (31). 단층 폴리머 콘덴서층을 적층함으로써 형성된 다층 폴리머 콘덴서층(31)에는 고유전율 폴리머 시트(32)에 소정의 형태로 패터닝된 전도체(33)가 삽입되는 형태가 된다. Multilayer polymer layer capacitor formed by laminating a single-layer polymer layer capacitor 31, is the type that a conductor 33 is patterned in a predetermined shape on a high dielectric polymer sheet 32 ​​to be inserted.

도4에서, FR-4등의 보강기재(42) 및 그 양면에 적층된 동박으로 이루어지는 CCL 기판에 레이저 드릴링 또는 기계적 드릴링에 의해 소정 위치에 비아홀(44)을 형성하고, 비아홀(44) 내부를 도금 등의 방법으로 충진한다. In Figure 4, FR-4, etc. reinforcing base 42 and the interior of the double-sided CCL substrate composed of a laminate copper foil to form a via hole 44 to a predetermined position by means of laser drilling or mechanical drilling, and the via hole 44 of the It is filled by a method such as plating. 그리고 나서, CCL 기판의 양면에 드라이 필름(dry film)을 입혀 노광 및 현상 공정을 거친 후에, 상기 동박을 에칭하여 회로 패턴(43)을 형성하여 패터닝된 CCL(41)을 준비한다. Then, to prepare a dry film (dry film) coated with a rough after the exposure and development step, a CCL (41) patterned by etching the copper foil forming the circuit patterns 43 on both surfaces of the CCL substrate.

회로 패턴(43) 형성에는 에칭 및 도금을 적절히 혼합한 다양한 방법이 사용될 수 있다. The circuit pattern 43 is formed can be used for a variety of methods as appropriate mixing the etching and plating. 또한, CCL 기판으로는 보강기재가 FR-4인 것 뿐만 아니라, 인쇄회로기판의 용도에 따른 적절한 재질의 CCL 기판이 사용될 수 있다. In addition, the CCL board is not only that the reinforcing substrate of FR-4, may be used CCL substrate of a suitable material according to the use of a printed circuit board.

도5a에서, 도3b의 다층 폴리머 콘덴서층(31)과 패터닝된 CCL(41)을 적층한다. In Figure 5a, and a multi-layer laminated polymer capacitor layer 31 and the patterned CCL (41) of Figure 3b.

도5b에서, 다층 폴리머 콘덴서층(31)에 층간 연결을 위한 비아홀(34)을 형성하고, 비아홀(34) 내부를 도금에 의해 또는 충진재로 충진한다. In Figure 5b, to form a via hole 34 for interlayer connection in a multi-layer polymer layer capacitor 31, and filling the inside of the via hole 34 in the filling material, or by plating. 그리고 나서, 다층 폴리머 콘덴서층(31)의 상부에 도금 등의 방법으로 동박을 형성하고, 드라이 필름(dry film)을 입혀 노광 및 현상한 후에, 동박을 에칭하여 회로 패턴(35)을 형성한다. Then, to form a copper foil, for example by plating on top of the multilayer polymer capacitor layer 31, and the dry film is then coated with exposing and developing a (dry film), by etching the copper foil to form a circuit pattern 35. 회로 패턴(35)의 형성에는 에칭 이외에도 에칭 및 도금을 적절히 혼합한 다양한 방법이 사용될 수 있다. Formation of a circuit pattern 35 may be used for a variety of methods as appropriate mixing the etching and plating in addition to etching.

도5c에서, 다층 폴리머 콘덴서층(31) 위에 절연층(52) 및 동박(53)으로 구성된 또다른 단면 기판(51) 예컨대 RCC(Resin Coated Copper)를 적층한다. In Figure 5c, the multi-layer polymer layer capacitor 31 is still another cross-section a substrate 51 composed of the insulating layer 52 and copper foil 53 are stacked on for example an RCC (Resin Coated Copper).

그리고 나서, 도5d에서, CCL 기판(51)에 비아홀(54)을 가공하고, 드라이 필름을 입혀 노광 및 현상한 후에, 동박을 에칭하여 회로 패턴(53)을 형성한다. Then, in Fig. 5d, machining a via hole 54 by the CCL substrate 51, to form a dry-coated with the film after exposure and development, etching the copper foil circuit pattern (53).

도5d에 도시된 바와 같이, 본 발명에 따른 콘덴서 내장형 인쇄회로기판은 인쇄회로기판 내부에 다층의 고전율 유전체 폴리머 시트(31)가 삽입된 구조를 갖는다. As it is shown in Figure 5d, the integrated circuit capacitor printing according to the present invention the substrate has a high dielectric constant of the polymer sheet 31 of the multi-layer structure is inserted into a printed circuit board.

도6a 내지 도6f은 본 발명의 또다른 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 방법을 나타낸다. Figure 6a through Figure 6f illustrates a method of manufacturing a capacitor built-in printed circuit board according to still another embodiment of the present invention.

도2, 도3a, 도3b에 도시된 방법으로 완성된 다층 폴리머 콘덴서층(31)에 도6a에 도시된 바와 같이 소정의 위치에 드릴링에 의해 비아홀(34)을 가공한다. 2, the processing of the via hole 34 by the drilling in a predetermined position as shown in Figure 6a to Figure 3a, a method of multi-layer polymer layer capacitor 31 is finished as shown in Figure 3b. 드릴링 방법으로는 레이저 드릴링이 바람직하다. Drilling method, a laser drilling is preferred.

도6b에서, 다층 폴리머 콘덴서층(31)의 양면에 감광성 필름을 라미네이션하고, 소정의 패턴이 형성된 마스크를 대고 노광하여 필름 패턴을 형성한 뒤에 무전해 도금 및 전해 도금을 수행하여 회로 패턴(61)을 형성한다. In Figure 6b, by laminating a photosensitive film to both sides of the multilayer polymer capacitor layer 31, and exposed against the mask with a predetermined pattern is formed by electroless plating after the formation of the film pattern plating and electrolytic performing a plating circuit pattern (61) the form. 회로 패턴(61) 형성과 동시에 비아홀(34)의 내벽은 도금에 의해 충진된다. The inner wall of the circuit pattern 61 at the same time, the via hole 34 and the formation is filled by electroless plating.

그리고 나서, 다층 폴리머 콘덴서층(31) 형성 공정과 병렬로 도6c에 도시된 바와 같은 회로 패턴(63a,63b)이 형성된 패터이된 CCL(62a,62b)을 준비한다. Then, to prepare a multi-layer polymer layer capacitor 31 in parallel with the circuit pattern forming step as shown in Figure 6c (63a, 63b) are formed L teoyi a CCL (62a, 62b). 패터닝된 CCL(62a,62b)은 절연층(64a,64b)의 양면에 동박층이 형성된 CCL의 양면에 에칭 레지스트 패턴을 형성한 뒤 에칭하거나, 도금 레지스트 패턴을 형성한 뒤에 도금함으로써 형성될 수 있다. The patterned CCL (62a, 62b) may be formed by plating after the etching back to form an etching resist pattern on both surfaces of the CCL both sides a copper foil layer formed on the insulating layer (64a, 64b), or to form a plating resist pattern .

도6d와 같이, 도6b의 비아홀(34) 형성된 다층 폴리머 콘덴서층(31)의 양면에 층간 절연을 위한 절연층 예컨대, 프리프렉(65a,65b)를 적층하고, 그 위에 패터닝 된 CCL(62a,62b)을 레이업한 뒤에 가압한다. As shown in Figure 6d, stacking the insulating layer, for example for insulating the sides of the via hole 34, the multilayer polymer capacitor layer 31 formed of Figure 6b, prepreg (65a, 65b), and a CCL (62a patterned thereon, the pressure after the lay-up 62b).

도6e에서, 패터닝된 CCL(62a,62b)의 회로 패턴(63a,63b)과 다층 폴리머 콘덴서층(31) 상에 형성된 회로 패턴(61)을 전기적으로 도통시키기 위한 관통홀(66a,66b)를 가공한다. In Figure 6e, the through-holes (66a, 66b) for electrical connection to a circuit pattern 61 formed on the patterned CCL (62a, 62b), the circuit pattern (63a, 63b) and multilayer polymer capacitor layer 31 of the The machining. 그리고 나서, 도금에 의해 관통홀(66a,66b) 내부를 도전재로 충진한다. Then, filling the inside of the through-holes (66a, 66b) by a plating of a conductive material.

도6f에서, 추가적으로 회로층을 적층하기 위해 도6e에 도시된 기판의 일면에 층간 절연을 위한 절연층, 예컨대 프리프렉(65c) 및 패터닝된 CCL(62c)를 적층하고 가압한다. In Figure 6f, the laminated insulating layer for insulating the side of the substrate illustrated in Figure 6e to stacking layers further circuit, for example, prepreg (65c) and the patterned CCL (62c) and the pressing. 패터닝된 CCL(62c)은 절연층(64c) 및 그 위에 형성된 회로 패턴(63c)으로 구성된다. The patterned CCL (62c) is composed of an insulating layer (64c) and a circuit pattern (63c) formed thereon.

도6g에서, 레이저 드릴링에 의해 추가적층된 CCL(62c)상의 회로 패턴을 다른 층의 회로 패턴들과 연결하기 위한 관통홀(66c)을 가공하고, 기판 전체를 관통하는 관통홀(67)을 가공한 다음 관통홀(66c,67)의 내부를 도금에 의해 도전성 충진재로 충진한다. In Figure 6g, machining the through hole 67 to machine a through hole (66c), and through the entire board for connecting the circuit pattern on the additional stacked CCL (62c) and the other layer of the circuit pattern by the laser drilling and then it fills the inside of the through-hole (66c, 67) with a conductive filler material by plating.

도6g에 도시된 바와 같이, 본 발명에 따른 콘덴서 내장형 인쇄회로기판은 인쇄회로기판 내부에 다층의 고전율 유전체 폴리머 시트(31)가 삽입된 구조를 갖는다. As it is shown in Figure 6g, the integrated circuit capacitor printing according to the present invention the substrate has a high dielectric constant of the polymer sheet 31 of the multi-layer structure is inserted into a printed circuit board.

이상 도6a 내지 6g를 참조하여 다층 폴리머 콘덴서층(31)의 양쪽으로 회로층을 적층하는 공정을 설명하였으나, 실시예에 따라 필요에 따라 다층 폴리머 콘덴서층(31)의 한쪽에만 추가층을 적층하거나, 또는 위와 같은 공정을 반복하여 필요한 만큼의 추가적인 프리프렉 및 회로층을 적층할 수 있음은 물론이다. Above with reference to Fig 6a-6g by laminating a further layer on only one side of the multilayer polymer capacitor layer 31, as needed according to the embodiment has been described the step of laminating the circuit layer on both sides of the multilayer polymer capacitor layer 31 or Yes, or to repeat the above process to laminate the additional prepreg and circuit layers as necessary as a matter of course.

도7a 내지 도7d는 본 발명의 또다른 실시예에 따른 콘덴서 내장형 인쇄회로기판의 제조방법을 나타낸다. Figures 7a to 7d show a method of manufacturing a capacitor built-in printed circuit board according to still another embodiment of the present invention.

앞선 실시예들과 마찬가지로, 도7a와 같이 넓은 평판형의 높은 유전율을 갖는 폴리머 시트(72a,72b) 각각에 알루미늄 또는 구리 등의 전도체(73a,73b)를 소정 패턴으로 패터닝하여 폴리머 콘덴서층(71a,71b)을 형성한다. As with the previous embodiment, also the polymer sheet having a high dielectric constant of the wide plate-like, such as 7a (72a, 72b) conductors, such as aluminum or copper, each (73a, 73b) to a predetermined patterning to pattern the polymer capacitor layer (71a forms a, 71b).

전도체(23)를 패터닝하는 방법으로는 스퍼터링 등의 드라이(dry) 프로세스가 사용될 수도 있고, 스크린 프린팅 등의 웨트(wet) 프로세스가 사용될 수 도 있다. A method of patterning a conductor (23) may be dry (dry) process such as sputtering, it may be used as a wet (wet) process, such as screen printing.

각각 소정의 전도체(73a,73b)가 패터닝된 복수의 폴리머 콘덴서층(71a,71b)들을 배열하고 이들을 함께 적층한다. Arranging each of a predetermined conductor (73a, 73b) has a plurality of the patterned polymer layer capacitor (71a, 71b) and laminating them together. 선택적으로, 일단 폴리머 콘덴서층(71a)에 전도체(73a)를 형성한 뒤, 또다른 폴리머 콘덴서층을 적층하고, 여기에 폴리머 콘덴서층(71a)의 전도체(73b)와 시프트된 전도체 패턴을 형성하는 식으로 적층하여도 된다. Alternatively, one end after forming a conductor (73a) in the polymer capacitor layer (71a), also laminated to another polymer capacitor layer, here forming a conductor pattern of a conductor (73b) and the shift of the polymer capacitor layer (71a) It is also possible to laminate by the following formula.

도7a에 도시된 바와 같이, 폴리머 콘덴서층(71a)과 폴리머 콘덴서층(71b)을 비교하여 보면 폴리머 콘덴서층(71b)의 전도체 패턴(73b)는 폴리머 콘덴서층(71a)의 전도체 패턴(73a)에서 소정의 패턴이 생략되어 있다. As it is shown in Figure 7a, the conductor pattern (73b) of the polymer capacitor layer (71a) as Compared to polymer capacitor layer (71b) polymer capacitor layer (71b) is a conductor pattern (73a) of the polymer capacitor layer (71a) there is a predetermined pattern is omitted.

도7a에 도시된 폴리머 콘덴서층(71a,71b)을 각각 서로 시프트 시켜서 복수개 적층하면 도7b에 도시된 바와 같은 단면을 갖는 다층 폴리머 콘덴서층(77)이 된다. FIG shifted from each other by each of the polymer layer capacitor (71a, 71b) shown in 7a is a multi-layer polymer layer capacitor 77 has the same cross-section as shown in Figure 7b when a plurality of lamination. 즉, 일부분(75)은 전도체 패턴의 일부는 폴리머 콘덴서층(77)의 두께 방향 전체에 걸쳐 분포하지만, 일부분(76)은 폴리머 콘덴서층(77)의 두께 방향으로 일부에만 분포하게 된다. That is, part 75 is a part of the conductor pattern is in the direction of the thickness of the polymer layer capacitor (77) distributed over the entire thickness direction of but a portion 76 is a polymer layer capacitor 77 is distributed only in part.

그리고 나서, 도7c와 같이 드릴링에 의해 비아홀(74)을 형성하고, 도7d에 도시된 바와 같이 도금에 의해 비아홀(74)을 충진하고 동시에 회로 패턴(77)을 형성한다. Then, to form a via hole 74 by drilling as shown in Figure 7c, and to form the filled and at the same time, the circuit pattern 77, the via hole 74 by plating as shown in Figure 7d. 그리고 나서, 도7d에 도시된 다층 폴리머 콘덴서층의 양면에 회로 패턴이 형성된 CCL 및 절연층을 차례로 적층함으로써 캐패시터가 내장된 인쇄회로기판을 형성할 수 있다. Then, it is possible to form a multi-layer printed circuit board on both sides of a circuit pattern formed CCL and by laminating an insulating layer and then the capacitor is embedded in the polymer layer capacitor shown in Fig. 7d.

이와 같은 방식으로 하여 하나의 제한된 두께를 갖는 다층 폴리머 콘덴서층(77) 내에 다양한 값을 갖는 캐패시터를 구현할 수 있으므로, 매우 높은 설계 자유도를 가질 수 있다. Since this can in the same way implement a capacitor having different values ​​in the multi-layer polymer layer capacitor (77) having one of a limited thickness, it may have a very high degree of design freedom.

보다 구체적으로 설명하면, 캐패시터의 캐패시턴스 값은 수학식 1과 같이 캐패시터의 전극의 면적에 비례한다. More specifically, the capacitance value of the capacitor is proportional to the area of ​​the capacitor electrode as shown in the equation (1). 본 발명에 따른 다층 폴리머 콘덴서층은 평판형 캐패시터를 접어놓은 형태이므로 적층되는 폴리머 콘덴서층의 수를 증가시키면, 결과적으로 평판형 캐패시터의 전극의 면적을 증가시키는 것과 같은 효과를 갖기 때문에 캐패시턴스 값도 증가하게 된다. If the multilayer polymer capacitor layer according to the invention increase the number of polymer capacitor layers stacked Because the sewn fold the plate-like capacitor, resulting in increased capacitance value because it has the same effect as increasing the area of ​​the electrode of the plate-like capacitor It is.

도7b에서, 높은 캐패시턴스 값이 요구되는 부분(75)에는 많은 수의 전도체 층을 구성하고 전극을 연결함으로써 고용량의 캐패시터를 구현하고, 낮은 캐패시턴스 값이 요구되는 부분(76)에는 적은 층수의 전도체 패턴을 구성하여 저용량의 캐패시터를 구현할 수 있다. In Figure 7b, the by connecting the configuration of a large number of the conductor layer and the electrode and implement the high capacity of the capacitor, the conductor pattern of a small stories portion 76 that requires low capacitance value portion 75 is required to have high capacitance values a can be configured to implement a low-capacity capacitor.

또한, 다층 폴리머 콘덴서층에 형성되는 전도체 패턴의 면적을 조절함으로써, 고용량의 캐패시터가 요구되는 부분에는 전도체 패턴의 면적을 넓게 설계하고, 저용량의 캐패시터가 요구되는 부분에는 전도체 패턴의 면적을 좁게 설계함으로써 제한된 두께 및 면적을 갖는 다층 폴리머 콘덴서 내에 원하는 용량의 캐패시터를 자유롭게 설계할 수 있다. In addition, by design, by adjusting the area of ​​a conductor pattern formed on the multilayer polymer capacitor layer, a portion where the high-capacity capacitors required, and widely design the area of ​​the conductor pattern, the portion where the low-capacity capacitors required, narrowing the area of ​​the conductor pattern it is possible to freely design a capacitor of a desired capacity in the multi-layer polymer capacitor having a limited thickness and area.

도8a 및 도8b는 본 발명의 또다른 실시예에 따른 다층 폴리머 콘덴서층의 단면을 나타낸다. Figures 8a and 8b show a cross-section of the multi-layer polymer layer capacitor according to still another embodiment of the present invention.

도7a와 같이 형성된 폴리머 콘덴서층을 적층한 후에, 도8a에 도시된 바와 같이, 기판의 두께 방향 전체에 전도체 패턴이 삽입되어 있는 곳에는 관통홀(84)을 형성하고, 저용량의 캐패시터를 구현하기 위한 전도체 패턴이 삽입되어 곳에는 블라인드 비아홀(85,85')을 형성한다. The to implement the low capacity of the capacitor, where is formed a through hole 84, with the conductor pattern is inserted in the thickness direction of the substrate as shown in later FIG laminating a polymer capacitor layer formed as 7a, Figure 8a for the conductor pattern is inserted in place to form a blind via hole (85,85 '). 관통홀(84)은 레이저 드릴링으로 형성하고, 블라인드 비아홀(85)은 레이저의 강도를 비아홀(85)의 깊이에 맞게 적절히 조절함으로써 형성할 수 있다. Through holes 84 are formed by laser drilling, the blind via hole 85 can be formed by properly adjusted according to the depth of the intensity of the laser via hole (85).

도8b에서, 도금에 의해 비아홀(84,85,85') 내부를 충진하고, 다층 폴리머 콘덴서층(81)의 외부에 회로 패턴(86)을 형성한다. In Figure 8b, it is filled inside the via-hole (84,85,85 ') by plating to form a pattern 86 on the external circuit of the multi-layer polymer layer capacitor (81).

그리고 나서, 앞선 실시예들과 마찬가지로 도8b에 도시된 다층 폴리머 콘덴서층의 양면에 회로 패턴이 형성된 CCL 및 절연층을 차례로 적층함으로써 캐패시터가 내장된 인쇄회로기판을 형성할 수 있다. Then, it is possible to form the foregoing embodiments the multi-layer printed circuit board on both sides of a circuit pattern formed CCL and by laminating an insulating layer and then the capacitor is embedded in the polymer layer capacitor shown in Fig. 8b like.

본 발명의 인쇄회기판 및 그 제조 방법에 따르면, 기존 캐패시터 내장형 기판에 비해 높은 용량밀도(100 nF/mm 2 이상)를 가지게 되어 현재 전자회로에서 기판상에 실장되어 적용되는 높은 용량값을 가지는 캐패시터까지 기판 내부에 형성할 수 있다. According to the printed circuit board and a manufacturing method of the present invention, is to have a high capacitance density (100 nF / mm 2 or higher) than the conventional capacitor built-in substrate capacitor having a high capacitance value is applied is mounted on a substrate in the present electronic circuit up it can be formed in the substrate.

또한, 본 발명의 인쇄회기판 및 그 제조 방법에 따르면, 기판상의 수동부품 실장면적을 크게 줄일 수 있을 뿐만 아니라, 종래의 방법에 대비하여, 캐패시터의 용량을 폴리머층과 전극층의 면적 뿐만 아니라 적층수로도 조절 가능하게 되어 설계의 자유도를 높일 수 있다. Further, in accordance with printed circuit board and a manufacturing method of the present invention, the number of layers as well as significantly reduce the passive component mounting area on the substrate, in contrast to the conventional method, the capacitance of the capacitor as well as the area of ​​the polymer layer and the electrode layer also it can be adjusted it is possible to increase the degree of freedom in design.

또한, 본 발명의 인쇄회기판 및 그 제조 방법에 따르면, 한정된 두께를 갖는 인쇄회로기판 내에 다양한 캐패시턴스 값을 갖는 캐패시터를 내장할 수 있다. Further, according to the printed circuit board and a manufacturing method of the present invention, it is possible to incorporate a capacitor having a different capacitance value in the printed circuit board having a defined thickness.

본 발명의 인쇄회기판 및 그 제조 방법은, 종래의 캐패시터 내장기판과 마찬가지로 캐패시터와 칩간의 기생 인덕턴스를 줄일 수 있어 IC의 고속화에 따른 신호의 왜곡 및 에러를 최소화하는 효과를 그대로 유지할 수 있다. Printed circuit board and a manufacturing method of the present invention, as with the conventional built-in capacitor board can reduce the parasitic inductance between the capacitor and the chip can retain the effect of minimizing the distortion and the error signal according to the speed of the IC.

이상 본 발명을 실시예를 통해 설명하였으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. Above has been described the present invention by way of example, not intended the scope of the present invention is not limited to the above embodiment and various modifications are possible within the scope of the invention. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다. The scope of the invention is limited only by the analysis of the patent claims below.

Claims (14)

  1. 패터닝된 전도체를 포함하는 복수의 폴리머 시트로 구성된 다층 폴리머 콘덴서층을 형성하는 단계; Forming a multi-layer polymer layer capacitor comprising a plurality of polymer sheets comprising the patterned conductor;
    양면 CCL에 회로패턴 및 층간 연결을 위한 비아홀이 형성하여 패터닝된 CCL을 준비하는 단계; Step of the via hole for inter-layer circuit pattern and connected to a double-sided CCL formed prepare the patterned CCL;
    상기 폴리머 콘덴서층의 일면에 상기 패터닝된 CCL을 적층하는 단계; Laminating the patterned CCL on one surface of the polymer layer capacitor; And
    상기 폴리머 콘덴서층에 비아홀 및 회로 패턴을 형성하는 단계; Forming a via hole and a circuit pattern on the polymer layer capacitor;
    를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판 제조방법. Method of manufacturing a capacitor built-in printed circuit board comprising: a.
  2. 제1항에 있어서, According to claim 1,
    상기 다층 폴리머 콘덴서층을 형성하는 단계는, Forming a multi-layer polymer layer capacitor,
    고유전율 폴리머 시트에 전도체를 패터닝하는 단계; Patterning a conductor on a high dielectric polymer sheet; And
    상기 폴리머 시트에 추가적인 폴리머 시트를 적층하고 상기 추가적인 폴리머 시트에 전도체를 패터닝하는 단계; Laminating additional polymer sheets to the polymer sheet, and patterning a conductor on the additional polymer sheet;
    를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판 제조방법. Method of manufacturing a capacitor built-in printed circuit board comprising: a.
  3. 제1항에 있어서, According to claim 1,
    상기 다층 폴리머 콘덴서층을 형성하는 단계는, Forming a multi-layer polymer layer capacitor,
    전도체가 패터닝된 폴리머 시트를 제공하는 단계; The step of providing a conductor is patterned polymer sheet; And
    전도체가 패터닝된 또다른 폴리머 시트를 상기 폴리머 시트에 적층하는 단계; In the step of laminating a conductor is different polymer sheets to the polymer sheet is patterned;
    를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판 제조방법. Method of manufacturing a capacitor built-in printed circuit board comprising: a.
  4. 제1항에 있어서, According to claim 1,
    상기 폴리머 콘덴서층에 비아홀 및 회로 패턴을 형성하는 단계는, Forming a via hole and a circuit pattern on the polymer layer capacitor,
    상기 폴리모 콘덴서층의 소정 위치에 비아홀을 형성하는 단계; Forming a via hole in a predetermined position of the Polymer capacitor layer;
    상기 폴리머 콘덴서층의 비아홀 내부에 도전재를 충진하는 단계; Step of filling a conductive material in the via hole inside of the polymer layer capacitor; And
    상기 폴리머 콘덴서층에 회로 패턴을 형성하는 단계; Forming a circuit pattern on the polymer layer capacitor;
    를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판 제조방법. Method of manufacturing a capacitor built-in printed circuit board comprising: a.
  5. 제1항에 있어서, According to claim 1,
    소정수의 단면 CCL을 상기 기판의 일면 또는 양면에 적층하는 단계; Depositing a section of CCL predetermined number on one side or both sides of the substrate; And
    상기 적층된 단면 CCL에 비아홀 및 회로 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판 제조방법. Wherein in the stacked section CCL further comprising the step of forming a via hole and a capacitor circuit pattern embedded printed circuit board manufacturing method.
  6. 패터닝된 전도체를 포함하는 복수의 폴리머 시트로 구성된 다층 폴리머 콘덴서층을 형성하는 단계; Forming a multi-layer polymer layer capacitor comprising a plurality of polymer sheets comprising the patterned conductor;
    상기 폴리머 콘덴서층에 비아홀을 형성하는 단계; Forming via holes in the polymer layer capacitor;
    도금에 의해 상기 비아홀을 충진하고 회로 패턴을 형성하는 단계; By a plating step of filling the via hole, and forming a circuit pattern;
    양면 CCL에 비아홀 및 회로 패턴을 형성하여 패터닝된 CCL을 준비하는 단계; A step of forming via holes and circuit patterns on both the patterned CCL CCL preparation;
    상기 폴리머 콘덴서층의 일면 또는 양면에 절연층을 적층하는 단계; Depositing an insulating layer on one side or both sides of the polymer layer capacitor;
    상기 절연층 상에 상기 패터닝된 CCL을 적층하는 단계; Laminating the patterned CCL on the insulating layer;
    상기 기판에 층간 전기 접속을 위한 비아홀을 형성하는 단계; Forming a via hole for interlayer electrical connection to the substrate; And
    도금에 의해 상기 비아홀 내부를 충진하고 기판 외층에 회로 패턴을 형성하는 단계; The step of filling the inside of the via hole by plating to form a circuit pattern on the substrate layer;
    를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판 제조방법. Method of manufacturing a capacitor built-in printed circuit board comprising: a.
  7. 제6항에 있어서, 7. The method of claim 6,
    상기 다층 폴리머 콘덴서층을 형성하는 단계는, Forming a multi-layer polymer layer capacitor,
    고유전율 폴리머 시트에 전도체를 패터닝하는 단계; Patterning a conductor on a high dielectric polymer sheet; And
    상기 폴리머 시트에 추가적인 폴리머 시트를 적층하고 상기 추가적인 폴리머 시트에 전도체를 패터닝하는 단계; Laminating additional polymer sheets to the polymer sheet, and patterning a conductor on the additional polymer sheet;
    를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판 제조방법. Method of manufacturing a capacitor built-in printed circuit board comprising: a.
  8. 제6항에 있어서, 7. The method of claim 6,
    상기 다층 폴리머 콘덴서층을 형성하는 단계는, Forming a multi-layer polymer layer capacitor,
    전도체가 패터닝된 폴리머 시트를 제공하는 단계; The step of providing a conductor is patterned polymer sheet; And
    전도체가 패터닝된 또다른 폴리머 시트를 상기 폴리머 시트에 적층하는 단 계; Steps to the another polymer sheet has a conductor pattern deposited on the polymer sheet;
    를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판 제조방법. Method of manufacturing a capacitor built-in printed circuit board comprising: a.
  9. 제6항에 있어서, 7. The method of claim 6,
    상기 폴리머 콘덴서층에 비아홀 및 회로 패턴을 형성하는 단계는, Forming a via hole and a circuit pattern on the polymer layer capacitor,
    상기 폴리모 콘덴서층의 소정 위치에 비아홀을 형성하는 단계; Forming a via hole in a predetermined position of the Polymer capacitor layer;
    상기 폴리머 콘덴서층의 비아홀 내부에 도전재를 충진하는 단계; Step of filling a conductive material in the via hole inside of the polymer layer capacitor; And
    상기 폴리머 콘덴서층에 회로 패턴을 형성하는 단계; Forming a circuit pattern on the polymer layer capacitor;
    를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판 제조방법. Method of manufacturing a capacitor built-in printed circuit board comprising: a.
  10. 제6항에 있어서, 7. The method of claim 6,
    비아홀 및 회로 패턴이 형성된 추가적인 패터닝된 CCL을 준비하는 단계; Preparing a further patterned CCL via holes and circuit patterns are formed;
    상기 기판의 일면 또는 양면에 절연층을 적층하는 단계; Depositing an insulating layer on one surface or both surfaces of the substrate;
    상기 절연층 위에 상기 패터닝된 CCL을 적층하는 단계; Laminating the patterned CCL on the insulating layer;
    상기 적층된 CCL에 층간 접속을 위한 관통홀을 형성하는 단계; Forming a through-hole for inter-layer connection to the laminated CCL; And
    상기 관통홀 내부를 도전재로 충진하는 단계; The step of filling the inside of the through hole with a conductive material;
    를 더 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판 제조방법. Further comprising a capacitor built-in printed circuit board manufacturing method is characterized in that.
  11. 패터닝된 전도체를 포함하는 복수의 폴리머 시트를 적층한 형태이며, 연결을 위한 비아홀이 형성된 다층 폴리머 콘덴서층; And a laminating a plurality of the polymer sheet comprising a patterned conductors form a multi-layer polymer layer capacitor is a via hole for connection is formed; And
    상기 다층 폴리머 콘덴서층의 일면 또는 양면에 적층되며, 회로패턴 및 층간 연결을 위한 비아홀이 형성된 회로층; The multi-layer polymer is laminated on one surface or both surfaces of the capacitor layer, and the circuit pattern is formed, the circuit layer via hole for interlayer connection;
    을 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판. A capacitor built-in printed circuit board comprising a.
  12. 제11항에 있어서, 12. The method of claim 11,
    상기 다층 폴리머 콘덴서층에는 외부의 전원라인 또는 접지라인과의 연결을 위한 비아홀이 형성되어 있는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판. The multi-layer polymer layer capacitor has a capacitor built-in printed circuit board characterized in that the via hole for connecting to the outside of the power supply line or a ground line is formed.
  13. 제11항에 있어서, 12. The method of claim 11,
    상기 복수의 폴리머 콘덴서 층 각각에 패터닝된 전도체는 층마다 교대로 시프트된 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판. A conductor pattern in each of the plurality of the polymer layer capacitor is a capacitor built-in printed circuit board, characterized in that the shifted alternately for each layer.
  14. 제11항에 있어서, 12. The method of claim 11,
    상기 복수의 폴리머 콘덴서 층에 패터닝된 전도체는 각 폴리머 콘덴서 층마다 서로 다른 패턴을 갖는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판. The conductor pattern on the plurality of the polymer layer capacitor is a capacitor built-in printed circuit board characterized in that it has a different pattern for each respective polymer layer capacitor.
KR1020040104210A 2004-08-16 2004-12-10 A printed circuit board with embedded capacitors, and a manufacturing process thereof KR100645613B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20040064291 2004-08-16
KR1020040064291 2004-08-16

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/031,508 US7186919B2 (en) 2004-08-16 2005-01-06 Printed circuit board including embedded capacitors and method of manufacturing the same
JP2005006596A JP2006060187A (en) 2004-08-16 2005-01-13 Printed circuit board with built-in capacitor and its manufacturing method
US11/670,463 US7676921B2 (en) 2004-08-16 2007-02-02 Method of manufacturing printed circuit board including embedded capacitors

Publications (2)

Publication Number Publication Date
KR20060016058A true KR20060016058A (en) 2006-02-21
KR100645613B1 KR100645613B1 (en) 2006-11-15

Family

ID=36081117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040104210A KR100645613B1 (en) 2004-08-16 2004-12-10 A printed circuit board with embedded capacitors, and a manufacturing process thereof

Country Status (2)

Country Link
KR (1) KR100645613B1 (en)
CN (1) CN100521867C (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849791B1 (en) * 2007-03-12 2008-07-31 삼성전기주식회사 Printed circuit board with embedded capacitor
US9148108B2 (en) 2011-09-26 2015-09-29 Samsung Electro-Mechanics Co., Ltd. Band pass filter
US9386702B2 (en) 2012-12-14 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and method of manufacturing electronic component embedded substrate

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2462598A1 (en) * 2009-07-27 2012-06-13 The Paper Battery Co. Compliant energy storing structural sheet
CN103298274B (en) * 2012-02-24 2016-02-24 北大方正集团有限公司 A kind of bury hold printed circuit board manufacture method and bury appearance printed circuit board
CN106341945B (en) * 2015-07-07 2019-02-19 庆鼎精密电子(淮安)有限公司 A kind of flexible circuit board and preparation method thereof
KR20190022120A (en) * 2017-08-25 2019-03-06 삼성전기주식회사 Capacitor Component

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010641A (en) 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5079069A (en) 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JPH07283581A (en) * 1994-04-04 1995-10-27 Toshiba Chem Corp Multilayer printed wiring board with blind via hole
KR100376482B1 (en) * 1999-12-17 2003-03-17 삼성전기주식회사 Manufacturing method for buried capacitor pcb
KR100349123B1 (en) * 1999-12-17 2002-08-17 삼성전기주식회사 Build-up substrate
KR20010076476A (en) * 2000-01-26 2001-08-16 이형도 Manufacturing method for build up substrate
US6663946B2 (en) 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849791B1 (en) * 2007-03-12 2008-07-31 삼성전기주식회사 Printed circuit board with embedded capacitor
US8053673B2 (en) 2007-03-12 2011-11-08 Samsung Electro-Mechanics Co., Ltd. Capacitor embedded printed circuit board
US9148108B2 (en) 2011-09-26 2015-09-29 Samsung Electro-Mechanics Co., Ltd. Band pass filter
US9386702B2 (en) 2012-12-14 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and method of manufacturing electronic component embedded substrate

Also Published As

Publication number Publication date
KR100645613B1 (en) 2006-11-15
CN1738513A (en) 2006-02-22
CN100521867C (en) 2009-07-29

Similar Documents

Publication Publication Date Title
US7100277B2 (en) Methods of forming printed circuit boards having embedded thick film capacitors
EP1648208B1 (en) Capacitive/resistive devices and printed wiring boards incorporating such devices, and methods of making thereof
US7888599B2 (en) Printed circuit board including embedded capacitor and method of fabricating same
JP4061318B2 (en) Chip-embedded printed circuit board by plating and manufacturing method thereof
JP3322199B2 (en) Multilayer ceramic substrate and method of manufacturing the same
JP3610339B2 (en) High density electronic package and manufacturing method thereof
TWI299900B (en) Printed circuit board having embedded capacitors using hybrid material and method of manufacturing the same
CN101682989B (en) For the method manufacturing capacitive stack and electronic interconnection platform
KR100849791B1 (en) Printed circuit board with embedded capacitor
TWI380415B (en) Wiring board
US6429114B1 (en) Method for fabricating a multilayer ceramic substrate
US7485569B2 (en) Printed circuit board including embedded chips and method of fabricating the same
CN100359996C (en) A printed circuit board and manufacturing method thereof
US7564116B2 (en) Printed circuit board with embedded capacitors therein and manufacturing process thereof
KR100754713B1 (en) Power core devices and methods of making thereof
KR100688743B1 (en) Manufacturing method of PCB having multilayer embedded passive-chips
KR100782407B1 (en) Method for manufacturing circuit board
US7190592B2 (en) Integrated library core for embedded passive components and method for forming electronic device thereon
JP2012033968A (en) Printed wiring board and method of manufacturing the same
JP5080144B2 (en) Wiring board with built-in capacitor
US7384856B2 (en) Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
KR100567087B1 (en) Method for fabricating the multi layer printed circuit board in parallel with improved interconnection
US7239525B2 (en) Circuit board structure with embedded selectable passive components and method for fabricating the same
KR100526079B1 (en) Printed circuit board with a built-in passive device, manufacturing method of the printed circuit board, and elemental board for the printed circuit board
US7701052B2 (en) Power core devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee