KR20050108700A - Baking apparatus for manufacturing a semiconductor substrate - Google Patents

Baking apparatus for manufacturing a semiconductor substrate Download PDF

Info

Publication number
KR20050108700A
KR20050108700A KR1020040033722A KR20040033722A KR20050108700A KR 20050108700 A KR20050108700 A KR 20050108700A KR 1020040033722 A KR1020040033722 A KR 1020040033722A KR 20040033722 A KR20040033722 A KR 20040033722A KR 20050108700 A KR20050108700 A KR 20050108700A
Authority
KR
South Korea
Prior art keywords
baking
semiconductor substrate
plate
heating
bake
Prior art date
Application number
KR1020040033722A
Other languages
Korean (ko)
Other versions
KR100591735B1 (en
Inventor
성낙희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20040033722A priority Critical patent/KR100591735B1/en
Publication of KR20050108700A publication Critical patent/KR20050108700A/en
Application granted granted Critical
Publication of KR100591735B1 publication Critical patent/KR100591735B1/en

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Abstract

반도체 기판 상에 코팅된 포토레지스트 막을 균일하게 가열하기 위한 베이킹 장치는 프로세스 챔버, 베이킹 플레이트, 및 베이킹 플레이트를 마주보도록 프로세스 챔버 내부 상측에 배치되고 동일 평면상에서 회전하며 웨이퍼를 가열하는 히팅 유닛을 포함한다. The baking apparatus for uniformly heating a film of a photoresist coating on a semiconductor substrate so as to face the process chamber, a bake plate, and the bake plate disposed on the upper side inside the process chamber and including a heating unit which heats the rotating and the wafer on the same plane . 이 경우, 히팅 유닛은 열선이 내장된 히팅 플레이트, 그리고 히팅 플레이트에 회전력을 제공하는 모터를 포함한다. In this case, the heating unit includes a motor providing a rotational force to the heating plate, heating plate and a heating wire is embedded. 하방으로 열을 방출하는 히팅 플레이트를 회전시킴으로써 반도체 기판 상에 코팅된 포토레지스트 막을 균일한 온도로 가공할 수 있다. By rotating the heating plate to emit heat to the lower side can be processed at a uniform temperature of a film of a photoresist coating on a semiconductor substrate. 따라서 포토레지스트 막의 특성은 향상되고, 공정 효율은 극대화된다. Therefore, the photoresist film property is improved, and process efficiency are maximized.

Description

반도체 기판을 가공하기 위한 베이킹 장치{BAKING APPARATUS FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE} Baking apparatus for processing a semiconductor substrate {BAKING APPARATUS FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE}

본 발명은 반도체 장치를 제조하기 위한 베이킹(baking) 장치에 관한 것이다. The present invention relates to a baking (baking) apparatus for fabricating a semiconductor device. 보다 상세하게는 웨이퍼 상에 형성된 포토레지스트 막을 열적으로 가공하기 위한 장치에 관한 것이다. More particularly, the present invention relates to an apparatus for thermally processing a photoresist film formed on the wafer.

현재 반도체 장치에 대한 연구는 보다 많은 데이터를 단시간 내에 처리하기 위하여 고집적 및 고성능을 추구하는 방향으로 진행되고 있다. Current research on a semiconductor device is being advanced in the direction in pursuit of high integration and high performance in order to handle more data in a short time. 반도체 장치를 제조하기 위해서는 막 형성, 패턴 형성, 금속 배선 형성 등과 같은 일련의 단위 공정을 수행한다. In order to manufacture the semiconductor device and the film run through a series of unit processes such as formation, pattern formation, a metal wiring formed.

패턴 형성 공정에는 사진 식각 공정이 포함되며, 사진 식각 공정은 세정, 포토레지스트막 도포, 소프트 베이킹(soft-baking), 정렬/노광, 현상, 하드 베이킹(hard-baking), 에칭, 포토레지스트막 제거, 및 세척 과정으로 구분된다. A pattern forming step includes a photolithography process, a photolithography step is a step cleaning, a photoresist film coating, soft baking (soft-baking), alignment / exposure, development, hard baking (hard-baking), the etching, the photoresist film removing It is divided into, and a washing step.

소프트 베이킹은 웨이퍼 상에 포토레지스트 용액을 분사한 후, 상기 포토레지스트 용액을 가열하는 공정이다. Soft baking is then spraying the photoresist solution on a wafer, a step of heating the photoresist solution. 이로써, 포토레지스트 용액은 웨이퍼 상에 소정의 막으로 형성된다. Thus, the photoresist solution is formed in a predetermined film on the wafer. 한편 하드 베이킹은 상기 포토레지스트 막을 현상한 후, 소프트 베이킹 온도보다 약 40 ~ 60℃ 높은 온도에서 수행된다. The hard-baking after developing the photo-resist film, than the soft bake temperature of about 40 ~ 60 ℃ is carried out at a high temperature. 하드 베이킹은 현상 공정 후, 포토레지스트 막 내에 잔존하는 여분의 용제 및 수분을 제거함으로써 포토레지스트 막의 접착력, 내약품성 및 내구력을 증진시킨다. Hard baking was by removing the excess solvent and water remaining in the developing step after the photoresist film enhances the photoresist film adhesion, chemical resistance, and durability.

상술한 소프트 및 하드 베이킹은 노광과 현상 공정에서 포토레지스트 막의 공정 선폭에 밀접한 관계를 가지고 있으므로 포토레지스트 막의 종류에 따라 지정된 온도 및 시간을 정확히 지켜야 한다. The aforementioned soft and hard baking is exactly adhere to the specified temperature and time depending on the type of the photoresist film so closely related to the exposure and development process, photoresist film process in line width. 상술한 소프트 및 하드 베이킹 공정을 수행하기 위한 장치를 베이킹 장치라 한다. It is referred to as baking device the device for carrying out the above-described soft and hard baking.

종래의 베이킹 장치는 챔버 내부에 배치된 베이킹 플레이트 상면에 웨이퍼를 안착시킨 후, 베이킹 플레이트의 하부에 설치된 히터를 이용하여 웨이퍼를 기 설정된 온도로 가열한다. Conventional baking apparatus is heated to the baked plate was mounted on the upper surface of the wafer, predetermined wafer using a heater installed on the lower portion of the bake plate temperature disposed in the chamber.

도 1은 종래에 개시된 베이킹 장치를 설명하기 위한 개략적인 단면도이고, 도 2는 도 1에 도시한 베이킹 플레이트를 설명하기 위한 평면도이다. 1 is a schematic cross-sectional view of a baking apparatus disclosed in the prior art, Figure 2 is a plan view for explaining a baking plate shown in Fig.

도 1 및 도 2를 참조하면, 베이킹 장치(10)는 챔버(20), 베이킹 플레이트(30), 이송 유닛(40) 및 히터(50)를 포함한다. 1 and 2, a baking apparatus 10 includes a chamber 20, a bake plate 30, a transfer unit 40 and the heater 50.

챔버(20)는 베이킹 바울(bowl, 24)과, 베이킹 바울(24) 상부에 선택적으로 접촉하는 베이킹 커버(cover, 22)를 포함한다. The chamber 20 includes an optional baking cover (cover, 22) in contact with the upper baking Paul (bowl, 24) and, baking Paul 24. 베이킹 커버(22) 및 베이킹 바울(24)은 웨이퍼(11) 가공 공정을 수행하기 위한 공간을 한정한다. Baking cover 22 and baking Paul 24 defines a space for performing the wafer 11 manufacturing process. 베이킹 바울(24) 내부에는 베이킹 플레이트(30)가 설치된다. Baking Paul 24 inside the baking plate 30 is provided.

베이킹 플레이트(30)는 원반 형상을 갖으며. Baking plate (30) has had a disc shape. 웨이퍼(11)를 밑에서 받쳐 지지한다. Support beneath the wafer 11 from the bottom. 베이킹 플레이트(30)에는 이송 유닛(40)이 인접하게 배치된다. In the baking plate 30 it is disposed a transfer unit 40 adjacent to each other.

이송 유닛(40)은 베이킹 플레이트(30)의 중심부에 배치된 이송핀(42)들과, 이송핀(42)들에 승강력을 제공하기 위한 구동기(도시되지 않음)를 포함한다. Transfer unit 40 comprises a transfer pin 42, and, (not shown), the actuator for providing a powerful W to transfer pin 42 arranged in the center of the baking plate 30. 이 경우, 이송핀(42)들은 베이킹 플레이트(30)를 관통하여 승강 가능하다. In this case, the transfer pin 42 can have elevated through the bake plate (30). 베이킹 플레이트(30) 내부에는 히터(50)가 배치된다. The heater 50 is disposed inside the baking plate 30.

히터(50)는 다수의 열선들을 포함하며, 도 2에 도시된 바와 같이 베이킹 플레이트(30)에 원형띠 형상으로 배치된다. Heater 50 comprises a plurality of heating wire, are arranged in a ring-shape on the baking plate 30, as shown in FIG.

베이킹 플레이트(30) 상에 웨이퍼(11)가 안착되면, 히터(50)는 베이킹 플레이트(30)를 가열한다. When the wafer 11 is seated on the baking plate 30, the heater 50 heats the baking plate 30. 웨이퍼(11)는 베이킹 플레이트(30)의 열을 전달받아 가열된다. Wafer 11 is heated by receiving heat from the bake plate (30). 이 결과, 웨이퍼(11)상에 도포된 포토레지스트 막이 경화된다. As a result, the photoresist film is applied on the wafer 11 is cured.

전술한 바와 같은, 종래의 베이킹 장치(10)에서 베이킹 플레이트(30)는 히터(50)의 배치 형상에 따라 국부적으로 가열된다. , Baking plate 30 in a conventional baking device 10 as described above is heated locally in accordance with the arranged shape of the heater 50. 베이킹 플레이트(30)가 국부적으로 가열됨에 따라 웨이퍼(11)가 전체적으로 균일하게 가열되지 못하여 부위별 온도 차이가 발생한다. Bake plate 30 is mothayeo the wafer 11 is not uniformly heated as a whole as the locally heated portion is generated by temperature differences. 상기 온도 차이로 인하여 포토레지스트 막은 불균일한 두께로 경화되고, 후속 공정의 심각한 결함 요인으로 작용한다. Due to the temperature difference and cured to non-uniform film thickness of the photoresist and acts as a serious defect factors in the subsequent step.

보다 양질의 반도체 소자들을 제조하기 위해서 막대한 연구비용이 투자되고 있는 현실을 고려해볼 때 반도체 가공의 공정 조건이 철저히 관리되어야 하는 것은 당연하다. It is better for fabricating a semiconductor device of high quality massive research process conditions in semiconductor processing costs when considering the reality is that investment has to be in complete control of it for granted. 따라서 웨이퍼를 균일하게 가열할 수 있는 기술이 절실히 요구된다. Therefore, a technique capable of uniformly heating the wafer is urgently required.

본 발명은 전술한 종래 기술의 문제점을 해결하고자 안출된 것으로서, 본 발명의 목적은 반도체 기판을 균일 및 효율적으로 가열할 수 있는 베이킹 장치를 제공하는 것이다. The present invention is conceived to solve the problems of the prior art, an object of the present invention is to provide a baking apparatus which can heat the semiconductor substrate in a uniform and efficient.

상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 베이킹 장치는 반도체 기판 가공 공정이 수행되는 프로세스 챔버, 프로세스 챔버 내부에 배치되어 반도체 기판을 지지하는 베이킹 플레이트, 베이킹 플레이트를 마주보도록 프로세스 챔버 내부 상측에 배치되고, 동일 평면상에서 회전하며 웨이퍼를 가열하는 히팅 유닛을 포함한다. In order to achieve the above described object of the present invention, a baking apparatus according to an embodiment of the present invention is disposed in the process chamber, inside a process chamber of the semiconductor substrate processing step carried out facing the bake plate, the bake plate for supporting a semiconductor substrate, 's process is arranged on the upper side within the chamber, it includes a heating unit for heating and rotating the wafer on the same plane. 히팅 유닛은 하방으로 열을 방출하는 히팅 플레이트, 및 히팅 플레이트에 회전력을 제공하는 모터를 포함한다. The heating unit includes a motor providing a rotational force to the heating plate, and the heating plate to emit heat downwardly. 프로세스 챔버는 베이킹 플레이트를 수용하는 베이킹 바울과, 히팅 유닛이 설치되는 베이킹 커버를 포함한다. The process chamber includes a baking and Paul, baking cover the heating unit is installed for receiving the bake plate. 베이킹 커버는 베이킹 바울로부터 승강하여 히팅 플레이트와 반도체 기판의 간격을 조절한다. Baking cover to lift from the baking Paul controls the spacing of the heating plate and the semiconductor substrate.

본 발명에 따르면, 히팅 플레이트를 회전시킴으로써 반도체 기판 상에 도포된 포토레지스트 막을 균일하게 가열할 수 있다. According to the present invention, it is possible to uniformly heat a film of a photoresist coating on a semiconductor substrate by rotating the heating plate. 따라서 포토레지스트 막의 특성은 향상되고, 공정 효율은 극대화 된다. Therefore, the photoresist film property is improved, and process efficiency are maximized.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 베이킹 장치에 대하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의하여 제한되거나 한정되는 것은 아니다. Detailed description will be given of a baking device, in accordance with the following, preferred embodiments of the invention with reference to the accompanying drawings but is not limited or restricted by the present invention to this embodiment.

도 3은 본 발명의 일 실시예에 따른 베이킹 장치를 설명하기 위한 개략적인 단면도이고, 도 4는 도 3에 도시한 반도체 기판과 히팅 유닛이 밀착된 상태를 설명하기 위한 개략적인 단면도이다. Figure 3 is a schematic cross-sectional view of a baking apparatus according to one embodiment of the present invention, Figure 4 is a schematic sectional view for explaining the semiconductor substrate is in close contact with the heating unit state shown in FIG.

도 3 및 도 4를 참조하면, 베이킹 장치(100)는 프로세스 챔버(110), 베이킹 플레이트(120), 제1 리프터(130), 제2 리프터(140), 및 히팅 유닛(150)을 포함한다. 3 and 4, the baking apparatus 100 comprises a process chamber 110, a bake plate 120, a first lifter 130, a second lifter 140, and a heating unit (150) .

프로세스 챔버(110)는 반도체 기판(W)에 대한 가공 공정을 수행하기 위한 공간을 한정한다. The process chamber 110 defines a space for performing a processing step on a semiconductor substrate (W). 프로세스 챔버(110)는 베이킹 커버(112)와 베이킹 바울(114)을 포함한다. The process chamber 110 contains the baking cover 112 and baking Paul 114. 베이킹 커버(112) 및 베이킹 바울(114)은 모두 실린더 형상을 갖으며, 상하로 서로 마주보게 배치된다. Were all baking cover 112 and baking Paul 114 has the cylindrical shape, and is arranged to face each other in the vertical direction. 또한, 베이킹 커버(112)에는 베이킹 커버(112)를 베이킹 바울(114)로부터 승강시키기 위한 구동기(도시되지 않음)가 연결된다. In addition, baking the cover 112 (not shown), the actuator for elevating the baking cover 112 from the baking Paul 114 is connected.

베이킹 커버(112) 내부에는 히팅 유닛(150)이 설치되고, 베이킹 바울(114) 내부에는 베이킹 플레이트(120), 제1 리프터(130), 및 제2 리프터(140)가 설치된다. Inside baking cover 112, the heating unit 150 is provided, baking Paul 114 inside of the bake plate 120, a first lifter 130, and a second lifter 140 is provided. 우선, 베이킹 바울(114) 내부에 설치된 베이킹 플레이트(120), 제1 리프터(130), 및 제2 리프터(140)에 대하여 설명하면 다음과 같다. First of all, description will be given on a baking Paul 114, bake plate 120 installed therein, the first lifter 130, and a second lifter 140 is as follows.

베이킹 플레이트(120)는 전체적으로 원반 형상을 갖으며, 중심부에는 복수개의 홀(122)들이 형성된다. Bake plate 120 were as a whole has a disc shape, the center is formed with a plurality of holes (122). 복수개의 홀(122)들에는 이후 설명될 제2 리프터(140)가 삽입된다. The second lifter 140 to be described later, a plurality of holes (122) are inserted.

베이킹 플레이트(120)의 하부에는 제1 리프터(130) 및 제2 리프터(140)가 설치된다. The lower portion of the bake plate 120 has a first lifter (130) and a second lifter 140 is provided. 제1 리프터(130)는 베이킹 플레이트(120)의 주변부에 결합되어 베이킹 플레이트(120)를 승강시킨다. The first lifter 130 is coupled to the peripheral portion of the bake plate 120, thereby lifting the bake plate 120. 제2 리프터(134)는 베이킹 플레이트(120)의 중심 하부에 설치되며, 베이킹 플레이트(120)에 형성된 홀(122)들을 관통하여 수직방향으로 승강한다. A second lifter 134 is provided at the center lower portion of the bake plate 120, through holes 122 formed in the bake plate 120 is elevated in the vertical direction. 제2 리프터(134)는 반도체 기판(W)을 베이킹 플레이트(120) 상면에 배치하거나, 베이킹 플레이트(120) 상면으로부터 반도체 기판(W)을 분리한다. The second lifter 134 to separate the semiconductor substrate (W) from a top surface disposed a semiconductor substrate (W) on the upper surface bake plate 120, or bake plate 120. 이어서, 베이킹 커버(112)에 내부에 설치된 히팅 유닛(150)에 대하여 설명하면 다음과 같다. Next, will be described with respect to the heating unit 150 is installed inside the baking cover 112 as follows.

히팅 유닛(150)은 히팅 플레이트(152), 및 모터(154)를 포함한다. The heating unit 150 includes a heating plate 152, and motor 154. 히팅 플레이트(152)는 베이킹 플레이트(120)에 지지된 반도체 기판(W)을 마주보도록 베이킹 커버(112) 내부에 배치된다. Heating plate 152 is disposed inside the baking cover so as to face the semiconductor substrate (W) (112) supported on the bake plate 120. 히팅 플레이트(152)의 후방부에는 베이킹 커버(112) 내벽에 고정된 모터(154)가 결합된다. The rear portion of the heating plate 152 has a motor 154 fixed to the baking cover 112 is coupled to the inner wall.

히팅 플레이트(152)는 전체적으로 원반 형상을 갖으며, 내부에 열선(156)들이 내장된다. Heating plate 152 were as a whole has a disk-like, hot-wire 156 are embedded inside. 히팅 플레이트(152)는 하방으로 열을 방출하여 베이킹 플레이트(120)에 지지된 반도체 기판(W)을 가열한다. Heating plate 152 releases heat downwardly to heat the semiconductor substrate (W) supported on a bake plate (120). 이 경우, 열선(156)들은 히팅 플레이트(152)의 중심으로부터 주변부로 갈수록 거의 균일한 간격을 갖도록 방사상으로 배치되는 것이 바람직하다. In this case, the heating wire 156 are preferably arranged radially so as to have a central substantially uniform distance toward the periphery from the heating plate 152.

히팅 플레이트(152)는 모터(154)에 의하여 반도체 기판(W) 상부에서 수평방향으로 회전된다. Heating plate 152 is rotated in the horizontal direction in a semiconductor substrate (W) by the motor (154).

모터(154)는 베이킹 커버(112) 내벽에 고정되고, 히팅 플레이트(152)의 후방에 결합된다. Motor 154 is secured to the baking cover 112, the inner wall is coupled to the rear of the heating plate (152). 모터(154)는 히팅 플레이트(152)를 베이킹 커버(112)에 고정할 뿐만 아니라, 히팅 플레이트(152)를 동일 평면상에서 회전시킨다. Motor 154, as well as of fixing the heating plate 152 to the baking cover 112, to rotate the heating plate 152 on the same plane.

히팅 플레이트(152)가 모터(154)에 의해 회전하면서 하방으로 열을 방출함에 따라, 히팅 플레이트(152) 하부에 위치한 반도체 기판(W)은 전면에 걸쳐서 실질적으로 균일하게 가열된다. As the heating plate 152 is released to open downwardly while being rotated by a motor 154, a semiconductor substrate (W) located in the lower heating plate 152 is substantially uniformly heated over the entire surface. 반도체 기판(W)이 균일하게 가열됨에 따라, 반도체 기판(W) 상면에 코팅된 포토레지스트 용액도 균일하게 가열된다. As the semiconductor substrate (W) is uniformly heated, the photoresist coating on the upper surface of the semiconductor substrate (W) is heated solution also made uniform. 이 결과, 반도체 기판(W) 상의 포토레지스트 용액은 양질의 막으로 경화된다. As a result, the photoresist solution on the semiconductor substrate (W) is hardened by high-quality film. 여기서 양질의 막이란 접착력, 내약품성 및 내구력의 향상을 의미한다. Here it means a film is the adhesion, chemical resistance, and improvement in the durability of good quality.

보다 발전적으로는, 반도체 기판(W)을 보다 효과적으로 가열하기 위하여 베이킹 플레이트(120)에 보조 열선(158)들을 내장시킬 수도 있다. More progressive as is, it is also possible to embed the auxiliary heating coil 158 to the bake plate 120 to more effectively heat the semiconductor substrate (W). 이 경우, 보조 열선(158)들도 베이킹 플레이트(120)의 중심부로부터 주변부로 갈수록 균일하게 배치하는 것이 바람직하다. In this case, the auxiliary heating coil 158 are also preferably for increasing uniformly arranged in a peripheral portion from the central portion of the bake plate 120.

반도체 기판(W)의 온도를 측정하기 위하여 베이킹 플레이트(120)에 온도 센서(160)가 내장되고, 히팅 유닛(150)에 연결된 제어부(170)는 온도 센서(160)로부터 제공된 온도 정보에 따라 히팅 유닛(150)의 작동을 제어한다. In order to measure the temperature of the semiconductor substrate (W) and the board temperature sensor 160 to a bake plate 120, a control unit 170 connected to the heating unit 150 is heating to the temperature information provided from temperature sensor 160 It controls the operation of the unit 150. 보다 자세하게 설명하면, 제어부(170)는 온도 센서(160)로부터 제공된 온도 정보에 따라 열선(156) 및 보조 열선(158)의 발열량을 제어하고, 히팅 플레이트(152)의 회전 속도를 제어한다. In more detail, the controller 170 controls the heating value of the heating coil 156 and an auxiliary heating coil 158 in accordance with the temperature information provided from temperature sensor 160, and controls the rotational speed of the heating plate (152). 당연히, 제1 리프터(130), 제2 리프터(140) 그리고 베이킹 커버(112)를 승강시키기 위한 구동기도 제어부(170)에 의하여 제어된다. Of course, the actuator is also controlled by the controller 170 for lifting the first lifter 130, a second lifter (140) and baking cover 112. 이하, 본 실시예에 따른 베이킹 장치(100)를 이용한 베이킹 공정에 대하여 간략하게 설명한다. Will now be briefly described with respect to a baking process using a baking device 100 according to this embodiment.

도 3에 도시된 바와 같이, 베이킹 커버(112)가 베이킹 바울(114)로부터 상승되어 프로세스 챔버(110)가 개방되면, 반도체 기판(W)이 프로세스 챔버(110) 내부로 제공된다. 3, the baked when cover 112 is an open top riser is a process chamber 110 from the baking Paul 114, a semiconductor substrate (W) is provided into the process chamber (110). 반도체 기판(W)은 베이킹 플레이트(120)로부터 돌출된 제2 리프터(140) 상에 배치된다. A semiconductor substrate (W) is placed on a second lifter (140) projecting from the bake plate 120. 제2 리프터(140)는 하강하여 반도체 기판(W)을 베이킹 플레이트(120) 상면에 배치한다. A second lifter 140 is lowered and places the semiconductor substrate (W) on the upper surface bake plate 120. 이후, 도 4에 도시된 바와 같이 베이킹 커버(112)가 하강하여 베이킹 바울(114)에 접촉하여 프로세스 챔버(110)를 밀폐한다. Then, the contact with the baked Paul 114 by baking cover 112 is lowered as shown in Figure 4, to seal the process chamber (110). 제1 리프터(130)는 베이킹 플레이트(120)를 상승시켜 반도체 기판(W)을 히팅 유닛(150)에 밀착시킨다. The first lifter 130 is elevated to the bake plate 120, thus contact the semiconductor substrate (W) to the heating unit (150). 모터(154)가 히팅 플레이트(152)를 회전시킴에 따라 반도체 기판(W)은 전면에 걸쳐서 균일하게 가열된다. A semiconductor substrate (W) is uniformly heated over the entire surface according to the motor 154 rotating the heating plate (152). 이 결과, 반도체 기판(W) 상에 코팅된 포토레지스트 용액이 양질의 막으로 형성된다. As a result, the photoresist solution is coated on a semiconductor substrate (W) are formed in a film of good quality. 히팅 플레이트(152)가 회전될 경우, 베이킹 플레이트(120)도 보조 열선(158)에 의하여 가열됨에 따라 반도체 기판(W)을 하면으로부터 가열한다. When the heating plate 152 is rotated, as is also the bake plate 120 is heated by the auxiliary heating coil 158 is heated from the lower surface of the semiconductor substrate (W).

전술한 바와 같이, 본 발명에 의하면 반도체 기판(W)을 균일하게 가열할 수 있을 뿐만 아니라 신속하게 가열할 수 있어, 반도체 기판(W) 상에 양질의 포토레지스트 막을 신속하게 형성할 수 있다. As described above, according to the present invention can be rapidly heated as well as to uniformly heat the semiconductor substrate (W), it can be rapidly formed high quality photoresist film on a semiconductor substrate (W). 반도체 기판(W) 상에 양질의 포토레지스트 막을 형성함에 따라 이후 노광 및 현상공정에서 미세한 공정 선폭을 얻을 수 있다. As the quality of the photoresist film is formed on a semiconductor substrate (W) it is possible to obtain a finer line width in the process after the exposure and development process.

도 5는 본 발명의 다른 실시예에 따른 베이킹 장치를 설명하기 위한 개략적인 단면도이고, 도 6은 도 5에 도시한 반도체 기판과 히팅 유닛이 밀착된 상태를 설명하기 위한 개략적인 단면도이다. Figure 5 is a schematic sectional view illustrating a cross-sectional view of the schematic, and the semiconductor substrate and the heating unit shown in Figure 6 is a close contact 5 for explaining a baking apparatus according to another embodiment of the present invention. 본 실시예에 베이킹 장치는 상기 실시예에 따른 베이킹 장치와 많은 부분이 실질적으로 동일하다. In this embodiment a baking apparatus and a lot of baking apparatus according to the embodiment are substantially the same. 따라서 중복된 설명을 피하기 위하여 동일한 참조 부호에 대한 설명은 생략한다. Therefore, to avoid duplicate explanation description of the same reference numerals will be omitted. 하지만 이것이 본 발명을 제한하거나 한정하는 것이 아님은 자명한 사실이다. However, this is not intended to limit or restrict the present invention is a self-evident fact.

도 5 및 도 6을 참조하면, 베이킹 장치(200)는 프로세스 챔버(210), 베이킹 플레이트(220), 제1 리프터(130), 제2 리프터(140), 및 히팅 유닛(150)을 포함한다. 5 when and 6, the baking apparatus 200 includes a process chamber 210, a bake plate 220, a first lifter 130, a second lifter 140, and a heating unit (150) .

프로세스 챔버(210)는 반도체 기판(W)에 대한 가공 공정을 수행하기 위한 공간을 한정한다. The process chamber 210 defines a space for performing a processing step on a semiconductor substrate (W). 프로세스 챔버(210)는 베이킹 커버(212), 베이킹 바울(214) 및 베이킹 셔터(216)를 포함한다. The process chamber 210 comprises a baking cover 212, baking Paul 214, and baking the shutter 216.

베이킹 커버(212)는 베이킹 바울(214) 상부에 배치되며, 베이킹 셔터(216)는 베이킹 바울(214) 내부에 배치된다. Baking cover 212 is disposed on the upper baking Paul 214, baking shutter 216 is arranged inside the baking Paul 214. 베이킹 셔터(216)에는 베이킹 셔터(216)를 베이킹 커버(212)에 밀착시키기 위한 구동기(도시되지 않음)가 연결된다. Baking the shutter 216, it becomes (not shown) for the actuator contact the baking shutter 216, a baking cover 212 connection. 베이킹 셔터(216)가 베이킹 커버(212)에 밀착되면 프로세스 챔버(210)가 폐쇄된다. After baking the shutter 216 is in close contact with the baking cover 212 is closed, the process chamber 210.

베이킹 커버(212) 내부에는 히팅 유닛(150)이 설치되고, 베이킹 바울(214) 내부에는 베이킹 플레이트(220), 제1 리프터(130), 및 제2 리프터(140)가 설치된다. Inside baking cover 212, the heating unit 150 is provided, baking Paul 214 inside of the bake plate 220, a first lifter 130, and a second lifter 140 is provided.

베이킹 플레이트(220)는 전체적으로 원반 형상을 갖으며, 중심부에는 복수개의 홀(222)들이 형성된다. Bake plate 220 were as a whole has a disc shape, the center is formed with a plurality of holes (222). 복수개의 홀(122)들에는 제2 리프터(140)가 삽입된다. The plurality of holes 122, the second lifter (140) is inserted. 베이킹 플레이트(220) 상면 주변부에는 원형 띠 형상의 가이드 링(224)이 배치된다. Bake plate 220, an upper surface peripheral portion is arranged in the guide ring 224 of the ring-shaped. 가이드 링(224)은 반도체 기판(W)의 하면 주변부에 접촉하여 반도체 기판(W)을 지지한다. Guide ring 224 of the semiconductor substrate (W) in contact with the peripheral portion to support the semiconductor substrate (W). 가이드 링(224)은 반도체 기판(W)의 하면이 베이킹 플레이트(220)에 접촉되어 오염되는 것을 방지한다. Guide ring 224 is to prevent the lower surface of the semiconductor substrate (W) is contaminated in contact with the baking plate 220.

상시 실시예에서와 같이 본 실시예의 베이킹 장치(200)에서도 반도체 기판(W)의 온도를 측정하기 위하여 베이킹 플레이트(220)에 온도 센서(160)가 내장되고, 히팅 유닛(150)에 연결된 제어부(270)는 온도 센서(160)로부터 제공된 온도 정보에 따라 히팅 유닛(150)을 제어한다. Control the temperature sensor 160 to the bake plate 220 is incorporated to measure the temperature of the semiconductor substrate (W) in the example baking apparatus 200 of this embodiment, connected to the heating unit 150. As in the constant embodiment ( 270) controls the heating unit 150 in response to the temperature information provided from temperature sensor 160. 또한, 제어부(270)는 제1 리프터(130), 제2 리프터(140) 그리고 베이킹 셔터(216)의 작동을 제어한다. Further, the control unit 270 controls the operation of the first lifter 130, a second lifter (140) and baking the shutter 216. 이하, 본 실시예에 따른 베이킹 장치(200)를 이용한 베이킹 공정에 대하여 간략하게 설명한다. Will now be briefly described with respect to a baking process using a baking apparatus 200 according to this embodiment.

도 5에 도시된 바와 같이, 베이킹 셔터(216)가 베이킹 바울(214) 내부로 하강하여 프로세스 챔버(210)가 개방되면, 반도체 기판(W)이 프로세스 챔버(210) 내부로 제공된다. 5, the baking when shutter 216 is baked Paul 214 to fall into the process chamber 210 is opened, the semiconductor substrate (W) is provided into the process chamber (210). 반도체 기판(W)은 베이킹 플레이트(220)로부터 돌출된 제2 리프터(140) 상에 배치된다. A semiconductor substrate (W) is placed on a second lifter (140) projecting from the bake plate 220. 제2 리프터(240)는 하강하여 반도체 기판(W)을 베이킹 플레이트(220) 상의 가이드 링(224)에 배치한다. 2 to the lifter 240 is lowered to place the semiconductor substrate (W) with the guide ring 224 on the bake plate 220. 이후, 도 4에 도시된 바와 같이 베이킹 셔터(216)가 상승하여 베이킹 커버(212)에 밀착되고, 프로세스 챔버(210)는 밀폐된다. Then, the baking is in close contact with the cover 212 to increase the baking shutter 216 as described, the process chamber 210 shown in Figure 4 is closed. 제1 리프터(130)는 베이킹 플레이트(220)를 상승시켜 반도체 기판(W)을 히팅 유닛(150)에 밀착시킨다. The first lifter 130 is elevated to the bake plate 220, thus contact the semiconductor substrate (W) to the heating unit (150). 모터(154)가 히팅 플레이트(152)를 회전시킴에 따라 반도체 기판(W)은 전면에 걸쳐서 균일하게 가열된다. A semiconductor substrate (W) is uniformly heated over the entire surface according to the motor 154 rotating the heating plate (152). 이 결과, 반도체 기판(W) 상에 코팅된 포토레지스트 용액이 양질의 막으로 형성된다. As a result, the photoresist solution is coated on a semiconductor substrate (W) are formed in a film of good quality. 히팅 플레이트(152)가 회전될 경우, 베이킹 플레이트(220)도 보조 열선(158)에 의하여 가열됨에 따라 반도체 기판(W)을 하면으로부터 가열한다. When the heating plate 152 is rotated, as is also the bake plate 220 is heated by the auxiliary heating coil 158 is heated from the lower surface of the semiconductor substrate (W).

전술한 바와 같이, 본 발명에 의하면 반도체 기판(W)을 균일하게 가열할 수 있을 뿐만 아니라 신속하게 가열할 수 있어, 반도체 기판(W) 상에 양질의 포토레지스트 막을 신속하게 형성할 수 있다. As described above, according to the present invention can be rapidly heated as well as to uniformly heat the semiconductor substrate (W), it can be rapidly formed high quality photoresist film on a semiconductor substrate (W). 반도체 기판(W) 상에 양질의 포토레지스트 막을 형성함에 따라 이후 노광 및 현상공정에서 미세한 공정 선폭을 얻을 수 있다. As the quality of the photoresist film is formed on a semiconductor substrate (W) it is possible to obtain a finer line width in the process after the exposure and development process.

상술한 바와 같이, 본 발명에 의하면 반도체 기판 상부에 회전하는 히터 유닛을 배치하여 반도체 기판을 균일하게 가열할 수 있다. As it described above, according to the present invention it is possible to uniformly heat the semiconductor substrate by placing a heater unit for rotation in a semiconductor substrate. 이 결과 반도체 기판 상에 코팅된 포토레지스트 막의 접착력, 내약품성 및 내구력이 향상되며, 후속 공정 에러 또한 급격히 감소된다. The result is improved photoresist film adhesion, chemical resistance, and durable coating on a semiconductor substrate, and a subsequent process also reduces the error dramatically.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Wherein in a preferred embodiment has been with reference to describe, to vary the invention within the scope not departing from the spirit and scope of the invention as set forth in the claims below are those skilled in the art modifications and variations of the present invention it will be appreciated that it can be.

도 1은 종래에 개시된 베이킹 장치를 설명하기 위한 개략적인 단면도이다. 1 is a schematic cross-sectional view of a baking apparatus disclosed in the prior art.

도 2는 도 1에 도시한 베이킹 플레이트를 설명하기 위한 평면도이다. 2 is a plan view for explaining a baking plate shown in Fig.

도 3은 본 발명의 일 실시예에 따른 베이킹 장치를 설명하기 위한 개략적인 단면도이다. Figure 3 is a schematic cross-sectional view of a baking apparatus according to one embodiment of the present invention.

도 4는 도 3에 도시한 반도체 기판과 히팅 유닛이 밀착된 상태를 설명하기 위한 개략적인 단면도이다. Figure 4 is a schematic sectional view for explaining the semiconductor substrate is in close contact with the heating unit state shown in FIG.

도 5는 본 발명의 다른 실시예에 따른 베이킹 장치를 설명하기 위한 개략적인 단면도이다. Figure 5 is a schematic cross-sectional view of a baking apparatus according to another embodiment of the present invention.

도 6은 도 5에 도시한 반도체 기판과 히팅 유닛이 밀착된 상태를 설명하기 위한 개략적인 단면도이다. 6 is a schematic cross-sectional view for explaining the semiconductor substrate is in close contact with the heating unit state shown in FIG.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

100, 200:베이킹 장치 110, 210:프로세스 챔버 100, 200: Baking the device 110, 210: the process chamber

112, 212:베이킹 커버 114, 214:베이킹 바울 112, 212: Baking the cover 114, 214: Baking Paul

120, 220:베이킹 플레이트 122, 222:홀 120, 220: bake plate 122, 222: hole

130:제1 리프터 140:제2 리프터 130: The first lifter 140: second lifter

150:히팅 유닛 152:히팅 플레이트 150: heating unit 152: heating plate

154:모터 156:열선 154: motor 156: heat ray

158:보조 열선 160:온도 센서 158: auxiliary heating wire 160: temperature sensor

170, 270:제어부 216:베이킹 셔터 170, 270: control unit 216: Baking the shutter

W:반도체 기판 W: a semiconductor substrate

Claims (9)

  1. 반도체 기판을 가공하기 위한 공간을 한정하는 프로세스 챔버; A process chamber defining a space for machining a semiconductor substrate;
    상기 프로세스 챔버 내부에 배치되어 상기 반도체 기판을 지지하는 베이킹 플레이트; It is disposed within the process chamber bake plate for supporting the semiconductor substrate;
    상기 베이킹 플레이트에 지지된 반도체 기판을 마주보도록 상기 프로세스 챔버 내부 상측에 배치되고, 상기 반도체 기판을 균일하게 가열하기 위하여 동일 평면상에서 회전하며 열을 방출하는 히팅 유닛을 구비하는 것을 특징으로 하는 베이킹 장치. Baking apparatus comprising a heating unit that rotates on the same plane and emit heat in order to face the semiconductor substrate supported by the bake plate is disposed above the process chamber, uniformly heating the semiconductor substrate.
  2. 제 1 항에 있어서, 상기 히팅 유닛은 열선이 내장된 히팅 플레이트; The method of claim 1, wherein the heating unit includes a heating plate heating wire is embedded; And
    상기 히팅 플레이트에 연결되어 회전력을 제공하는 모터를 포함하는 것을 특징으로 하는 베이킹 장치. Baking device comprising: a motor generating a rotational force is connected to the heating plate.
  3. 제 2 항에 있어서, 상기 열선은 상기 히팅 플레이트에 나선형으로 배치된 것을 특징으로 하는 베이킹 장치. The method of claim 2, wherein the heating wire is a baking apparatus, characterized in that arranged in a spiral on the heating plate.
  4. 제 1 항에 있어서, 상기 반도체 기판의 온도를 측정하기 위하여 상기 베이킹 플레이트에 내장된 온도 센서; The method of claim 1, further comprising: a temperature sensor installed in the baking plate in order to measure the temperature of the semiconductor substrate; And
    상기 온도 센서로부터 제공된 반도체 기판의 온도 정보에 따라 상기 히팅 유닛의 작동을 제어하기 위한 제어부를 더 포함하는 것을 특징으로 하는 베이킹 장치. Baking apparatus according to claim 1, further comprising a controller for controlling operation of the heating unit in accordance with temperature information of the semiconductor substrate provided from the temperature sensor.
  5. 제 1 항에 있어서, 상기 반도체 기판을 가열하기 위하여 베이킹 플레이트에 내장된 보조 히팅 유닛을 더 포함하는 것을 특징으로 하는 베이킹 장치. The method of claim 1, wherein the baking device according to claim 1, further comprising a secondary heating unit built into the bake plate to heat the semiconductor substrate.
  6. 제 1 항에 있어서, 상기 프로세스 챔버는 상기 베이킹 플레이트를 수용하기 위한 베이킹 바울; The method of claim 1, wherein the process chamber is a baking Paul for receiving the bake plate; And
    상기 베이킹 바울의 상부에 배치되어 상기 베이킹 바울과 함께 상기 공간을 한정하며, 그 하부에 상기 히팅 유닛이 설치된 베이킹 커버를 포함하는 것을 특징으로 하는 베이킹 장치. It is disposed over the baking Paul baking apparatus comprising a baking cover at its lower portion and defining the space, with the bake Paul the heating unit is installed.
  7. 제 6 항에 있어서, 상기 공간을 밀폐하기 위하여 상기 베이킹 커버가 상기 베이킹 바울에 밀착되도록 상기 베이킹 커버를 승강시키는 구동 유닛을 더 포함하는 것을 특징으로 하는 베이킹 장치. The method of claim 6, wherein the baking device according to claim 1, further comprising a driving unit for lifting the cover so that the bake the baked cover is in close contact with the baking Paul order to seal the said space.
  8. 제 6 항에 있어서, 상기 베이킹 커버는 상기 베이킹 바울로부터 이격되어 배치되고, 상기 프로세스 챔버는 상기 공간을 밀폐하기 위하여 승강 가능하도록 상기 베이킹 바울 내에 배치된 베이킹 셔터를 더 포함하는 것을 특징으로 하는 베이킹 장치. The method of claim 6, wherein the baking the cover is disposed away from the bake Paul, the process chamber is a baking apparatus according to claim 1, further comprising a baking shutter disposed in the baking Paul to be elevated in order to seal the space, .
  9. 제 1 항에 있어서, 상기 베이킹 플레이트 상에 지지된 반도체 기판과 상기 히팅 유닛 사이의 거리를 조절하기 위해 상기 베이킹 플레이트를 승강시키는 리프터를 더 포함하는 것을 특징으로 하는 베이킹 장치. The method of claim 1, wherein the baking device according to claim 1, further comprising a lifter for lifting the baking plate in order to adjust the distance between the baking the semiconductor substrate and the heating unit supported on the plate.
KR20040033722A 2004-05-13 2004-05-13 Baking apparatus for processing a semiconductor substrate, KR100591735B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040033722A KR100591735B1 (en) 2004-05-13 2004-05-13 Baking apparatus for processing a semiconductor substrate,

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040033722A KR100591735B1 (en) 2004-05-13 2004-05-13 Baking apparatus for processing a semiconductor substrate,

Publications (2)

Publication Number Publication Date
KR20050108700A true KR20050108700A (en) 2005-11-17
KR100591735B1 KR100591735B1 (en) 2006-06-22

Family

ID=37284753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040033722A KR100591735B1 (en) 2004-05-13 2004-05-13 Baking apparatus for processing a semiconductor substrate,

Country Status (1)

Country Link
KR (1) KR100591735B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047295B1 (en) * 2009-07-31 2011-07-07 오에프티 주식회사 Oven device for manufacturing PCB
WO2014149883A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Chamber design for semiconductor processing
KR20180054946A (en) * 2016-11-14 2018-05-25 세메스 주식회사 Apparatus and Method for treating substrate
KR101870659B1 (en) * 2016-12-26 2018-06-27 세메스 주식회사 Apparatus and Method for treating substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047295B1 (en) * 2009-07-31 2011-07-07 오에프티 주식회사 Oven device for manufacturing PCB
WO2014149883A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Chamber design for semiconductor processing
KR20180054946A (en) * 2016-11-14 2018-05-25 세메스 주식회사 Apparatus and Method for treating substrate
KR101870659B1 (en) * 2016-12-26 2018-06-27 세메스 주식회사 Apparatus and Method for treating substrate

Also Published As

Publication number Publication date
KR100591735B1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
US6303526B1 (en) Temperature controlled spin chuck
EP1684333B1 (en) Film coating and developing system and coating and developing method
US6787739B2 (en) Apparatus for processing a substrate including a heating apparatus
US5817156A (en) Substrate heat treatment table apparatus
KR100244727B1 (en) Heat treating apparatus
US6753508B2 (en) Heating apparatus and heating method
EP1684334B1 (en) Film coating and developing system and film coating and developing method
US8023099B2 (en) Substrate processing system and substrate processing method for double patterning with carrier block, process section, and interface block
US20040142580A1 (en) Silylation treatment unit and method
US20060162646A1 (en) Coating and developing system and coating and developing method
US20020072025A1 (en) Substrate processing apparatus and substrate processing method
JP3792986B2 (en) Film forming method and film forming apparatus
US8782918B2 (en) Heat processing apparatus and heat processing method
EP0268116B1 (en) Method of providing a planarized polymer coating on a substrate wafer
CN101978481A (en) Temperature measurement and control of wafer support in thermal processing chamber
CN104040710B (en) Adaptive heat-transferring method and system for uniformly transfer heat
US7968468B2 (en) Substrate treatment apparatus and substrate treatment method
KR20050106457A (en) Critical dimension variation compensation across a wafer by means of local wafer temperature control
JPH11510316A (en) Photoresist curing methods and apparatus
US20020027942A1 (en) Judging method and processing apparatus
US20070089673A1 (en) Coating and developing apparatus, and coating and developing method
US7718032B2 (en) Dry non-plasma treatment system and method of using
CN101443131B (en) Integrated thermal unit
US6534750B1 (en) Heat treatment unit and heat treatment method
US7831135B2 (en) Method and system for controlling bake plate temperature in a semiconductor processing chamber

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee