KR20050065959A - Semiconductor-emitting device - Google Patents

Semiconductor-emitting device Download PDF

Info

Publication number
KR20050065959A
KR20050065959A KR20030097131A KR20030097131A KR20050065959A KR 20050065959 A KR20050065959 A KR 20050065959A KR 20030097131 A KR20030097131 A KR 20030097131A KR 20030097131 A KR20030097131 A KR 20030097131A KR 20050065959 A KR20050065959 A KR 20050065959A
Authority
KR
South Korea
Prior art keywords
type gan
gan layer
layer
light emitting
emitting device
Prior art date
Application number
KR20030097131A
Other languages
Korean (ko)
Other versions
KR100540546B1 (en
Inventor
정혜정
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20030097131A priority Critical patent/KR100540546B1/en
Publication of KR20050065959A publication Critical patent/KR20050065959A/en
Application granted granted Critical
Publication of KR100540546B1 publication Critical patent/KR100540546B1/en

Links

Abstract

고효율 및 고출력을 얻을 수 있는 반도체 발광소자가 개시된다.Disclosed is a semiconductor light emitting device capable of obtaining high efficiency and high output.

본 발명의 반도체 발광소자는 기판; 상기 기판 상에 순차적으로 형성된 버퍼층, 제1 n형 GaN층, 활성층 및 p형 GaN층; 상기 p형 GaN층 상에 형성되는 제2 n형 GaN층; 및 상기 제1 n형 GaN층의 소정 부분, 상기 p형 GaN층의 소정 부분 및 상기 제2 n형 GaN층의 소정 부분에 각각 형성되는 제1, 제2 및 제3 전극을 포함한다. 이때, 상기 p형 GaN층과 상기 제2 n형 GaN층 사이에는 순방향 바이어스가 걸리고, 상기 제1 n형 GaN층과 상기 p형 GaN층 사이에는 역방향 바이어스가 걸리게 된다.The semiconductor light emitting device of the present invention comprises a substrate; A buffer layer, a first n-type GaN layer, an active layer, and a p-type GaN layer sequentially formed on the substrate; A second n-type GaN layer formed on the p-type GaN layer; And first, second, and third electrodes formed on predetermined portions of the first n-type GaN layer, predetermined portions of the p-type GaN layer, and predetermined portions of the second n-type GaN layer, respectively. At this time, a forward bias is applied between the p-type GaN layer and the second n-type GaN layer, and a reverse bias is applied between the first n-type GaN layer and the p-type GaN layer.

따라서, 압전 전기장을 상쇄시키는 방향으로 전기장을 발생시키는 한편, p형 GaN층의 두께를 얇게 하여 전자들이 용이하게 통과되도록 함으로써, 발광효율을 향상시킬 수 있다. Therefore, while generating the electric field in the direction of canceling the piezoelectric electric field, by reducing the thickness of the p-type GaN layer to facilitate the passage of electrons, it is possible to improve the luminous efficiency.

Description

반도체 발광소자{Semiconductor-emitting device} Semiconductor light emitting device

본 발명은 반도체 발광소자에 관한 것으로, 특히 발광효율을 극대화시켜 고효율 및 고출력을 얻을 수 있는 반도체 발광소자에 관한 것이다.The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device capable of obtaining high efficiency and high output by maximizing luminous efficiency.

질화물 반도체 발광소자는 청색 발광다이오드(LED : Light Emitting Diode, 이하 LED라 한다), 청색 레이저 다이오드(LD : Laser Diode, 이하 LD라 한다) 또는 태양전지 등으로 활발하게 개발되고 있다.Nitride semiconductor light emitting devices are actively being developed as blue light emitting diodes (LEDs), blue laser diodes (LDs), or solar cells.

특히, 청색 LED의 개발로 인해 적색 및 녹색과 더불어 빛의 삼원색이 달성되어 모든 자연 색의 구현이 가능하게 되었다.In particular, with the development of blue LEDs, the three primary colors of light together with red and green have been achieved, enabling all natural colors to be realized.

도 1은 종래의 질화물 반도체 발광소자를 도시한 단면도이다.1 is a cross-sectional view showing a conventional nitride semiconductor light emitting device.

도 1을 참조하면, 종래의 질화물 반도체 발광소자는 기판(11), 상기 기판(11) 상에 순차적으로 형성된 버퍼층(buffer layer)(12), n형 GaN층(13), 활성층(active layer)(14), p형 GaN층(15), 상기 n형 GaN층(13) 및 p형 GaN층(15)의 소정 부분에 각각 형성된 n형 전극(16) 및 p형 전극(17)을 구비한다.Referring to FIG. 1, a conventional nitride semiconductor light emitting device includes a substrate 11, a buffer layer 12 sequentially formed on the substrate 11, an n-type GaN layer 13, and an active layer. (14), p-type GaN layer 15, n-type GaN layer 13, and n-type electrode 16 and p-type electrode 17 formed at predetermined portions of p-type GaN layer 15, respectively. .

상기 기판(11)으로는 사파이어(sapphire), GaN, SiC, ZnO 또는 Si이 사용되며, 상기 버퍼층(12)으로는 일반적으로 GaN, AlN, AlGaN 또는 InGaN 등이 사용된다.Sapphire, GaN, SiC, ZnO or Si is used as the substrate 11, and GaN, AlN, AlGaN or InGaN is generally used as the buffer layer 12.

이때, 상기 활성층(14)에는 InGaN와 GaN가 적층 형성된 양자 우물(quantum well) 구조로 이루어지게 된다.In this case, the active layer 14 has a quantum well structure in which InGaN and GaN are stacked.

이와 같이 구비된 종래의 질화물 반도체 발광소자는 p형 전극(17)에 (+)전압을, 그리고 n형 전극(16)에 (-)전압을 인가함으로써, p형 GaN층(15)과 n형 GaN층(13) 사이에 순방향 바이어스(forward bias)가 걸리게 되어, 상기 활성층(14)에 전자들 및 정공들이 많이 모이게 되고, 이러한 전자들과 정공들이 재결합(recombination)을 통해 광을 방출하게 된다.In the conventional nitride semiconductor light emitting device, the p-type GaN layer 15 and the n-type are applied by applying a positive voltage to the p-type electrode 17 and a negative voltage to the n-type electrode 16. A forward bias is applied between the GaN layers 13 to collect a lot of electrons and holes in the active layer 14, and the electrons and holes emit light through recombination.

일반적으로, 양자 우물 구조에 수직으로 전기장이 작용하게 되면, 기저상태(ground state)의 전자(electron)와 정공(hole)의 파동함수(wavefunction)를 서로 다른 진행 방향으로 분리시키게 된다. 다시 말해, 전자의 서브밴드 에너지(subband energy)는 아래로 그리고 정공의 서브밴드 에너지는 위로 각각 이동하게 된다. 따라서, 엑시톤(exciton), 즉 전자 및 정공의 쌍(electron-hole pair)의 바인딩 에너지(binding energy)는 줄어들고, 밴드갭 에너지(band gap energy)는 작아지데 되고, 이러한 현상을 양자 구속 스타크 효과(QCSE: Quantum Confined Stark Effect, 이하 QCSE라 한다)라 한다.In general, when the electric field acts perpendicular to the quantum well structure, the ground function of the electron (electron) and the hole (hole) in the wavefunction (wavefunction) is separated in different directions. In other words, the subband energy of the electrons moves downward and the subband energy of the holes moves up, respectively. Accordingly, the binding energy of the exciton, that is, the electron-hole pair, is reduced, and the band gap energy is reduced. QCSE: Quantum Confined Stark Effect (hereinafter referred to as QCSE).

한편, 도 1에 나타낸 바와 같이, InGaN와 GaN가 적층으로 형성된 양자 우물 구조의 활성층(14)에서는 InGaN와 GaN 사이에 격자 부정합(lattice mismatch)이 크게 되므로, InGaN와 GaN의 경계면에서 스트레스(stress)가 발생되고, 이로 인해 자체적으로 압전 전기장(piezoelectric field)이 상기 기판 쪽으로 생기게 된다. On the other hand, as shown in Fig. 1, the lattice mismatch between InGaN and GaN is large in the active layer 14 of the quantum well structure in which InGaN and GaN are stacked, so that stress is at the interface between InGaN and GaN. Is generated, which itself creates a piezoelectric field towards the substrate.

압전 전기장이 발생되면(Epiezo≠0), 이러한 압전 전기장에 의해 QCSE가 생기게 되므로, 종래의 반도체 발광소자에서는 내부 발광효율이 저하되고 고유의 밴드갭보다 넓은 장파장의 광이 방출되게 된다.When a piezoelectric electric field is generated (Epiezo ≠ 0), the QCSE is generated by the piezoelectric electric field, so that light emission of the long wavelength wider than the inherent band gap is emitted in the conventional semiconductor light emitting device.

즉, 도 2에 나타낸 바와 같이, 전자와 정공이 서로 밀리게 되어 서로 반대편으로 치우치게 된다. 이에 따라 전자 및 전공의 쌍이 생성될 확률이 보다 적어지게 되어 발광효율을 저하시키게 된다. 만일 압전 전기장이 발생되지 않도록 한다면(Epiezo=0), 전자와 정공은 양자 우물 중심에 모이게 되고, 이에 따라 전자 및 정공의 쌍을 생성할 확률을 보다 높이게 되어 발광효율을 향상시킬 수 있다.That is, as shown in Fig. 2, the electrons and the holes are pushed against each other and are biased to the opposite sides. As a result, the probability of generating a pair of electrons and holes becomes smaller, thereby lowering the luminous efficiency. If the piezoelectric electric field is not generated (Epiezo = 0), electrons and holes are collected at the center of the quantum well, thereby increasing the probability of generating a pair of electrons and holes to improve the luminous efficiency.

또한, 종래의 질화물 반도체 발광소자에서는 p형 GaN층(15)의 저항이 n형 GaN층(13)의 저항보다 대략 100~1000배정도 크게 되므로, p형 GaN층(15)으로 전류가 흐를 때 전압 강하(voltage drop)가 발생하게 되고, 이러한 전압 강하로 인해 전력(power) 손실이 발생하게 된다.In addition, in the conventional nitride semiconductor light emitting device, since the resistance of the p-type GaN layer 15 is approximately 100 to 1000 times larger than the resistance of the n-type GaN layer 13, when the current flows through the p-type GaN layer 15, A voltage drop occurs, which causes a power loss.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 발광효율을 극대화시켜 고효율 및 고출력을 얻을 수 있는 반도체 발광소자를 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a semiconductor light emitting device capable of obtaining high efficiency and high output by maximizing light emission efficiency.

상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 반도체 발광소자는, 기판; 상기 기판 상에 순차적으로 형성된 버퍼층, 제1 n형 GaN층, 활성층 및 p형 GaN층; 상기 p형 GaN층 상에 형성되는 제2 n형 GaN층; 및 상기 제1 n형 GaN층의 소정 부분, 상기 p형 GaN층의 소정 부분 및 상기 제2 n형 GaN층의 소정 부분에 각각 형성되는 제1, 제2 및 제3 전극을 포함한다.According to a preferred embodiment of the present invention for achieving the above object, a semiconductor light emitting device, the substrate; A buffer layer, a first n-type GaN layer, an active layer, and a p-type GaN layer sequentially formed on the substrate; A second n-type GaN layer formed on the p-type GaN layer; And first, second, and third electrodes formed on predetermined portions of the first n-type GaN layer, predetermined portions of the p-type GaN layer, and predetermined portions of the second n-type GaN layer, respectively.

이때, 상기 p형 GaN층과 상기 제2 n형 GaN층 사이에는 순방향 바이어스가 걸리고, 상기 제1 n형 GaN층과 상기 p형 GaN층 사이에는 역방향 바이어스가 걸리는 것이 바람직하다.In this case, a forward bias is applied between the p-type GaN layer and the second n-type GaN layer, and a reverse bias is applied between the first n-type GaN layer and the p-type GaN layer.

또한, 상기 p형 GaN층의 두께는 전자의 확산 거리보다 작아지도록 형성되는 것이 바람직하다. In addition, the thickness of the p-type GaN layer is preferably formed to be smaller than the diffusion distance of the electrons.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 발광소자를 설명한다.Hereinafter, a semiconductor light emitting device of the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 일 실시예에 따른 질화물 반도체 발광소자를 도시한 단면도이다. 도 4는 도 3의 질화물 반도체 발광소자에 인가되는 전압 관계를 나타낸 도면이다.3 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to an exemplary embodiment of the present invention. 4 is a diagram illustrating a voltage relationship applied to the nitride semiconductor light emitting device of FIG. 3.

도 3 및 도 4를 참조하면, 본 발명의 질화물 반도체 소자는 기판(31), 상기 기판(31) 상에 순차적으로 형성된 버퍼층(buffer layer)(32), 제1 n형 GaN층(33), 활성층(active layer)(34), p형 GaN층(35), 상기 p형 GaN층(35) 상에 형성되는 제2 n형 GaN층(36), 상기 제1 n형 GaN층(33)의 소정 부분, 상기 p형 GaN층(35)의 소정 부분 및 상기 제2 n형 GaN층(36)의 소정 부분에 각각 형성된 제1, 제2 및 제3 전극(37, 38, 39)을 구비한다. 여기서, 상기 제1 n형 GaN층(33), 상기 활성층(34), 상기 p형 GaN층(35) 및 상기 제2 n형 GaN층(36)은 n-p-n 구조로 이루어지는 것이 바람직하다. 3 and 4, the nitride semiconductor device of the present invention includes a substrate 31, a buffer layer 32 sequentially formed on the substrate 31, a first n-type GaN layer 33, An active layer 34, a p-type GaN layer 35, a second n-type GaN layer 36 formed on the p-type GaN layer 35, and the first n-type GaN layer 33 First, second, and third electrodes 37, 38, and 39 formed on a predetermined portion, a predetermined portion of the p-type GaN layer 35, and a predetermined portion of the second n-type GaN layer 36, respectively. . The first n-type GaN layer 33, the active layer 34, the p-type GaN layer 35, and the second n-type GaN layer 36 preferably have an n-p-n structure.

이때, 상기 제1 n형 GaN층(33)과 상기 p형 GaN층(35) 사이에는 역방향 바이어스(reverse bias)가 걸리고, 상기 p형 GaN층(35)과 상기 제2 n형 GaN층(36) 사이에는 순방향 바이어스(forward bias)가 걸리도록 회로 구성이 이루어진다. 이를 위해 상기 제1 n형 GaN층(33)에 인가되는 전압이 가장 크고, 상기 p형 GaN층(35)에 인가되는 전압은 상기 제1 n형 GaN층(33)에 인가되는 전압보다 상대적으로 작으며, 상기 제2 n형 GaN층(36)에 인가되는 전압은 상기 p형 GaN층(35)에 인가되는 전압보다 상대적으로 작아지게 된다. In this case, a reverse bias is applied between the first n-type GaN layer 33 and the p-type GaN layer 35, and the p-type GaN layer 35 and the second n-type GaN layer 36 are formed. The circuit configuration is such that there is a forward bias between them. To this end, the voltage applied to the first n-type GaN layer 33 is the largest, and the voltage applied to the p-type GaN layer 35 is relatively higher than the voltage applied to the first n-type GaN layer 33. The voltage applied to the second n-type GaN layer 36 is smaller than the voltage applied to the p-type GaN layer 35.

또한, 상기 p형 GaN층(35)의 두께는 전자의 확산 거리보다 작아지도록 형성되는 것이 바람직하다. 이와 같이 상기 p형 GaN층(35)의 두께를 전자의 확산 거리보다 작아지도록 형성함으로써, 상기 제2 n형 GaN층(36)으로부터 넘어온 전자들이 상기 p형 GaN층(35)을 통과할 때, 전압 강하 없이 곧바로 상기 활성층(34)으로 전달될 수 있다. In addition, the thickness of the p-type GaN layer 35 is preferably formed to be smaller than the diffusion distance of the electrons. By forming the thickness of the p-type GaN layer 35 to be smaller than the diffusion distance of electrons as described above, when electrons from the second n-type GaN layer 36 pass through the p-type GaN layer 35, It can be transferred directly to the active layer 34 without a voltage drop.

이상과 같이 구비되는 본 발명의 질화물 반도체 발광소자의 동작을 설명하기로 한다.The operation of the nitride semiconductor light emitting device of the present invention provided as described above will be described.

먼저 상기 제3 전극(39)보다 상기 제2 전극(38)으로 상대적으로 높은 전압을 인가시킴으로써, p형 GaN층(35)과 상기 제2 n형 GaN층(36) 사이에 순방향 바이어스가 걸리게 된다. First, by applying a relatively higher voltage to the second electrode 38 than the third electrode 39, a forward bias is applied between the p-type GaN layer 35 and the second n-type GaN layer 36. .

이와 같이, 상기 p형 GaN층(35)과 상기 제2 n형 GaN층(36) 사이에 순방향 바이어스가 걸리게 되면, 상기 제2 n형 GaN층(36)에 존재하는 전자들은 상기 p형 GaN층(35)으로 넘어가고, 반대로 상기 p형 GaN층(35)에 존재하는 정공들은 상기 제2 GaN층(36)으로 넘어가게 됨으로써, 상기 p형 GaN층(35)과 상기 제2 n형 GaN층(36) 사이에 전류가 흐르게 된다. As such, when a forward bias is applied between the p-type GaN layer 35 and the second n-type GaN layer 36, electrons present in the second n-type GaN layer 36 are transferred to the p-type GaN layer. Holes present in the p-type GaN layer 35 are transferred to the second GaN layer 36, and the p-type GaN layer 35 and the second n-type GaN layer are reversed. A current flows between the 36.

이미 설명한 바와 같이, 상기 P형 GaN층(35)으로 넘어온 전자들은 상기 p형 GaN층(35)의 커다란 저항 때문에 상기 p형 GaN층(35)을 통과하기가 힘들게 된다. 하지만, 본 발명에서는 상기 p형 GaN층(35)의 두께를 전자의 확산 거리보다 작아지도록 형성함으로써, 상기 p형 GaN층(35)으로 넘어온 전자들은 상기 p형 GaN층(35)을 별다른 어려움 없이 통과하게 된다.As described above, electrons that have passed to the P-type GaN layer 35 are difficult to pass through the p-type GaN layer 35 due to the large resistance of the p-type GaN layer 35. However, in the present invention, the thickness of the p-type GaN layer 35 is formed to be smaller than the diffusion distance of electrons, so that the electrons transferred to the p-type GaN layer 35 do not have any difficulty in the p-type GaN layer 35. Will pass.

이때, 상기 제2 전극(38)보다 상기 제1 전극(37)으로 상대적으로 높은 전압을 인가시킴으로써, 상기 제1 n형 GaN층(33)과 상기 p형 GaN층(35) 사이에는 역방향 바이어스가 걸리게 된다. In this case, by applying a voltage higher than the second electrode 38 to the first electrode 37, a reverse bias is generated between the first n-type GaN layer 33 and the p-type GaN layer 35. I get caught.

이와 같이, 상기 제1 n형 GaN층(33)과 상기 p형 GaN층(35) 사이에는 역방향 바이어스가 걸리게 되면, 상기 p형 GaN층(35)으로 넘어온 전자들은 이러한 역방향 바이어스에 의해 활성층(34)으로 넘어가게 된다. As such, when a reverse bias is applied between the first n-type GaN layer 33 and the p-type GaN layer 35, electrons transferred to the p-type GaN layer 35 are activated by the reverse bias. Will be skipped to).

따라서, 전자들을 주로 저항이 작은 제2 n형 GaN층(36)에서 생성하여 공급되도록 하고, 상기 p형 GaN층(35)의 두께를 얇게 형성하여 전압 강하로 인한 전력 손실을 최대한 줄임으로써, 전류 증폭에 따른 발광 효율이 향상될 수 있다. Therefore, the electrons are mainly generated and supplied from the second n-type GaN layer 36 having a small resistance, and the thickness of the p-type GaN layer 35 is formed to be thin to minimize the power loss due to the voltage drop as much as possible. The luminous efficiency due to amplification can be improved.

또한, 이미 설명한 바와 같이, 상기 활성층(34)에는 기판(32) 방향으로 압전 전기장이 자체적으로 존재하게 됨으로써, 발광 효율을 떨어뜨리게 된다. In addition, as described above, the piezoelectric electric field is present in the active layer 34 in the direction of the substrate 32, thereby lowering the luminous efficiency.

이러한 문제점을 해결하기 위해, 상기 제1 n형 GaN층(33)과 상기 p형 GaN층(35) 사이에 역방향 바이어스를 걸어주게 되면, 상기 기판(32) 방향으로 존재하는 압전 전기장의 반대 방향, 즉 상기 제2 n형 GaN층(36) 방향으로 전기장이 형성되게 된다. 이와 같이 형성된 전기장에 의해 상기 압전 전기장이 상쇄되게 됨으로써, 전자들과 정공들이 보다 많이 오버랩(overlap)되게 되어 보다 높은 양자 효율을 기대할 수 있다.In order to solve this problem, if a reverse bias is applied between the first n-type GaN layer 33 and the p-type GaN layer 35, the opposite direction of the piezoelectric electric field existing in the direction of the substrate 32, That is, an electric field is formed in the direction of the second n-type GaN layer 36. As the piezoelectric electric field is canceled by the electric field formed as described above, electrons and holes are overlapped more and higher quantum efficiency can be expected.

이상에서 살펴본 바와 같이, 본 발명의 반도체 발광소자에 의하면, 자체적으로 생성되는 압전 전기장을 역방향 바이어스에 따른 전기장에 의해 상쇄시켜 발광효율을 향상시킬 수 있다. As described above, according to the semiconductor light emitting device of the present invention, the light emitting efficiency may be improved by canceling the piezoelectric electric field generated by the electric field according to the reverse bias.

또한, 본 발명의 반도체 발광소자에 의하면, p형 GaN층의 두께를 전자 확산 거리보다 작아지도록 형성함으로써, p형 GaN층의 커다란 저항에 의한 전압 강하에 따른 전력 손실을 최소화시켜 전류 증폭 효과에 따른 발광효율을 향상시킬 수 있다.In addition, according to the semiconductor light emitting device of the present invention, the thickness of the p-type GaN layer is formed to be smaller than the electron diffusion distance, thereby minimizing the power loss due to the voltage drop caused by the large resistance of the p-type GaN layer, resulting in the current amplification effect. The luminous efficiency can be improved.

그러므로, 본 발명의 반도체 발광소자는 발광효율을 향상시켜 고효율 및 고출력의 광을 생성할 수 있다.Therefore, the semiconductor light emitting device of the present invention can improve the luminous efficiency and generate light of high efficiency and high output.

도 1은 종래의 질화물 반도체 발광소자를 도시한 단면도.1 is a cross-sectional view showing a conventional nitride semiconductor light emitting device.

도 2는 도 1의 활성층에 존재하는 압전 전기장을 나타낸 도면.2 shows a piezoelectric electric field present in the active layer of FIG.

도 3은 본 발명의 바람직한 일 실시예에 따른 질화물 반도체 발광소자를 도시한 단면도. 3 is a cross-sectional view showing a nitride semiconductor light emitting device according to an embodiment of the present invention.

도 4는 도 3의 질화물 반도체 발광소자에 인가되는 전압 관계를 나타낸 도면.4 is a diagram illustrating a voltage relationship applied to the nitride semiconductor light emitting device of FIG. 3.

<도면의 주요 부분에 대한 부호의 명칭><Name of the code for the main part of the drawing>

31 : 기판 32 : 버퍼층31 substrate 32 buffer layer

33, 36 : n형 GaN층 34 : 활성층33, 36: n-type GaN layer 34: active layer

35 : p형 GaN층 37, 38, 39 : 전극35: p-type GaN layer 37, 38, 39: electrode

Claims (6)

기판; Board; 상기 기판 상에 순차적으로 형성된 버퍼층, 제1 n형 GaN층, 활성층 및 p형 GaN층;A buffer layer, a first n-type GaN layer, an active layer, and a p-type GaN layer sequentially formed on the substrate; 상기 p형 GaN층 상에 형성되는 제2 n형 GaN층; 및A second n-type GaN layer formed on the p-type GaN layer; And 상기 제1 n형 GaN층의 소정 부분, 상기 p형 GaN층의 소정 부분 및 상기 제2 n형 GaN층의 소정 부분에 각각 형성되는 제1, 제2 및 제3 전극First, second, and third electrodes formed on predetermined portions of the first n-type GaN layer, predetermined portions of the p-type GaN layer, and predetermined portions of the second n-type GaN layer, respectively. 을 포함하는 것을 특징으로 하는 반도체 발광소자.Semiconductor light emitting device comprising a. 제1항에 있어서, 상기 p형 GaN층과 상기 제2 n형 GaN층 사이에는 순방향 바이어스가 걸리고, 상기 제1 n형 GaN층과 상기 p형 GaN층 사이에는 역방향 바이어스가 걸리는 것을 특징으로 하는 반도체 발광소자.]The semiconductor of claim 1, wherein a forward bias is applied between the p-type GaN layer and the second n-type GaN layer, and a reverse bias is applied between the first n-type GaN layer and the p-type GaN layer. Light emitting element.] 제1항에 있어서, 상기 제1 n형 GaN층, 상기 활성층, 상기 p형 GaN층 및 상기 제2 n형 GaN층은 n-p-n 구조로 이루어지는 것을 특징으로 하는 반도체 발광소자.The semiconductor light emitting device of claim 1, wherein the first n-type GaN layer, the active layer, the p-type GaN layer, and the second n-type GaN layer have an n-p-n structure. 제1항에 있어서, 상기 제1 n형 GaN층에 인가되는 전압이 가장 크고, 상기 p형 GaN층에 인가되는 전압은 상기 제1 n형 GaN층에 인가되는 전압보다 상대적으로 작으며, 상기 제2 n형 GaN층에 인가되는 전압은 상기 p형 GaN층에 인가되는 전압보다 상대적으로 작아지는 것을 특징으로 하는 반도체 발광소자.The method of claim 1, wherein the voltage applied to the first n-type GaN layer is the largest, the voltage applied to the p-type GaN layer is relatively smaller than the voltage applied to the first n-type GaN layer, The voltage applied to the 2 n-type GaN layer is relatively smaller than the voltage applied to the p-type GaN layer. 제1항에 있어서, 상기 p형 GaN층의 두께는 전자의 확산 거리보다 작아지도록 형성되는 것을 특징으로 하는 반도체 발광소자.The semiconductor light emitting device of claim 1, wherein the thickness of the p-type GaN layer is formed to be smaller than a diffusion distance of electrons. 제1항에 있어서, 상기 역방향 바이어스에 의해 생성된 전기장이 상기 활성층 내에 존재하는 압전 전기장을 상쇄시키는 것을 특징으로 하는 반도체 발광소자.The semiconductor light emitting device of claim 1, wherein the electric field generated by the reverse bias cancels the piezoelectric electric field present in the active layer.
KR20030097131A 2003-12-26 2003-12-26 Semiconductor-emitting device KR100540546B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030097131A KR100540546B1 (en) 2003-12-26 2003-12-26 Semiconductor-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030097131A KR100540546B1 (en) 2003-12-26 2003-12-26 Semiconductor-emitting device

Publications (2)

Publication Number Publication Date
KR20050065959A true KR20050065959A (en) 2005-06-30
KR100540546B1 KR100540546B1 (en) 2006-01-11

Family

ID=37257098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030097131A KR100540546B1 (en) 2003-12-26 2003-12-26 Semiconductor-emitting device

Country Status (1)

Country Link
KR (1) KR100540546B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765385B1 (en) * 2005-12-16 2007-10-10 서울옵토디바이스주식회사 Light emitting device having arrayed cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765385B1 (en) * 2005-12-16 2007-10-10 서울옵토디바이스주식회사 Light emitting device having arrayed cells

Also Published As

Publication number Publication date
KR100540546B1 (en) 2006-01-11

Similar Documents

Publication Publication Date Title
JP4163192B2 (en) Nitride semiconductor device
JP4872450B2 (en) Nitride semiconductor light emitting device
JP4592560B2 (en) Nitride semiconductor light emitting device
KR100604406B1 (en) Nitride semiconductor device
JP2009510762A (en) Light emitting device having vertically stacked light emitting diodes
JPH11150303A (en) Light emitting parts
WO2007117035A1 (en) Nitride semiconductor light emitting element and method for fabricating the same
JP2008047767A (en) Group iii nitride semiconductor device
KR20120040011A (en) Light emitting diode
JP4728788B2 (en) Semiconductor light emitting device
US7902562B2 (en) Light emitting diode device that includes a three dimensional cloud structure and manufacturing method thereof
KR20090058364A (en) Gan-based semiconductor light emitting device
KR100604423B1 (en) Nitride semiconductor device
JP2004048067A (en) Light emitting component and method for manufacturing the same
JP2007019057A (en) Light emitting diode
US20130228740A1 (en) Light-emitting diode device
KR100540546B1 (en) Semiconductor-emitting device
JP3934730B2 (en) Semiconductor light emitting device
JP2000004047A (en) Semiconductor light emitting device and fabrication thereof
JP3903988B2 (en) Nitride semiconductor device
KR101123012B1 (en) Light emitting devices
KR101381984B1 (en) Method for manufacturing light emitting diode chip and light emitting diode manufactured using the same
JP5440525B2 (en) Semiconductor light emitting device
CN111834506B (en) Tripolar light-emitting tube with high power amplification factor and preparation method thereof
JP2004179247A (en) Semiconductor light emitting element

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee