KR20050054030A - 테스트신호 발생장치 - Google Patents
테스트신호 발생장치 Download PDFInfo
- Publication number
- KR20050054030A KR20050054030A KR1020030087305A KR20030087305A KR20050054030A KR 20050054030 A KR20050054030 A KR 20050054030A KR 1020030087305 A KR1020030087305 A KR 1020030087305A KR 20030087305 A KR20030087305 A KR 20030087305A KR 20050054030 A KR20050054030 A KR 20050054030A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- test
- test signal
- redundant area
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 테스트 영역을 구별하기 위한 리던던트 영역 테스트신호를 선택적으로 활성화시키는 테스트신호 발생장치를 개시한다.
본 발명의 테스트신호 발생장치는 테스트 영역에 따라 선택적으로 활성화되는 특정 어드레스 신호를 선택적으로 전송하는 어드레스 전송부, 상기 어드레스 전송부를 통해 전송된 어드레스 신호를 래치하는 어드레스 래치부, 및 상기 어드레스 래치부에 래치된 어드레스 신호에 따라 리던던트 영역에 대한 테스트시 활성화되는 리던던트 영역 테스트신호를 선택적으로 활성화시키는 리던던트 영역 테스트신호 발생부를 구비하며, 테스트 영역 선택시 최초로 인가되는 상기 특정 어드레스를 래치한 후 래치된 데이터를 이용하여 리던던트 영역 테스트신호를 발생시킴으로써 어드레스 입력 오류에 따른 리던던트 영역 테스트신호의 발생 오류를 방지할 수 있다.
Description
본 발명은 테스트 영역을 결정하는 테스트신호 발생장치에 관한 것으로서, 보다 상세하게는 리던던트 영역 테스트신호 발생을 결정하는 특정 어드레스 신호가 리드 및 라이트시 어드레스 입력 오류에 따라 변경되는 것을 방지하기 위해 해당 어드레스를 래치하여 사용하는 테스트신호 발생장치에 관한 것이다.
일반적으로 메모리 테스트는 노말 영역과 리던던트 영역을 구분하여 실시된다.
이를 위해, 종래에는 특정 어드레스를 이용하여 리던던트 영역 테스트신호(TRATX)를 선택적으로 활성화시킴으로써 노말 영역과 리던던트 영역을 구분하고 있다.
도 1은 종래 리던던트 영역 테스트신호(TRATX) 발생을 위한 테스트신호 발생장치의 구성을 나타내는 구성도이다.
도 1의 테스트신호 발생장치는 테스트 영역이 변경될 때 마다 별도의 제어명령으로 리던던트 영역 테스트신호(TRATX)를 발생시켜 테스트 모드를 변경하지 않고, 특정 어드레스 LA14에 따라 리던던트 영역 테스트신호(TRATX)가 발생되도록 함으로써 노말 영역과 리던던트 영역 모두를 연속적으로 테스트 할 수 있도록 해준다.
도 1의 테스트신호 발생장치는 제어신호 TRATXY와 어드레스 LA14를 낸드연산하는 낸드게이터 ND1, 제어신호 TRATXI와 인버터 IV1에 의해 반전된 제어신호 TRATXYDHK를 낸드연산하는 낸드게이트 ND2, 낸드게이트 ND1 및 낸드게이트 ND2의 출력을 낸드연산하는 낸드게이트 ND3 및 낸드게이트 ND3의 출력을 지연시켜 출력하는 인버터 IV2 및 IV3를 구비한다.
도 1의 테스트신호 발생장치에서는, 테스트 모드시 제어신호 TRATXY 및 TRATXI를 각각 하이 및 로우로 설정하면, 리던던트 영역 테스트신호 TRATX는 어드레스 LA14에 따라 선택적으로 발생된다. 이때, 제어신호 TRATXI는 어드레스 LA14와 상관없이 외부의 제어명령에 따라 선택적으로 리던던트 영역 테스트신호 TRATX를 발생시키고자 할 때 사용되는 신호이다. 제어신호 TRATXY는 어드레스 LA14에 따라 리던던트 영역 테스트신호 TRATX가 발생되도록 하기 위한 신호이며, 이를 위해 도 1에서는 항상 하이 상태로 유지된다.
이러한 도 1의 테스트신호 발생장치에서는 리던던트 영역이 선택된 후 리던던트 영역 내에서 어드레스를 바꿔가며 리드 및 라이트 테스트를 수행시, 컬럼 어드레스에 의해 어드레스 LA14가 로우로 변화되지 않도록 주의해야 하는 불편함이 있다. 즉, 어드레스 입력의 오류로 인해 리던던트 영역에 대한 테스트 수행 중 어드레스 LA14가 로우로 천이되면, 테스트 오류(BL EQ)를 유발하게 된다.
따라서, 위와 같은 문제를 해결하기 위한 본 발명의 목적은 테스트 모드시 어드레스 입력 방식을 개선하여 어드레스 입력 오류에 의한 테스트 오류를 미연에 방지하는데 있다.
위와 같은 목적을 달성하기 위한 본 발명의 테스트신호 발생장치는 테스트 영역에 따라 선택적으로 활성화되는 특정 어드레스 신호를 선택적으로 전송하는 어드레스 전송부; 상기 어드레스 전송부를 통해 전송된 어드레스 신호를 래치하는 어드레스 래치부; 및 상기 어드레스 래치부에 래치된 어드레스 신호에 따라 리던던트 영역에 대한 테스트시 활성화되는 리던던트 영역 테스트신호를 선택적으로 활성화시키는 리던던트 영역 테스트신호 발생부를 구비한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 2는 본 발명에 따른 테스트신호 발생장치의 회로구성을 나타내는 회로도이다.
본 발명의 테스트신호 발생장치는 어드레스 전송부(10), 어드레스 래치부(20) 및 리던던트 영역 테스트신호 발생부(30)를 구비한다.
어드레스 전송부(10)는 액티브신호 ACT가 활성화시에만 특정 어드레스 LA14를 어드레스 래치부(20)로 전송한다. 이때, 액티브신호 ACT는 노말 영역 또는 리던던트 영역에 대한 테스트가 처음 시작될 인가되는 최초의 어드레스 LA14 만이 어드레스 래치부(20)에 래치되도록 잠시 활성화되었다 비활성화된다.
이러한 어드레스 전송부(10)는 액티브신호 ACT를 반전시켜 출력하는 인버터 IV4, 액티브신호 ACT와 인버터 IV4에 의해 반전된 액티브신호 /ACT에 따라 선택적으로 어드레스 LA14를 어드레스 래치부(20)로 전송하는 전송게이트 T1을 구비한다.
어드레스 래치부(20)는 어드레스 전송부(10)를 통해 전송된 어드레스 LA14를 래치한다.
이러한 어드레스 래치부(20)는 입출력 단자가 상호 연결되어 래치회로를 구성하는 인버터 IV5 와 IV6 및 래치된 데이터를 반전시켜 출력하는 인버터 IV7를 구비한다.
리던던트 영역 테스트신호 발생부(30)는 어드레스 래치부(20)의 출력신호 LA14에 따라 리던던트 영역 테스트신호 TRATX가 활성화되도록 한다. 리던던트 영역 테스트신호 발생부(30)의 구성 및 동작은 도 1에서와 동일한다.
상술된 구성을 갖는 본 발명의 테스트신호 발생장치의 동작을 간략하게 설명하면 다음과 같다.
어드레스 LA14는 리던던트 영역에 대한 테스트 수행시에는 하이로 활성화되고, 노말 영역에 대한 테스트 수행시에는 로오로 비활성화된다.
리던던트 영역에 대한 테스트 수행 시작시, 어드레스 LA14가 하이로 활성화되면 액티브신호 ACT도 같이 하이로 활성화되어 어드레스 LA14를 어드레스 래치부(20)로 전송한다. 어드레스 LA14가 어드레스 래치부(20)에 래치되면, 액티브신호 ACT가 비활성화되어 리던던트 영역에 대한 테스트 수행 도중에 새로운 어드레스 LA14가 어드레스 래치부(20)로 인가되는 것을 차단한다. 이로써, 리던던트 영역에 대한 테스트 중에는 어드레스 래치부(20)에 래치된 어드레스 LA14가 계속 사용되므로, 리던던트 영역에 억세스 후 어드레스를 바꿔가며 리드 또는 라이트를 수행하여도 도 1에서와 같이 어드레스 LA14가 변경되는 일은 발생하지 않게 된다.
어드레스 래치부(20)에 래치된 어드레스 BX14는 리던던트 영역 테스트신호 발생부(30)로 인가된다.
본 발명의 리던던트 영역 테스트신호 발생부(30)에서, 제어신호 TRATXY는 항상 하이 상태로 유지되므로 리던던트 영역 테스트신호 TRATX는 래치된 어드레스 BX14에 따라 활성화된다.
선택된 어느 한 영역(노말 영역 또는 리던던트 영역)에 테스트 수행 중에는, 액티브신호 ACT가 비활성화되어 어드레스 래치부(20)에 래치된 데이터는 외부에서 인가되는 어드레스 LA14에 의해 영향을 받지 않으므로, 동일한 영역에 대한 테스트 중 어드레스 입력 오류로 인해 어드레스 LA14가 바뀌더라도 리던던트 영역 테스트신호 TRATX의 발생에는 영향을 주지 않게 된다.
만약, 상술된 본 발명의 구성에서, 어드레스 LA14에 따라 리던던트 영역 테스트신호 TRATX를 발생시키지 않고 제어신호 TRATXI로 리던던트 영역 테스트신호 TRATX를 선택적으로 발생시키고자 하는 경우에는, 제어신호 TRATXY를 로우로 변경하면 된다.
상술한 바와 같이, 본 발명의 테스트신호 발생장치는 리던던트 영역 테스트신호의 발생을 제어하는 특정 어드레스에 대해 테스트 영역 선택시 최초로 인가되는 상기 특정 어드레스를 래치한 후 래치된 데이터를 이용하여 리던던트 영역 테스트신호를 발생시킴으로써 어드레스 입력 오류에 따른 리던던트 영역 테스트신호의 발생 오류를 방지할 수 있다.
도 1은 종래 리던던트 영역 테스트신호(TRATX) 발생을 위한 테스트신호 발생장치의 구성을 나타내는 구성도.
도 2는 본 발명에 따른 테스트신호 발생장치의 회로구성을 나타내는 회로도.
Claims (2)
- 테스트 영역에 따라 선택적으로 활성화되는 특정 어드레스 신호를 선택적으로 전송하는 어드레스 전송부;상기 어드레스 전송부를 통해 전송된 어드레스 신호를 래치하는 어드레스 래치부; 및상기 어드레스 래치부에 래치된 어드레스 신호에 따라 리던던트 영역에 대한 테스트시 활성화되는 리던던트 영역 테스트신호를 선택적으로 활성화시키는 리던던트 영역 테스트신호 발생부를 구비하는 테스트신호 발생장치.
- 제 1항에 있어서, 상기 어드레스 전송부는특정 테스트 영역이 선택된 후, 선택된 테스트 영역에 대한 최초의 상기 특정 어드레스 신호만을 상기 어드레스 래치부로 전송하는 것을 특징으로 하는 테스트신호 발생장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030087305A KR20050054030A (ko) | 2003-12-03 | 2003-12-03 | 테스트신호 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030087305A KR20050054030A (ko) | 2003-12-03 | 2003-12-03 | 테스트신호 발생장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050054030A true KR20050054030A (ko) | 2005-06-10 |
Family
ID=37249411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030087305A KR20050054030A (ko) | 2003-12-03 | 2003-12-03 | 테스트신호 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050054030A (ko) |
-
2003
- 2003-12-03 KR KR1020030087305A patent/KR20050054030A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100634034B1 (ko) | 메모리 장치 테스트를 위한 온-칩 회로 및 방법 | |
| US20070086252A1 (en) | Semiconductor memory device | |
| US7436204B2 (en) | Apparatus and method for determining on die termination modes in memory device | |
| US8356214B2 (en) | Internal signal monitoring device in semiconductor memory device and method for monitoring the same | |
| JP3406698B2 (ja) | 半導体装置 | |
| US8588013B2 (en) | Address decoding method and semiconductor memory device using the same | |
| US8483005B2 (en) | Internal signal generator for use in semiconductor memory device | |
| KR100521048B1 (ko) | 슈도 스태틱램의 동작모드 제어방법 및 제어회로, 이를구비한 슈도 스태틱램 및 그의 동작모드 수행방법 | |
| US7053686B2 (en) | Data strobe circuit using clock signal | |
| KR101027682B1 (ko) | 반도체 메모리 장치 및 그 데이터 기입 방법 | |
| JP2005310345A (ja) | Ｄｄｒｓｄｒａｍのデータ入力装置及び方法 | |
| JP2009267355A (ja) | オンダイターミネーション抵抗値テスト装置および方法、ならびに前記装置を有する半導体装置 | |
| JP2765376B2 (ja) | 半導体メモリ | |
| KR100402103B1 (ko) | 웨이퍼 번-인 테스트 모드 및 웨이퍼 테스트 모드 회로 | |
| US6064601A (en) | Integrated circuit memory devices and controlling methods that simultaneously activate multiple column select lines during a write cycle of a parallel bit test mode | |
| JP4178532B2 (ja) | 半導体メモリ素子のデコーディング装置及びその装置のイネーブル方法 | |
| KR20050054030A (ko) | 테스트신호 발생장치 | |
| KR20080089015A (ko) | 테스트 코드롬을 구비한 반도체 메모리 장치 | |
| KR100330575B1 (ko) | 반도체메모리소자의리드/라이트데이터에러검증장치및방법 | |
| US7106634B2 (en) | Semiconductor memory device and method of inputting or outputting data in the semiconductor memory device | |
| JPH0394350A (ja) | 半導体記憶装置 | |
| KR20030002503A (ko) | 지연 동기 루프 테스트 모드를 갖는 반도체 메모리 장치 | |
| KR100859833B1 (ko) | 반도체 메모리 장치 | |
| US20240194251A1 (en) | Local digit line (ldl) coupling cancellation | |
| US20240144984A1 (en) | Loopback circuit for low-power memory devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |