KR20050045628A - Underfill-less flip chip type semiconductor package - Google Patents

Underfill-less flip chip type semiconductor package Download PDF

Info

Publication number
KR20050045628A
KR20050045628A KR1020030079773A KR20030079773A KR20050045628A KR 20050045628 A KR20050045628 A KR 20050045628A KR 1020030079773 A KR1020030079773 A KR 1020030079773A KR 20030079773 A KR20030079773 A KR 20030079773A KR 20050045628 A KR20050045628 A KR 20050045628A
Authority
KR
South Korea
Prior art keywords
chip
formed
underfill
circuit board
printed circuit
Prior art date
Application number
KR1020030079773A
Other languages
Korean (ko)
Inventor
유철준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030079773A priority Critical patent/KR20050045628A/en
Publication of KR20050045628A publication Critical patent/KR20050045628A/en

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Abstract

본 발명은 반도체 칩을 패키지하지 않고 그대로 인쇄회로 기판에 실장하는 플립 칩 타입(Flip Chip Type)의 반도체 패키지에 관한 것으로, 더욱 상세하게는 활성면에 복수 개의 전극 패드가 형성되어 있으며, 전극 패드 상에는 솔더 범프가 형성되어 있는 반도체 칩과, 반도체 칩이 부착되는 일면에 도전성 패턴이 형성되고 도전성 패턴의 일단부에 솔더 범프와 일대일 대응으로 전기적 접속을 이루는 접속 패드가 형성되며, 그 위로 범프 랜딩 캐비티에 의해 접속 패드가 노출된 프리프래그층을 갖고, 노출된 접속 패드 상면이 포함된 프리프래그층의 내주면에 솔더 범프와 결합되는 범프 조인트 메탈층이 구비된 인쇄회로 기판을 포함하는 것을 특징으로 하여, 반도체 칩을 인쇄회로 기판에 부착 시 반도체 칩과 인쇄회로 기판 사이에 공간이 존재하지 않도록 The present invention relates to a semiconductor package of a flip chip-type (Flip Chip Type) for mounting on the printed circuit board without having to package a semiconductor chip, and more specifically has a plurality of electrode pads on the active surface is formed, on the electrode pad and the semiconductor chip with the solder bump is formed, a conductive pattern on a surface that the semiconductor chip is attached is formed, and forming a connection pad constituting the solder bump and electrically connected to one-to-one correspondence to one end of the conductive pattern on the top bump landing cavity the connection pad has the exposed prepregs layer, characterized in that the inner peripheral surface of the containing the upper surface of the exposed connection pad prepregs layer comprises a printed circuit board bump joint metal layer is provided that is coupled with a solder bump by a semiconductor when attaching the chip to the printed circuit board so that no space exists between the semiconductor chip and the printed circuit board 밀착시켜 부착됨으로써 언더필 공정이 생략되고, 전기적 특성이 향상되며, 언더필 공정 시 발생하는 보이드(Void)로 야기되는 문제를 해결하여 제품의 신뢰성이 향상된다. Attached by being adhered to the underfill process is omitted, improving the electrical properties and to solve the problems caused by the void (Void) generated during the underfill process is improved and the reliability of products. 또한, 언더필 공정에 사용되는 고가의 액상물질을 사용하지 않기에 제품의 제조 단가가 줄어 든다. In addition, the costs to the manufacturing cost of the product does not use expensive liquid material used in the underfill process reduced.

Description

언더필-리스 플립 칩 타입 반도체 패키지{Underfill-less Flip Chip Type Semiconductor Package} The underfill-less flip-chip type semiconductor package-less Flip Chip Underfill {Type} Semiconductor Package

본 발명은 플립 칩 타입의 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩의 솔더 범프와 인쇄회로기판 사이의 공간이 존재하지 않도록 반도체 칩을 밀착시켜 부착시킴으로써 언더필 공정이 필요 없는 언더필-리스 플립 칩 타입 반도체 패키지에 관한 것이다. The present invention relates to a semiconductor package of a flip chip type, and more particularly, to an underfill that does not require underfill process thereby brought into close contact with the semiconductor chip attachment so that the space between the solder bump and the printed circuit board semiconductor chip exists - less flip-chip type to a semiconductor package.

최근까지 반도체 칩의 전기적 접속에 있어서 도전성 금속선을 이용하는 와이어 본딩(Wire Bonding)법이 주류를 이루었다. Until recently, use of a conductive metal wire in the electrical connection between the semiconductor chip wire-bonded (Wire Bonding) method is finished, the mainstream. 그러나, 반도체 칩의 집적도가 크게 향상되고 그 칩을 사용하는 개인용 컴퓨터나 통신기기와 같은 전자 기기들이 고성능화됨에 따라 종래의 와이어 본딩 방법으로는 반도체 칩의 성능 향상에 대응하기가 어렵게 되었다. However, improving the degree of integration of semiconductor chip becomes larger as the electronic devices are high performance conventional wire bonding method, such as a personal computer or a communication device using the chip has been difficult to cope with improved performance of the semiconductor chip. 반도체 칩의 다핀화와 미세화에 와이어 본딩법의 적용은 그 한계에 이르렀으며 이에 따라 반도체 칩의 성능 향상에 대응할 수 있는 전기적 접속 방법으로서 플립 칩 본딩이 적용되고 있다. The application of the semiconductor chip and the wire bonding method in pinhwa refinement were reached its limit, thus being applied to flip chip bonding as an electric connection method, which may correspond to improved performance of semiconductor chips.

플립 칩 본딩법은 솔더 범프를 이용하여 반도체 칩을 인쇄회로 기판에 실장하는 것으로서, 솔더 범프를 통하여 상호 전기적 접속과 기판으로의 실장을 동시에 할 수 있다. Flip-chip bonding method can be as a printed circuit board mounted on a semiconductor chip using a solder bump, the mounting of the mutual electric connection with the substrate through the solder bump at the same time. 플립 칩 본딩을 위한 솔더 범프의 형성은 리소그래피(Lithography)법을 이용한 증발탈수/전기 도금 및 무전해 도금법과, 스크린 프린팅 후 리플로우를 하여 얻을 수 있으며, 솔더 범프의 접합 재료에 따라 메터라디컬(Metaradical) 방식과 비메터라디컬 방식으로 분류된다. The formation of solder bumps for flip chip bonding can be achieved by the evaporation dehydration / electroplating and electroless plating method and, after the screen printing reflow using a lithographic (Lithography) method, a meter radical according to the bonding material of the solder bumps ( Metaradical) is classified in such a way as non-meter radical manner. 메터라디컬 방식은 접합 재료에 금속 재료를 사용하는 것이고, 비메터라디컬 방식은 폴리이미드(Polyimide)와 같은 폴리머를 사용하는 것이다. Meter radical method is to use a metal material on the bonding material, a non-metering radical method is to use a polymer such as polyimide (Polyimide).

따라서, 플립칩 타입 반도체 패키지는 반도체 칩을 패키지하지 않고 그대로 인쇄회로 기판에 실장하는 기술로, 반도체 칩의 상부에 형성되어 있는 패드들 위에 솔더 범프(Solder Bump)를 형성하고 범프와 인쇄회로 기판에 인쇄된 접속패드를 플립 칩 본딩 방식으로 접속시키는 것이다. Accordingly, the flip chip type semiconductor package as a technique for mounting on the printed circuit board without having to package a semiconductor chip, forming a solder bump (Solder Bump) on the pads that are formed on the semiconductor chip and the bumps and the printed circuit board the printed connection pad is connected to a flip-chip bonding method. 이와 같은 방법으로 인쇄회로 기판에 반도체 칩을 실장하면, 반도체 칩과 인쇄회로 기판의 열팽창계수 차이로 인하여 그들과 접합되어 있는 솔더 범프의 상·하부 면에 전단 응력이 부가되고, 솔더 접합의 변형이 일어난다. By this same method, mounting a semiconductor chip on a printed circuit board, due to the thermal expansion coefficient difference between the semiconductor chip and the printed circuit board is the shear stress is added to the upper and the lower surface of the solder bump is bonded to them, deformation of the solder joint It happens. 이와 같은 변형을 소성 변형(Plastic Strain)이라 하며, 이 상태에서 솔더 접합이 심한 온도 변화를 겪게 되면, 소성 변형은 점점 증가하고 솔더 자체의 파괴 임계점을 넘게 되어 마침내 솔더 접합에 금이 가게 되어 반도체 패키지의 전기적 특성이 저하된다. And as this plastic such modified strain (Plastic Strain), when in this state, subjected to a solder bonding a severe change in temperature, plastic deformation is increased gradually and over the destruction threshold of the solder itself finally been cracked in the solder joint semiconductor package the electrical characteristics are degraded.

또한, 반도체 칩의 솔더 범프의 높이로 인해 반도체 칩과 인쇄회로 기판 사이에 갭(Gap)이 형성되어 반도체 칩의 지지력이 약화된다. Further, due to the height of the solder bumps of the semiconductor chip, the gap (Gap) between the semiconductor chip and the printed circuit board is formed is weakened force of the semiconductor chip. 따라서, 반도체 칩을 안정적으로 지지하고 솔더 범프의 상하 접합면에 금이 가는 것을 방지하기 위하여 언더필 공정을 실시한다. Therefore, stably support the semiconductor chip, an underfill process is performed in order to prevent any gold on the upper and lower bonding surfaces of the solder bumps.

이러한 플립 칩 타입 반도체 패키지는 반도체 칩 내부 회로에서 패드의 위치를 필요에 따라 결정할 수 있으므로 회로 설계를 단순화 시키고 회로선의 길이를 감소시켜 전기적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적 특성이 우수하며, 솔더 자기정력(Self-Alignment) 특성 때문에 본딩이 용이한 장점이 있다. The flip chip type semiconductor package by it can determine as required the position of the pad in the inner circuit semiconductor chip circuit simplifies the design and reduces the circuit length of the line it has excellent electrical properties and, here a semiconductor chip rear surface is exposed to an external thermal and the characteristic is superior, the bonding is easy because of the advantages solder self tack (self-Alignment) characteristics.

이하 도면을 참조하여 종래의 플립 칩 타입 반도체 패키지에 대해 설명한다. Reference to the drawings will be described in the conventional flip chip type semiconductor package.

도 1은 종래 기술에 의해 언더필 공정이 실시된 플립칩 타입 반도체 패키지의 부분 단면도이다. Figure 1 is a partial cross-sectional view of a flip chip type semiconductor package, the underfill process performed by the prior art.

도 1을 참조하면, 활성면에 복수 개의 전극 패드(103)가 형성되어 있으며, 전극 패드(103) 상에는 솔더 범프(105)가 형성되어 있는 반도체 칩(102)과, 반도체 칩(102)이 부착되는 일면에 도전성 패턴(도시되지 않음)이 형성되고 도전성 패턴의 일단부에 솔더 범프(105)와 일대일 대응으로 전기적 접속을 이루는 접속 패드(108)가 형성된 인쇄회로 기판(104)을 포함하는 플립칩 타입 패키지에 있어서, 솔더 범프(105)는 접속 패드(108)위로 압력과 열을 가하는 플립 칩 본딩 방식으로 부착되며 그 후 반도체 칩(102)을 안정적으로 지지하기 위해 반도체 칩(102)과 인쇄회로 기판(104) 사이에 형성된 공간 사이로 언더필 공정을 실시하여 언더필층(107)을 형성함으로써, 솔더 범프(105)의 변형을 줄일 수 있는 플립 칩 타입 패키지(101)를 제작하게 된다. 1, a plurality of electrode pads 103 are formed, and the electrode pad 103 is formed on the solder bump 105, the semiconductor chip 102 is formed, the semiconductor chip 102 on the active surface is attached a conductive pattern (not shown), the flip chip including a solder bump 105 and the printed circuit board 104, a connection pad 108 formed forms an electrical connection with a one-to-one correspondence to one end of the formed conductive pattern on a surface to be in the type of package, the solder bump 105 is connected to pad 108 to the top is attached to the flip chip bonding method of applying pressure and heat and then the semiconductor chip 102 and the print in order to stably support the semiconductor chip 102 circuit by subjected to the underfill process between the space formed between the substrate 104 form the underfill layer 107, thereby manufacturing the flip chip-type package 101 to reduce the deformation of the solder bumps 105. the

하지만, 이러한 언더필 공정이 추가된 플립 칩 타입 반도체 패키지(101)에서는 언더필 공정 시 공기가 제대로 배출되지 않을 경우 언더필 액을 경화시키면 공기로 인해 언더필 층에 보이드(Void)가 발생된다. However, this process the underfill is added to the flip chip type semiconductor packages 101, when curing the underfill solution when the process air during the underfill not be properly discharged void (Void) the underfill layer because of the air is generated. 이 때 언더필 층에 열이 가해지면 공기가 팽창되어 언더필층(107)에 크랙을 발생시킴으로써 제품의 신뢰성을 저하시키며, 또한 언더필 공정에 사용되는 액상물질은 고가이기 때문에 반도체 패키지의 제조 단가를 상승시키게 된다. At this time, when heat is applied to the underfill layer air is expanded degrade the reliability of a product by generating a crack in the underfill layer 107, and thereby increases the manufacturing cost of the semiconductor package because it is expensive is the liquid material used for the underfill process do.

따라서 본 발명은 인쇄회로 기판에 반도체 칩을 플립 칩 본딩시키는 플립 칩 타입 반도체 패키지 제작에 있어서, 솔더 범프의 변형을 방지할 뿐 아니라 전기적 특성이 향상되며, 솔더 범프로 인한 반도체 칩과 인쇄회로 기판사이의 공간이 존재하지 않도록 반도체 칩을 부착하여 고가의 언더필 공정을 실시하지 않아도 되는 언더필-리스 플립칩 타입 반도체 패키지를 제공함에 있다. Therefore, the present invention relates to a flip chip type semiconductor package produced for bonding a flip chip to a semiconductor chip to a printed circuit board, as well as to prevent deformation of the solder bumps improve the electrical characteristics, and, between the semiconductor chip and the printed circuit board due to a solder bump that is without the need of an expensive underfill process by attaching a semiconductor chip so that a space exists, the underfill - to provide a flip chip type semiconductor package-less.

본 발명은 상기와 같은 문제점을 해결하기 위해, 상세하게는 활성면에 복수 개의 전극 패드가 형성되어 있으며, 전극 패드 상에는 솔더 범프가 형성되어 있는 반도체 칩과, 반도체 칩이 부착되는 일면에 도전성 패턴이 형성되고 도전성 패턴의 일단부에 솔더 범프와 일대일 대응으로 전기적 접속을 이루는 접속 패드가 형성되며, 그 위로 범프 랜딩 캐비티에 의해 접속 패드가 노출된 프리프래그층을 갖고, 노출된 접속패드 상면이 포함된 프리프래그층의 내주면에 솔더 범프와 결합되는 범프 조인트 메탈층이 구비된 인쇄회로 기판을 포함하는 것을 특징으로 하는 언더필-리스 플립 칩 타입 반도체 패키지를 제공한다. The present invention to solve the above problems, specifically, there are a plurality of electrode pads on the active surface is formed, a conductive pattern on a surface that is a semiconductor chip, a semiconductor chip is formed is formed on the electrode pad, a solder bump attached shaped and is formed with a connecting pad forming the solder bump electrically connected to a one-to-one correspondence to one end of the conductive pattern, having the prepregs layer connection pad is exposed by the top bump landing cavity, with the upper surface exposed connection pad It provides less flip-chip type semiconductor package underfill comprises a printed circuit board having bump joint metal layer is coupled with a solder bump on an inner peripheral surface of the prepregs layer. 또한, 언더필-리스 플립 칩 타입 반도체 패키지는 메탈층이 형성된 접속 패드의 상면에서부터 인쇄회로 기판 몸체를 관통하는 홀을 더 가지는 것을 특징으로 하고 있다. In addition, the underfill-less flip-chip type semiconductor package is characterized in that it has further a hole through the printed circuit board body from the upper surface of the connection pad of metal layers.

이하 도면을 참조하여 본 발명에 따른 언더필-리스 플립 칩 타입 반도체 패키지에 대해 상세하게 설명한다. It will be described in detail lease flip chip type semiconductor package underfill according to the present invention with reference to the drawings.

도 2는 본 발명에 따른 언더필 공정이 생략된 언더필-리스 플립 칩 타입 반도체 패키지의 플립 칩 본딩 공정을 나타낸 부분 단면도이며, 도 3은 본 발명에 따른 언더필-리스 플립 칩 타입 반도체 패키지의 부분 단면도이다. Figure 2 is an underfill the process is omitted, the underfill according to the present invention and a partial sectional view showing a flip chip bonding process of the lease flip chip type semiconductor package, Figure 3 is an underfill according to the present invention a partial cross-sectional view of a lease flip chip type semiconductor package .

도 2에 나타낸 바와 같이 본 발명에 따른 언더필-리스 플립 칩 타입 반도체 패키지(1)는 반도체 칩(2)의 활성면 상에 형성된 전극 패드(3) 상부로 솔더 범프(3)가 형성되고, 반도체 칩(2)이 부착되는 인쇄회로 기판(4)에 이러한 솔더 범프(3)와 일대일 대응으로 전기적 접속을 이루는 접속 패드(8)가 형성되며, 그 위로 범프 랜딩 캐비티(11)에 의해 접속 패드(8)가 노출된 프리프래그층(6)이 형성되며, 프리프래그층(6) 상면에는 반도체 칩을 부착하기 위한 접착층(9)이 구비된다. FIG underfill according to the present invention as shown in Fig. 2 - less flip-chip type semiconductor package 1 has an electrode pad (3) solder bumps (3) to the upper part formed on the surface activity of the semiconductor chip 2 is formed on a semiconductor chip 2 is attached to a connection pad (8) forming these solder bumps (3) and electrically connected to a one-to-one basis to a printed circuit board (4) is formed that is, the connection pad by the top bump landing cavity 11 ( 8) the exposed prepregs layer 6 is formed, it prepregs upper surface layer (6) is provided with an adhesive layer 9 for attaching the semiconductor chip.

또한, 노출된 접속패드(8) 상면이 포함된 프리프래그층(6)의 내주면에 솔더 범프(5)와 결합되는 범프 조인트 메탈층(10)이 구비되며, 범프 조인트 메탈층(10)이 형성된 접속패드(8) 상면에서부터 인쇄회로 기판 몸체를 관통하는 홀(7)이 형성된다. In addition, coupled with the solder bumps 5 on the inner circumferential surface of the containing the upper surface of the exposed connection pad (8) the prepregs layer 6, the bump joint metal layer 10 and this includes, bump joint metal layer 10 is formed the hole 7 from the upper surface of the connection pad (8) penetrating the printed circuit board body is formed.

이러한 구성에 의해 반도체 칩(2)을 플립 칩 본딩하는 방법에 있어서는 솔더 범프(5)와 기판의 범프 랜딩 캐비티(11)의 배열을 맞추고 반도체 칩(2)을 인쇄회로 기판(4) 위에 형성된 접착층(9)에 붙이면서 적정한 압력을 가한 후 열을 가하여 반도체 칩(2)과 인쇄회로 기판(4)은 강한 접착력이 형성되고 동시에 저 융점의 반도체 칩(2) 표면의 솔더 범프(5)와 솔더 범프 조인트 메탈층(10)과의 전기적 결합이 형성되는 것을 특징으로 한다. An adhesive layer formed on the In solder bumps 5 and the bump landing cavity align an array of 11, the substrate 4 of the semiconductor chip (2) printed circuit board in the method of bonding a flip chip to a semiconductor chip (2) With this arrangement butyimyeonseo to 9 by heating was added an appropriate pressure the semiconductor chip 2 and the printed circuit board 4 has a strong adhesive strength is formed at the same time, the solder bumps 5 and the solder bump of the semiconductor chip 2, the surface of the low melting point the electrical coupling between the joint metal layer 10 is being formed. 이 후 추가의 열 경화를 통해서 접착층(9)의 접착력을 증가 시킬 수도 있다. After this may increase the adhesive force of the adhesive layer 9 through an additional heat curing.

또한 도 3에 나타난 바와 같이 솔더 범프(5)와 메탈층(10)과의 결합 후 남은 잉여의 메탈이 인쇄회로 기판(4)에 형성된 홀(7)에 의해 빠져나가 메탈이 접착 계면을 따라 퍼져 나가는 것을 방지함으로써 전기적 손실이 발생하지 않는 것을 특징으로 한다. Also spread along the solder bumps 5 and the metal layer 10 and the bonding and then surplus of the metal printed circuit board (4) holes (7) to exit out of the metal of the adhesive interface by formed of, as shown in Figure 3 by preventing outgoing it characterized in that the electrical loss does not occur.

따라서 본 발명에 의한 언더필-리스 플립 칩 반도체 패키지는 반도체 칩을 인쇄회로 기판에 실장함에 있어서, 솔더 범프가 범프 랜딩 캐비티에 삽입되는 구조로 솔더 범프의 변형이 발생하지 않으며, 솔더 범프 높이로 인한 반도체 칩과 인쇄회로 기판 사이에 공간이 존재하지 않도록 함으로써, 언더필 공정이 생략되어 언더필 공정 시 발생하는 문제점을 해결할 수 있고, 고가의 언더필 재료를 사용하지 않음으로써 제조 단가를 낮출 수 있다. Thus, the underfill according to the present invention in as less flip-chip semiconductor package is mounted on a substrate a semiconductor chip printed circuits, a solder bump is no deformation of the solder bump occurs in a structure that is inserted into a bump landing cavity, the semiconductor due to the solder bump height by ensuring that there is no space between the chip and the printed circuit board, the underfill process is omitted, it is possible to solve the problems occurring in the underfill step, it is possible to reduce the manufacturing cost by not using expensive underfill material.

또한, 반도체 칩의 솔더 범프는 인쇄회로 기판에 구비된 메탈층과 전기적 접속을 이루게 함으로써 반도체 패키지의 전기적 특성이 향상된다. In addition, the solder bumps of the semiconductor chip has the electrical characteristics of the semiconductor package is improved by the formed metal layer and electrically connected to a printed circuit board provided.

도1은 종래 기술에 의해 언더필 공정이 실시된 플립 칩 타입 반도체 패키지의 부분 단면도. 1 is a cross-sectional view of a portion of a flip chip type semiconductor package, the underfill process performed by the prior art.

도2는 본 발명에 의한 언더필 공정이 생략된 언더필-리스 플립 칩 타입 반도체 패키지의 플립 칩 본딩 공정을 나타낸 부분 단면도. Figure 2 is an underfill underfill step is omitted according to the present invention, partial cross-sectional view showing a flip chip bonding process less of a flip chip type semiconductor package.

도3은 본 발명에 의한 언더필-리스 플립 칩 타입 반도체 패키지의 부분 단면도. Figure 3 is an underfill according to the present invention less the flip-chip-type, partial cross-sectional view of the semiconductor package.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

1, 101: 반도체 패키지 1, 101: semiconductor package

2, 102: 반도체 칩 2, 102: semiconductor chip,

3, 103: 전극 패드 3103: electrode pad

4, 104: 인쇄회로 기판 4104: a printed circuit board

5, 105: 솔더 범프 5105: Solder bumps

6: 프리프래그층 6: prepregs layer

8, 108; 8108; 접속 패드 Connection pads

9: 접착층 9: adhesive

10: 메탈층 10: metal layer,

Claims (2)

  1. 활성면에 복수 개의 전극 패드가 형성되어 있으며, 상기 전극 패드 상에는 솔더 범프가 형성되어 있는 반도체 칩; A plurality of electrode pads on the active surface is formed, and the semiconductor chip is formed with the electrode pads formed on a solder bump; and
    반도체 칩이 부착되는 일면에 도전성 패턴이 형성되고 상기 도전성 패턴의 일단부에 상기 솔더 범프와 일대일 대응으로 전기적 접속을 이루는 접속 패드가 형성되며, 그 위로 범프 랜딩 캐비티에 의해 상기 접속 패드가 노출된 프리프래그층을 갖고, 상기 노출된 접속패드 상면이 포함된 프리프래그층의 내주면에 상기 솔더 범프와 결합되는 범프 조인트 메탈층이 구비된 인쇄회로 기판을 포함하는 것을 특징으로 하는 언더필-리스 플립 칩 타입 반도체 패키지. A conductive pattern on a surface that the semiconductor chip is attached is formed, and forming a connecting pad forming the end portion wherein the solder bump is electrically connected to one-to-one correspondence to the conductive pattern, the above said connection pad is exposed by the bump landing cavity prepreg have the lag layers, the underfill to the inner peripheral surface of said containing the connection pad top surface exposed prepregs layer characterized in that it comprises a printed circuit board bump joint metal layer is provided that is coupled to the solder bump-less flip chip-type semiconductor package.
  2. 제 1 항에 있어서, 언더필-리스 플립 칩 타입 반도체 패키지는 상기 메탈층이 형성된 접속 패드의 상면에서부터 상기 인쇄회로 기판 몸체를 관통하는 홀을 더 가지는 것을 특징으로 하는 언더필-리스 플립칩 타입 반도체 패키지. The method of claim 1 wherein the underfill-less flip-chip type semiconductor package underfill, characterized in that it has further a hole through the printed circuit board body from the upper surface of the connection pad of the metal layer formed - less flip-chip type semiconductor package.
KR1020030079773A 2003-11-12 2003-11-12 Underfill-less flip chip type semiconductor package KR20050045628A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030079773A KR20050045628A (en) 2003-11-12 2003-11-12 Underfill-less flip chip type semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030079773A KR20050045628A (en) 2003-11-12 2003-11-12 Underfill-less flip chip type semiconductor package

Publications (1)

Publication Number Publication Date
KR20050045628A true KR20050045628A (en) 2005-05-17

Family

ID=37245288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030079773A KR20050045628A (en) 2003-11-12 2003-11-12 Underfill-less flip chip type semiconductor package

Country Status (1)

Country Link
KR (1) KR20050045628A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762354B1 (en) * 2006-09-11 2007-10-12 주식회사 네패스 Flip chip semiconductor package and fabrication method thereof
US8815731B2 (en) 2010-07-01 2014-08-26 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US8941245B2 (en) 2011-10-26 2015-01-27 Samsung Electronics Co., Ltd. Semiconductor package including semiconductor chip with through opening

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762354B1 (en) * 2006-09-11 2007-10-12 주식회사 네패스 Flip chip semiconductor package and fabrication method thereof
US8815731B2 (en) 2010-07-01 2014-08-26 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US8941245B2 (en) 2011-10-26 2015-01-27 Samsung Electronics Co., Ltd. Semiconductor package including semiconductor chip with through opening

Similar Documents

Publication Publication Date Title
US7119445B2 (en) Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
CN1100473C (en) Structure reinforced spherical grid array semiconductor package and system
JP4551255B2 (en) Semiconductor device
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP3013831B2 (en) Mmic package
US7300865B2 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive
US6985362B2 (en) Printed circuit board and electronic package using same
US6008536A (en) Grid array device package including advanced heat transfer mechanisms
KR100886778B1 (en) Apparatus with compliant electrical terminals, and methods for forming same
US6265775B1 (en) Flip chip technique for chip assembly
JP3233535B2 (en) Semiconductor device and manufacturing method thereof
US6020220A (en) Compliant semiconductor chip assemblies and methods of making same
US6756685B2 (en) Semiconductor device
JP3297254B2 (en) Semiconductor package and a method of manufacturing the same
US6064576A (en) Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
US20060113356A1 (en) Method and device for mounting electric component
CN100431142C (en) Semiconductor device and its manufacturing method
US5834848A (en) Electronic device and semiconductor package
US6294831B1 (en) Electronic package with bonded structure and method of making
US5959356A (en) Solder ball grid array carrier package with heat sink
US6084777A (en) Ball grid array package
US20090102047A1 (en) Flip chip package structure and carrier thereof
US20020030261A1 (en) Multi-flip-chip semiconductor assembly
US6204559B1 (en) Ball grid assembly type semiconductor package having improved chip edge support to prevent chip cracking
JP3967133B2 (en) Manufacturing method of semiconductor device and electronic device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination