KR20050033340A - Method of fomring a phase-changable memeory device - Google Patents

Method of fomring a phase-changable memeory device Download PDF

Info

Publication number
KR20050033340A
KR20050033340A KR20030069334A KR20030069334A KR20050033340A KR 20050033340 A KR20050033340 A KR 20050033340A KR 20030069334 A KR20030069334 A KR 20030069334A KR 20030069334 A KR20030069334 A KR 20030069334A KR 20050033340 A KR20050033340 A KR 20050033340A
Authority
KR
Grant status
Application
Patent type
Prior art keywords
forming
film
method
phase
formed
Prior art date
Application number
KR20030069334A
Other languages
Korean (ko)
Inventor
이수연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/108Dynamic random access memory structures

Abstract

A method for forming a phase-changeable memory device is provided to obtain a programming requiring only a small electric current by forming a cone shaped lower electrode contact having a small upper surface thereof. An interlayer dielectric(114) is stacked on a semiconductor substrate(100). A mask pattern(116) having an opening is formed on the interlayer dielectric. An undercut area exposing the semiconductor substrate through the opening of the mask pattern is formed on the interlayer dielectric. A thin film is formed only on the top of the mask pattern. A cone shaped connector(122a) is formed on the semiconductor substrate within the undercut area by depositing a connection layer vertically. The connection layer stacked on the thin film is removed together with the thin film. The end of the connector is exposed by stacking and planarizing a dielectric film(124). A phase-changeable element(126) is formed. An upper electrode contact(130) electrically connecting with the phase-changeable element is formed.

Description

상변환 기억 소자의 형성 방법{Method of fomring a phase-changable memeory device} A method of forming a conversion memory devices {Method of fomring a phase-changable memeory device}

본 발명은 비휘발성 기억 소자의 형성 방법에 관한 것으로 특히 상변환 기억 소자의 형성 방법에 관한 것이다. The present invention relates to a method of forming a particular phase-change memory element relates to a method for forming a non-volatile storage element.

비휘발성 메모리소자들은 그들의 전원이 차단될지라도 그들 내에 저장된 데이타들이 소멸되지 않는 특징을 갖는다. Non-volatile memory devices have the feature that their power supply is cut off even if the data are stored in them are not destroyed. 이러한 비휘발성 메모리소자들은 적층 게이트 구조(stacked gate structure)를 갖는 플래쉬 기억 셀들을 주로 채택하고 있다. The non-volatile memory devices mainly employ flash memory cells having a stacked gate structure (stacked gate structure). 상기 적층 게이트 구조는 채널 상에 차례로 적층된 터널산화막, 부유게이트, 게이트 층간 유전체막(inter-gate dielectric layer) 및 제어게이트 전극을 포함한다. The stacked gate structure includes a tunnel oxide film sequentially stacked on a channel, a floating gate, a gate dielectric interlayer film (inter-gate dielectric layer), and a control gate electrode. 따라서, 상기 플래쉬 기억 셀들의 신뢰성 및 프로그램 효율을 향상시키기 위해서는 상기 터널산화막의 막질이 개선되어야 하고 셀의 커플링 비율이 증가되어야 한다. Therefore, in order to enhance reliability and program efficiency of the flash memory cell must be improved and the film quality of the tunnel oxide layer must be increased, the coupling ratio of the cell.

상기 플래쉬 메모리소자들 대신에 새로운 비휘발성 기억소자들, 예컨대 상변환 기억소자들이 최근에 제안된 바 있다. The new non-volatile storage elements in place of the flash memory device, for example, phase change memory element that has been proposed recently. 상기 상변환 기억소자들은 상변화에 따른 저항 차이를 이용하여 프로그램 및 읽기등을 실행할 수 있다. The phase change memory device may use a resistance difference according to the phase change or the like to execute a program and read. 상기 상변환 기억소자에서 상변환 요소와 접하는 하부전극콘택 또는 상부전극콘택의 접합 면적이 작아야 적은 전류로 프로그램등이 가능하다. Such as the phase change memory element in the phase-change element and in contact with the lower electrode contact or the smaller contact area of ​​the upper electrode contacts with a lower current program is possible. 따라서, 상기 접합 면적을 작게 만들기 위해 여러가지 방법들이 연구되고 있다. Thus, there have been studied various methods for making small the contact area.

본 발명의 기술적 과제는 상변환 요소와 하부전극콘택과의 접합 면적을 작게 할 수 있는 상변환 기억 소자의 형성 방법을 제공하는데 있다. Object of the present invention is to provide a method of forming a phase-change memory device capable of reducing the junction area between the phase change element and the lower electrode contact.

상기 기술적 과제를 달성하기 위한, 본 발명에 따른 상변환 기억 소자의 형성 방법은 다음과 같다. Forming method of converting a storage element according to the present invention, for achieving the said technical problem is as follows. 먼저, 반도체 기판 상에 층간절연막을 적층한다. First, a multilayer interlayer insulating film on a semiconductor substrate. 상기 층간절연막 상에 개구부를 갖는 마스크 패턴을 형성한다. To form a mask pattern having an opening on the interlayer insulating film. 상기 마스크 패턴의 상기 개구부를 통해 상기 층간절연막에 상기 반도체 기판을 노출시키는 언더컷 영역을 형성한다. Through the openings of the mask pattern to form the undercut region for exposing the semiconductor substrate in the insulating film between layers. 박리막을 경사진 방향으로 증착하여 상기 마스크 패턴의 상부에만 상기 박리막을 형성한다. Deposited film peeled off in a direction inclined to form the separation membrane only on the upper portion of the mask pattern. 연결막을 수직 방향으로 증착하여 상기 언더컷 영역안의 상기 반도체 기판 상에 콘 형상의 연결체를 형성한다. Depositing connection film in the vertical direction to form a cone-shaped connection member on the semiconductor substrate in the undercut region. 상기 박리막을 제거하는 동시에 상기 박리막 상에 적층된 상기 연결막도 제거한다. At the same time of removing the release film is removed the connection film stacked on the separation membrane. 절연막을 적층하고 평탄화하여 상기 연결체의 끝 부분을 노출시킨다. Laminating an insulating film and planarizing to expose the end of the connector body. 상변환 요소를 형성한다. To form a phase-change element. 그리고, 상기 상변환 요소와 전기적으로 접하는 상부전극콘택을 형성한다. Then, the formation of the phase-change element and the electrical contact to the top electrode contact.

상기 방법에 있어서, 상기 연결체를 이루는 상기 연결막은 몰리브덴(Mo), 니오브(Nb), 크롬(Cr) 및 금(Au)을 포함하는 그룹에서 선택되는 적어도 하나의 금속 또는 합금으로 형성될 수 있다. In the above method, it may be formed of at least one metal or alloy selected from the group comprising the connecting film of molybdenum (Mo), niobium (Nb), chromium (Cr) and gold (Au) constituting the connecting body .

이와는 다르게 상기 연결체를 이루는 상기 연결막은 산화막일 수 있으며, 상기 박리막을 제거한 후에, 상기 연결체를 콘포말하게 덮는 도전막이 형성될 수 있다. In contrast it may be different from the film connected to the oxide film forming the connecting body, after removing the release film, and a conductive film covering the connector body to the foam cone can be formed. 이때, 상기 도전막은 몰리브덴(Mo), 니오브(Nb), 크롬(Cr) 및 금(Au)을 포함하는 그룹에서 선택되는 적어도 하나의 금속 또는 합금으로 형성될 수 있다. At this time, may be formed of at least one metal or alloy selected from the group comprising wherein the conductive layer of molybdenum (Mo), niobium (Nb), chromium (Cr) and gold (Au).

상기 방법에 있어서, 상기 박리막은 산을 포함하는 용액을 이용하여 제거될 수 있으며 이때 상기 산은 바람직하게는 오르소인산(orthophosphoric acid)이다. In this method, a it can be removed using a solution, and wherein the acid is preferably climb stamp acid (orthophosphoric acid), including the separation membrane acid.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. With reference to the accompanying drawings will be described in detail preferred embodiments of the present invention. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. However, the invention is not limited to the embodiments set forth herein may be embodied in different forms. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. Rather, the embodiments are described here examples are being provided to make this disclosure to be thorough and is transmitted to be complete, and fully the scope of the present invention to those skilled in the art. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. In the figures, the dimensions of layers and regions are exaggerated for clarity. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. Further, in the case that layer is referred to is that in the other layer or substrate "a" between it can be formed directly on the other layer or substrate, or they may be interposed in the third layer. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. The same reference numerals throughout the specification denote like elements.

<실시예 1> <Example 1>

도 1 내지 7은 본 발명의 일 실시예에 따른 상변환 기억 소자의 형성 방법을 순차적으로 나타낸다. Figures 1 to 7 show a method of forming a phase change memory device according to an embodiment of the present invention in order.

도 1을 참조하면, 반도체 기판(100) 상에 소자분리막(미도시)을 형성하여 활성영역을 한정한다. 1, and on the semiconductor substrate 100 to form a device isolation film (not shown) defines the active region. 상기 반도체 기판(100)에 대해 열산화 공정을 진행하여 상기 활성영역 상에 열산화막으로 이루어지는 게이트 절연막(102)을 형성한다. Proceeds to thermal oxidation process for the semiconductor substrate 100 to form a gate insulating film 102 made of a thermal oxide film on said active region. 상기 게이트 절연막(102) 상에 도전막을 적층하고 패터닝하여 게이트전극(104)을 형성한다. The gate insulating film on a conductive laminate (102) and patterned to form the gate electrode 104. 상기 도전막은 폴리실리콘, 구리, 알루미늄 및 텅스텐등을 포함하는 그룹에서 선택되는 적어도 하나의 물질로 형성될 수 있다. May be formed of at least one material selected from the group consisting of the conductive film is polysilicon, copper, aluminum, and tungsten or the like. 상기 게이트전극(104)을 이온주입마스크로 사용하여 상기 활성영역내에 불순물을 주입하여 소오스/드레인 영역(106)을 형성한다. Implanting an impurity into the active region using the gate electrode 104 as an ion implantation mask to form the source / drain regions 106. 상기 반도체 기판(100) 상에 제 1 층간절연막(108)을 적층하고 평탄화한다. Laminated and planarization of the first interlayer insulating film 108 on the semiconductor substrate 100. 상기 제 1 층간절연막(108)은 SOG(spin on glass) 산화막, HDP(High density plasma) 산화막 및 BPSG(Boron Phosphorus Silicate Glss)등과 같은 산화막 계열의 물질로 형성될 수 있다. The first interlayer insulating film 108 may be formed of a material of the oxide-based, such as SOG (spin on glass) oxide film, HDP (High density plasma) oxide film and BPSG (Boron Phosphorus Silicate Glss). 상기 제 1 층간절연막(108)을 패터닝하여 상기 소오스/드레인 영역(106)을 노출시키는 매몰콘택홀(미도시)을 형성하고 상기 매몰콘택홀에 도전막을 채워 하부전극콘택(110)을 형성한다. To form the first interlayer insulating film 108 is patterned by the source / drain region 106, the buried contact hole (not shown) is formed, and the filled in the buried contact hole conductive layer lower electrode contact 110 exposing a a. 상기 매몰콘택(110)은 알루미늄, 구리, 텅스텐, 폴리실리콘, 티타늄, 탄탈륨, 티타늄질화막 및 탄탈륨질화막을 포함하는 그룹에서 선택되는 적어도 하나의 물질로 형성될 수 있다. The buried contact 110 may be formed of at least one material selected from the group comprising aluminum, copper, tungsten, polysilicon, titanium, tantalum, titanium nitride and tantalum nitride.

상기 제 1 층간절연막(108) 상에 도전막을 적층하고 패터닝하여 하부전극(112)을 형성한다. And the first conductive film is stacked on the interlayer insulating film 108 and patterned to form the lower electrode 112. The 상기 하부전극(112)은 알루미늄, 구리, 텅스텐, 폴리실리콘, 티타늄, 탄탈륨, 티타늄질화막 및 탄탈륨질화막을 포함하는 그룹에서 선택되는 적어도 하나의 물질로 형성될 수 있다. The lower electrode 112 may be formed by at least one material selected from the group comprising aluminum, copper, tungsten, polysilicon, titanium, tantalum, titanium nitride and tantalum nitride. 상기 하부전극(112)를 덮는 제 2 층간절연막(114)을 형성하고 평탄화한다. A second interlayer insulating film 114 to cover the lower electrode 112 is formed and planarized. 상기 제 2 층간절연막(114)은 상기 제 1 층간절연막(108)과 동일한 물질로 형성될 수 있다. The second interlayer insulating film 114 may be formed of the same material as the first interlayer insulating film 108. 상기 제 2 층간절연막(114) 상에 마스크층(115)을 형성한다. And the second to form the interlayer insulating film 114, a mask layer 115 on. 상기 마스크층(115)은 바람직하게는 몰리브덴(Mo), 니오브(Nb), 크롬(Cr) 및 금(Au)을 포함하는 그룹에서 선택되는 적어도 하나의 금속 또는 합금으로 형성될 수 있다. The mask layer 115 may preferably be formed of molybdenum (Mo), niobium, at least one metal or alloy selected from the group consisting of a (Nb), chromium (Cr) and gold (Au). 상기 마스크층(115) 상에 포토레지스트 패턴(PR)을 형성한다. To form a photoresist pattern (PR) on the mask layer 115. 상기 포토레지스트 패턴(PR)은 도 1과 같이 개구부(117)을 갖는다. The photoresist pattern (PR) has the opening portion 117 as shown in Fig.

도 2를 참조하면, 상기 개구부(117)을 갖는 상기 포토레지스트 패턴(117)을 이용하여 상기 마스크층(115)을 패터닝한다. 2, using the photoresist pattern 117 having the opening 117 is patterned in the mask layer 115. 따라서, 개구부(117a)를 갖는 마스크 패턴(116)이 형성된다. Thus, a mask pattern 116 having an opening (117a) is formed. 상기 개구부(117a)는 개구부(117)과 동일한 형태를 갖으며 상기 제 2 층간절연막(114)을 노출시킨다. The opening (117a) will have had the same shape as the opening portion 117 to expose the second interlayer insulating film 114. 상기 개구부(117a)를 통해 상기 노출된 제 2 층간절연막(114)에 대해 습식 식각을 진행하여 상기 하부전극(112)을 노출시키는 리세스된 영역(118)을 형성한다. The wet etching proceeds on the exposed second interlayer insulating film 114 through the opening (117a) to form a region 118 a recess exposing the lower electrode 112. The 상기 습식 식각은 불산을 포함하는 용액을 이용하여 진행될 수 있다. The wet etching may be carried out either using a solution containing hydrofluoric acid. 이때 상기 마스크 패턴(116)은 거의 식각 손상되지 않는다. At this time, the mask pattern 116 is hardly etched damaged.

도 3을 참조하면, 상기 마스크 패턴(116) 상에 박리막(parting layer, 120)을 증착시킨다. Referring to Figure 3, to deposit a release film (parting layer, 120) on the mask pattern 116. 이때 웨이퍼를 회전시키면서 경사진 방향으로 증착이 이루어져 상기 리세스된 영역(118) 안에는 상기 박리막(120)이 증착되지 않는다. At this time, rotating the wafer while no deposition is made not the peeling film 120 is deposited inside the region 118 is recessed in a direction inclined. 상기 박리막(120)은 바람직하게는 알루미늄으로 형성된다. The release film 120 is preferably formed of aluminum.

도 4를 참조하면, 상기 박리막(120) 상에 연결막(122)을 증착한다. 4, is deposited to connect the film 122 on the peeling film 120. 상기 증착은 수직 방향으로 이루어지며 이때 상기 하부전극(112) 상에 콘 형태의 연결체(122a)가 형성된다. The deposition takes place in the vertical direction, wherein the connector body (122a) of the cone shape is formed on the lower electrode 112. 상기 연결막(122)이 증착될수록 상기 개구부(117a) 상에서 상기 연결막(122)이 서로 붙어 도 4와 같이 형성된다. The more the connection film 122 is deposited above the connection film 122 on the opening portion (117a) is formed as shown in Figure 4 attached to each other. 본 실시예에서 상기 연결막(122) 및 상기 연결체(122a)는 몰리브덴(Mo), 니오브(Nb), 크롬(Cr) 및 금(Au)을 포함하는 그룹에서 선택되는 적어도 하나의 금속 또는 합금으로 형성될 수 있다. The connecting film 122 and the connecting member in this embodiment (122a) is molybdenum (Mo), niobium (Nb), chromium at least one metal or alloy selected from the group consisting of a (Cr) and gold (Au) as it may be formed.

도 5를 참조하면, 산을 포함하는 용액을 이용하여 상기 박리막(120)을 용해시킨다. 5, by using a solution containing the acid is dissolved in the release film 120. 이때 상기 산으로 바람직하게는 오르소인산(orthophosphoric acid)일 수 있다. At this time, preferably with the acid may be a rise stamp acid (orthophosphoric acid). 상기 박리막(120)이 제거됨으로써, 상기 박리막(120) 상의 상기 연결막(122)도 동시에 떨어져 나간다. Whereby the release film 120 is removed, the connection film 122 on the release film 120 also goes away at the same time. 상기 박리막(120) 제거 공정시, 상기 연결막(122), 상기 마스크 패턴(116), 상기 연결체(122a) 및 상기 제 2 층간절연막(108)등은 상기 산을 포함하는 용액에 의해 거의 손상이 되지 않는다. When the release layer 120 removal process, the connection film 122, the mask pattern 116, the connecting member (122a) and the second interlayer insulating film 108, etc. are almost by the solution containing the acid not damaged.

도 6을 참조하면, 상기 박리막(120)과 연결막(122)이 제거된 상기 반도체 기판 상에 절연막(124)을 적층한다. 6, is laminated an insulating film 124 on the semiconductor substrate is connected to the film 122 and the release film 120 is removed. 상기 절연막(124)은 바람직하게는 SOG(Spin-on glass) 방법을 이용하여 적층될 수 있으며 HSQ(Hydrogen Silsesquioxane)로 형성될 수 있다. The insulating layer 124 is preferably be laminated using an SOG (Spin-on glass) method, and may be formed of HSQ (Hydrogen Silsesquioxane). 상기 절연막(124)을 적층한 후 평탄화 공정을 진행하여 상기 연결체(122a)의 끝부분이 노출되도록 한다. After laminating the insulating film 124, the process proceeds to the flattening process so that the end of the exposure of the connecting member (122a). 본 실시예에서 상기 연결체(122a)는 하부전극콘택의 역할을 하며 상기 평탄화 공정의 진행 정도에 따라 하부전극콘택의 상부면의 면적은 조절될 수 있다. The role of the connecting member (122a) is a lower electrode contact, and in this embodiment the area of ​​the upper surface of the lower electrode contact according to the progress of the planarization process may be controlled.

도 7을 참조하면, 후속으로 상변환 물질막과 캐핑막을 차례로 적층하고 패터닝하여 캐핑막 패턴(128)과 상변환 요소(126)를 형성한다. 7, subsequently to the phase-change material layer are sequentially stacked, and the capping film is patterned to form a cavity pingmak pattern 128 and the phase-change element 126. The 상기 상변환 물질막은 바람직하게는 Ge X Sb Y Te Z 로 형성될 수 있다. Preferably the film phase change materials may be formed of a Ge X Te Y Sb Z. 상기 캐핑막은 티타늄/티타늄질화막으로 형성될 수 있다. The capping film may be formed of a titanium / titanium nitride film. 그리고 제 3 층간절연막(129)을 적층하고 상기 제 3 층간절연막을 관통하여 상기 상변환 요소(126)과 전기적으로 접속하는 상부전극콘택(130)을 형성한다. And a third stacking an interlayer insulating film 129, and forming the upper electrode contact 130 for connecting the third to the phase-change element 126 and the electrical through the interlayer insulating film. 상기 제 3 층간절연막을 적층하기 전에 상기 상변환 요소(126)의 측벽을 덮는 보호막을 실리콘산화질화막으로 형성할 수 있다. The protective film covers the side wall of the phase-change element 126 prior to laminating the third interlayer insulating film can be formed of a silicon oxynitride film.

상기 방법을 이용하여 하부전극콘택의 상부면을 매우 작게 형성할 수 있어 적은 전류로 프로그램이 가능하도록 할 수 있다. It is possible to form the upper surface of the lower electrode contact using the method extremely small can be to enable the programs with a lower current.

<실시예 2> <Example 2>

도 8 내지 12는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 형성 방법을 순차적으로 나타낸다. Figures 8 to 12 show a method of forming a phase change memory device according to another embodiment of the present invention in order.

도 8을 참조하면, 도 3의 상태에서 도 4의 연결막(122)과 다른 종류의 물질로 새로운 연결막(123)을 수직 방향으로 적층한다. 8, the laminated film for connection 122 and new connection film 123 as another kind of material of FIG. 3 FIG. 4 in a state in the vertical direction. 상기 연결막(123)은 산화막 계열의 물질로 형성될 수 있다. The connecting film 123 may be formed of a material of the oxide series. 이때 역시 상기 하부전극(112) 상에 콘 형태의 연결체(123a)가 산화막 계열의 물질로 형성된다. In this case it is also formed with a connecting body (123a) of a cone shape on the lower electrode 112 of a material of the oxide series.

도 9를 참조하면, 산을 포함하는 용액을 이용하여 박리막(120)을 용해시킨다. Referring to Figure 9, it is dissolved in a release film 120 using a solution containing an acid. 이때 상기 산으로 바람직하게는 오르소인산(orthophosphoric acid)일 수 있다. At this time, preferably with the acid may be a rise stamp acid (orthophosphoric acid). 상기 박리막(120)이 제거됨으로써, 상기 박리막(120) 상의 상기 연결막(123)도 동시에 떨어져 나간다. Whereby the release film 120 is removed, the connection film 123 on the peeling film 120 also goes away at the same time. 상기 박리막(120) 제거 공정시, 상기 연결막(123), 상기 마스크 패턴(116), 상기 연결체(123a) 및 상기 제 2 층간절연막(108)등은 상기 산을 포함하는 용액에 의해 거의 손상이 되지 않는다. When the release layer 120 removal process, the connection film 123, the mask pattern 116, the connecting member (123a) and the second interlayer insulating film 108, etc. are almost by the solution containing the acid not damaged.

도 10을 참조하면, 상기 연결막(123)과 상기 박리막(120)이 제거된 상태에서 도전막(132)을 콘포말하게 적층한다. Referring to Figure 10, the connection film 123 and the release film laminated to 120 cone foam the conductive film 132 in the removed state. 이때 도전막(130a)은 상기 콘 형태의 연결체(123a)의 굴곡을 따라 콘포말하게 적층된다. The conductive layer (130a) is laminated to the foam cones along the curvature of the connecting body (123a) of the cone shape. 상기 도전막(132)은 몰리브덴(Mo), 니오브(Nb), 크롬(Cr) 및 금(Au)을 포함하는 그룹에서 선택되는 적어도 하나의 금속 또는 합금으로 형성될 수 있다. The conductive film 132 may be formed with at least one metal or alloy selected from the group consisting of molybdenum (Mo), niobium (Nb), chromium (Cr) and gold (Au).

도 11을 참조하면, 반도체 기판(100)의 전면 상에 절연막(124)을 적층한다. 11, the laminated insulating film 124 on the front surface of the semiconductor substrate 100. 상기 절연막(124)은 바람직하게는 SOG(Spin-on glass) 방법을 이용하여 적층될 수 있으며 HSQ(Hydrogen Silsesquioxane)로 형성될 수 있다. The insulating layer 124 is preferably be laminated using an SOG (Spin-on glass) method, and may be formed of HSQ (Hydrogen Silsesquioxane). 상기 절연막(124)을 적층한 후 평탄화 공정을 진행하여 상기 콘 형태의 상기 연결체(123a)의 끝부분에 위치하는 상기 도전막(132a)이 노출되도록 한다. A planarization process conducted after laminating the insulating film 124 will be such that the conductive layer (132a) is exposed for location at the end of the connecting body (123a) of the cone shape. 본 실시예에서 상기 연결체(123a) 상의 상기 도전막(132a)는 하부전극콘택의 역할을 하며 상기 평탄화 공정의 진행 정도에 따라 하부전극콘택의 상부면의 면적은 조절될 수 있다. It said conductive film (132a) is the role of the lower electrode and contact area of ​​the upper surface of the bottom electrode contact according to the progress of the planarization process on the connecting body (123a) in this embodiment may be adjusted.

도 12를 참조하면, 후속으로 상변환 물질막과 캐핑막을 차례로 적층하고 패터닝하여 캐핑막 패턴(128)과 상변환 요소(126)를 형성한다. 12, subsequent to lamination and then phase-change material film and the capping film is patterned to form a cavity pingmak pattern 128 and the phase-change element 126. The 상기 상변환 물질막은 바람직하게는 Ge X Sb Y Te Z 로 형성될 수 있다. Preferably the film phase change materials may be formed of a Ge X Te Y Sb Z. 상기 캐핑막은 티타늄/티타늄질화막으로 형성될 수 있다. The capping film may be formed of a titanium / titanium nitride film. 그리고 제 3 층간절연막(129)을 적층하고 상기 제 3 층간절연막을 관통하여 상기 상변환 요소(126)과 전기적으로 접속하는 상부전극콘택(130)을 형성한다. And a third stacking an interlayer insulating film 129, and forming the upper electrode contact 130 for connecting the third to the phase-change element 126 and the electrical through the interlayer insulating film. 상기 제 3 층간절연막을 적층하기 전에 상기 상변환 요소(126)의 측벽을 덮는 보호막을 실리콘산화질화막으로 형성할 수 있다. The protective film covers the side wall of the phase-change element 126 prior to laminating the third interlayer insulating film can be formed of a silicon oxynitride film.

본 발명에 따른 상변환 기억 소자의 형성 방법에 의하면, 콘 형태의 하부전극콘택을 형성할 수 있으므로 하부전극콘택의 상부면을 매우 작게 형성할 수 있다. According to the forming method of converting a storage element according to the present invention, it is possible to form a bottom electrode contact of the cone shape can be formed in the upper surface of the lower electrode contact is very small. 따라서 적은 전류로도 프로그램이 가능하도록 할 수 있다. Therefore, it is possible to also to be a program with a lower current.

도 1 내지 7은 본 발명의 일 실시예에 따른 상변환 기억 소자의 형성 방법을 순차적으로 나타낸다. Figures 1 to 7 show a method of forming a phase change memory device according to an embodiment of the present invention in order.

도 8 내지 12는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 형성 방법을 순차적으로 나타낸다. Figures 8 to 12 show a method of forming a phase change memory device according to another embodiment of the present invention in order.

*도면의 주요부분에 대한 부호의 설명 * Description of the Related Art

100: 반도체 기판 102: 게이트 절연막 100: semiconductor substrate 102: gate insulating film

104: 게이트 전극 106: 소오스/드레인 영역 104: gate electrode 106: the source / drain region

108, 114, 129: 층간절연막 110: 매몰 콘택 108, 114, 129: interlayer insulating film 110: buried contact

112: 하부전극 115, 116: 마스크 112: lower electrode 115, 116: masks

117, 117a: 개구부 118: 리세스된 영역 117, 117a: opening 118: the recessed region

120: 박리막 122, 123: 연결막 120: peeling film 122, 123: connecting film

122a, 123a: 연결체 124: 절연막 122a, 123a: connector body 124: insulating

126: 상변환 요소 128: 캐핑막 126: phase change element 128: Caviar pingmak

130: 상부전극콘택 132, 132a: 도전막 130: upper electrode contact 132, 132a: conductive film

Claims (9)

  1. 반도체 기판 상에 층간절연막을 적층하는 단계; Depositing an interlayer insulating film on a semiconductor substrate;
    상기 층간절연막 상에 개구부를 갖는 마스크 패턴을 형성하는 단계; Forming a mask pattern having an opening on the interlayer insulating film;
    상기 마스크 패턴의 상기 개구부를 통해 상기 층간절연막에 상기 반도체 기판을 노출시키는 언더컷 영역을 형성하는 단계; Forming an undercut region for exposing the semiconductor substrate in the interlayer insulating layer through the openings of the mask pattern;
    박리막을 경사진 방향으로 증착하여 상기 마스크 패턴의 상부에만 상기 박리막을 형성하는 단계; Depositing peeled film in a direction inclined to form the separation membrane only on the upper portion of the mask pattern;
    연결막을 수직 방향으로 증착하여 상기 언더컷 영역안의 상기 반도체 기판 상에 콘 형상의 연결체를 형성하는 단계; Depositing connection film in the vertical direction to form a cone-shaped connection member on the semiconductor substrate in said undercut region;
    상기 박리막을 제거하는 동시에 상기 박리막 상에 적층된 상기 연결막도 제거하는 단계; The step of simultaneously removing the release film is removed the connection film stacked on the separation layer;
    절연막을 적층하고 평탄화하여 상기 연결체의 끝 부분을 노출시키는 단계; The step of laminating an insulating film and planarizing to expose the end of the connector body;
    상변환 요소를 형성하는 단계; Forming a phase change element; And
    상기 상변환 요소와 전기적으로 접하는 상부전극콘택을 형성하는 단계를 구비하는 상변환 기억 소자의 형성 방법. The method of forming a phase-change memory device including the step of forming the phase-change element and the electrical contact to the top electrode contact.
  2. 제 1 항에 있어서, According to claim 1,
    상기 연결체를 이루는 상기 연결막은 몰리브덴(Mo), 니오브(Nb), 크롬(Cr) 및 금(Au)을 포함하는 그룹에서 선택되는 적어도 하나의 금속 또는 합금으로 이루어지는 것을 특징으로 하는 상변환 기억 소자의 형성 방법. Phase-change memory element which comprises at least one metal or alloy selected from the group comprising the connecting film of molybdenum (Mo), niobium (Nb), chromium (Cr) and gold (Au) constituting the connecting body the method of forming.
  3. 제 1 항에 있어서, According to claim 1,
    상기 연결체를 이루는 상기 연결막은 산화막이며, And the connecting film is an oxide film forming the connecting body,
    상기 박리막을 제거한 후에, 상기 연결체를 콘포말하게 덮는 도전막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 상변환 기억 소자의 형성 방법. After removing the release film, the method of forming the phase-change memory device according to claim 1, further comprising the step of forming the connecting body that covers the cone foam conductive film.
  4. 제 3 항에 있어서, 4. The method of claim 3,
    상기 도전막은 몰리브덴(Mo), 니오브(Nb), 크롬(Cr) 및 금(Au)을 포함하는 그룹에서 선택되는 적어도 하나의 금속 또는 합금으로 형성되는 것을 특징으로 하는 상변환 기억 소자의 형성 방법. The method of forming a phase change memory element, characterized in that formed in at least one metal or alloy selected from the group comprising wherein the conductive layer of molybdenum (Mo), niobium (Nb), chromium (Cr) and gold (Au).
  5. 제 1 내지 4 항 중 어느 하나의 항에 있어서, A method according to any one of claims 1 to 4,
    상기 상변환 요소는 Ge X Sb Y Te Z 로 형성되는 것을 특징으로 하는 상변환 기억 소자의 형성 방법. Method of forming a phase change memory element, characterized in that the phase change element is formed of a Ge X Te Y Sb Z.
  6. 제 1 내지 4 항 중 어느 하나의 항에 있어서, A method according to any one of claims 1 to 4,
    상기 박리막을 제거하는 단계는 산을 포함하는 용액을 이용하여 진행되는 것을 특징으로 하는 상변환 기억 소자의 형성 방법. Method of forming a phase change memory element, characterized in that the step of removing the release film is to be conducted using a solution containing an acid.
  7. 제 6 항에 있어서, 7. The method of claim 6,
    상기 산은 오르소인산(orthophosphoric acid)인 것을 특징으로 하는 상변환 기억 소자의 형성 방법. Method of forming a phase change memory element, characterized in that the acid is a climb stamp acid (orthophosphoric acid).
  8. 제 1 내지 4 항 중 어느 하나의 항에 있어서, A method according to any one of claims 1 to 4,
    상기 언더컷 영역을 형성하는 단계는 불산을 포함하는 용액을 이용하여 진행되는 것을 특징으로 하는 상변환 기억 소자의 형성 방법. The forming of the undercut region is a method of forming the phase-change memory element characterized in that the progress using a solution containing hydrofluoric acid.
  9. 제 1 항에 있어서, According to claim 1,
    상기 마스크 패턴은 몰리브덴(Mo), 니오브(Nb), 크롬(Cr) 및 금(Au)을 포함하는 그룹에서 선택되는 적어도 하나의 금속 또는 합금으로 형성되는 것을 특징으로 하는 상변환 기억 소자의 형성 방법. Method of forming a phase change memory element, characterized in that the mask pattern is formed of at least one metal or alloy selected from the group consisting of molybdenum (Mo), niobium (Nb), chromium (Cr) and gold (Au) .
KR20030069334A 2003-10-06 2003-10-06 Method of fomring a phase-changable memeory device KR20050033340A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030069334A KR20050033340A (en) 2003-10-06 2003-10-06 Method of fomring a phase-changable memeory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030069334A KR20050033340A (en) 2003-10-06 2003-10-06 Method of fomring a phase-changable memeory device

Publications (1)

Publication Number Publication Date
KR20050033340A true true KR20050033340A (en) 2005-04-12

Family

ID=37237582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030069334A KR20050033340A (en) 2003-10-06 2003-10-06 Method of fomring a phase-changable memeory device

Country Status (1)

Country Link
KR (1) KR20050033340A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707190B1 (en) * 2005-05-07 2007-04-13 삼성전자주식회사 Phase change memory device comprising nano-wire and method of manufacturing the same
KR100728985B1 (en) * 2006-05-17 2007-06-08 주식회사 하이닉스반도체 Phase change ram device and method of manufacturing the same
KR100746224B1 (en) * 2006-01-02 2007-08-03 삼성전자주식회사 Phase change memory devices including multi-bit cells and methods of programming thereof
US7666789B2 (en) 2005-07-25 2010-02-23 Samsung Electronics Co., Ltd. Method of manufacturing a variable resistance structure and method of manufacturing a phase-change memory device using the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707190B1 (en) * 2005-05-07 2007-04-13 삼성전자주식회사 Phase change memory device comprising nano-wire and method of manufacturing the same
US7666789B2 (en) 2005-07-25 2010-02-23 Samsung Electronics Co., Ltd. Method of manufacturing a variable resistance structure and method of manufacturing a phase-change memory device using the same
US7803657B2 (en) 2005-07-25 2010-09-28 Samsung Electronics Co., Ltd. Method of manufacturing a variable resistance structure and method of manufacturing a phase-change memory device using the same
US8148710B2 (en) 2005-07-25 2012-04-03 Samsung Electronics Co., Ltd. Phase-change memory device using a variable resistance structure
KR100746224B1 (en) * 2006-01-02 2007-08-03 삼성전자주식회사 Phase change memory devices including multi-bit cells and methods of programming thereof
US8119478B2 (en) 2006-01-02 2012-02-21 Samsung Electronics Co., Ltd. Multi-bit phase-change random access memory (PRAM) with diameter-controlled contacts and methods of fabricating and programming the same
KR100728985B1 (en) * 2006-05-17 2007-06-08 주식회사 하이닉스반도체 Phase change ram device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6952043B2 (en) Electrically isolated pillars in active devices
US6342734B1 (en) Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same
US6365452B1 (en) DRAM cell having a vertical transistor and a capacitor formed on the sidewalls of a trench isolation
US20020146886A1 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers, and a memory array made thereby
US6255224B1 (en) Method of forming contact for semiconductor device
US20060237799A1 (en) Carbon nanotube memory cells having flat bottom electrode contact surface
US6100117A (en) Method for manufacturing DRAM having a redundancy circuit region
US20060110888A1 (en) Phase changeable memory device and method of formation thereof
US7435648B2 (en) Methods of trench and contact formation in memory cells
US20080265238A1 (en) Phase change memory devices and methods for manufacturing the same
KR20070058906A (en) Method of fabricating semiconductor memory device having vertical transistor
US6437387B2 (en) Memory cell with a stacked capacitor
US20050098850A1 (en) Semiconductor device with self-aligned junction contact hole and method of fabricating the same
US20080048242A1 (en) Semiconductor device having load resistor and method of fabricating the same
US5539230A (en) Chimney capacitor
US6459111B1 (en) Semiconductor device and method for manufacturing the same
US20010003665A1 (en) Method for fabricating semiconductor device
JPH1126576A (en) Semiconductor device and manufacture thereof
JP2001274365A (en) Non-volatile semiconductor memory device and producing method therefor
US6699769B2 (en) Method for fabricating capacitor using electrochemical deposition and wet etching
US20080067678A1 (en) Semiconductor Devices Having Contact Holes Including Protrusions Exposing Contact Pads and Methods of Fabricating the Same
US6610573B2 (en) Method for forming a single wiring level for transistors with planar and vertical gates on the same substrate
JP2002222924A (en) Manufacturing method for semiconductor device
US7745811B2 (en) Phase change memory devices and methods for fabricating the same
US8541882B2 (en) Stacked IC device with recessed conductive layers adjacent to interlevel conductors

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination