KR20050003803A - 반도체 패키지의 서브스트레이트 - Google Patents

반도체 패키지의 서브스트레이트 Download PDF

Info

Publication number
KR20050003803A
KR20050003803A KR1020030045304A KR20030045304A KR20050003803A KR 20050003803 A KR20050003803 A KR 20050003803A KR 1020030045304 A KR1020030045304 A KR 1020030045304A KR 20030045304 A KR20030045304 A KR 20030045304A KR 20050003803 A KR20050003803 A KR 20050003803A
Authority
KR
South Korea
Prior art keywords
substrate
solder mask
reference mark
semiconductor package
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020030045304A
Other languages
English (en)
Other versions
KR100546698B1 (ko
Inventor
유동수
박두현
김호석
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020030045304A priority Critical patent/KR100546698B1/ko
Priority to US10/884,082 priority patent/US7030508B2/en
Publication of KR20050003803A publication Critical patent/KR20050003803A/ko
Application granted granted Critical
Publication of KR100546698B1 publication Critical patent/KR100546698B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W72/071
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • H10W46/00
    • H10W70/65
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/049Wire bonding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H10W46/301
    • H10W46/601
    • H10W72/075
    • H10W72/50
    • H10W72/536
    • H10W72/5363
    • H10W72/884
    • H10W72/952
    • H10W90/754
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 와이어 본딩 공정 전에 서브스트레이트의 정렬상태 뿐 아니라 서브스트레이트의 솔더마스크 얼라인 상태까지 동시에 확인 할 수 있는 반도체 패키지의 서브스트레이트 및 와이어 본딩머신을 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 본드핑거를 비롯한 솔더마스크 개방부의 영역을 최소화함으로써 서브스트레이트 표면의 디자인 및 공간활용을 효율적으로 하고, 와이어의 소모량을 최소화할 수 있는 반도체 패키지의 서브스트레이트 및 와이어 본딩머신을 제공하는 것이다.
이를 달성하기 위하여 본 발명은, 반도체 칩이 안착되고, 상기 반도체 칩의 외곽으로 본드핑거가 형성된 서브스트레이트에 있어서, 상기 서브스트레이트의 소정부에는 기준마크가 형성되고, 상기 기준마크는 기준메탈과 상기 기준메탈위로 도포되는 솔더마스크의 일부가 오픈된 개방부를 포함하는 것을 특징으로 하는 반도체 패키지의 서브스트레이트를 제공한다.

Description

반도체 패키지의 서브스트레이트{Substrate for semiconductor package}
본 발명은 반도체 패키지의 서브스트레이트와 상기 서브스트레이트에 와이어를 본딩하는 와이어 본딩머신에 관한 것으로써, 보다 상세하게는 와이어 본딩위치를 결정하는 기준마크가 형성된 서브스트레이트 및 상기 서브스트레이트에 와이어를 본딩하는 와이어 본딩머신에 관한 것이다.
일반적으로, 반도체패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology,SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic LeadedChip Carrier), BGA(Ball Grid Array) 등이 있다.
최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체패키지 보다는 표면실장형 반도체패키지가 널리 사용되고 있다.
도 1 은 일반적인 반도체 패키지를 제조하는 공정 중 와이어 본딩공정 상태를 도시한 상면도이다.
도면을 참조하면, 반도체 패키지를 제조하기 위한 서브스트레이트(1) 위에 반도체 칩(2)이 장착되어 있고, 상기 반도체 칩(2)의 가장자리에 형성된 칩패드(21)와 서브스트레이트(1)의 본드핑거(11)간이 와이어(3)로 연결된다.
이와 같은 와이어 본딩 공정에서는 와이어 본딩이 이루어지기 전에 반도체 칩(2)과 서브스트레이트(1)가 정확한 위치에 얼라인 되었는가를 판단하는 과정이 선행되어야 한다. 만일 상기와 같은 얼라인 확인 공정이 이루어지지 않는다면 미세한 칩패드(21)와 본드핑거(11)를 벗어난 위치에 와이어(3)가 본딩되는 불량이 발생할 가능성이 높다.
이를 위해 서브스트레이트(1)의 소정부에는 얼라인 상태를 확인하기 위한 마크(5)를 표시하고, 상기 마크(5)의 위치를 확인함으로써 와이어 본딩의 진행여부를 결정하도록 한다. 이하 상기 마크(5)를 기준마크(5:Fiducial Mark)라 칭하기로 한다.
상기 기준마크(5)는 도 1에 도시된 바와 같이, 1곳 또는 2곳에 메탈로 형성하고, 와이어 본딩 공정전에 미리 CCD 등으로 체크하여 저장되어 있는 최적의 기준마크 위치와 실제 기준마크(5)의 일치여부를 확인한 후 이상이 없을 시 와이어 본딩공정을 수행한다.
그러나 이와 같은 기준마크(5)는 단지 메탈의 위치를 감지하여 서브스트레이트(1)의 위치를 파악하는 수단이 될 뿐 솔더마스크(12)의 정렬상태를 파악할 수 없는 단점이 있다.
서브스트레이트(1)의 표면에는 솔더마스크(12)가 도포되어 있고, 상기 솔더마스크(12)의 특정부를 오픈시켜 와이어(3)가 본딩되도록 하고 있다. 종래에는 상기 오픈되는 본드핑거(11)의 영역을 형성할 때, 허용오차를 충분히 고려하여 실제 본딩영역보다 크게 형성하는 것이 일반적이다.
이와 같은 이유는 서브스트레이트(1)에 솔더마스크(12)를 도포하여 기 설계된 바대로 본드핑거(11)를 형성할 때, 솔더마스크(12)가 설계치보다 약간 치우쳐 도포되는 경우가 빈번히 발생하는 관계로 본드핑거(11)가 정확한 위치에 형성되지 못하고 좌우상하 등으로 이동되는 경우가 있기 때문에 이와 같은 허용오차를 고려하여 본드핑거(11)의 본딩영역을 크게 하는 것이다.
상기와 같이 기존에 와이어 본딩시 솔더마스크(12)에 의한 본딩방해를 없애기 위하여 본드핑거(11)의 영역을 크게 함에 따라 소모되는 와이어(3) 길이의 증가, 서브스트레이트 디자인시 본드핑거(11)가 많은 공간을 차지함에 따르는 여유공간부족 등의 문제점이 발생하였다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 안출된 발명으로써, 와이어 본딩 공정 전에 서브스트레이트의 정렬상태 뿐 아니라 서브스트레이트의 솔더마스크 얼라인 상태까지 동시에 확인 할 수 있는 반도체 패키지의 서브스트레이트 및 와이어 본딩머신을 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 본드핑거를 비롯한 솔더마스크 개방부의 영역을 최소화함으로써 서브스트레이트 표면의 디자인 및 공간활용을 효율적으로 하고, 와이어의 소모량을 최소화할 수 있는 반도체 패키지의 서브스트레이트 및 와이어 본딩머신을 제공하는 것이다.
도 1 은 일반적인 반도체 패키지를 제조하는 공정 중 와이어 본딩공정 상태를 도시한 상면도
도 2 는 본 발명에 의한 솔더마스크 얼라인 확인용 기준마크가 형성된 서브스트레이트를 도시한 상면도
도 3 은 상기 도 2의 기준마크를 확대도시한 확대도
도 4 는 솔더마스크가 정확히 얼라인된 상태의 기준마크와, 솔더마스크가 일부 치우친 상태의 기준마크를 각각 도시한 도면
도 5 는 본 발명에 의한 기준마크의 다른 실시예들을 도시한 도면
** 도면의 주요 부분에 대한 부호의 설명 **
10: 서브스트레이트 2: 반도체 칩
3: 와이어 50: 기준마크
52: 솔더마스크 개방부 53: 기준메탈
530: 기준메탈 노출부 101: 본드핑거
21: 칩패드
상기 목적을 달성하기 위하여 본 발명은, 반도체 칩이 안착되고, 상기 반도체 칩의 외곽으로 본드핑거가 형성된 서브스트레이트에 있어서, 상기 서브스트레이트의 소정부에는 기준마크가 형성되고, 상기 기준마크는 기준메탈과 상기 기준메탈위로 도포되는 솔더마스크의 일부가 오픈된 개방부를 포함하는 것을 특징으로 하는 반도체 패키지의 서브스트레이트를 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 구성에 대하여 보다 상세하게 설명하면 다음과 같다.
참고로, 본 발명의 구성을 설명하기에 앞서 설명의 중복을 피하기 위하여 종래 기술과 일치하는 부분에 대해서는 종래 도면부호를 그대로 인용하기로 한다.
도 2 는 본 발명에 의한 솔더마스크 얼라인 확인용 기준마크가 형성된 서브스트레이트를 도시한 상면도이고, 도 3 은 상기 기준마크를 확대도시한 확대도이다.
도 2와 도 3을 참조하면, 본 발명에 의한 서브스트레이트(10)는 반도체 패키지를 제조하기 위한 서브스트레이트로써, 통상 절연수지층 상면에 회로를 구성하기 위한 메탈층(13)이 형성되고, 상기 메탈(13)위로 솔더마스크(12)를 도포하여 메탈(13)을 보호하는 구성으로 이루어진다.
상기 서브스트레이트(10)의 중앙에는 반도체 칩(2)이 안착되고, 상기 칩(2)의 주변부에는 본드핑거(11)가 형성된다. 상기 본드핑거(11)는 와이어 본딩 공정시 와이어(3)가 융착되는 접속부로써 솔더마스크(12)를 제거하여 그 아래쪽의 도전성 메탈(13)이 오픈되도록 한 부분이다.
상기 본드핑거(11)는 반도체 칩(2)의 가장자리에 형성되는 칩패드(21)와 각각 독립적으로 와이어(3)에 의해 본딩접속된다. 상기 와이어(3)는 도전성 메탈을 미세한 직경을 갖도록 인출한 접속수단으로써, Au, Cu 또는 Al 중에서 선택하여 사용되며 통상 도전성이 뛰어난 Au 와이어를 사용한다.
상기 반도체 칩(2)의 주변을 따라 대략 사각형으로 형성되는 본드핑거(11) 라인의 모서리부에는 기준마크(50)가 형성된다. 상기 기준마크(50)는 적어도 상기 본드핑거(11)라인의 모서리부 중 1곳 내지 4곳에 형성됨이 바람직하다.
상기 기준마크(50)는 ''자 형태의 기준메탈(53)과 ''자 형태의 솔더마스크 개방부(52)를 포함하여 구성되며, 솔더마스크 개방부(52)를 통해 나타나는 기준메탈(53)의 위치를 와이어 본딩머신의 연산부(도시생략)에서 확인하게 된다.
도 4는 각각 솔더마스크(12)가 정확히 얼라인된 상태의 기준마크(50)와 솔더마스크(12)가 일부 치우친 상태의 기준마크(50')를 도시한 도면이다.
도 4를 참조하면, 설계치대로 정확히 솔더마스크(12)가 도포되었을 때는 도면의 좌측과 같은 상태가 되며, 이와 같은 정보는 미리 와이어 본딩 머신의 제어부(도시생략)에 입력되어 있어 CCD 등으로 입력된 정보와 비교가능하다.
서브스트레이트(10)에 솔더마스크(12)가 도포될 때 일측으로 치우치게 되면 기준마크(50')의 상태는 도 4의 우측과 같이 된다. 결국 솔더마스크(12)는 전체적으로 h만큼 Y축으로 치우쳐 형성되었슴을 뜻하게 된다.
와이어 본딩 머신의 제어부에서는 상기와 같이 솔더마스크(12)의 치우친 상태를 인식하고, 실제 와이어 본딩시 본드핑거(101)의 위치를 기준치보다 h만큼 상향으로 정하여 와이어(3)를 본딩하게 된다.
도시되지는 않았으나 와이어 본딩머신은 상기 서브스트레이트(10)가 안착되어 이동하는 레일과, 상기 서브스트레이트(10)의 기준마크(50)를 확인하여 얼라인 여부를 결정하는 연산부와, 상기 서브스트레이트(10)상에 본딩머신의 본딩위치를 결정하는 제어부를 포함한다.
상기 연산부에는 기준마크(50)의 기준메탈(53)과, 기준메탈(53)의 노출부(530) 위치에 관한 최적 기준마크정보가 미리 입력되어 있으며, 각각의 서브스트레이트(10)가 레일에 안착되었을 때 실제 기준메탈(53)의 위치와 최적 기준마크정보를 비교하여 와이어 본딩여부를 결정한다.
또한, 상기 연산부는 실제 기준메탈 노출부(530)의 위치와 최적 기준마크 정보를 비교하여 솔더마스크(12)의 얼라인 상태를 확인한다.
상술한 바와 같이, 기준마크(50)를 통해 솔더마스크(12)의 얼라인 상태를 확인하고, 솔더마스크의 치우친 정도(h)를 판단하여 와이어 본딩시 적용할 수 있으므로 본드핑거를 형성시 허용오차를 고려하지 않고 최소의 영역으로 형성하더라도 정확하게 와이어를 본드핑거(101)에 접착시킬 수 있게된다.
그러므로, 본 발명의 와이어 본딩머신은 기준마크(50)의 기준메탈(53) 위치를 파악함으로써 서브스트레이트(10)가 와이어 본딩 위치에 정확히 얼라인되었는가를 1차적으로 판단하고, 노출부(530)의 위치를 판단하여 솔더마스크(12)의 얼라인 여부를 2차적으로 확인하므로써, 오차가 발생하였을 때 그 오차만큼 와이어 본딩시 적용하므로써 하나의 기준마크(50)에서 2가지의 역할을 수행하게 된다.
도 5 는 본 발명에 의한 기준마크의 다른 실시예들을 도시한 도면이다.
도면상에서 점선으로 표시된 부분은 기준메탈(53)이고, 실선으로 표시된 부분은 솔더마스크 개방부(52)이다.
상기 점선으로 표시된 기준메탈(53)은 서브스트레이트가 본딩위치에 정확히 얼라인되었는가를 확인토록 하고, 솔더마스크 개방부(52)를 통해 노출된 메탈노출부(530)는 솔더마스크(12)의 얼라인 여부를 확인할 수 있도록 한다.
이와 같이, 기준메탈과 솔더마스크 개방부의 형상을 적절히 배치함으로써 보다 정확한 솔더마스크 얼라인 상태를 체크할 수 있음은 당연하다.
본 발명에 의한 솔더마스크의 얼라인 확인용 기준마크가 형성된 서브스트레이트는 다음과 같은 효과를 갖는다.
종래 기준마크는 단순히 와이어 본딩 위치를 결정하는 역할만을 하였으나, 본 발명의 기준마크는 상기 역할 뿐 아니라 솔더마스크의 얼라인 상태를 확인이 가능하다. 즉, 솔더마스크 도포시 설계치보다 좌우, 또는 상하로 발생된 오차를 정확히 판단하여 와이어 본딩시 적용할 수 있으므로 본딩불량을 감소시킬 수 있다.
서브스트레이트의 본드핑거를 형성시 허용오차를 고려하지 않고 최소영역만으로 형성할 수 있으므로 디자인이 용이하고, 본드핑거간의 갭을 최소화할 수 있으므로 더 많은 수의 본드핑거를 형성할 수 있게 된다.

Claims (4)

  1. 반도체 칩이 안착되고, 상기 반도체 칩의 외곽으로 본드핑거가 형성된 반도체 패키지의 서브스트레이트에 있어서,
    상기 서브스트레이트의 소정부에는 기준마크가 형성되고,
    상기 기준마크는 기준메탈과, 상기 기준메탈위로 도포되는 솔더마스크의 일부가 오픈된 개방부를 포함하는 것을 특징으로 하는 반도체 패키지의 서브스트레이트
  2. 제 1 항에 있어서,
    상기 기준메탈은 솔더마스크의 개방부에 의해 일부노출된 것을 특징으로 하는 반도체 패키지의 서브스트레이트
  3. 제 1 항에 있어서,
    상기 기준마크는 ''자 형태의 기준메탈과 ''자 형태의 솔더마스크 개방부를 포함하여 구성됨을 특징으로 하는 반도체 패키지의 서브스트레이트
  4. 제 1 항에 있어서,
    상기 기준마크는 적어도 1곳 내지 4곳 형성되며, 본드핑거라인의 모서리부에형성되는 것을 특징으로 하는 반도체 패키지의 서브스트레이트
KR1020030045304A 2003-07-04 2003-07-04 반도체 패키지의 서브스트레이트 Expired - Lifetime KR100546698B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030045304A KR100546698B1 (ko) 2003-07-04 2003-07-04 반도체 패키지의 서브스트레이트
US10/884,082 US7030508B2 (en) 2003-07-04 2004-07-01 Substrate for semiconductor package and wire bonding method using thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030045304A KR100546698B1 (ko) 2003-07-04 2003-07-04 반도체 패키지의 서브스트레이트

Publications (2)

Publication Number Publication Date
KR20050003803A true KR20050003803A (ko) 2005-01-12
KR100546698B1 KR100546698B1 (ko) 2006-01-26

Family

ID=33550283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030045304A Expired - Lifetime KR100546698B1 (ko) 2003-07-04 2003-07-04 반도체 패키지의 서브스트레이트

Country Status (2)

Country Link
US (1) US7030508B2 (ko)
KR (1) KR100546698B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333412B1 (ko) * 2006-02-14 2013-11-28 닛토덴코 가부시키가이샤 배선 회로 기판 및 그 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243442B (en) * 2004-12-14 2005-11-11 Siliconware Precision Industries Co Ltd Bond positioning method for wire-bonding process and substrate for the bond positioning method
JP4607612B2 (ja) * 2005-02-09 2011-01-05 日東電工株式会社 配線回路基板およびその製造方法
US20070290321A1 (en) * 2006-06-14 2007-12-20 Honeywell International Inc. Die stack capacitors, assemblies and methods
US20080121413A1 (en) * 2006-11-27 2008-05-29 Cardona Sergio E Method for manufacturing printed circuit boards
JP5990438B2 (ja) 2012-09-13 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102084288B1 (ko) 2012-11-05 2020-03-03 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 디스플레이의 휘도 보상
NL2011575C2 (en) * 2013-10-08 2015-04-09 Besi Netherlands B V Method for positioning a carrier with electronic components and electronic component produced with such method.
JP2016189499A (ja) * 2016-08-12 2016-11-04 ルネサスエレクトロニクス株式会社 半導体装置
KR102271093B1 (ko) 2021-01-25 2021-07-02 에스앤피티(주) 반도체 패키징용 서브스트레이트

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3247544B2 (ja) * 1994-05-19 2002-01-15 株式会社東芝 半導体装置
US5998295A (en) * 1996-04-10 1999-12-07 Altera Corporation Method of forming a rough region on a substrate
US5760484A (en) * 1997-02-11 1998-06-02 Mosel Vitelic Inc. Alignment mark pattern for semiconductor process
US5895967A (en) * 1997-07-07 1999-04-20 Texas Instruments Incorporated Ball grid array package having a deformable metal layer and method
JP3644859B2 (ja) * 1999-12-02 2005-05-11 沖電気工業株式会社 半導体装置
JP4361658B2 (ja) * 2000-02-14 2009-11-11 富士通マイクロエレクトロニクス株式会社 実装基板及び実装方法
JP3677426B2 (ja) * 2000-02-21 2005-08-03 Necエレクトロニクス株式会社 位置合わせ精度計測マーク
JP4407785B2 (ja) * 2000-10-24 2010-02-03 ソニー株式会社 半導体装置及びその検査方法
KR100384834B1 (ko) * 2001-03-30 2003-05-23 주식회사 하이닉스반도체 다중 기판 상에 형성되는 반도체 장치 및 그 제조 방법
WO2002082540A1 (en) * 2001-03-30 2002-10-17 Fujitsu Limited Semiconductor device, method of manufacture thereof, and semiconductor substrate
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333412B1 (ko) * 2006-02-14 2013-11-28 닛토덴코 가부시키가이샤 배선 회로 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR100546698B1 (ko) 2006-01-26
US7030508B2 (en) 2006-04-18
US20050001299A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
KR100231152B1 (ko) 인쇄회로기판 상에 집적회로를 실장하기 위한실장방법
US7642662B2 (en) Semiconductor device and method of manufacturing the same
US20130130492A1 (en) System and method for improving solder joint reliability in an integrated circuit package
KR100546698B1 (ko) 반도체 패키지의 서브스트레이트
KR100690999B1 (ko) 볼 그리드 어레이 패키지의 실장방법
US20060128040A1 (en) Bond positioning method for wire-bonding process and substrate for the bond positioning method
KR20240103361A (ko) 접합특성 및 접합공정 속도가 향상된 솔더도금층을 포함하는 mems 프로브 및 이를 포함하는 프로브카드
JPH0644669B2 (ja) 表面実装部品搭載用プリント配線板
JPH0832296A (ja) 電子部品を実装する際の位置合わせ方法
KR100386636B1 (ko) 반도체 패키지용 인쇄회로기판의 제조방법
JPH06204655A (ja) プリント配線板及びその製造方法
JPH05335438A (ja) リードレスチップキャリア
JPH08340164A (ja) Bga型パッケージの面実装構造
JP3161648B2 (ja) 電子部品の半田付け方法
KR100351926B1 (ko) 비·지·에이 패키지
KR20030024553A (ko) 반도체장치
JPH0567008U (ja) 半導体装置
JP3806656B2 (ja) 混成集積回路装置の製造方法
JP2000040764A (ja) 半導体パッケージ
JPH10256421A (ja) 半導体装置及びその実装方法
JPH05283825A (ja) 認識マーク付きプリント基板
KR200243279Y1 (ko) 반도체장치용써킷테이프
JP2000133898A (ja) Bga実装プリント配線板
JP2586410B2 (ja) 半導体装置およびその実装方法
KR100818079B1 (ko) 볼 그리드 어레이 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20170110

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 18

PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20230705

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000