KR200448913Y1 - Test handler - Google Patents

Test handler Download PDF

Info

Publication number
KR200448913Y1
KR200448913Y1 KR20070004164U KR20070004164U KR200448913Y1 KR 200448913 Y1 KR200448913 Y1 KR 200448913Y1 KR 20070004164 U KR20070004164 U KR 20070004164U KR 20070004164 U KR20070004164 U KR 20070004164U KR 200448913 Y1 KR200448913 Y1 KR 200448913Y1
Authority
KR
South Korea
Prior art keywords
test
residual charge
loading
semiconductor device
static electricity
Prior art date
Application number
KR20070004164U
Other languages
Korean (ko)
Other versions
KR20080003954U (en
Inventor
나윤성
전인구
구태흥
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR20070004164U priority Critical patent/KR200448913Y1/en
Publication of KR20080003954U publication Critical patent/KR20080003954U/en
Application granted granted Critical
Publication of KR200448913Y1 publication Critical patent/KR200448913Y1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02KDYNAMO-ELECTRIC MACHINES
    • H02K5/00Casings; Enclosures; Supports
    • H02K5/04Casings or enclosures characterised by the shape, form or construction thereof
    • H02K5/14Means for supporting or protecting brushes or brush holders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05FSTATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00Carrying-off electrostatic charges
    • H05F3/02Carrying-off electrostatic charges by means of earthing connections

Abstract

본 고안은 테스트핸들러에 관한 것으로, 본 고안에 따르면, 테스트핸들러의 작동에 따라 이동하는 반도체소자들로부터 정전기 또는 잔존전하를 제거함으로써, 반도체소자들을 고객트레이로부터 테스트트레이로 로딩시키거나 반도체소자들을 테스트트레이로부터 고객트레이로 언로딩시킬 시(언로딩 시에는 테스트트레이로부터 소팅테이블을 거쳐 고객트레이로 궁극적으로 언로딩시키는 예를 따를 수 있다)에 반도체소자들이 테스트트레이 또는 고객트레이에 적절히 안착될 수 있도록 하는 기술이 개시된다.The present invention relates to a test handler. According to the present invention, the semiconductor devices are loaded from the customer tray into the test tray or the semiconductor devices are tested by removing static electricity or residual charges from the semiconductor elements moving according to the operation of the test handler. When unloading from the tray to the customer tray (unloading can be followed by an example of ultimate unloading from the test tray to the customer tray via the sorting table), so that the semiconductor devices can be properly seated in the test tray or the customer tray. A technique is disclosed.

Description

테스트핸들러{TEST HANDLER}Test handler {TEST HANDLER}

도1은 종래기술에 따른 테스트핸들러에 대한 개략도이다.1 is a schematic diagram of a test handler according to the prior art.

도2는 일반적인 픽앤플레이스장치에 구성되는 픽킹소자에 대한 개략도이다.2 is a schematic diagram of a picking element constructed in a typical pick and place apparatus.

도3은 일반적인 테스트핸들러에 대한 개념적인 평면도이다.3 is a conceptual plan view of a general test handler.

도4 내지 도8은 종래 기술에 따른 테스트핸들러의 문제점을 설명하기 위한 참조도이다.4 to 8 are reference diagrams for explaining the problem of the test handler according to the prior art.

도9는 본 고안의 실시예에 따른 정전기또는잔존전하제거기에 대한 개념도이다.9 is a conceptual diagram of a static electricity or residual charge remover according to an embodiment of the present invention.

도10은 테스트트레이와 정전기또는잔존전하제거기의 상대적 관계를 표현하기 위한 개념적인 사시도이다.10 is a conceptual perspective view for expressing a relative relationship between a test tray and a static electricity or residual charge remover.

도11은 픽앤플레이스장치와 정전기또는잔류전류제거기의 상대적 관계를 표현하기 위한 개념적인 사시도이다.11 is a conceptual perspective view for expressing a relative relationship between a pick and place device and a static electricity or residual current remover.

도12는 테스트트레이에 행렬형태로 적재된 모든 반도체소자들로부터 정전기 또는 잔존전하를 제거시키는 방법을 설명하기 위한 참조도이다.12 is a reference diagram for explaining a method of removing static electricity or residual charge from all semiconductor elements loaded in a matrix in a test tray.

도13은 픽앤플레이스장치에 파지된 모든 반도체소자들로부터 정전기 또는 잔존전하를 제거시키는 방법을 설명하기 위한 참조도이다.Fig. 13 is a reference diagram for explaining a method of removing static electricity or residual charge from all semiconductor elements held in the pick and place device.

도14 내지 도20은 정전기또는잔존전하제거기의 설치위치를 표현하기 위한 본 고안에 따른 테스트핸들러에 대한 개념적인 사시도이다.14 to 20 is a conceptual perspective view of a test handler according to the present invention for representing the installation position of the static electricity or residual charge eliminator.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

90 : 정전기또는잔존전하제거기90: static electricity or residual charge eliminator

91 : 전도성 브러시91: conductive brush

91a : 전도성 극세사91a: conductive microfiber

92 : 브러시프레임92: brush frame

93 : 레지스터93: register

본 고안은 생산된 반도체소자의 검사를 지원하기 위한 테스트핸들러에 관한 것으로, 더욱 상세하게는 반도체소자들로부터 정전기 또는 잔존전하를 제거하는 기술에 관한 것이다.The present invention relates to a test handler for supporting inspection of a semiconductor device produced, and more particularly, to a technique for removing static electricity or residual charge from semiconductor devices.

일반적으로 테스트핸들러는 소정의 제조공정을 거쳐 제조된 반도체소자가 테스터에 의해 테스트될 수 있도록 지원하며, 테스트 결과에 따라 반도체소자들을 등급별로 분류하여 고객트레이에 적재하는 기기로서 이미 다수의 공개문서들을 통해 공개되어 있다.In general, a test handler supports a semiconductor device manufactured through a predetermined manufacturing process to be tested by a tester, and classifies semiconductor devices according to test results and loads them into a customer tray. It is open to the public.

도1은 그러한 테스트핸들러에 대한 종래기술에 따른 개략도로서, 도1을 참조하여 종래의 테스트핸들러에 대하여 개략적으로 설명하면 다음과 같다.FIG. 1 is a schematic diagram according to the prior art for such a test handler, which will be described schematically with reference to FIG. 1.

도1에 도시된 바와 같이, 종래의 테스트핸들러는 로딩장치(110), 소크챔버(120), 테스트챔버(130), 디소크챔버(140), 언로딩장치(150)를 갖추고 있다.As shown in FIG. 1, the conventional test handler includes a loading device 110, a soak chamber 120, a test chamber 130, a desock chamber 140, and an unloading device 150.

로딩장치(110)는, 부호 10a의 고객트레이에 적재된 반도체소자들을 수평상태의 테스트트레이(TT)로 로딩시킨다. 참고로 고객트레이(10a, 10b) 및 테스트트레이(TT)에는 반도체소자들이 행렬형태로 적재된다.The loading device 110 loads the semiconductor devices loaded in the customer tray of 10a into the test tray TT in a horizontal state. For reference, semiconductor devices are stacked in a matrix form in the customer trays 10a and 10b and the test tray TT.

소크챔버(120)는, 로딩이 완료된 테스트트레이(TT)를 순차적으로 수용하며, 수용된 테스트트레이(TT)에 적재된 반도체소자를 예열/예냉시키기 위해 마련된다. 이를 위해 소크챔버(120)에는 반도체소자의 예열/예냉을 위한 온도적 환경이 조성되어 있다.The soak chamber 120 sequentially receives the loaded test tray TT, and is provided to preheat / precool the semiconductor device loaded in the received test tray TT. To this end, the soak chamber 120 has a temperature environment for preheating / precooling the semiconductor device.

테스트챔버(130)는, 소크챔버(120)로부터 공급되어 온 테스트트레이(TT)에 적재된 반도체소자의 테스트를 직접 지원하기 위해 마련된다. 이를 위해 테스트챔버(130)는 테스트트레이(TT)에 적재된 반도체소자를 테스터의 테스트소켓과 교합시키기 위한 기계적 구성을 가진다.The test chamber 130 is provided to directly support a test of the semiconductor device loaded in the test tray TT supplied from the soak chamber 120. To this end, the test chamber 130 has a mechanical configuration for mating the semiconductor device loaded in the test tray TT with the test socket of the tester.

디소크챔버(140)는 고온 또는 냉각상태의 반도체소자로부터 열 또는 냉기를 제거시키기 위해 마련된다.The desock chamber 140 is provided to remove heat or cold air from the semiconductor device at a high temperature or a cooling state.

언로딩장치(150)는, 테스트가 완료된 반도체소자를 등급별로 분류하여 다시 부호 10b의 고객트레이로 언로딩시킨다.The unloading device 150 classifies the tested semiconductor devices by grade and unloads them to the customer tray of code 10b.

상기한 구성에서 로딩장치(110)는 반도체소자를 고객트레이(10a)에서 테스트트레이(TT)로 이동시켜야 하며, 언로딩장치(150)는 반도체소자를 테스트트레이(TT)에서 고객트레이(10b)로 이동시켜야 한다는 점에서 반도체소자를 파지하거나 파지 해제할 수 있는 장치(픽앤플레이스장치 : PICK AND PLACE APPARATUS)를 공통적으로 포함하기 때문에 대한민국 등록특허공보 등록번호 제10-0223093호(고안의 명칭 : 수평식핸들러의 테스트트레이 이송방법, 이하 '선행기술1'이라 함)에 제시된 바와 같이 로딩 및 언로딩을 모두 수행하는 하나의 로딩 및 언로딩장치로 구현될 수도 있다.In the above configuration, the loading device 110 should move the semiconductor device from the customer tray 10a to the test tray TT, and the unloading device 150 moves the semiconductor device from the test tray TT to the customer tray 10b. Since it includes a device (pick and place device: PICK AND PLACE APPARATUS) that can hold or release the semiconductor device in that it must be moved to the Korean Patent Publication No. 10-0223093 As shown in the test tray transfer method of the expression handler, hereinafter referred to as 'prior art 1', it may be implemented as a single loading and unloading device that performs both loading and unloading.

위의 픽앤플레이스장치에 관련된 기술은 대한민국 등록특허공보 등록번호 제10-0596739호(고안의 명칭 : 테스트 핸들러의 로더 핸드, 이하 '선행기술2'라 함, 선행기술2에는 픽앤플레이스장치 대신 로더 핸드라는 용어를 사용함) 등을 통해서 이미 상세히 공지되어 있다. 일반적으로 픽앤플레이스장치는 한꺼번에 다수의 반도체소자를 이동시킬 목적으로 복수의 픽킹소자들을 구비하는 데, 각각의 픽킹소자들은 진공압에 의해 반도체소자들을 파지할 수 있도록 되어 있다. 그리고 도2에서 참조되는 바와 같이 각각의 픽킹소자(20)들은 진공압에 의해 반도체소자들을 부드럽게 흡착 파지하기 위해서 반도체소자(D)를 파지하는 부분에 진공흡착패드(21)를 구비한다.The technology related to the above pick-and-place device is Korean Patent Publication No. 10-0596739 (the name of the design: Loader hand of the test handler, hereinafter referred to as 'prior art 2', prior art 2 in the loader hand instead of the pick and place device And the like are already known in detail. In general, a pick-and-place apparatus includes a plurality of picking elements for the purpose of moving a plurality of semiconductor elements at a time, each picking element being capable of holding the semiconductor elements by vacuum pressure. As shown in FIG. 2, each of the picking elements 20 includes a vacuum adsorption pad 21 at a portion holding the semiconductor element D in order to gently suck and hold the semiconductor elements by vacuum pressure.

참고로 현재까지 보급된 테스트핸들러에는 테스트트레이가 테스터에 접촉되는 방식에 따라 언더헤드도킹방식(테스트트레이가 수평상태에서 테스터에 접촉하는 방식)과 사이드도킹방식(테스트트레이가 수직상태에서 테스터에 접촉하는 방식)이 있으며, 도1의 테스트핸들러는 그 중 사이드도킹방식에 관한 것이다. 이러한 사이드도킹방식의 테스트핸들러는 수평상태의 테스트트레이를 수직상태로 자세변환시키거나 수직상태의 테스트트레이를 수평상태로 자세변환시키기 위한 자세변환장치가 필요하다. 도1의 부호 160은 로딩이 완료된 수평상태의 테스트트레이를 수직상태로 자세변환하기 위한 수직자세변환장치이고, 도1의 부호 170은 테스트가 완료된 반도체소자가 적재된 수직상태의 테스트트레이를 수평상태로 자세변환하기 위한 수평자세변환장치인데, 선행기술1에서 참조되는 바와 같이, 수직자세변환장치와 수평자세변환장치 또한 하나의 장치로서 구현될 수도 있다.For reference, the test handlers that have been widely used up to now have an underhead docking method (the test tray is in contact with the tester in a horizontal state) and a side docking method (the test tray is in contact with the tester in a vertical state depending on how the test tray is in contact with the tester). The test handler of FIG. 1 relates to a side docking method. Such a side docking test handler requires a posture converting apparatus for converting a horizontal test tray into a vertical position or a vertical test tray into a horizontal state. Reference numeral 160 in FIG. 1 denotes a vertical posture converting apparatus for performing posture conversion of a test tray in a horizontal state in which loading is completed into a vertical state. It is a horizontal posture converting device for performing posture conversion into a vertical position, and as referred to in the prior art 1, a vertical posture converting device and a horizontal posture converting device may also be implemented as one device.

도3은 도1의 테스트핸들러를 평면에서 바라본 개략도이다.FIG. 3 is a schematic plan view of the test handler of FIG. 1.

도3에는 도1의 테스트핸들러 내에서의 테스트트레이(TT)의 이송방향(a)과 반도체소자의 이송방향(b)이 표현되어 있다. 도3에서 참조되는 바와 같이 테스트트레이(TT)는 로딩위치(LP), 테스트위치(TP) 및 언로딩위치(UP)를 포함하는 순환경로를 순환하도록 되어 있다. 참고로 근자에는 언로딩위치(UP)에 있는 테스트트레이(TT)에서 고객트레이로 반도체소자를 언로딩시키기에 앞서 테스트등급별로 먼저 분류하는 작업을 수행하기 위해 대한민국 특허출원 출원번호 10-2006-0009771호(고안의 명칭 : 테스트 핸들러용 소팅 테이블 장치, 이하 '선행기술3'이라 함)에서 제시되는 바와 같이 소팅테이블(180, 도1 참조)을 구비시키는 데, 이러한 소팅테이블(180)은 도3에서 참조되는 바와 같이 언로딩위치(UP)의 일 측방인 A부분에 구비된다. 소팅테이블(180)이 구비되는 경우 반도체소자가 언로딩될 때에는 테스트트레이(TT)에서 소팅테이블(180)을 경유하여 고객트레이로 이동하게 된다. 또, 소팅테이블(180)이 구비되는 경우에는 테스트트레이(TT)로부터 소팅테이블(180)로 반도체소자를 이동시키기 위한 픽앤플레이스장치와 소팅테이블(180)에서 고객트레이로 반도체소자를 이동시키기 위한 픽앤플레이스장치가 함께 언로딩장치(150)에 구비될 수 있다.In FIG. 3, the conveyance direction a of the test tray TT and the conveyance direction b of the semiconductor element in the test handler of FIG. As illustrated in FIG. 3, the test tray TT is configured to circulate a circulation path including a loading position LP, a test position TP, and an unloading position UP. For reference, Korean Patent Application No. 10-2006-0009771 for performing classification of test devices by test grade prior to unloading the semiconductor device from the test tray TT in the unloading position UP to the customer tray. A sorting table 180 (see FIG. 1) is provided as shown in the heading (designation: sorting table apparatus for test handler, hereinafter referred to as 'prior art 3'), which sorting table 180 is shown in FIG. As referred to in the A portion which is one side of the unloading position (UP). When the sorting table 180 is provided, when the semiconductor device is unloaded, the sorting table 180 is moved from the test tray TT to the customer tray via the sorting table 180. In addition, when the sorting table 180 is provided, a pick and place device for moving the semiconductor device from the test tray TT to the sorting table 180 and a pick and place for moving the semiconductor device from the sorting table 180 to the customer tray. The place device may be provided together with the unloading device 150.

한편, 반도체소자는 테스트를 위해 테스터에 전기적으로 접속될 필요성이 있는데 이러한 경우 테스트가 완료된 반도체소자가 정전기 또는 잔존전하를 가지게 될 수 있으며, 또한, 제조 및 운반 과정 등에서 마찰이나 기타 사유에 의해 반도체소자가 정전기 또는 잔존전하를 가지게 될 수 있다.On the other hand, the semiconductor device needs to be electrically connected to the tester for the test. In this case, the tested semiconductor device may have static electricity or residual charge, and also, due to friction or other reasons, during the manufacturing and transportation process, May have static or residual charge.

만일 반도체소자가 정전기 또는 잔존전하를 가지게 되는 경우, 픽앤플레이스장치에 의한 적절한 이동작업에 문제가 발생될 수 있다. 예를 들어 도4에서 참조되는 바와 같이 B부분에서 픽킹소자의 진공흡착패드와 반도체소자 간의 정전기 또는 잔존전하가 존재한다면, 픽킹소자가 반도체소자를 파지한 후 파지해제를 하여 일정한 위치에 반도체소자를 안착시키고자 하는 경우 도5에서 참조되는 바와 같이 반도체소자가 기울어지게 되어 적절한 안착이 이루어지지 않게 된다.If the semiconductor device has static electricity or residual charge, problems may arise in proper movement by the pick and place device. For example, as shown in FIG. 4, if there is static electricity or residual charge between the vacuum adsorption pad of the picking device and the semiconductor device in the portion B, the picking device holds the semiconductor device and releases it to release the semiconductor device at a predetermined position. When it is to be seated, as shown in FIG. 5, the semiconductor device is inclined so that proper seating is not performed.

위와 같이 반도체소자가 적절히 안착되는 않은 예들 중 대표적인 일 예를 도6 내지 도8을 참조하여 설명한다.A representative example of examples in which the semiconductor device is not properly seated as described above will be described with reference to FIGS. 6 to 8.

일반적으로 테스트트레이(TT)에는 반도체소자가 안착되는 인서트(30)가 행렬형태로 배열되어 있는 데, 인서트(30)는 도6의 평면도에서 참조되는 바와 같이 반도체소자가 안착되는 안착공간(31)을 가지고 있다. 이러한 안착공간(31)은 도7의 측면도에서 참조되는 바와 같이 양 측(i 및 j 측)이 모두 개방되어 있게 되어 있다. 이러한 이유는 i측 방향으로는 반도체소자를 로딩 또는 언로딩시켜야 하며, j측 방향으로는 안착된 반도체소자가 테스터에 전기적으로 접속되어야만 하기 때문이다. 따라서 반도체소자가 적재되었을 때 반도체소자가 j측 방향으로 빠지는 것을 방지하기 위한 걸림턱(32a, 32b)이 구성된다. 그런데, 로딩 시에 도5와 같은 상태로 반도체소자가 인서트로 낙하하게 되면, 도8에서 참조되는 바와 같이 반도체소자가 걸림턱(32a, 32b)에 의해 걸리지 못하고 인서트(30)의 하방으로 낙하될 위험성이 있게 된다. 일반적으로 대한민국 등록특허공보 등록번호 제10-0486412호(고안의 명칭 : 테스트 핸들러의 테스트 트레이 인서트, 이하 '선행기술4'라 함)에서 참조되는 바와 같이 인서트(30)는 적재된 반도체소자를 고정시키기 위한 고정장치가 구비되기 때문에, 이러한 고정장치를 해제시키기 위한 해제장치가 필요하다. 그러한 해제장치로서 여러 가지 구현예가 있으나 대한민국 등록특허공보 등록번호 제10-0687676호(고안의 명칭 : 테스트핸들러, 이하 '선행기술5'라 함)에서 참조되는 바와 같이 로딩위치 또는 언로딩위치에 있는 테스트트레이의 하방에 개방기를 구비시키는 경우, 도8과 같은 상태에 따르면 반도체소자는 인서트(30)의 안착공간(31)을 통과하여 개방기에 낙하되게 되기 때문에 추후 개방기의 작동 시에 개방기가 테스트트레이와 적절히 교합되지 못하고 잼이 발생하게 되거나 인서트(30) 및 반도체소자의 손상을 가져오게 된다. 물론, 선행기술5에 따르지 않는 테스트핸들러라고 하더라도, 즉, 로딩위치 또는 언로딩위치에 있는 테스트트레이의 하방에 개방기를 구성시키지 않는 경우라 할지라도, 로딩위치 또는 언로딩위치에 있는 테스트트레이의 하방에 위치하는 임의의 작동장치로 반도체소자가 낙하하여 해당 작동장치의 작동불량을 초래하게 된다.In general, the test tray TT has an insert 30 in which a semiconductor device is seated in a matrix form. The insert 30 has a seating space 31 in which the semiconductor device is seated, as shown in the plan view of FIG. 6. Have In this seating space 31, both sides (i and j side) are opened as referred to in the side view of FIG. This is because the semiconductor device must be loaded or unloaded in the i-direction and the semiconductor device seated in the j-direction must be electrically connected to the tester. Therefore, when the semiconductor device is loaded, the locking projections 32a and 32b are configured to prevent the semiconductor device from falling out in the j-direction. However, when the semiconductor element falls into the insert in the state as shown in FIG. 5 at the time of loading, as shown in FIG. 8, the semiconductor element is not caught by the latching jaws 32a and 32b and falls below the insert 30. There is a danger. In general, as described in the Republic of Korea Patent Publication No. 10-0486412 (the name of the design: test tray insert of the test handler, hereinafter referred to as "prior art 4"), the insert 30 is fixed to the loaded semiconductor element Since a locking device is provided, a release device for releasing the locking device is required. There are various embodiments as such a release device, but in the loading position or the unloading position as referred to in the Republic of Korea Patent Publication No. 10-0687676 (the name of the design: test handler, hereinafter 'prior art 5') In the case where the opener is provided below the test tray, according to the state as shown in FIG. 8, since the semiconductor device passes through the seating space 31 of the insert 30 and falls to the opener, the opener is tested during the operation of the opener. Failure to properly mate with the tray may result in jams or damage to the insert 30 and the semiconductor device. Of course, even in the case of a test handler not according to the prior art 5, that is, even if the opener is not configured below the test tray in the loading position or the unloading position, the test tray in the loading position or the unloading position The semiconductor device falls into any of the operating devices positioned at, resulting in a malfunction of the operating device.

따라서 반도체소자로부터 정전기 또는 잔존전하를 제거하기 위한 기술의 필요성이 있다.Therefore, there is a need for a technique for removing static electricity or residual charge from a semiconductor device.

반도체소자로부터 정전기를 제거하는 기술에 관한 연구는 일본국의 어드반테스트사에서 먼저 시도되었는데, 일본국의 어드반테스트사는 일본국 공개특허공보 공개번호 특개평8-267383호(고안의 명칭 : IC핸들러의 흡착헤드, 이하 '선행기술6'이라 함) 및 특개2001-260065호(고안의 명칭 : 부품유지장치, 이하 '선행기술7'이라 함)를 통해 반도체소자로부터 정전기를 제거하는 기술을 제시하고 있다.A study on the technique of removing static electricity from semiconductor devices was first attempted by an advanced test company in Japan, and an advanced test company in Japan was published in Japanese Patent Application Laid-Open No. Hei 8-267383 (design: adsorption head of IC handler). In this paper, a technique for removing static electricity from semiconductor devices has been proposed through Korean Patent No. 2001-600-6 and Japanese Patent Laid-Open No. 2001-260065.

선행기술6은, 픽킹소자에 전기적으로 접지된 금속성 패드 어댑터를 구성시킴으로써 픽킹소자에 파지된 반도체소자로부터 정전기를 제거하는 기술을 공개하고 있다. 그런데 이러한 경우 픽앤플레이스장치에 구성되는 복수개의 픽킹소자들 각각에 모두 금속성 패드 어댑터를 구성시키는데 따른 무게증가로 인하여 픽앤플레이스장치의 이동성의 둔화와, 장치 생산성이 떨어지는 문제점이 있다. 일반적으로 픽앤플레이스장치는 로딩시간이나 언로딩시간을 줄이기 위하여 복수개의 픽킹소자를 구비하고 있는 데, 구비되는 픽킹소자의 개수는 이동의 신속성 및 관성의 최소화라는 제한요소에 의해 그 구비 개수가 제한된다. 그런데, 선행기술6에서와 같이 픽킹소자에 금속성 패드 어댑터를 구성시키는 경우 무게의 증가 또는 무게를 줄이기 위한 픽킹소자의 감소로 인하여 픽앤플레이스장치의 로딩시간이나 언로딩시간이 증가될 수밖에는 없다는 문제점이 있다. 이러한 로딩시간이나 언로딩시간의 증가는 반도체소자의 계속적인 수요증대에 따라 요구되는 테스트시간의 단축이라는 과제에 반하는 것이어서, 결론적으로 선행기술6은 실제 제품으로 적용되기에 곤란하다.Prior art 6 discloses a technique for removing static electricity from a semiconductor device held by a picking device by constructing a metallic pad adapter electrically grounded to the picking device. However, in this case, there is a problem that the mobility of the pick-and-place device is slowed down and the productivity of the device is reduced due to the increase in the weight of the metallic pad adapters configured in each of the plurality of picking elements of the pick-and-place device. In general, the pick-and-place apparatus includes a plurality of picking elements to reduce loading time or unloading time, and the number of picking elements provided is limited by the limiting factors such as rapid movement and minimization of inertia. . However, when the metallic pad adapter is configured in the picking device as in the prior art 6, there is a problem that the loading time or the unloading time of the pick and place device is inevitably increased due to the increase of the weight or the reduction of the picking device to reduce the weight. have. This increase in loading time or unloading time is contrary to the task of shortening the test time required by the continuous increase in the demand of semiconductor devices, so that the prior art 6 is difficult to be applied to the actual product.

또한, 선행기술7은 금속성 재질의 패드, 패드 핀, 패드 가드, 베이스 플레이트를 통해 파지된 반도체소자로부터 정전기를 제거하는 기술을 개시하고 있으나, 이 또한, 픽킹소자의 무게증가 및 장치의 복잡성으로 인해 선행기술6과 동일한 문제점들을 야기할 수 있어서 실제 제품으로 상용화되기에는 곤란한 점이 있다.In addition, the prior art 7 discloses a technique for removing static electricity from a semiconductor device held through a pad, a pad pin, a pad guard, and a base plate of a metallic material, but also due to the increase in the weight of the picking device and the complexity of the device. It may cause the same problems as the prior art 6 is difficult to commercialize as a real product.

참고적으로 일본국 공개실용신안공보 실개평6-50400호(고안의 명칭 : 자동실장기의 정전기대책장치 내지 그를 이용한 프린트 기판, 이하 '참고기술1'이라 함)를 참조하면, 프린트 기판으로부터 정전기를 제거하기 위해 전도성 브러시를 이용하는 기술을 제공하고 있다. 참고기술1에 의하면 전도성 브러시가 프린트 기판의 그랜드 패턴에 접촉되도록 함으로써 프린트 기판의 정전기를 제거하도록 하고 있다. 그런데, 테스트트레이에 행렬형태로 적재된 복수의 반도체소자들은 서로 이격되어 있기 때문에 일부 행이나 열의 반도체소자들이 전도성 브러시에 접촉된다고 하더라도 테스트트레이에 적재된 모든 반도체소자들의 정전기가 제거될 수 있는 것은 아니다. 즉, 참고기술1은 하나의 프린트 기판에서 정전기를 제거할 수 있도록 되어 있는 기술이지만, 테스트트레이나 고객트레이에는 복수의 반도체소자들이 적재되어 있으며, 하나의 픽앤플레이스장치에도 복수의 반도체소자들이 파지되고 있기 때문에 참고기술1처럼 하나의 프린트 기판에서 정전기를 제거시키기 위해 전도성 브러시를 이용하는 기술을 테스트핸들러에 적용하기는 곤란하다.For reference, see Japanese Unexamined Utility Model Publication No. 6-50400 (design of the design: electrostatic countermeasure device of an automatic mounting machine or a printed circuit board using the same, hereinafter referred to as 'Reference Technology 1'). It provides a technique using a conductive brush to remove the. According to the reference technology 1, the conductive brush is in contact with the grand pattern of the printed board to remove the static electricity of the printed board. However, since a plurality of semiconductor devices stacked in a matrix in the test tray are spaced apart from each other, even if some rows or columns of semiconductor devices are in contact with the conductive brush, static electricity of all the semiconductor devices loaded in the test tray may not be removed. . That is, the reference technology 1 is a technology to remove static electricity from one printed board, but a plurality of semiconductor devices are loaded in a test tray or a customer tray, and a plurality of semiconductor devices are held in a single pick and place device. Because of this, it is difficult to apply a technique to a test handler that uses a conductive brush to remove static electricity from a single printed circuit board, such as reference technology 1.

물론, 전도성 브러시의 설치면적이 테스트트레이의 면적과 동일하여 테스트트레이에 적재된 반도체소자들이 한꺼번에 전도성 브러시에 접촉될 수 있도록 한다면 참고기술의 적용도 이론적으로 가능할 수는 있다. 그렇지만, 이와 같은 기술을 테스트핸들러에 적용하기 위해서는 접촉 면적이 테스트트레이의 면적과 적어도 동일한 정도로 넓은 전도성 브러시를 설치하기 위한 별도의 공간을 마련하여야 하고, 그러기 위해서는 현재까지 안정적으로 개발된 테스트핸들러에서 각 구성장치들마다 알맞게 배분된 공간적인 유기적 위치관계를 수정해야 하기 때문에, 새로운 위치관계를 설정하기 위한 연구개발비용 및 인력의 낭비를 초래하고, 변경된 각 장치의 기구적 구성변경에 따른 장치의 안정성을 곧바로 담보할 수 없다는 문제점이 있다. 또한, 큰 점유공간을 차지함에 따라 이미 테스트현장에 적용된 테스트핸들러에는 적용될 수 없다는 문제점도 수반한다.Of course, if the installation area of the conductive brush is the same as the area of the test tray so that the semiconductor devices loaded on the test tray can be in contact with the conductive brush at once, the application of the reference technology may be theoretically possible. However, in order to apply such a technique to a test handler, a separate space must be provided for installing a conductive brush having a contact area that is at least as large as the area of the test tray. Since the spatial organic positional relations appropriately distributed among the component units must be corrected, it leads to waste of R & D costs and manpower for establishing new positional relations, and improves the stability of the device according to the mechanical configuration change of each changed unit. There is a problem that cannot be secured immediately. In addition, as it occupies a large occupied space, there is a problem that it cannot be applied to a test handler already applied to a test site.

또한, 대한민국 등록특허공보 등록번호 10-0237428호(고안의 명칭 : 정전기 제거용 브러쉬, 이하 '참고기술2'라 함)에는 탄소실로 이루어진 브러쉬를 통해 제조된 반도체소자의 정전기를 제거하는 기술을 개시하고 있다.In addition, the Republic of Korea Patent Publication No. 10-0237428 (the name of the design: brush for removing static electricity, referred to as "reference technology 2") discloses a technology for removing the static electricity of semiconductor devices manufactured through a brush made of a carbon chamber Doing.

참고기술2에 의하면, 이송 통로를 통해 이동 중인 반도체소자와 하부로 늘어트린 탄소실이 접촉하면서 반도체소자로부터 정전기를 제거하는 데, 이러한 참고기술2는 이송 통로를 통해 반도체소자들이 순차적으로 지나가면서 반도체소자의 표면이 탄소실과 접촉되도록 되어 있다.According to reference technology 2, static electricity is removed from the semiconductor device while the semiconductor device being moved through the transfer path and the carbon chamber drooping downward, and the reference technology 2 is a semiconductor device as the semiconductor devices sequentially pass through the transfer path. The surface of the device is in contact with the carbon chamber.

한편, 근자에는 테스터의 구조가 복잡해지면서 테스트가 완료되었을 시에 반도체소자에 잔존전하가 남게 되는 데, 이러한 잔존전하는 반도체소자의 전기적 접촉부위에 그대로 유지되고 있다. 경우에 따라서는 테스트 완료 후의 잔존전압이 800V에 이르기도 한다. 따라서 반도체소자의 전기적 접촉부위의 잔존전하를 제거하는 것은 필수적으로 해결해야 될 과제이다. 그런데 대체적으로 테스트핸들러 내에서 반도체소자의 표면이 상방으로 향하고 반도체소자의 전기적 접촉부위가 하방으로 향하게 위치되어 있거나, 반도체소자가 수직으로 세워진 상태로 이동(사이드도 킹방식 테스트핸들러에서 일부 이동 구간)되기 때문에 참고기술2를 그대로 적용하기에는 곤란하다.On the other hand, in recent years, since the structure of the tester becomes complicated, residual charge remains in the semiconductor device when the test is completed, and the remaining charge remains at the electrical contact portion of the semiconductor device. In some cases, the residual voltage after test completion reaches 800V. Therefore, it is essential to remove the residual charges in the electrical contact portion of the semiconductor device. In general, however, the surface of the semiconductor device faces upward and the electrical contact portion of the semiconductor device faces downward in the test handler, or the semiconductor device moves vertically (partly moving section in the side-doking type test handler). Therefore, it is difficult to apply the reference technology 2 as it is.

본 고안은 상기한 문제점을 해결하기 위해 안출된 것으로 다음과 같은 목적을 가진다.The present invention has been made to solve the above problems has the following object.

첫째, 반도체소자들이 이동하는 경로 상에 접지된 전도성 브러시를 구비시켜, 해당 경로를 통과하는 반도체소자들이 전도성 브러시에 접촉하면서 이동될 수 있도록 하는 기술을 제공하되, 이에 더 나아가서 반도체소자의 이동상태에 관계없이 반도체소자들이 전도성 브러시에 접촉될 수 있도록 하는 기술을 제공한다.First, by providing a conductive brush that is grounded on the path of the semiconductor device to move, the semiconductor device passing through the path can be moved in contact with the conductive brush, and furthermore, Regardless, the present invention provides a technology for allowing semiconductor devices to contact a conductive brush.

둘째, 반도체소자가 정전기 또는 잔존전하로 대전될 확률이 가장 높은 테스트위치에서 언로딩위치까지의 경로 상에서 테스트트레이에 적재된 상태의 반도체소자로부터 정전기 또는 잔존전하를 제거할 수 있는 기술을 제공한다.Secondly, the present invention provides a technology capable of removing static electricity or residual charge from a semiconductor device loaded in a test tray on a path from a test position where the semiconductor device is most likely to be charged with static electricity or residual charge to an unloading position.

그리고 상기한 첫째 및 둘째의 목적이 픽앤플레이스장치의 구성과는 무관하게 도출될 수 있는 것을 궁극적인 목적으로 한다.The ultimate purpose of the first and second objects can be derived regardless of the configuration of the pick and place device.

상기한 목적을 달성하기 위한 본 고안에 따른 테스트핸들러는, 고객트레이에서 로딩위치에 있는 테스트트레이로 반도체소자를 로딩시키기 위한 로딩장치; 상기 로딩장치에 의해 로딩이 완료된 후 상기 로딩위치에서 테스트위치로 이송된 테스트트레이에 적재된 반도체소자의 테스트를 지원하기 위해 마련되는 테스트챔버; 상기 테스트챔버 상의 상기 테스트위치에서 적재된 반도체소자의 테스트가 완료된 후 상기 테스트위치에서 언로딩위치로 이송된 테스트트레이에 적재된 반도체소자를 고객트레이로 언로딩시키기 위한 언로딩장치; 및 반도체소자의 정전기 또는 잔존전하를 제거시키기 위한 적어도 하나 이상의 정전기또는잔존전하제거기; 를 포함하며, 상기 정전기또는잔존전하제거기는, 반도체소자와 접촉되는 전도성 브러시; 및 상기 전도성 브러시의 틀을 유지시키며 전기적으로 접지된 브러시프레임을 포함하는 것을 특징으로 한다.The test handler according to the present invention for achieving the above object, a loading device for loading a semiconductor device from the customer tray to the test tray in the loading position; A test chamber provided to support a test of a semiconductor device loaded in a test tray transferred from the loading position to a test position after the loading is completed by the loading apparatus; An unloading device for unloading the semiconductor element loaded in the test tray transferred from the test position to the unloading position in the test tray after the test of the semiconductor element loaded in the test position on the test chamber is completed; And at least one static or residual charge remover for removing static or residual charge of the semiconductor device. The electrostatic or residual charge remover includes: a conductive brush in contact with the semiconductor device; And it maintains the frame of the conductive brush, characterized in that it comprises an electrically grounded brush frame.

상기 정전기또는잔존전하제거기는, 테스트트레이가 상기 테스트챔버 상의 상기 테스트위치에서 상기 언로딩위치까지의 경로 상을 이동할 시에 상기 전도성 브러시가 테스트트레이에 적재된 반도체소자의 전기적 접촉부위에 접촉될 수 있도록 고정 설치되는 것을 또 하나의 특징으로 한다.The electrostatic or residual charge eliminator may be in contact with the electrical contact of the semiconductor element loaded in the test tray when the test tray moves on the path from the test position on the test chamber to the unloading position. Another feature is that it is fixed to be installed.

상기 정전기또는잔존전하제거기는, 반도체소자가 상기 로딩장치 또는 언로딩장치에 파지된 상태로 이동될 시에 상기 전도성 브러시가 상기 로딩장치 또는 언로딩장치에 파지된 반도체소자의 전기적 접촉부위에 접촉될 수 있도록 고정 설치되는 것을 또 하나의 특징으로 한다.The electrostatic or residual charge eliminator may cause the conductive brush to come into contact with an electrical contact portion of the semiconductor device held by the loading device or the unloading device when the semiconductor device is moved while being held by the loading device or the unloading device. It is another feature that is fixed to be installed.

상기 정전기또는잔존전하제거기는, 정전기 또는 잔존전하의 제거정도를 임의로 완화시키기 위한 별도의 레지스터(RESISTOR)를 더 포함하는 것을 또 하나의 특징으로 한다.The static electricity or residual charge eliminator further includes a separate resistor (RESISTOR) for arbitrarily mitigating the degree of elimination of static electricity or residual charge.

상기 정전기또는잔존전하제거기가 복수(複數)개 구비될 경우, 각각의 정전기또는잔존전하제거기에 적용된 레지스터의 전기저항이 서로 다른 값을 가지되, 먼저 정전기 또는 잔존전하를 제거시키는 정전기또는잔존전하제거기에 구비된 레지스터의 전기저항 값이 나중에 정전기 또는 잔존전하를 제거시키는 정전기또는잔존전하제거기에 구비된 레지스터의 전기저항 값보다 큰 것을 또 하나의 특징으로 한다.When a plurality of static electricity or residual charge eliminators are provided, the electrical resistance of the resistor applied to each of the static electricity or the residual charge eliminator has a different value, but first, the static electricity or residual charge eliminator removes static electricity or residual charge. In another aspect, the electrical resistance value of the resistor included in the resistor is larger than the electrical resistance value of the resistor provided in the static electricity or residual charge eliminator for removing static electricity or residual charge later.

상기 전도성 브러시에 적용된 전도성 극세사(極細絲)의 굵기는 0㎛보다 크고 20㎛보다 작은 것을 보다 더 구체적인 특징으로 한다.The thickness of the conductive microfiber (적용된) applied to the conductive brush is characterized by more specific than that larger than 0㎛ and less than 20㎛.

상기 브러시프레임은 막대형상을 가지며, 상기 전도성 브러시는 상기 브러시프레임에 상기 브러시프레임의 길이 방향으로 다수의 전도성 극세사(極細絲)가 심어져 이루어진 것을 보다 더 구체적인 특징으로 한다.The brush frame has a rod shape, the conductive brush is characterized in that a plurality of conductive microfiber (極 細絲) is formed in the brush frame in the longitudinal direction of the brush frame more specific.

상기 다수의 전도성 극세사의 심어진 길이는 행렬형태로 배열되어 이동하는 반도체소자들의 행 또는 열의 폭에 대응됨으로써, 동일 행 또는 동일 열에 속한 반도체소자들은 상기 다수의 전도성 극세사에 함께 접촉될 수 있도록 된 것을 또 하나의 특징으로 한다.The planted lengths of the plurality of conductive microfibers correspond to the widths of the rows or columns of the semiconductor elements that are arranged and moved in a matrix so that the semiconductor devices belonging to the same row or the same column may be in contact with the plurality of conductive microfibers. It is one feature.

상기 전도성 극세사는 금속재질인 것을 더 구체적인 특징으로 한다.The conductive microfiber is characterized in that the metal is more specific.

이하, 본 고안에 따른 하나의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하되, 설명의 편의를 위해 동일한 기능을 수행하는 구성들의 경우에는 동일 부호를 표기하였으며, 종래기술과 동일한 구성에 관하여서도 동일 부호를 표기하여 설명하기로 한다.Hereinafter, one preferred embodiment according to the present invention will be described in detail with reference to the accompanying drawings, in the case of the configuration for performing the same function for the convenience of description is denoted by the same reference numerals, and also with respect to the same configuration as the prior art The same reference numerals are used to describe them.

본 고안에 따른 테스트핸들러에서는 도1과 같은 종래의 테스트핸들러에 도9 와 같은 정전기또는잔존전하제거기(90)가 적용되어 있다.In the test handler according to the present invention, the electrostatic or residual charge remover 90 as shown in FIG. 9 is applied to the conventional test handler as shown in FIG.

도9를 참조하면, 정전기또는잔존전하제거기(90)는 전도성 브러시(91), 브러시프레임(92), 레지스터(93) 등을 포함하여 구성된다.Referring to FIG. 9, the static electricity or residual charge remover 90 includes a conductive brush 91, a brush frame 92, a resistor 93, and the like.

전도성 브러시(91)는 브러시프레임(92)에 심어져 있어서, 브러시프레임(92)을 통해 그 틀이 유지된다. 전도성 브러시(91)는 많은 전도성 극세사(極細絲)(91a)들로 이루어져 있는 데, 전도성 극세사(91a)는 금속이나 카본(탄소)과 같이 전도성이 있는 물질로 만들어진다. 그런데 테스트핸들러에서는 테스트챔버나 소크챔버 등이 고온 상태를 유지할 필요가 있기 때문에 열에 약한 탄소의 경우에는 그 적용에 제한을 받으며, 또한, 전도성 브러시(91)가 반도체소자의 전기적 접촉부위(이 전기적 접촉부위는 하방이나 측방으로 대면하고 있음)에 접촉되기 위해서는 상방으로 심어져 있어야 할 필요가 있기 때문에 경도 및 탄성복원력이 좋은 금속재질로 이루어지는 것이 바람직하다. 그리고 그 굵기는 반도체소자나 인서트의 긁힘을 방지시키기 위하여 대단히 얇게 되어야 하기 때문에 마이크로단위로 마련된다. 본 실시예에서의 전도성 극세사(91a)는 스테인레스재질로서 그 굵기가 12㎛인 것을 예정하고 있지만, 이에 한하지 않고 0㎛보다 크고 20㎛보다 작은 굵기라면, 반도체소자나 인서트를 긁지 않고서도 유연하게 구부러지거나 복원될 수 있어서 바람직하게 적용될 수 있다.The conductive brush 91 is planted in the brush frame 92 so that the frame is maintained through the brush frame 92. The conductive brush 91 is composed of many conductive microfibers 91a. The conductive microfibers 91a are made of a conductive material such as metal or carbon (carbon). However, in the test handler, since the test chamber or the soak chamber needs to be maintained at a high temperature, it is limited to its application in the case of carbon that is weak in heat, and the conductive brush 91 is an electrical contact portion of the semiconductor element. Since the part needs to be planted upward in order to be in contact with the side facing downward or sideward, it is preferable to be made of a metal material having good hardness and elastic restoring force. And the thickness is provided in micro units because it must be very thin in order to prevent scratching of the semiconductor element or the insert. The conductive microfiber 91a in the present embodiment is made of stainless material, and is intended to have a thickness of 12 μm, but is not limited thereto. It can be bent or restored and thus preferably applied.

브러시프레임(92)은 전도성 브러시(91)의 틀을 유지시키며 전기적으로 접지되어 있다. 물론 브러시프레임(92)의 경우에도 전도성을 가지는 재질로 구성되어야 함은 당연하다. 브러시프레임(92)은 긴 막대형상으로서 전도성 극세사(91a)들이 브 러시프레임(92)의 길이 방향으로 심어져 있다.The brush frame 92 maintains the frame of the conductive brush 91 and is electrically grounded. Of course, the brush frame 92 should be made of a material having conductivity. Brush frame 92 is a long rod-like conductive microfibers (91a) are planted in the longitudinal direction of the brush frame (92).

그리고 브러시프레임(92)의 길이는 대체적으로 도10에서 참조되는 바와 같이 테스트트레이(TT)의 일 측 변의 길이에 대응되는 길이를 가지거나 도11에서 참조되는 바와 같이 픽앤플레이스장치(80)의 일 측 폭에 대응되는 길이를 가지도록 되어 있다. 이러한 이유는 전도성 극세사(91a)의 심어진 길이가 테스트트레이(TT)에 행렬 형태로 적재된 반도체소자들의 행 또는 열의 폭에 대응될 수 있도록 되거나 픽앤플레이스장치(80)에 파지된 반도체소자들(대개의 경우 2 X 8열의 행렬행태로 파지됨)의 행 또는 열의 폭에 대응될 수 있도록 하기 위함이다.And the length of the brush frame 92 has a length corresponding to the length of one side of the test tray (TT) as generally referred to in Figure 10 or one of the pick and place device 80 as referred to in Figure 11 It is intended to have a length corresponding to the side width. The reason for this is that the planted length of the conductive microfiber 91a may correspond to the width of the row or column of the semiconductor devices loaded in a matrix form in the test tray TT, or the semiconductor devices held in the pick and place device 80 (usually Is held in a matrix behavior of 2 X 8 columns) so as to correspond to the width of a row or column.

레지스터(93)는 정전기 또는 잔존전하의 제거정도를 완화시키기 위하여 구비된다. 물론 전도성 브러시(91)나 브러시프레임(92)도 저항역할을 할 수도 있지만 실질적으로 전도성 브러시(91)나 브러시프레임(92)의 경우에는 저항이 0Ω수준으로 간주될 수 있기 때문에 별도의 전기저항을 둠으로써 정전기 또는 잔존전하의 제거를 완화시킬 수 있도록 한다. 이렇게 정전기 또는 잔존전하의 제거정도를 완화시키는 이유는, 반도체소자가 정전기 또는 잔존전하에 의해 과도하게 대전되어 있을 시에 전도성 브러시(91)에 접촉되는 직전의 순간 과다전류가 통전되어 반도체소자와 전도성 브러시(91) 사이의 접촉 순간에 존재하는 이격공간상에서 유전체(공기) 파괴현상(번개가 치는 현상과 동일)이 일어날 수 있고, 이러한 유전체 파괴현상에 따른 통전은 반도체소자에 충격을 주어 반도체소자의 손상을 초래할 위험성이 있기 때문이다. 이러한 레지스터(93)가 가지는 전기저항의 크기는 14.3Ω이하인 것이 바람직하다. 왜냐하면 실험결과 125Ω이상의 고저항에서는 정전기 또는 잔존전하의 제거 기능에 따른 효과가 미미하였고, 차츰 저항이 작을수록 효과가 좋아졌고, 특히 14.3Ω이하에서 그 기능에 따른 정전기 또는 잔존전하의 제거 효과가 만족할 만한 수준이었기 때문이다.The resistor 93 is provided to alleviate the degree of elimination of static electricity or residual charge. Of course, the conductive brush 91 or the brush frame 92 may also act as a resistance, but in the case of the conductive brush 91 or the brush frame 92, since the resistance may be regarded as 0 Ω level, a separate electrical resistance may be obtained. This will help to mitigate the removal of static or residual charge. The reason why the degree of elimination of static electricity or residual charge is alleviated is that when the semiconductor device is excessively charged by static electricity or residual charge, the instantaneous excess current immediately before contacting the conductive brush 91 is energized, thereby conducting conductivity with the semiconductor device. Dielectric (air) breakdown phenomenon (same as lightning strike) may occur in the space between the brushes 91 at the moment of contact, and energization caused by the dielectric breakdown impacts the semiconductor device, This is because there is a risk of damage. It is preferable that the magnitude | size of the electrical resistance which this resistor 93 has is 14.3 kPa or less. Because the experimental results show that the effect of eliminating static electricity or residual charge is insignificant at high resistance of 125 mA or more, and the smaller the resistance is, the better the effect is. Because it was enough.

다음은 위와 같은 정전기또는잔존전하제거기(90)의 작용에 대하여 설명한다.Next, the operation of the static electricity or residual charge remover 90 as described above will be described.

정전기또는잔존전하제거기(90)는 반도체소자가 적재된 테스트트레이(TT)나 반도체소자를 파지한 픽앤플레이스장치(80)가 이동하는 경로상의 임의의 위치에서 반도체소자들로부터 정전기 또는 잔존전하를 제거할 수 있도록 설치된다. 이에 관해서는 차후 기술되는 설치위치에 대한 예에서 더 상세히 설명하도록 한다.The static electricity or residual charge remover 90 removes static electricity or residual charge from semiconductor elements at any position on a path along which a test tray TT in which semiconductor elements are loaded or a pick and place device 80 holding a semiconductor element moves. It is installed so that it can be done. This will be described in more detail in the following example of the installation position.

도10 및 도12의 (a) 내지 (e) 과정을 참조하면 반도체소자를 적재한 테스트트레이(TT)가 이동하는 경우에 동일 행 또는 동일 열에 속한 반도체소자들이 동시에 전도성 브러시(91)에 접촉되면서 모든 행 또는 모든 열의 반도체소자들로부터 순차적으로 정전기 또는 잔존전하가 제거되도록 하는 경우를 표현하고 있다.Referring to FIGS. 10 and 12 (a) to (e), when the test tray TT in which semiconductor devices are loaded moves, semiconductor devices belonging to the same row or column are simultaneously brought into contact with the conductive brush 91. It represents a case where static electricity or residual charge is sequentially removed from semiconductor elements of all rows or all columns.

또한, 도11 및 도13의 (a) 내지 (c)는 픽앤플레이스장치(80)에 파지된 반도체소자들이 픽앤플레이스장치(80)의 이동에 따라 이동되면서 순차적으로 전도성 브러시(91)에 접촉되도록 하는 경우를 표현하고 있다.11 and 13 (a) to 13 (c) illustrate that semiconductor elements held in the pick and place device 80 are sequentially contacted with the conductive brush 91 while being moved as the pick and place device 80 moves. The case is expressed.

참고로 도10 내지 도13을 보면, 반도체소자의 전기적 접촉부위를 전도성 브러시(91)에 접촉시킴으로써 정전기 또는 잔존전하를 제거시키는 방법을 취하고 있음을 알 수 있다. 위와 같은 작용을 하는 정전기또는잔존전하제거기(90)는, 테스트트레이(TT)나 픽앤플레이스장치(80)에 적재 또는 파지된 상태에서 함께 이동되는 과정에 있는 반도체소자들의 전기적 접촉부위들이 전도성 브러시(91)에 개별적으로 모두 접촉될 수 있도록 설치되어야 하며, 전도성 극세사(91a)가 브러시프레임(92)에 심어진 방향이 반도체소자의 이동방향에 수직한 방향이 되도록 설치되어야 한다.For reference, referring to FIGS. 10 to 13, it can be seen that a method of removing static electricity or residual charge by contacting the electrical contact portion of the semiconductor element with the conductive brush 91 is taken. The electrostatic or residual charge remover 90 which acts as described above may include a conductive brush that is electrically connected to the semiconductor devices in the process of being moved together while being loaded or held in the test tray TT or the pick and place device 80. 91, and should be installed so as to be able to contact all individually, it should be installed so that the direction in which the conductive microfiber 91a is planted in the brush frame 92 is perpendicular to the moving direction of the semiconductor device.

이하에서는 그러한 정전기또는잔존전하제거기(90)의 설치위치에 대하여 설명한다.Hereinafter, the installation position of the static electricity or the remaining charge remover 90 will be described.

도14에서는 테스트트레이(TT)에 적재된 반도체소자가 테스트위치에서 테스트 완료된 후 디소크챔버(140) 측으로 이동되는 경로 상에 정전기또는잔존전하제거기(90)가 설치되어 있는 것을 보여주고 있으며, 도15에서는 디소크챔버(140)에서 수직상태로 병진이송을 완료한 후 상방향으로 상승하는 테스트트레이(TT)에 적재된 반도체소자가 이동하는 경로 상에 정전기또는잔존전하제거기(90)가 설치되어 있는 것을 보여주고 있고, 도16에서는 수평자세변환장치(170)에 의해 자세변환이 완료된 후 언로딩위치로 이송되는 테스트트레이(TT)에 적재된 반도체소자가 이동하는 경로 상에 정전기또는잔존전하제거기(90)가 설치되어 있는 것을 보여주고 있다.FIG. 14 shows that an electrostatic or residual charge remover 90 is installed on a path to which the semiconductor device loaded in the test tray TT is moved to the desock chamber 140 after the test is completed at the test position. 15, the static electricity or residual charge eliminator 90 is installed on the path of the semiconductor element loaded in the test tray TT which is upwardly moved after completing the translation in the vertical state in the desock chamber 140. In FIG. 16, the static electricity or residual charge eliminator is removed on the path of the semiconductor element loaded in the test tray TT which is transferred to the unloading position after the posture transformation is completed by the horizontal posture converting apparatus 170. As shown in FIG. It shows that 90 is installed.

또한 도17에서는 언로딩위치에 있는 테스트트레이(TT)로부터 소팅테이블(180) 측으로 이동하는 픽앤플레이스장치(80)에 파지된 반도체소자들의 이동경로 상에 정전기또는잔존전하제거기(90)가 설치된 경우를 도시하고 있고, 도18에서는 고객트레이로부터 테스트트레이(TT)로 이동하는 픽앤플레이스장치(80)에 파지된 반도체소자들의 이동경로 상에 정전기또는잔존전하제거기(90)가 설치된 경우를 도시하고 있다.In addition, in FIG. 17, the static electricity or the residual charge remover 90 is installed on the movement path of the semiconductor devices held in the pick and place device 80 moving from the test tray TT in the unloading position to the sorting table 180. FIG. 18 illustrates a case in which a static electricity or residual charge remover 90 is installed on a movement path of semiconductor elements held in a pick and place device 80 moving from a customer tray to a test tray TT. .

또한, 도19 및 도20에는 두개의 정전기또는잔존전하제거기(90)가 설치되어 있는 것이 표현되어 있다.19 and 20, two electrostatic or residual charge eliminators 90 are provided.

도19는 도14의 예와 도17의 예가 합쳐진 경우이다. 전술한 바와 같이 본 고안에 따른 정전기또는잔존전하제거기(90)에는 정전기 또는 잔존전하의 제거 정도를 완화시키기 위한 레지스터(93)가 구비되는 데, 이러한 경우 하나의 정전기또는잔존전하제거기(90)에 의해 모든 정전기 또는 잔존전하가 제거되지 않을 수 있다. 따라서 정전기또는잔존전하제거기(90)를 복수개 설치함으로써 정전기 또는 잔존전하가 순차적으로 모두 제거될 수 있도록 하고 있는 것이다. 물론 복수의 정전기또는잔존전하제거기(90)에 동일한 전기저항을 가지는 레지스터(93)를 채용할 수도 있지만, 각각의 정전기또는잔존전하제거기(90)에 구비된 레지스터(93)의 전기저항은 서로 상이하도록 구비되는 것이 바람직하게 고려될 수 있다. 만일 각각의 정전기또는잔존전하제거기(90)에 구비된 레지스터(93)의 전기저항이 서로 상이하도록 구비하는 경우에는, 먼저 정전기 또는 잔존전하를 제거시키는 정전기또는잔존전하제거기(90)에 구비된 레지스터(93)의 전기저항 값이 나중에 정전기 또는 잔존전하를 제거시키는 정전기또는잔존전하제거기(90)에 구비된 레지스터(93)의 전기저항 값보다 크도록 하는 것이 바람직하다. 왜냐하면, 반도체소자에 과도한 정전하가 대전된 경우, 먼저 전기저항이 큰 레지스터(93)를 가지는 정전기또는잔존전하제거기(90)의 작용에 의해 일부의 정전기 또는 잔존전하를 제거시킨 후 전기저항이 작은 레지스터(93)를 가지는 정전기또는잔존전하제거기(90)의 작용에 의해 나머지 정전기 또는 잔존전하를 제거시키도록 하여야 상기한 유전체 파괴현상을 방지함에 따른 반도체소자의 보호에 만전을 기할 수 있기 때문이다.19 is a case where the example of FIG. 14 and the example of FIG. 17 are combined. As described above, the static electricity or residual charge eliminator 90 according to the present invention is provided with a resistor 93 for mitigating the degree of elimination of static electricity or residual charge, in which case one static electricity or residual charge eliminator 90 is provided. All static or residual charges may not be removed by this. Therefore, by installing a plurality of static or residual charge remover 90 is to be able to remove all of the static or residual charge sequentially. Of course, although the resistor 93 having the same electrical resistance may be employed in the plurality of static electricity or residual charge eliminators 90, the electrical resistances of the resistors 93 provided in the respective static electricity or residual charge eliminators 90 are different from each other. It may be considered to be preferably provided to. If the electrical resistances of the resistors 93 provided in the static electricity or residual charge remover 90 are different from each other, first, the resistors provided in the static electricity or residual charge remover 90 for removing static electricity or residual charge are first provided. It is preferable that the electrical resistance value of 93 be greater than the electrical resistance value of the resistor 93 provided in the static electricity or residual charge eliminator 90 which later eliminates static electricity or residual charge. Because, when excessive electrostatic charge is charged to the semiconductor device, first by removing the static electricity or residual charge by the action of the electrostatic or residual charge remover 90 having a resistor 93 having a large electrical resistance, and then the electrical resistance is small This is because the remaining static electricity or residual charge must be removed by the action of the static electricity or the residual charge remover 90 having the resistor 93 to ensure the protection of the semiconductor device by preventing the dielectric breakdown.

그리고 도19에는 두 개의 정전기또는잔존전하제거기(90)가 서로 상당한 거리 이격된 상태로 설치되는 것이 표현되어 있지만, 도20과 같이 복수의 정전기또는잔존전하제거기(90)가 서로 인접하게 설치되는 것도 얼마든지 가능하다. 또한, 도19와 도20의 예외에도 다른 조합으로 두 개의 정전기또는잔존전하제거기를 설치할 수도 있을 것이다.In addition, although the two electrostatic or residual charge eliminators 90 are installed in a state spaced apart from each other by a considerable distance from each other in FIG. 19, a plurality of electrostatic or residual charge eliminators 90 are installed adjacent to each other as shown in FIG. It is possible. 19 and 20, two static electricity or residual charge eliminators may be installed in different combinations.

한편, 반도체소자가 정전기 또는 잔존전하에 의해 대전될 확률이 가장 큰 위치는 반도체소자들이 테스터에 의해 테스트되는 테스트위치이기 때문에, 테스트트레이에 파지된 상태의 반도체소자로부터 정전기 또는 잔존전하를 제거하도록 구현하는 경우라면, 로딩위치에서 테스트위치 사이에 정전기또는잔존전하제거기(90)가 설치되기보다는 테스트위치에서 언로딩위치까지의 임의의 위치에 정전기또는잔존전하제거기(90)가 설치되는 것이 바람직하다.On the other hand, since the position where the semiconductor device is most likely to be charged by static electricity or residual charge is a test position where the semiconductor devices are tested by the tester, it is implemented to remove static electricity or residual charge from the semiconductor device held in the test tray. In this case, it is preferable that the static or residual charge eliminator 90 is installed at any position from the test position to the unloading position, rather than the static or residual charge eliminator 90 being installed between the test position and the loading position.

참고적으로 이오나이저를 소크챔버, 테스트챔버, 디소크챔버 등과 같이 닫힌 공간에 설치함으로써 반도체소자들로부터 정전기 또는 잔존전하를 제거하는 방법도 고려될 수 있다. 다만, 고가의 이오나이저보다는 간단하고 설치성이 좋은 전도성 브러시(91)를 이용한 도9의 정전기또는잔존전하제거기(90)가 설치나 생산성 면에서 뛰어나기 때문에 더 바람직하다. For reference, a method of removing static electricity or residual charge from semiconductor elements by installing the ionizer in a closed space such as a soak chamber, a test chamber, a desock chamber, or the like may also be considered. However, since the electrostatic or residual charge remover 90 of FIG. 9 using the simple and installable conductive brush 91 is more preferable than the expensive ionizer, it is more preferable in terms of installation or productivity.

또한, 실시하기에 따라서는 테스트트레이(TT)에 적재된 모든 반도체소자들로부터 한꺼번에 정전기 또는 잔존전하를 제거시키도록 전도성 브러시(91)를 구성시킨 경우에는 가변저항을 이용하여 저항을 점차 낮추도록 제어함에 의해 반도체소자 로부터 시간을 두고 순차적으로 정전기 또는 잔존전하가 제거될 수 있도록 하는 것도 가능하다.In addition, according to the embodiment, when the conductive brush 91 is configured to remove static electricity or residual charges from all the semiconductor elements loaded in the test tray TT, the resistance is gradually reduced by using a variable resistor. By doing so, it is also possible to sequentially remove static electricity or residual charge over time from the semiconductor device.

그리고 본 고안에 따른 테스트핸들러는 전도성 브러시(91)가 이동함으로써 정지된 반도체소자들에 접촉되어 정전기 또는 잔존전하를 제거하도록 구현하는 경우도 포함하지만, 전도성 브러시(91)를 이동시키기 위한 별도의 장치를 추가시키는 것보다는 이미 구축되어진 반도체소자의 이동을 이용하는 방법이 더 바람직함을 알 수 있을 것이다.In addition, the test handler according to the present invention includes a case in which the conductive brush 91 is moved to be in contact with the stationary semiconductor elements to remove static electricity or residual charge, but a separate device for moving the conductive brush 91 is provided. It will be appreciated that a method of utilizing the movement of the semiconductor device that has already been constructed is more preferable than adding.

이상과 같이 본 고안에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 고안의 바람직한 예를 들어 설명 하였을 뿐이기 때문에, 본 고안이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 고안의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.Detailed description of the present invention as described above was made by the embodiment with reference to the accompanying drawings, but the above-described embodiment has been described by way of example only for the present invention, the present invention is limited to the above embodiment It should not be understood that the scope of the present invention will be understood by the claims and equivalent concepts described below.

이상에서 상세히 설명한 바와 같은 본 고안에 따르면 다음과 같은 효과가 있다.According to the present invention as described in detail above has the following effects.

첫째, 픽앤플레이스장치와 무관하게 설치되는 전도성 브러시를 이용하여 반도체소자의 정전기 또는 잔존전하를 제거함으로써 픽앤플레이스장치의 이동성을 그대로 보장할 수 있다.First, the mobility of the pick-and-place device may be guaranteed by removing static electricity or residual charge of the semiconductor device by using a conductive brush installed independently of the pick-and-place device.

둘째, 반도체소자들의 이동을 이용하기 때문에 정전기또는잔존전하제거기의 크기를 최소화하여 설치성을 좋게 할뿐더러 기존의 구성장치들의 위치변경이나 구성변경 없이 적용이 가능하고, 현재 테스트지원에 적용된 제품에도 간단하게 설치할 수 있다.Second, because it uses the movement of semiconductor devices, it minimizes the size of static electricity or residual charge eliminator to improve installation, and it can be applied without changing the position or configuration of existing components, and it is also simple to the product applied to the current test support. Can be installed.

셋째, 본 고안의 일 실시예에 따르면, 테스트위치에서 언로딩위치까지의 이동경로 사이의 임의의 위치에서 정전기 또는 잔존전하를 제거시키도록 하고 있기 때문에, 테스트에 의해 반도체소자에 과도한 정전기 또는 잔존전하가 유지되더라도 픽앤플레이스장치에 의한 언로딩이 적절히 이루어질 수 있다.Third, according to one embodiment of the present invention, because it is to remove the static electricity or the residual charge at any position between the moving path from the test position to the unloading position, excessive static or residual charge in the semiconductor device by the test Even if is maintained, the unloading by the pick and place device can be made properly.

넷째, 레지스터를 이용하여 정전기 또는 잔존전하의 제거정도를 완화시킴으로써 정전기 또는 잔존전하의 제거 시에 올 수 있는 반도체소자의 손상을 방지하고, 더 나아가 서로 다른 전기저항을 가지는 레지스터를 각각 가지는 복수의 정전기또는잔존전하제거기를 설치하여 순차적으로 정전기 또는 잔존전하를 제거함으로써 반도체소자의 손상 없이 정전기 또는 잔존전하를 제거할 수 있다.Fourth, by using a resistor to reduce the degree of elimination of static electricity or residual charge to prevent damage to the semiconductor device that can come when the static electricity or residual charge is removed, and further, a plurality of static electricity each having a resistor having a different electrical resistance Alternatively, the residual charge eliminator may be installed to sequentially remove static electricity or residual charge, thereby removing static electricity or residual charge without damaging the semiconductor device.

다섯째, 반도체소자의 전기적 접촉 부위의 잔존전하를 제거할 수 있기 때문에 잔존전하에 의해 발생하는 반도체소자의 손상을 방지할 수 있다.Fifth, since the residual charge at the electrical contact portion of the semiconductor device can be removed, damage to the semiconductor device caused by the residual charge can be prevented.

Claims (9)

삭제delete 고객트레이에서 로딩위치에 있는 테스트트레이로 반도체소자를 로딩시키기 위한 로딩장치;A loading device for loading a semiconductor device from a customer tray into a test tray at a loading position; 상기 로딩장치에 의해 로딩이 완료된 후 상기 로딩위치에서 테스트위치로 이송된 테스트트레이에 적재된 반도체소자의 테스트를 지원하기 위해 마련되는 테스트챔버;A test chamber provided to support a test of a semiconductor device loaded in a test tray transferred from the loading position to a test position after the loading is completed by the loading apparatus; 상기 테스트챔버 상의 상기 테스트위치에서 적재된 반도체소자의 테스트가 완료된 후 상기 테스트위치에서 언로딩위치로 이송된 테스트트레이에 적재된 반도체소자를 고객트레이로 언로딩시키기 위한 언로딩장치; 및An unloading device for unloading the semiconductor element loaded in the test tray transferred from the test position to the unloading position in the test tray after the test of the semiconductor element loaded in the test position on the test chamber is completed; And 반도체소자의 정전기 또는 잔존전하를 제거시키기 위한 적어도 하나 이상의 정전기또는잔존전하제거기; 를 포함하며,At least one static or residual charge remover for removing static or residual charge of the semiconductor device; Including; 상기 정전기또는잔존전하제거기는 반도체소자가 이동하는 경로 상에 설치되며,The static electricity or residual charge eliminator is installed on the path that the semiconductor device is moved, 반도체소자의 전기적 접촉부위에 접촉될 수 있도록 고정 설치되는 전도성 브러시; 및A conductive brush fixedly installed to be in contact with an electrical contact portion of the semiconductor device; And 상기 전도성 브러시의 틀을 유지시키며 전기적으로 접지되며, 막대형상을 가지는 브러시프레임; 을 포함하고,A brush frame that is electrically grounded while maintaining a frame of the conductive brush, and has a rod shape; Including, 상기 정전기또는잔존전하제거기는, 테스트트레이가 상기 테스트위치에서 상기 언로딩위치까지 이동하는 경로 상에 설치되며,The static electricity or residual charge eliminator is installed on the path that the test tray moves from the test position to the unloading position, 상기 전도성 브러시는 상기 브러시프레임에 상기 브러시프레임의 길이 방향으로 다수의 전도성 극세사(極細絲)가 심어져 이루어지고,The conductive brush is made of a plurality of conductive microfiber (심) is planted in the brush frame in the longitudinal direction of the brush frame, 상기 다수의 전도성 극세사의 심어진 길이는 행렬형태로 배열되어 이동하는 반도체소자들의 행 또는 열의 폭에 대응됨으로써, 동일 행 또는 동일 열에 속한 반도체소자들은 상기 다수의 전도성 극세사에 함께 접촉될 수 있도록 된 것을 특징으로 하는The planted lengths of the plurality of conductive microfibers correspond to the widths of the rows or columns of the semiconductor elements that are arranged and moved in a matrix so that the semiconductor devices belonging to the same row or the same column may be in contact with the plurality of conductive microfibers. By 테스트핸들러. Test handler. 고객트레이에서 로딩위치에 있는 테스트트레이로 반도체소자를 로딩시키기 위한 로딩장치;A loading device for loading a semiconductor device from a customer tray into a test tray at a loading position; 상기 로딩장치에 의해 로딩이 완료된 후 상기 로딩위치에서 테스트위치로 이송된 테스트트레이에 적재된 반도체소자의 테스트를 지원하기 위해 마련되는 테스트챔버;A test chamber provided to support a test of a semiconductor device loaded in a test tray transferred from the loading position to a test position after the loading is completed by the loading apparatus; 상기 테스트챔버 상의 상기 테스트위치에서 적재된 반도체소자의 테스트가 완료된 후 상기 테스트위치에서 언로딩위치로 이송된 테스트트레이에 적재된 반도체소자를 고객트레이로 언로딩시키기 위한 언로딩장치; 및An unloading device for unloading the semiconductor element loaded in the test tray transferred from the test position to the unloading position in the test tray after the test of the semiconductor element loaded in the test position on the test chamber is completed; And 반도체소자의 정전기 또는 잔존전하를 제거시키기 위한 적어도 하나 이상의 정전기또는잔존전하제거기; 를 포함하며,At least one static or residual charge remover for removing static or residual charge of the semiconductor device; Including; 상기 정전기또는잔존전하제거기는 반도체소자가 이동하는 경로 상에 설치되며,The static electricity or residual charge eliminator is installed on the path that the semiconductor device is moved, 반도체소자의 전기적 접촉부위에 접촉될 수 있도록 고정 설치되는 전도성 브러시; 및A conductive brush fixedly installed to be in contact with an electrical contact portion of the semiconductor device; And 상기 전도성 브러시의 틀을 유지시키며 전기적으로 접지되며, 막대형상을 가지는 브러시프레임을 포함하고,The brush is electrically grounded while maintaining the frame of the conductive brush, and includes a brush frame having a rod shape. 상기 정전기또는잔존전하제거기는, 반도체소자가 상기 로딩장치 또는 언로딩장치에 파지된 상태로 이동하는 경로 상에 설치되며,The static electricity or residual charge eliminator is installed on a path through which the semiconductor element is held in the loading device or the unloading device. 상기 전도성 브러시는 상기 브러시프레임에 상기 브러시프레임의 길이 방향으로 다수의 전도성 극세사(極細絲)가 심어져 이루어지고,The conductive brush is made of a plurality of conductive microfiber (심) is planted in the brush frame in the longitudinal direction of the brush frame, 상기 다수의 전도성 극세사의 심어진 길이는 행렬형태로 배열되어 이동하는 반도체소자들의 행 또는 열의 폭에 대응됨으로써, 동일 행 또는 동일 열에 속한 반도체소자들은 상기 다수의 전도성 극세사에 함께 접촉될 수 있도록 된 것을 특징으로 하는The planted lengths of the plurality of conductive microfibers correspond to the widths of the rows or columns of the semiconductor elements that are arranged and moved in a matrix so that the semiconductor devices belonging to the same row or the same column may be in contact with the plurality of conductive microfibers. By 테스트핸들러.Test handler. 고객트레이에서 로딩위치에 있는 테스트트레이로 반도체소자를 로딩시키기 위한 로딩장치;A loading device for loading a semiconductor device from a customer tray into a test tray at a loading position; 상기 로딩장치에 의해 로딩이 완료된 후 상기 로딩위치에서 테스트위치로 이송된 테스트트레이에 적재된 반도체소자의 테스트를 지원하기 위해 마련되는 테스트챔버;A test chamber provided to support a test of a semiconductor device loaded in a test tray transferred from the loading position to a test position after the loading is completed by the loading apparatus; 상기 테스트챔버 상의 상기 테스트위치에서 적재된 반도체소자의 테스트가 완료된 후 상기 테스트위치에서 언로딩위치로 이송된 테스트트레이에 적재된 반도체소자를 고객트레이로 언로딩시키기 위한 언로딩장치; 및An unloading device for unloading the semiconductor element loaded in the test tray transferred from the test position to the unloading position in the test tray after the test of the semiconductor element loaded in the test position on the test chamber is completed; And 반도체소자의 정전기 또는 잔존전하를 제거시키기 위한 적어도 하나 이상의 정전기또는잔존전하제거기; 를 포함하며,At least one static or residual charge remover for removing static or residual charge of the semiconductor device; Including; 상기 정전기또는잔존전하제거기는 반도체소자가 이동하는 경로 상에 설치되며,The static electricity or residual charge eliminator is installed on the path that the semiconductor device is moved, 반도체소자와 접촉되는 전도성 브러시; 및A conductive brush in contact with the semiconductor element; And 상기 전도성 브러시의 틀을 유지시키며 전기적으로 접지된 브러시프레임; 및An electrically grounded brush frame holding the frame of the conductive brush; And 정전기 또는 잔존전하의 제거정도를 임의로 완화시키기 위한 별도의 레지스터(RESISTOR); 를 포함하는 것을 특징으로 하는A separate register for randomly mitigating the removal of static or residual charge; Characterized in that it comprises 테스트핸들러.Test handler. 제4항에 있어서,The method of claim 4, wherein 상기 정전기또는잔존전하제거기가 복수(複數)개 구비될 경우, 각각의 정전기또는잔존전하제거기에 적용된 레지스터의 전기저항이 서로 다른 값을 가지되, 먼저 정전기 또는 잔존전하를 제거시키는 정전기또는잔존전하제거기에 구비된 레지스터의 전기저항 값이 나중에 정전기 또는 잔존전하를 제거시키는 정전기또는잔존전하제거기에 구비된 레지스터의 전기저항 값보다 큰 것을 특징으로 하는When a plurality of static electricity or residual charge eliminators are provided, the electrical resistance of the resistor applied to each of the static electricity or the residual charge eliminator has a different value, but first, the static electricity or residual charge eliminator removes static electricity or residual charge. Characterized in that the electrical resistance value of the resistor provided in the greater than the electrical resistance value of the resistor provided in the electrostatic or residual charge eliminator to remove the static or residual charge later 테스트핸들러.Test handler. 삭제delete 삭제delete 삭제delete 제2항에 있어서,The method of claim 2, 상기 전도성 극세사는 금속재질인 것을 특징으로 하는The conductive microfiber is characterized in that the metal material 테스트핸들러.Test handler.
KR20070004164U 2007-03-13 2007-03-13 Test handler KR200448913Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070004164U KR200448913Y1 (en) 2007-03-13 2007-03-13 Test handler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070004164U KR200448913Y1 (en) 2007-03-13 2007-03-13 Test handler

Publications (2)

Publication Number Publication Date
KR20080003954U KR20080003954U (en) 2008-09-19
KR200448913Y1 true KR200448913Y1 (en) 2010-06-07

Family

ID=41491042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070004164U KR200448913Y1 (en) 2007-03-13 2007-03-13 Test handler

Country Status (1)

Country Link
KR (1) KR200448913Y1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102273254B1 (en) 2015-07-02 2021-07-06 (주)테크윙 Test handler
CN110031712B (en) * 2019-01-30 2021-12-28 丽水强润电子有限公司 Carbon brush holder assembly line and carbon brush holder test system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237428B1 (en) * 1991-12-20 2000-01-15 김영환 Brush for discharging static electricity

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237428B1 (en) * 1991-12-20 2000-01-15 김영환 Brush for discharging static electricity

Also Published As

Publication number Publication date
KR20080003954U (en) 2008-09-19

Similar Documents

Publication Publication Date Title
JP3412114B2 (en) IC test equipment
US10290526B2 (en) Device and method for aligning and holding a plurality of singulated semiconductor components in receiving pockets of a terminal carrier
US6313653B1 (en) IC chip tester with heating element for preventing condensation
US7876089B2 (en) Test handler, method for loading and manufacturing packaged chips, and method for transferring test trays
TWI425588B (en) Sorting apparatus for semiconductor device and sorting method for the same
US20080071409A1 (en) Handler
CN101258415A (en) Electronic parts tester
KR200448913Y1 (en) Test handler
JP4279413B2 (en) Insert for electronic component testing equipment
US4324040A (en) Tool for removing integrated circuits from a burn-in board
JP2007024907A (en) Ic testing system
JP5872391B2 (en) Electronic component testing equipment
JP5022375B2 (en) Tray transfer device and electronic component testing apparatus including the same
JPH09152466A (en) Method and apparatus for testing ic
KR20090081720A (en) Method of transferring customer trays, unit for transferring customer trays, and test handler having the unit for transferring customer trays
CN108845166B (en) Probe card
WO2009153032A1 (en) Contacting device and method for cleaning contact springs
WO2007135710A1 (en) Electronic component testing apparatus
US20060170437A1 (en) Probe card for testing a plurality of semiconductor chips and method thereof
Gaertner Do we expect ESD failures in an EPA designed according to international standards? The need for a process related risk analysis
KR100910119B1 (en) Test handler
KR101682636B1 (en) Test handler
KR100305683B1 (en) Burn-in board for bwrn-in test
US6257933B1 (en) Connector
JP6772498B2 (en) Board storage container

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision

Free format text: TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL

AMND Amendment
E90F Notification of reason for final refusal
B701 Decision to grant
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20130522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150521

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160519

Year of fee payment: 7

EXPY Expiration of term