KR20040089813A - 인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법 - Google Patents

인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법 Download PDF

Info

Publication number
KR20040089813A
KR20040089813A KR1020030023623A KR20030023623A KR20040089813A KR 20040089813 A KR20040089813 A KR 20040089813A KR 1020030023623 A KR1020030023623 A KR 1020030023623A KR 20030023623 A KR20030023623 A KR 20030023623A KR 20040089813 A KR20040089813 A KR 20040089813A
Authority
KR
South Korea
Prior art keywords
net
group
sequence
bit
test
Prior art date
Application number
KR1020030023623A
Other languages
English (en)
Other versions
KR100480188B1 (ko
Inventor
강성호
김용준
송동섭
신용승
김기철
Original Assignee
강성호
김용준
송동섭
김기철
신용승
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강성호, 김용준, 송동섭, 김기철, 신용승 filed Critical 강성호
Priority to KR10-2003-0023623A priority Critical patent/KR100480188B1/ko
Publication of KR20040089813A publication Critical patent/KR20040089813A/ko
Application granted granted Critical
Publication of KR100480188B1 publication Critical patent/KR100480188B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

인쇄회로기판의 상호연결선을 테스트하는 경계주사 기법으로서, n개의 네트를 다수의 그룹으로 분할하고 테스트벡터를 그룹별 워킹 시퀀스(group walking sequence), 네트별 워킹 시퀀스(net walking sequence), 네트별 이동워킹 시퀀스(shifted net walking sequence)의 세 부분의 워킹원 시퀀스로 나누어, 종래의 워킹원 시퀀스와 마찬가지로 aliasing이나 confounding의 고장증후 없이 고장검출 및 진단이 가능하면서도, 상대적으로 테스트벡터의 길이가 비약적으로 줄어들 수 있는 테스트벡터의 생성방법에 관한 발명임.

Description

인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터 생성방법 {Method of creating test vector for testing interconnection of PCB}
본 발명은 인쇄회로기판의 경계주사 테스트 기법에 사용되는 테스트벡터를 생성하는 방법에 관한 것이다.
종래, 인쇄회로기판(PCB)상의 상호연결선(interconnection) 테스트를 위한 기술 중 하나로서 IEEE 1149.1 표준인 경계주사(boundary scan)라는 테스트용이화 설계기법(DFT: design for testability)이 많이 활용되고 있으며, 각 칩의 기능이 IP화되어 집적된 시스템온칩(SOC: System on Chip)의 경우에는 각 IP 간의 상호연결선 테스트가 경계주사에 기반한 P1500 기법에 기반하고 있다. 이들은 공통적으로 경계주사 셀에 직렬로 테스트벡터를 연결하여 상호연결선 테스트를 수행하므로, 테스트벡터를 인가하기 위해서는 상당한 시간이 소요된다. 테스트 비용에 가장 직접적인 영향을 끼치는 테스트벡터 길이는 테스트기법을 적용함에 있어 가장 중요한요소라 할 수 있다.
이러한 테스트기법에 사용되는 테스트벡터로서는 계수 시퀀스(counting sequence), 완전독립 테스트집합(maximal independent test set), 워킹원 시퀀스(walking one sequence), 분할그룹워킹 시퀀스(split group walking sequence)가 있다.
이들 중 계수시퀀스와 완전독립 테스트 집합은 비교적 짧은 길이의 테스트벡터로서 상호연결선을 테스트할 수 있다는 장점이 있지만, "aliasing" 또는 "confounding" 고장증후가 발생하기 때문에, 고장의 검출(detection)은 가능하지만 진단(diagnosis)은 불가능하다. 본 발명은 완전한 고장 진단에 기반하고 있으므로 이들은 논의에서 제외하기로 한다.
워킹원 시퀀스의 개요는 도1에 나타낸 것과 같다. 도1에 나타낸 바와 같이 워킹원 시퀀스에서는 동시에 가해지는 테스트벡터 중 하나의 네트에만 논리값 '1'이 가해진다. 도1에서, 테스트할 NET1~8까지의 상호연결선 중에서 NET1과 NET3은 wired-OR되고, NET4는 '1'로 고정되며(stuck at 1), NET5와 NET7은 wired-OR되는 회로를 예시하고 있다. 도1에서 각 네트의 입력단에 테스트벡터(STV: serial test vector)를 인가하면 각 네트의 출력단에서는 소정의 로직을 거쳐서 응답벡터(SRV: serial response vector)가 출력된다. 여기서, STV와 SRV는 가로행측으로 보아 직렬벡터가 되고, 세로열측으로 보면 모든 테스트벡터 또는 응답벡터의 비트별로 병렬적인 벡터(PTV: parallel test vector, PRV: parallel response vector)가 된다.
이 워킹원 시퀀스의 장점은 인가되는 테스트벡터의 STV가 독립적이므로 앞서언급한 aliasing 또는 confounding 고장증후는 발생하지 않는다. 또한, 분할그룹워킹 시퀀스는 워킹원 시퀀스를 그룹별로 가하는 것으로서 짧은 테스트벡터 길이로 워킹원 시퀀스와 동일한 효과를 얻을 수 있다.
그러나, 종래의 워킹원 시퀀스는 aliasing 또는 confounding 고장증후를 발생하지 않아서 충실한 고장진단이 가능한 반면, 테스트벡터 길이가 너무나 크다는 치명적인 단점을 갖고 있다.
테스트벡터 길이는 병렬 테스트벡터(PTV: Parallel Test Vector)의 수로 표현이 가능한데, 워킹원 시퀀스의 경우 테스트 대상회로의 네트 수가 n개일때, n개의 테스트벡터를 가함으로써 테스트를 수행한다. 이는 네트가 증가함에 따라 테스트 시간이 비례하여 증가함을 나타내므로 총 테스트비용의 직접적인 증가를 의미한다.
또한, 분할그룹워킹 시퀀스의 경우에는 고장의 검출 및 진단이 가능하면서 워킹원 시퀀스에 비해서 상당히 테스트벡터 길이가 감소되었지만, 그래도 여전히 긴 테스트 시간을 필요로 한다.
이에, 본 출원인은 고장진단이 가능하면서도 보다 적은 수의 병렬 테스트벡터로 테스트가 가능한 시퀀스를 개발하는 것이 중요하다고 인식하여, 인쇄회로기판의 상호연결선을 테스트하는 경계주사 기법에 있어서, n개의 네트를 다수의 그룹으로 분할하고 테스트벡터를 그룹별 워킹 시퀀스(group walking sequence), 네트별 워킹 시퀀스(net walking sequence), 네트별 이동워킹 시퀀스(shifted net walkingsequence)의 세 부분의 워킹원 시퀀스로 나누어, 종래의 워킹원 시퀀스와 마찬가지로 aliasing이나 confounding의 고장증후 없이 고장검출 및 진단이 가능하면서도, 상대적으로 테스트벡터의 길이가 비약적으로 줄어들 수 있는 테스트벡터의 생성방법을 제공하는 것을 목적으로 한다.
도1은 종래의 워킹원 시퀀스의 개념도.
도2는 본 발명에 따른 테스트벡터의 시퀀스.
1. 용어의 정의
① n: 전체 네트의 수
② 그룹: 전체 네트중 일부 네트들의 집합으로서, 그룹의 수k는으로 정의됨.
③N pq : p번째 그룹의 q번째 네트
④ PTV(Parallel Test Vector) : 전체 네트에 동시에 입력되는 테스트벡터
⑤ STV(Sequential Test Vector) : 한 네트에 순차적으로 입력되는 벡터
⑥ SRV(Sequential Response Vector) : STV에 대해 출력되는 출력값
⑦ Aliasing 고장증후 : 고장난 네트들의 SRV가 정상 동작하는 SRV와 같은 경우
⑧ Confounding 고장증후 : 가해진 테스트 패턴에 대해서 고장난 네트들의 SRV가 독립적으로 고장난 다른 네트들의 SRV와 같은 경우
2. 테스트벡터의 구성
우선, 네트를 그룹별로 나눈다. 그룹의 개수 및 하나의 그룹 내부에 존재하는 네트의 개수는 위의 용어정의에서와 같이k값에 의해서 표시된다. 이때k값을과 같이 정의한 것은S g 에서 정해지는 PTV의 개수가 그룹의 개수와 같고, Sn및 Ss에서 정해지는 PTV의 개수가 각 그룹이 포함하는 네트의 수 k와 같으므로 최적의 PTV의 개수를 얻기 위해서는 그룹의 개수와 각 그룹이 포함하는 네트의 수는 동일해야 한다. 따라서,k를 네트의 개수에 대한로 정한 것이다.
그리고, 본 발명에 따른 테스트벡터는 그룹별 워킹 시퀀스(group walking sequence), 네트별 워킹 시퀀스(net walking sequence), 네트별 이동워킹 시퀀스(shifted net walking sequence)의 세 부분의 워킹원 시퀀스로 이루어지며 이들을 각각S g ,S n ,S s 로 표현한다. 이하, 본 발명의 테스트벡터를 "GNS 시퀀스"라 칭하기로 한다.
도2를 참조하여 본 발명에 따른 GNS 시퀀스 테스트벡터 생성방법의 원리에 대해 설명한다. 도2의 시퀀스는 8개의 네트로 구성된 상호연결선을 테스트하기 위한 본 발명에 따른 시퀀스를 나타낸다.
그룹별 워킹 시퀀스S g 에서는 그룹별로 워킹 시퀀스가 가해진다. 즉, 동일한 그룹내부에 동일한 순서의 비트에 '1'이 가해진다. 구체적으로,S g 는 하나의 그룹 내부에서 동일한 순서의 비트에 '1' 값을 인가하고 이를 제외한 나머지 비트에는 모두 '0' 값을 인가한다. 그리고 그룹의 순서에 따라 '1' 비트가 입력되는 비트의순서를 한 비트씩 이동시킨다(도2 참조). 즉S g 는 그룹 단위로 워킹원 시퀀스를 가해준 것이므로 이에 따른S g 의 PTV의 개수는 네트의 수에 따라 달라지는 그룹의 개수k또는k-1과 같다.
네트별 워킹 시퀀스S n 은 모든 그룹에 동일하게 워킹원 시퀀스를 입력한다. 즉 하나의 그룹 내부의 각 네트에 대해 독립적인 비트에 대해서 '1' 값을 하나씩 인가하고 나머지 비트에 대해서는 모두 '0' 값을 인가한다(도2 참조). 이때 인가되는 테스트벡터 길이는 하나의 그룹에 속한 네트의 수만큼의 독립적인 비트에 대해 '1' 값이 입력될 수 있도록 한다. 따라서 PTV의 개수는 각 그룹의 네트의 수k와 같다.
네트별 이동워킹 시퀀스S s 는 첫 번째 그룹에S n 에서와 같이 워킹원 시퀀스를 가하고, 그룹의 순서 및 각 그룹내의 네트의 순서에 따라 입력된 '1' 값을 한 비트씩 이동한다(도2 참조). 즉N 11 에서 첫 번째 비트에 '1' 값이 들어간 경우N 21 에는 두 번째 비트에 '1' 값이 들어간다. 네트별 이동워킹 시퀀스S s 는 도2에서와 같이 각 그룹의 두번째 네트에 가해질 패턴을 가지고 비교해 보면, 최초 첫번째 그룹에서는 두번째 비트에 '1'이 가해졌으므로 두 번째 그룹에서는 앞선 그룹에서 가해진 '1'의 위치에서 한번 shift된 형태로 '1'값을 가하므로 첫번째 비트에 '1'이 가해진 것이다. 마찬가지로 이동하면 다음 그룹에서는 세번째 비트에 '1'이 가해진다. 이러한 방식으로 '1' 비트를 이동시키면k번째 비트인 최상위 비트에 '1' 값을 가지는 네트는 '1' 값의 위치를 이동할 비트가 없게 된다. 이 경우 하나의 그룹 내부에 존재하는 네트의 개수 k에 대해서는 서로 독립적인 '1' 비트를 인가할 수 있는 k개 만큼의 테스트벡터 길이가 존재하므로 최상위 비트인 k번째 비트에 '1' 값을 갖는 네트가 속한 그룹 다음 그룹의 동일한 순서의 네트에 위치하는 '1' 값을 다시 최하위 비트인 첫 번째 비트로 이동시킴으로써 비트 이동에 따르는 테스트벡터 길이의 증가요인을 제거한다. 따라서S s 의 PTV의 개수 역시 각 그룹에 속한 네트의 수인 k가 된다.
3. 테스트벡터의 길이
GNS 시퀀스에서의 테스트벡터 길이는 각 워킹원 시퀀스 별로 다음과 같다. 우선S g 는 각 그룹별로 워킹원 시퀀스를 가한 것이므로 그룹의 개수와 같은 테스트벡터 길이를 갖는다. 그룹의 개수는 네트의 수에 따라서k(또는k-1)개가 된다.S n 은 그 자체로 워킹원 시퀀스의 형태를 지니고, 이는 각 그룹별로 구성되므로 테스트벡터 길이는 한 그룹 내의 네트의 개수인k와 같다.S s 역시 구성 형태가 다를 뿐 테스트벡터 길이는S n 과 같으므로 GNS 시퀀스의 테스트벡터 길이는 위의 세 부분의 테스트벡터 길이를 합한 3k(또는 3k-1)가 된다. 즉 전체 네트의 수가 n이라면, 테스트 벡터의 길이는(또는)이 된다.
4. GNS 시퀀스에 의한 고장 분석
GNS 시퀀스는S g ,S n ,S s 가 각 STV마다 하나의 '1' 값을 포함하고 있으므로 각 네트에 인가되는 STV는 모두 3개의 '1' 값을 가지고 있다. 이것이 aliasing 고장증후의 제거를 보장한다. 왜냐하면 GNS 시퀀스에서 단락 고장이 일어난 네트들의 경우 고장이 일어나지 않은 네트의 SRV와 단락 고장이 일어난 네트들의 SRV는 동일한 개수의 '1' 값을 가질 수 없기 때문이다. 즉 인가되는 모든 STV들이 독립적이므로 단락 고장이 일어난 네트들은 적어도 3개보다는 많은 '1' 값으로 구성된 SRV를 가질 것이며, 고장이 일어나지 않은 네트들은 STV와 같은 결과를 가지므로 3개의 '1' 값을 갖는 SRV를 갖게 될 것이다. 따라서 단락 고장이 일어난 네트들과 고장이 일어나지 않은 네트들이 같은 SRV를 가질 수 있는 가능성이 배제되어 aliasing 고장증후 발생의 가능성 역시 없어진다.
또한 다양한 2-네트 단락 고장이 발생했을 때, 발생하는 SRV 역시 서로 독립적이므로 confounding 고장증후 역시 발생하지 않는다. 이는 GNS 시퀀스 내부에 포함된S g ,S n ,S s 가 서로 독립성을 보장할 수 있기 때문이다. 즉S g ,S n ,S s 각각의 테스트 응답에 대해서는 confounding 고장증후가 발생하지만, 이들은 동시에 발생하지 않으므로 어떠한 2-네트 단락 고장도 confounding 고장증후 없이 분석가능한 것이다.
종래 기술과 비교해 볼 때, 본 발명에 따른 GNS 시퀀스는 완전한 고장 검출및 진단이 가능하면서도(이것은 앞서 기술한 종래의 워킹원 시퀀스나 분할 그룹 워킹 시퀀스와 동일하다), 테스트벡터 길이의 측면에서 볼 때 본 발명에 따른 GNS 시퀀스의 테스트벡터 길이가 짧으므로 종래 기술에 비하여 훨씬 짧은 시간에 고장의 검출 및 진단이 가능하다. 그 결과는 아래 표와 같다. 표 안에서의 확률은 워킹 시퀀스의 테스트벡터의 길이를 100%로 가정할 때 상대적인 테스트벡터의 비율이다. 표에서 보면 네트의 수가 커짐에 따라서 GNS 시퀀스의 테스트벡터의 수는 상대적으로 더욱 크게 감소함을 알 수 있다.
네트수알고리듬 10 100 500 1000 5000 10000
워킹 시퀀스 10 100 500 1000 5000 10000
100% 100% 100% 100% 100% 100%
분할 그룹워킹 시퀀스 12 39 91 124 283 399
120% 39% 18.2% 12.4% 5.66% 3.99%
GNS 시퀀스 11 30 68 96 212 300
110% 30% 13.6% 9.6% 4.24% 3%
한편, 테스트 비용은 테스트 시간과 매우 밀접한 관계에 있으며, 이는 곧 테스트를 위해 가하는 테스트벡터의 길이와 직접적으로 관련된 사항이다. 따라서 테스트벡터의 길이를 줄이는 것은 경제적인 측면에서도 핵심적인 사항이다. 본 발명에 의한 GNS 시퀀스는 종래에 개발된 상호연결선 테스트 방식들에 비해 테스트벡터의 길이가 상당히 감소된다. 따라서 GNS 시퀀스의 사용은 경제적인 측면에서도 상당한 테스트 비용의 감소를 기대할 수 있다.
본 발명은 인쇄회로기판이 관련된 모든 산업에 이용될 수 있는데, 특히 경계주사 방식 테스트 셀을 포함하고 있는 모든 IC에 대해서 하드웨어적 또는 소프트웨어적으로 100% 적용될 수 있다. 특히, 인쇄회로기판 자체 내에서 셀프테스트를 행하는 BIST(built-in self test) 환경에서는 로직설계에 의해 하드웨어로 구현이 가능하며, 기타 범용 테스트를 위해서는 소프트웨어에 의해 구현가능하다.

Claims (2)

  1. n개의 네트 수를 갖는 인쇄회로기판의 상호연결선을 경계주사 방식으로 테스트하기 위한 테스트벡터를 생성하는 방법으로서,
    전체 네트를개의 그룹으로 분할하는 단계와; 테스트벡터의 길이를 경계주사 테스트용 셀의 개수에 따라 그룹별 워킹 시퀀스(S g ), 네트별 워킹 시컨스(S n ), 네트별 이동워킹 시퀀스(S s )로 나누는 단계로 구성되되,
    상기 그룹별 워킹 시퀀스S g 는 하나의 그룹내부에 동일한 순서의 비트에 '1' 값을 인가하고 이를 제외한 나머지 비트에는 모두 '0' 값을 인가하는 단계와; 그룹의 순서에 따라 '1' 비트가 입력되는 비트의 순서를 한 비트씩 이동시키는 단계로 구성되고,
    상기 네트별 워킹 시퀀스S n 은 모든 그룹에 동일하게 워킹원 시퀀스를 입력, 즉, 하나의 그룹 내부의 각 네트에 대해 독립적인 비트에 대해서 '1' 값을 하나씩 인가하고, 나머지 비트에 대해서는 모두 '0' 값을 인가하는 단계로 구성되고,
    상기 네트별 이동워킹 시퀀스S s 는 첫 번째 그룹에S n 에서와 같이 워킹원 시퀀스를 가하고, 그룹의 순서 및 각 그룹내의 네트의 순서에 따라 입력된 '1' 값을 한 비트씩 이동하는 단계; 이 단계에 의해 '1' 비트를 이동시키면 최상위 비트에 '1' 값을 가지는 네트는 '1' 값의 위치를 이동할 비트가 없게 되므로, 최상위 비트에 '1' 값을 갖는 네트가 속한 그룹 다음 그룹의 동일한 순서의 네트에 위치하는 '1' 값을 다시 최하위 비트인 첫 번째 비트로 이동시키는 단계로 구성되는 것을 특징으로 하는, 인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터 생성방법.
  2. 청구항 1에 있어서, 상기 네트별 워킹 시퀀스S n 의 구성에 있어서, 인가되는 테스트벡터 길이는 하나의 그룹에 속한 네트의 수만큼의 독립적인 비트에 대해 '1' 값이 입력되는 것을 특징으로 하는, 인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터 생성방법.
KR10-2003-0023623A 2003-04-15 2003-04-15 인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법 KR100480188B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0023623A KR100480188B1 (ko) 2003-04-15 2003-04-15 인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0023623A KR100480188B1 (ko) 2003-04-15 2003-04-15 인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법

Publications (2)

Publication Number Publication Date
KR20040089813A true KR20040089813A (ko) 2004-10-22
KR100480188B1 KR100480188B1 (ko) 2005-04-06

Family

ID=37371019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0023623A KR100480188B1 (ko) 2003-04-15 2003-04-15 인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법

Country Status (1)

Country Link
KR (1) KR100480188B1 (ko)

Also Published As

Publication number Publication date
KR100480188B1 (ko) 2005-04-06

Similar Documents

Publication Publication Date Title
Jarwala et al. A new framework for analyzing test generation and diagnosis algorithms for wiring interconnects
Mitra et al. X-compact: An efficient response compaction technique
EP0930570B1 (en) Interconnect testing through utilization of board topology data
US6865501B2 (en) Using clock gating or signal gating to partition a device for fault isolation and diagnostic data collection
Lien et al. Maximal Diagnosis for Wiring Networks.
US9086459B2 (en) Detection and diagnosis of scan cell internal defects
KR102273138B1 (ko) 스캔 체인 내 다중 고장을 진단하기 위한 장치 및 방법
Guo et al. An algorithmic technique for diagnosis of faulty scan chains
JP2680259B2 (ja) 自動開放検出方法
JP2003084036A (ja) 診断システム及び診断方法
US7191374B2 (en) Method of and program product for performing gate-level diagnosis of failing vectors
KR100480188B1 (ko) 인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법
WO2008010648A1 (en) Matching method for multiple stuck-at faults diagnosis
EP0543506B1 (en) Enhanced boundary-scan interconnect test diagnosis through utilization of board topology data
KR100379721B1 (ko) 경계주사 테스트용 테스트벡터의 생성방법
Guo et al. Fault dictionary based scan chain failure diagnosis
Jang et al. Reconfigurable scan architecture for high diagnostic resolution
Li et al. IEEE standard 1500 compatible interconnect diagnosis for delay and crosstalk faults
Amyeen et al. Microprocessor system failures debug and fault isolation methodology
JP2002196047A (ja) Ｂｉｓｔ回路内蔵半導体集積回路装置およびテスト方法
Kuo et al. Diagnosing Double Faulty Chains through Failing Bit Separation
Allen et al. DORA: CAD interface to automatic diagnostics
Zhao et al. Fault detection and diagnosis of interconnects of random access memories
JPH09197014A (ja) Ｃｍｏｓ集積回路の故障診断装置及び診断方法
NJ A New Framework for Analyzing Test Generation and Diagnosis Algorithms for Wiring Interconnects

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee