KR20040002150A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20040002150A
KR20040002150A KR1020020037589A KR20020037589A KR20040002150A KR 20040002150 A KR20040002150 A KR 20040002150A KR 1020020037589 A KR1020020037589 A KR 1020020037589A KR 20020037589 A KR20020037589 A KR 20020037589A KR 20040002150 A KR20040002150 A KR 20040002150A
Authority
KR
South Korea
Prior art keywords
layer
etch
etching
contact hole
film
Prior art date
Application number
KR1020020037589A
Other languages
English (en)
Other versions
KR100866121B1 (ko
Inventor
이동호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037589A priority Critical patent/KR100866121B1/ko
Publication of KR20040002150A publication Critical patent/KR20040002150A/ko
Application granted granted Critical
Publication of KR100866121B1 publication Critical patent/KR100866121B1/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Abstract

본 발명은 듀얼-다마신(dual-damascene) 공정을 이용한 금속배선 형성방법을 개시하며, 개시된 본 발명의 방법은, 하지층이 구비된 반도체 기판 상에 식각정지막, 절연막, 식각보호막을 차례로 형성하는 단계; 상기 식각보호막 상에 금속배선 영역을 한정하는 제1감광막 패턴을 형성하고, 상기 제1감광막 패턴을 이용해서 상기 식각보호막을 식각하는 단계; 상기 제1감광막 패턴을 제거하는 단계; 상기 식각보호막 상에 콘택홀 영역을 한정하는 제2감광막 패턴을 상기 식각보호막을 덮도록 형성하고, 상기 제2감광막 패턴을 이용해서 노출된 절연막을 그 하부의 식각정지막이 노출 되도록 식각하는 단계; 상기 제2감광막 패턴을 제거하는 단계; 상기 식각보호막에 의해 가려지지 않은 절연막 부분을 식각하여 금속배선이 형성될 트렌치를 형성하고, 동시에, 그 하부의 식각정지막 부분을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 및 트렌치가 매립되도록 상기 결과물 상에 금속막을 증착하는 단계; 및 상기 절연막이 노출될 때까지 상기 금속막을 연마하는 단계를 포함한다.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 콘택홀 및 금속배선용 트렌치를 감광막과 절연막 및 식각정지막들간의 높은 식각 선택비를 이용하여 동시에 형성시키는 금속배선 형성방법에 관한 것이다.
반도체 메모리 소자의 집적도가 증가함에 따라, 메모리 셀들은 스택(Stack) 구조화되고 있으며, 이에 따라, 각 셀들간의 전기적 연결을 위한 금속배선도 배선 설계를 용이하게 할 수 있는 다층 구조로 형성되고 있다. 이러한 다층금속배선 구조는 배선 설계가 자유롭고, 배선저항 및 전류용량 등의 설정을 여유있게 할 수 있다는 잇점이 있다.
한편, 금속배선 물질로서는 전기 전도도가 비교적 우수한 알루미늄(Al) 또는 그의 합금막이 주로 사용되어 왔으며, 최근에는 텅스텐은 물론, 알루미늄에 비해 전기 전도도가 더 우수한 구리(Cu)를 이용하려는 연구가 진행되고 있다.
이하에서는 종래의 금속배선 공정을 개략적으로 설명하도록 한다.
우선, 트랜지스터와 같은 소정의 하지층이 형성된 반도체 기판 상에 제1금속막을 증착한 상태에서, 상기 제1금속막 상에 공지의 포토리소그라피 공정을 통해 감광막 패턴을 형성하고, 이 감광막 패턴에 의해 가려지지 않은 제1금속막 부분을 식각하여 하부 금속배선을 형성한다.
그런다음, 식각마스크로 이용된 감광막 패턴을 제거한 상태에서, 상기 하부 금속배선을 덮도록 기판의 전 영역 상에 HDP(High Density Plasma) 증착 방식에 의해 산화막을 증착한 후, CMP(Chemical Mechanical Polishing) 공정으로 그 표면을 연마하여 평탄한 표면을 갖는 층간절연막을 형성한다.
다음으로, 상기 층간절연막의 일부분을 선택적으로 식각하여 하부 금속배선을 노출시키는 콘택홀을 형성하고, 이어서, 상기 콘택홀이 완전 매립되도록 층간절연막 상에 텅스텐막을 증착한 후, 상기 텅스텐막을 연마하여 상기 콘택홀 내에 상기 하부 금속배선과 전기적으로 콘택된 콘택플러그를 형성한다.
그 다음, 콘택플러그 및 층간절연막 상에 제2금속막을 증착한 후, 포토리소그라피 공정을 통한 감광막 패턴의 형성, 상기 감광막 패턴을 이용한 제2금속막의 식각 및 상기 감광막 패턴의 제거를 차례로 수행하여 상기 콘택플러그와 콘택되는 상부 금속배선을 형성함으로써, 다층금속배선 구조를 완성한다.
그러나, 종래 기술에 따라 금속배선을 형성할 경우에는, 도 1에 도시된 바와 같이, 금속막의 식각 특성과 관련하여 금속막의 건식 식각 후에 인접하는 금속배선들(4)간에 브릿지(Bridge : 10)가 발생할 수 있으며, 또한, 금속막이 화합물 형태로 잔류됨으로써 소자의 전기적 특성에 악영향을 미치는 문제점이 있다. 특히, 이러한 문제는 반도체 소자의 고집적화가 진행됨에 따라, 더욱 심각할 것으로 예상된다.
도 1에서, 미설명된 도면부호 1은 반도체 기판, 2는 층간절연막, 그리고, 3은 콘택플러그를 각각 나타낸다.
한편, 상기한 문제를 해결하기 위해 최근에는 다마신(damascene), 특히, 듀얼-다마신(dual-damascene) 공정을 이용한 다층금속배선 공정이 제안되었다. 여기에서, 자세하게 도시하고 설명하지는 않았지만, 종래의 듀얼-다마신 공정의 경우에는 감광막 잔류물(residual)로 인해 또 다른 결함이 발생될 수 있으며, 그래서, 그 이용에 어려움이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 이웃하는 금속배선들간의 브릿지 발생을 방지하면서 감광막 잔류물에 기인하는 공정 상의 결함 발생을 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
도 1은 종래 반도체 소자의 금속배선 형성방법의 문제점을 설명하기 위한 도면.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
21 : 반도체 기판 22 : 식각정지막
23 : 절연막 24 : 식각보호막
25 : 제1감광막패턴 26 : 제2감광막패턴
29 : 금속배선 C : 콘택홀
T : 트렌치
상기와 같은 목적을 달성하기 위한 본 발명의 금속배선 형성방법은, 하지층이 구비된 반도체 기판 상에 식각정지막, 절연막, 식각보호막을 차례로 형성하는 단계; 상기 식각보호막 상에 금속배선 영역을 한정하는 제1감광막 패턴을 형성하고, 상기 제1감광막 패턴을 이용해서 상기 식각보호막을 식각하는 단계; 상기 제1감광막 패턴을 제거하는 단계; 상기 식각보호막 상에 콘택홀 영역을 한정하는 제2감광막 패턴을 상기 식각보호막을 덮도록 형성하고, 상기 제2감광막 패턴을 이용해서 노출된 절연막을 그 하부의 식각정지막이 노출 되도록 식각하는 단계; 상기 제2감광막 패턴을 제거하는 단계; 상기 식각보호막에 의해 가려지지 않은 절연막 부분을 식각하여 금속배선이 형성될 트렌치를 형성하고, 동시에, 그 하부의 식각정지막 부분을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 및 트렌치가 매립되도록 상기 결과물 상에 금속막을 증착하는 단계; 및 상기 절연막이 노출될 때까지 상기 금속막을 연마하는 단계를 포함한다.
본 발명에 따르면, 듀얼-다마신 공정을 이용하되, 감광막과 절연막 및 식각방지막들간의 높은 식각 선택비를 이용함으로써, 인접하는 금속배선들간의 브릿지 발생을 방지할 수 있으며, 아울러, 감광막 잔류물에 의한 결함 발생을 방지할 수있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세하게 설명하도록 한다.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 다층금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 소정의 하지층, 예컨데, 금속막의 증착 및 패터닝을 통해 하부 금속배선(도시안됨)이 형성된 반도체 기판(21)을 마련한다. 그런다음, 상기 반도체 기판(21)의 전 영역 상에 식각정지막(22), 절연막(23), 식각보호막(24)을 차례로 형성한다. 여기서, 상기 절연막(23)은 HDP 증착 방식으로 형성한다.
도 2b를 참조하면, 상기 식각보호막(24) 상에 감광막을 증착한 후, 노광 및 현상을 차례로 수행하여 콘택 형성 영역을 한정하는 제1감광막 패턴(25)을 형성한다. 그런다음, 상기 제1감광막 패턴(25)을 식각마스크로해서 노출된 식각보호막 (24) 부분을 식각 제거한다.
도 2c를 참조하면, 식각마스크로 사용된 제1감광막 패턴을 제거한 상태에서, 상기 결과물 상에 재차 감광막을 도포한 후, 노광 및 현상 공정을 차례로 수행하여 콘택 형성 영역을 한정하는 제2감광막 패턴(26)을 형성한다.
도 2d를 참조하면, 제2감광막 패턴(26)을 이용해서 상기 결과물에 대해 비등방성 식각을 수행한다. 이 과정에서 노출된 절연막(23) 부분은 콘택홀의 폭만큼 그 하부의 식각정지막(22)이 노출 되도록 건식 식각된다.
도 2e 및 도 2f를 참조하면, 식각마스크로 사용된 제2감광막 패턴을 제거한 상태에서, 상기 식각보호막(24)에 의해 가려지지 않은 절연막(23) 부분을 건식 식각하여 금속배선이 형성될 트렌치(T)를 형성하고, 동시에, 그 하부의 식각정지막(22) 부분을 건식 식각하여 기판을 노출시키는 콘택홀(C)을 형성한다.
도 2g 및 2h를 참조하면, 상기 결과물에 대해 세정(cleaning)을 수행한 후, 상기 콘택홀(C) 및 트렌치(T)가 완전 매립되도록 알루미늄, 구리, 텅스텐 등의 금속막을 증착하고, 이어서, 절연막(23)이 노출될 때까지 상기 금속막을 CMP (Chemical Mechanical Polishing) 공정으로 연마하여 상기 콘택홀(C) 및 트렌치(T) 내에 기판, 또는, 하부 금속배선과 전기적으로 콘택되는 본 발명의 금속배선(27)을 완성한다.
상기와 같은 본 발명의 금속배선 형성방법에 따르면, 다마신 공정을 통해 금속배선을 형성하기 때문에 인접하는 금속배선들간의 브릿지 발생이 근본적으로 일어나지 않으며, 또한, 감광막 잔류물에 의한 결함 발생이 일어나지 않으면서 상기 트렌치 및 콘택홀의 식각 프로파일을 개선할 수 있다.
이상에서와 같이, 본 발명은 듀얼-다마신 공정을 이용하되, 식각보호막 상에서만 마스크 공정이 이루어지기 때문에, 감광막 잔류물의 발생을 방지할 수 있고, 공정 상의 결함 발생을 방지할 수 있는 등의 공정 마진을 확보할 수 있고, 또한, 콘택홀 및 트렌치의 식각 프로파일을 개선할 수 있어서 금속배선의 신뢰성을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (3)

  1. 하지층이 구비된 반도체 기판 상에 식각정지막, 절연막, 식각보호막을 차례로 형성하는 단계;
    상기 식각보호막 상에 금속배선 영역을 한정하는 제1감광막 패턴을 형성하고, 상기 제1감광막 패턴을 이용해서 상기 식각보호막을 식각하는 단계;
    상기 제1감광막 패턴을 제거하는 단계;
    상기 식각보호막 상에 콘택홀 영역을 한정하는 제2감광막 패턴을 상기 식각보호막을 덮도록 형성하고, 상기 제2감광막 패턴을 이용해서 노출된 절연막을 그 하부의 식각정지막이 노출 되도록 식각하는 단계;
    상기 제2감광막 패턴을 제거하는 단계;
    상기 식각보호막에 의해 가려지지 않은 절연막 부분을 식각하여 금속배선이 형성될 트렌치를 형성하고, 동시에, 그 하부의 식각정지막 부분을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀 및 트렌치가 매립되도록 상기 결과물 상에 금속막을 증착하는 단계; 및
    상기 절연막이 노출될 때까지 상기 금속막을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 식각보호막, 절연막 및 식각정지막 식각시, 건식으로 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서, 상기 금속막을 CMP로 연마하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020020037589A 2002-06-29 2002-06-29 반도체 소자의 금속배선 형성방법 KR100866121B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037589A KR100866121B1 (ko) 2002-06-29 2002-06-29 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037589A KR100866121B1 (ko) 2002-06-29 2002-06-29 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20040002150A true KR20040002150A (ko) 2004-01-07
KR100866121B1 KR100866121B1 (ko) 2008-10-31

Family

ID=37313868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037589A KR100866121B1 (ko) 2002-06-29 2002-06-29 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100866121B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701375B1 (ko) * 2004-07-08 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003186A (ko) * 1998-06-26 2000-01-15 김영환 콘택홀 형성방법
KR20000033546A (ko) * 1998-11-24 2000-06-15 윤종용 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체장치 및그 제조방법
US6207577B1 (en) * 1999-01-27 2001-03-27 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with oxide dielectric layer and low k dielectric constant layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701375B1 (ko) * 2004-07-08 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 제조 방법

Also Published As

Publication number Publication date
KR100866121B1 (ko) 2008-10-31

Similar Documents

Publication Publication Date Title
US6294315B2 (en) Method of forming a metal wiring by a dual damascene process using a photosensitive polymer
US7223686B2 (en) Semiconductor interconnection line and method of forming the same
KR100791697B1 (ko) 반도체 소자의 금속 배선 구조 및 이의 형성 방법
KR100945995B1 (ko) 반도체 소자의 금속배선 형성 방법
US7083899B2 (en) Method for manufacturing a semiconductor device
US6465343B1 (en) Method for forming backend interconnect with copper etching and ultra low-k dielectric materials
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
KR100866121B1 (ko) 반도체 소자의 금속배선 형성방법
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
KR100548527B1 (ko) 금속배선 형성방법
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100521453B1 (ko) 반도체 소자의 다층 배선 형성방법
KR20030049570A (ko) 반도체 소자의 금속배선 형성방법
KR100358569B1 (ko) 반도체소자의 금속배선 형성방법
KR100349696B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법
KR100613375B1 (ko) 반도체 소자의 구리 배선 및 그 형성 방법
KR20020006030A (ko) 에칭 정지층 형성 방법 및 대머신 구조물
KR100685137B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자
KR100800649B1 (ko) 반도체 소자의 제조 방법
KR100571408B1 (ko) 반도체 소자의 듀얼 다마신 배선 제조 방법
KR100671558B1 (ko) 반도체 소자의 금속 배선 형성방법 및 그 반도체 소자
JP2006310638A (ja) 半導体装置の製造方法
KR20070030428A (ko) 반도체 장치의 콘택 형성 방법
JPH10242272A (ja) 半導体デバイスに相互接続構造を形成する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee